JPH11312760A

JPH11312760A - 高周波用配線基板

Info

Publication number: JPH11312760A
Application number: JP10118213A
Authority: JP
Inventors: Kenji Kitazawa; 謙治北澤; Shinichi Koriyama; 慎一郡山; Shigeo Morioka; 滋生森岡
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 1999-11-09
Anticipated expiration: 2018-04-28
Also published as: JP3570887B2

Abstract

(57)【要約】【課題】高周波信号の伝送損失が小さく、実装する際の
位置合わせを容易に行うことのできる高周波用の配線基
板を得る。【解決手段】誘電体基板２と、誘電体基板２の表面に被
着形成され、一端が半導体素子５と接続される高周波用
伝送線路Ａと、誘電体基板２の裏面に形成され一端が外
部回路基板１４との接続部１０を形成してなる高周波用
伝送線路Ｂとを具備し、高周波用伝送線路Ａと、高周波
用伝送線路Ｂとの間で信号の伝達が行われる高周波用配
線基板において、誘電体基板２の表面および／または内
部にグランド層８が被着形成されるとともに、高周波用
伝送線路Ｂの接続部１０が、中心導体１０ａと、その両
側に被着形成されたグランド層１０ｂにより構成され、
グランド層８と接続部１０のグランド層１０ｂを誘電体
基板２の端面に形成された導体帯１２によって電気的に
接続し、この導体帯１２を実装時の位置合わせ用の目印
として利用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波用配線基板に
関するもので、特に、マイクロ波帯からミリ波帯領域の
高周波用の半導体素子を収納あるいは搭載する高周波用
半導体パッケ−ジに好適であり、外部回路基板に対して
精度の高い実装が容易に行うことのできる配線基板に関
するものである。

【０００２】

【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う高周波用半導体パッケージは、一般には、誘電体基
板と枠体により形成されたキャビティ内に半導体素子を
収納して気密に封止されており、半導体素子はキャビテ
ィ内の誘電体基板表面に形成された第１の高周波伝送線
路と接続されている。また、誘電体基板の裏面には、外
部電気回路基板との接続部を具備する第２の高周波伝送
線路が設けられている。

【０００３】そして、キャビティ内の第１の高周波伝送
線路と、誘電体基板裏面に形成された第２の高周波伝送
線路は、キャビティ内の高周波伝送線路を枠体を貫通し
てキャビティ外に引き出し、これを更に誘電体基板の端
面を経由して裏面に配設された高周波伝送線路と接続さ
れる。また、他の接続方法としては、第１の高周波伝送
線路と第２の高周波伝送線路とを誘電体基板内を貫通す
るスルーホール導体によって接続することも提案されて
いる。

【０００４】そして、このような誘電体基板の裏面に形
成された第２の高周波伝送線路の接続部を外部回路基板
の実装部とを半田等の接着剤を介して接続し実装するこ
とにより、外部回路基板と半導体素子とは電気的な信号
の伝達が行われる。

【０００５】

【発明が解決しようとする課題】しかしながら、前記の
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通してキャビテ
ィ外に引き出した際、枠体貫通部で信号線路がマイクロ
ストリップ線路からストリップ線路へと変換されるた
め、信号線路幅を狭くする必要がある。その結果、この
貫通部で反射損、放射損が発生しやすいため高周波信号
の特性劣化が起こりやすくなるという問題があった。ま
た、信号伝送線路を絶縁基板の端面で曲折することか
ら、反射が大きくなり特性の劣化が生じた。

【０００６】また、スルーホール導体を絶縁基板の底面
に形成し、信号線路として用いると、４０ＧＨｚ以上で
急激な特性の劣化が生じるため、高周波領域で使用する
ことが困難であった。

【０００７】そこで、本発明者等は、高周波用の半導体
パッケージとして、電磁結合の機構を組み込み、低損失
で信号線路を伝送することができるパッケージを提案し
た（特願平９−１８６２６８号）。しかしながら、この
高周波用半導体パッケージを外部配線基板の配線層に実
装する場合、高周波用半導体パッケージの信号線路をマ
イクロストリップ線路で形成し、外部回路基板の配線層
をマイクロストリップ線路で形成して両者を接続し、信
号を伝送すると、電磁界分布が高周波用半導体パッケー
ジ部と外部回路基板部で逆方向に形成されるため、接続
部でモードが不連続となることから伝送特性が劣化する
傾向にある。

【０００８】さらに、外部回路基板の配線層の線路幅は
非常に狭いことから、この配線層に上記パッケージを実
装する際、パッケージ側の接続部が誘電体基板の裏面に
形成されているために実装時に位置ズレを起こし、これ
により外部回路基板とパッケージとの実装部において伝
送特性が劣化し、最悪の場合、高周波信号線路が断線す
る場合もあった。

【０００９】従って、本発明は前記課題を解消せんとし
て成されたもので、その目的は高周波用半導体パッケー
ジを外部回路基板に実装する際、実装部における高周波
信号の伝送特性の劣化を低減するとともに、外部回路基
板との実装時の位置ズレを最小限に抑制し高精度な実装
を容易に行うことができる高周波用配線基板を提供する
ことにある。

【００１０】

【課題を解決するための手段】本発明者等は、高周波用
配線基板において、高周波信号の特性劣化を発生するこ
となく外部回路基板に表面実装が可能で、かつ位置ズレ
がなく容易に高周波用半導体パッケージを外部回路基板
への表面実装することが可能な構成について検討を重ね
た結果、誘電体基板の底面に中心導体とその両側にグラ
ンド層を形成したコプレーナ線路からなる接続部を形成
し、接続部のグランド層と誘電体基板の表面あるいは内
部に設けられたグランド層とをその誘電体基板の端面に
形成された導体帯によって接続することにより、この導
体帯が外部回路基板の配線層に実装する際の目印として
機能し、実装時の位置合わせを容易にできることを見い
だした。

【００１１】即ち、本発明の高周波用配線基板は、誘電
体基板と、該誘電体基板の表面に被着形成され、一端が
半導体素子と接続される第１の信号伝送線路と、前記誘
電体基板の裏面に形成され、その一端が外部回路基板と
の接続部を形成してなる第２の信号伝送線路とを具備
し、前記第１の信号伝送線路と、前記第２の信号伝送線
路との間で信号の伝達が行われる高周波用配線基板にお
いて、前記誘電体基板の表面および／または内部に第１
のグランド層が被着形成されるとともに、前記第２の信
号伝送線路の前記接続部が、中心導体と、その両側に被
着形成された第２のグランド層により構成され、前記第
１のグランド層と前記第２のグランド層が、前記誘電体
基板の端面に設けられた導体帯によって電気的に接続さ
れてなることを特徴とするものである。

【００１２】また、上記の配線基板においては、前記第
１の信号伝送線路と、前記第２の信号伝送線路は、前記
誘電体基板内のグランド層に設けられたスロット孔を介
して、電磁的に結合されてなること、前記半導体素子
は、蓋体によって、誘電体基板の表面に気密に封止され
ており、前記蓋体は、前記誘電体基板の表面にメタライ
ズシール部によって接合されてなること、前記メタライ
ズシール部が、前記導体帯と電気的に接続してなるこ
と、さらには、前記誘電体基板の端面における前記接続
部の前記中心導体と整合する箇所にマーキングを設ける
ことが望ましい。

【００１３】本発明によれば、高周波用配線基板の外部
回路基板との接続部を、中心導体と、その両側に被着形
成されたグランド層を具備するコプレーナ線路により構
成し、また外部回路基板側の実装部をコプレーナ線路に
より構成することで、両者の電磁界分布は、類似したモ
ードから構成される。そのため、両者を半田バンプ等に
よって接続することにより高周波信号の伝送特性の劣化
を抑えることができる。

【００１４】また、半導体素子と電気的に接続された第
１の信号伝送線路と、誘電体基板の底面に形成された第
２の信号伝送線路とを、誘電体基板内部に設けたスロッ
ト孔を介して電磁結合させることにより、伝送線路を枠
体を貫通してキャビティ外に引き出す必要がなく、枠体
貫通部における反射損、放射損の発生を低減できる。し
かも、従来のスルーホール導体やビアホール導体等によ
る接続に伴う透過損失の影響を受けることがないため、
高周波信号を伝送損失を抑制し、かつ必要な周波数の信
号を伝送することができる。

【００１５】また、誘電体基板内部あるいは表面に形成
されたグランド層と、外部回路基板との接続部における
グランド層、さらには、半導体素子を気密封止するため
の蓋体を誘電体基板表面に接合するために設けられたメ
タライズシール部とを配線基板の端面に形成した導体帯
によって電気的に接続することにより、グランド層間の
電位ばらつきを抑えることができ、しかも端面の導体帯
が配線基板内の電磁波が系外に漏洩するのを防止するシ
ールドとして発揮することができる。

【００１６】また、配線基板の端面に形成された導体帯
は、外部回路基板との接続部のグランド層と接続されて
いるために、導体帯が接続部の位置を示す作用をなし、
外部回路基板における実装部に対して、導体帯を整合さ
せながら表面実装を行うことにより、実装時の位置ズレ
を最小限に抑えることができ、外部回路基板と配線基板
との実装部における伝送特性の劣化を抑えることが可能
となる。

【００１７】

【発明の実施の形態】本発明の高周波用配線基板を図面
に基づき詳述する。図１は本発明の高周波用配線基板の
典型的応用例として高周波用半導体パッケージを示す断
面図である。図１によれば、高周波用半導体パッケージ
１は、誘電体材料からなる誘電体基板２と蓋体３により
キャビティ４が形成されており、そのキャビティ４内に
はＩＣ等の高周波用の半導体素子５が搭載されている。

【００１８】蓋体３は、キャビティ４からの電磁波が外
部に漏洩するのを防止できる材料から構成されているこ
とが望ましく、セラミックス、セラミックス金属複合材
料、ガラスセラミックス、ガラス有機樹脂系複合材料等
が使用できる。さらに誘電体基板２の半導体素子５搭載
部の周囲にＡｕ・Ｓｉ合金等のメタライズシール部６が
形成され、蓋体３はこのシール部６に接合されている。

【００１９】誘電体基板２の表面には、図２の誘電体基
板２の半導体素子５搭載面側の配線図に示される通り、
キャビティ４内の領域に、半導体素子５に信号を伝送す
るための中心導体７が被着形成されており、その一端
は、半導体素子５と接続されている。

【００２０】尚、半導体素子５は中心導体７上にＡｕ・
Ｓｎ合金等によって直接搭載することにより小さな伝送
損失で接続することができるが、中心導体７と半導体素
子５は、その他、金リボンや複数のワイヤボンディング
で接続したり、ポリイミド等の基板にＣｕ等の導体を形
成した導体板等により接続することも可能である。

【００２１】また、誘電体基板２内には導体層からなる
グランド層８がほぼ誘電体基板２の全面にわたり形成さ
れ、誘電体基板２表面に形成された中心導体７とともに
第１の信号伝送線路Ａとしてマイクロストリップ線路を
形成している。

【００２２】さらに、誘電体基板２の裏面には、図３の
誘電体基板２の裏面の配線図に示される通り、中心導体
９が形成されており、誘電体基板２内のグランド層８と
ともに第２の信号伝送線路Ｂとなるマイクロストリップ
線路を形成している。また、この中心導体９の端部に
は、外部回路基板との接続部１０が形成されている。こ
の接続部１０は、中心導体１０ａと、その両脇にグラン
ド層１０ｂが設けられ、コプレーナ線路あるいはグラン
ド付きコプレーナ線路を形成している。

【００２３】そして、誘電体基板２内のグランド層８内
には、導体が被着形成されないスロット孔１１が形成さ
れており、第１の信号伝送線路Ａと第２の信号伝送線路
Ｂとは、スロット孔１１を介して、各線路の中心導体
７、９の端部が対峙するように形成することにより電磁
結合され、両線路Ａ，Ｂ間で損失のない信号の伝達が行
われる。

【００２４】中心導体７と中心導体９は、グランド層８
に形成されたスロット孔１１を介して、それぞれの導体
の端部が伝送信号の波長λの１／２相当の長さで重なる
ような位置に形成されることが望ましい。

【００２５】スロット孔１１の形状は、長辺と短辺とか
ら成る長方形や楕円形状の細長い孔であり、該形状は使
用周波数と周波数の帯域幅を特定することができる。そ
のため、スロット孔１１の長辺は伝送信号の波長λの１
／２相当の長さにするのが望ましく、スロット孔１１の
短辺は伝送信号の波長λの１／５相当の長さから１／５
０相当の長さに設定するのが望ましい。

【００２６】本発明によれば、図４のパッケージ１の端
面図に示されるように、誘電体基板２の裏面に形成され
た第２の信号伝送線路Ｂの接続部１０におけるグランド
層１０ｂを、誘電体基板２内部のグランド層８と誘電体
基板２の端面に形成した導体帯（キャスタレーション）
１２によって電気的に接続する。また、この導体帯１２
は、誘電体基板２の表面に図２に示したように蓋体３を
接合するためのメタライズシール部６を有する場合、そ
のシール部６とも電気的に接続することが望ましい。

【００２７】この導体帯１２は、接続部１０のグランド
層１０ａの線幅と実質的に同一幅であるか、またはグラ
ンド層１０ａの一方の縁と導体帯１２の縁が整合するよ
うに形成することが望ましい。これにより、誘電体基板
２の裏面のグランド層１０ａの位置を基板の端面から容
易に確認することができる。

【００２８】さらに、本発明によれば、誘電体基板２の
角部において、同様な導体帯１３を形成することによ
り、さらにパッケージ１の外部回路基板への実装時の位
置合わせを容易に行うことができる。

【００２９】なお、上記導体帯１２は、例えば、上記パ
ッケージ１の配線基板を作製する過程において、誘電体
基板２の周囲に切断しろ部分を形成した基板を作製し、
その誘電体基板２の端面となる境界線上の導体帯形成箇
所に、孔を明け、その孔内に真空吸引しながら導体イン
クを流し込み、適宜焼き付け処理した後、前記境界線に
て切断することにより半径形状の切り欠き部内に導体が
被着形成された導体帯１３を形成することができる。

【００３０】また、上記パッケージ１に代表される配線
基板における誘電体基板２としては、アルミナ（Ａｌ₂
Ｏ₃）、ガラスセラミックス、窒化アルミニウム（Ａｌ
Ｎ）、窒化珪素（Ｓｉ₃Ｎ₄）等のセラミックスや有機
樹脂を構成要素とする有機質絶縁材によって構成される
が、高周波信号の伝送損失を小さくするためには、信号
伝送線路の導体としてＡｇ、Ｃｕ、Ａｕ等の低抵抗導体
を用いることが望ましく、この点からは前記絶縁基体は
焼成温度が８００〜１０００℃程度のガラスセラミック
スが最適であり、この組み合わせにより絶縁基体と信号
伝送線路との同時焼成も可能となる。

【００３１】次に、上記のパッケージ１を外部回路基板
に実装する方法について説明する。図５に、図１のパッ
ケージ１を実装する外部回路基板１４の表面の配線図を
示した。外部回路基板１４の表面には、パッケージ１に
おける誘電体基板２の裏面に形成された接続部１０と整
合するように、第３の信号伝送線路Ｃとして中心導体１
５ａとその両脇に一対のグランド層１５ｂを具備するコ
プレーナ線路あるいはさらに外部回路基板１４内部にグ
ランド層（図示せず）を具備するグランド付きコプレー
ナ線路が被着形成されている。また、外部回路基板１４
における実装部には、パッケージ１の角部と整合する部
分に位置合わせ用印１６を形成してもよい。

【００３２】なお、外部回路基板１４は、誘電損失がミ
リ波帯においても小さい材料を用いることが望ましく、
セラミックス、ガラスセラミックス、ガラス有機樹脂系
複合材料、石英等が好適に使用できる。また、基板１４
表面に形成される線路は、Ａｇ、Ｃｕ、Ａｕ等の低抵抗
導体からなることが望ましい。

【００３３】図６は、パッケージ１を図５の外部回路基
板１４の表面に実装した場合の斜視図である。図６に示
すように、パッケージ１の端面の導体帯１２と、外部回
路基板１４の第３の信号伝送線路Ｃのグランド層１５ｂ
とを整合させることにより、パッケージ１側の中心導体
１０ａと、外部回路基板１４側の中心導体１５ａとを精
度よく位置合わせすることができる。また、パッケージ
１の角部と、外部回路基板１４における位置合わせ用印
１６とを整合させることによりさらに精度のよい位置合
わせを行うことができる。

【００３４】そして、上記のように精度の高い位置合わ
せを行った状態で、パッケージ１の裏面に形成した接続
部１０の中心導体１０ａ、グランド層１０ｂと、外部回
路基板１４の第３の信号伝送線路Ｃの中心導体１５ａ、
グランド層１５ｂとをそれぞれ半田バンプ１７（図１）
等の接着材によって接着することにより、パッケージ１
を外部回路基板１４に実装することができる。

【００３５】また外部回路基板１１上は配線層１２と実
装する際、角部の位置を合わせるために設けられる位置
合わせ印１６は、線状あるいは円形状の導体精度の高い
位置合わせを行うために、径または線幅が０．２ｍｍ以
下で形成されるのが望ましく、さらに位置ズレを抑える
には径または線幅が０．１ｍｍ以下で形成されることが
望ましい。

【００３６】また、位置合わせをさらに確実にするため
に、図３に示すように、接続部１０の中心導体１０ａと
整合する誘電体基板２の端面に、切り欠き形成や導体イ
ンクや着色インク層塗布形成などによりマーキング１８
を設けることも可能である。

【００３７】上記の実施態様における説明では、高周波
信号の伝送線路等について説明したが、パッケージ１に
おいては、誘電体基板２のキャビティ４領域に半導体素
子５に電力を供給するための電源層（図示せず）が形成
されており、電源層の一端は、半導体素子５とリボンや
ワイヤ、ＴＡＢ等によってそれぞれ電気的に接続され、
他端は、誘電体基板２を貫通するスルーホール導体によ
って誘電体基板２の裏面まで導出され、導出されたスル
ーホール導体は、電極パッド等を介して外部回路基板１
４に設けられた電源用の端子と半田等により接続される
ものである。

【００３８】このように、本発明によれば、高周波用半
導体パッケージなどの配線基板を外部回路基板に実装す
る際、配線基板の裏面に形成した接続部を目視や画像認
識装置で位置を確認しながら外部回路基板への位置合わ
せおよび実装を行うことができるために、実装作業を容
易にするとともに、実装時に生じる位置ずれやそれに伴
う信号の伝送不良などの不具合の発生を抑制することが
できる。

【００３９】

【発明の効果】以上詳述した通り、本発明の配線基板
は、半導体素子搭載面側と誘電体基板の底面に信号伝送
線路を形成し、それらを電磁結合する高周波用半導体パ
ッケージを、外部回路基板の配線層に実装する構造にお
いて、高周波用半導体パッケージの端面に外部回路基板
と位置合わせをするためのキャスタレーションを設けた
構造を採用することにより、実装時の位置ズレを最小に
抑えることが出来、かつ伝送特性の劣化を低減できるこ
とできる。

【図面の簡単な説明】

【図１】本発明の配線基板を適用した高周波用半導体パ
ッケージを外部回路基板に実装した実装構造を示す断面
図である。

【図２】本発明における高周波用半導体パッケージの誘
電体基板２の半導体素子搭載側の配線を説明するための
図である。

【図３】本発明における高周波用半導体パッケージの誘
電体基板２の裏面の配線を説明するための図である。

【図４】本発明における高周波用半導体パッケージの端
面図である。

【図５】外部回路基板表面の配線を説明するための図で
ある。

【図６】高周波用半導体パッケージを外部回路基板に表
面実装した時の概略斜視図である。

【符号の説明】

１高周波用半導体パッケージ２誘電体基板３蓋体４キャビティ５半導体素子６メタライズシール部７，９，１０ａ，１５ａ中心導体８，１０ｂ，１５ｂグランド層１０接続部１１スロット孔１２，１３導体帯１４外部回路基板１６位置合わせ印１７半田バンプ１８マーキングＡ第１の信号伝送線路Ｂ第２の信号伝送線路Ｃ第３の信号伝送線路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｐ 5/08 Ｈ０１Ｐ 5/08 ＣＨ０５Ｋ 1/02 Ｈ０５Ｋ 1/02 Ｒ

Claims

【特許請求の範囲】

【請求項１】誘電体基板と、該誘電体基板の表面に被着
形成され、一端が半導体素子と接続される第１の信号伝
送線路と、前記誘電体基板の裏面に形成され、その一端
が外部回路基板との接続部を形成してなる第２の信号伝
送線路とを具備し、前記第１の信号伝送線路と、前記第
２の信号伝送線路との間で信号の伝達が行われる高周波
用配線基板において、前記誘電体基板の表面および／ま
たは内部に第１のグランド層が被着形成されるととも
に、前記第２の信号伝送線路の前記接続部が、中心導体
と、その両側に被着形成された第２のグランド層により
構成され、前記第１のグランド層と前記第２のグランド
層が、前記誘電体基板の端面に形成された導体帯によっ
て電気的に接続されてなることを特徴とする高周波用配
線基板。
【請求項２】前記第１の信号伝送線路と、前記第２の信
号伝送線路は、前記誘電体基板内のグランド層に設けら
れたスロット孔を介して、電磁的に結合されてなること
を特徴とする請求項１記載の高周波用配線基板。
【請求項３】前記半導体素子は、蓋体によって、誘電体
基板の表面に気密に封止されており、前記蓋体は、前記
誘電体基板の表面にメタライズシール部によって接合さ
れてなることを特徴とする請求項１記載の高周波用配線
基板。
【請求項４】前記メタライズシール部が、前記導体帯と
電気的に接続してなる請求項３記載の高周波用配線基
板。
【請求項５】前記誘電体基板の端面における前記接続部
の前記中心導体と整合する箇所にマーキングを設けたこ
とを特徴とする請求項１記載の高周波用配線基板。