JPH1074863A - 高周波用半導体装置の実装構造 - Google Patents
高周波用半導体装置の実装構造Info
- Publication number
- JPH1074863A JPH1074863A JP8229922A JP22992296A JPH1074863A JP H1074863 A JPH1074863 A JP H1074863A JP 8229922 A JP8229922 A JP 8229922A JP 22992296 A JP22992296 A JP 22992296A JP H1074863 A JPH1074863 A JP H1074863A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- transmission line
- signal transmission
- dielectric
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】高周波信号を伝送損失を低減し、特性劣化なく
伝送するとともに、実装部分で信号の反射を抑制し伝送
特性の優れた実装構造を提供する。 【解決手段】キャビティ４内部の誘電体基板２の表面
に、半導体素子５と電気的に接続された第１の信号伝送
線路８と、誘電体基板２の底面に第２の信号伝送線路１
０とを形成し、第１の信号伝送線路８と第２の信号伝送
線路１０を電磁結合させてなる高周波用半導体装置１
を、第２の信号伝送線路１０によって外部電気回路基板
２０の配線層２１に実装してなる実装構造であって、半
導体装置１の誘電体基板２を誘電率７以上の高誘電率材
料により、外部電気回路基板２０の絶縁基板を誘電率７
以下の低誘電率材料によってそれぞれ形成する。
伝送するとともに、実装部分で信号の反射を抑制し伝送
特性の優れた実装構造を提供する。 【解決手段】キャビティ４内部の誘電体基板２の表面
に、半導体素子５と電気的に接続された第１の信号伝送
線路８と、誘電体基板２の底面に第２の信号伝送線路１
０とを形成し、第１の信号伝送線路８と第２の信号伝送
線路１０を電磁結合させてなる高周波用半導体装置１
を、第２の信号伝送線路１０によって外部電気回路基板
２０の配線層２１に実装してなる実装構造であって、半
導体装置１の誘電体基板２を誘電率７以上の高誘電率材
料により、外部電気回路基板２０の絶縁基板を誘電率７
以下の低誘電率材料によってそれぞれ形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯領域の高周波用として用いられる高周波用半導
体装置を高周波信号の特性劣化を低減して外部電気回路
に実装するための実装構造に関するものである。
ミリ波帯領域の高周波用として用いられる高周波用半導
体装置を高周波信号の特性劣化を低減して外部電気回路
に実装するための実装構造に関するものである。
【０００２】
【従来技術】従来、マイクロ波やミリ波の信号を取り扱
う高周波用半導体装置では、図７（ａ），（ｂ）に示す
ように、誘電体からなる絶縁基板４０と蓋体４１により
形成されたキャビティ４２内に高周波用半導体素子４３
を搭載して気密に封止されている。そして、高周波信号
の入出力および外部電気回路基板への実装は、図７
（ａ）に示されるように、高周波用半導体素子４３とワ
イヤボンディングやリボン等で電気的に接続された、ス
トリップ線路等の信号伝送線路４４を壁体４５を通過し
てキャビティ４２外に引出し、これをさらに基板の側面
を経由して底面に配設した半導体装置が特開昭６１−１
６８９３９号等にて提案され、その他、図７（ｂ）に示
すように、絶縁基板４０の底面に信号伝送線路４８を形
成し、この伝送線路４８と半導体素子４３とをスルーホ
ール４９を通じて接続した半導体装置が提案されてい
る。これらの半導体装置は、通常、伝送線路４８を外部
電気回路基板４６の配線層４７と半田等によって接続さ
れる。
う高周波用半導体装置では、図７（ａ），（ｂ）に示す
ように、誘電体からなる絶縁基板４０と蓋体４１により
形成されたキャビティ４２内に高周波用半導体素子４３
を搭載して気密に封止されている。そして、高周波信号
の入出力および外部電気回路基板への実装は、図７
（ａ）に示されるように、高周波用半導体素子４３とワ
イヤボンディングやリボン等で電気的に接続された、ス
トリップ線路等の信号伝送線路４４を壁体４５を通過し
てキャビティ４２外に引出し、これをさらに基板の側面
を経由して底面に配設した半導体装置が特開昭６１−１
６８９３９号等にて提案され、その他、図７（ｂ）に示
すように、絶縁基板４０の底面に信号伝送線路４８を形
成し、この伝送線路４８と半導体素子４３とをスルーホ
ール４９を通じて接続した半導体装置が提案されてい
る。これらの半導体装置は、通常、伝送線路４８を外部
電気回路基板４６の配線層４７と半田等によって接続さ
れる。
【０００３】
【発明が解決しようとする課題】しかしながら、図７
（ａ）の場合、伝送線路４４が壁体４５を通過する場
合、壁体通過部で信号線路がマイクロストリップ線路か
らストリップ線路へと変換されるため、信号線路幅を狭
くする必要がある。その結果、この通過部で反射損、放
射損が発生しやすいため高周波信号の特性劣化が起こり
やすくなるという問題がある。また、伝送線路４４が基
板の側面で曲折することから、ミリ波帯で用いた場合、
伝送線路が曲折することにより反射が大きくなり信号を
送受することが困難となる。また、素子搭載面の側面に
伝送線路を形成する関係上、半導体装置自体も必然的に
大きくなるため回路基板の小型化が困難であった。
（ａ）の場合、伝送線路４４が壁体４５を通過する場
合、壁体通過部で信号線路がマイクロストリップ線路か
らストリップ線路へと変換されるため、信号線路幅を狭
くする必要がある。その結果、この通過部で反射損、放
射損が発生しやすいため高周波信号の特性劣化が起こり
やすくなるという問題がある。また、伝送線路４４が基
板の側面で曲折することから、ミリ波帯で用いた場合、
伝送線路が曲折することにより反射が大きくなり信号を
送受することが困難となる。また、素子搭載面の側面に
伝送線路を形成する関係上、半導体装置自体も必然的に
大きくなるため回路基板の小型化が困難であった。
【０００４】これに対して、図７（ｂ）は、スルーホー
ル４９によって壁体を通過することなく、線路自体も曲
折されないために、信号の特性劣化は小さいが、伝送す
る信号の使用周波数が１０ＧＨｚ以上になるとスルーホ
ール４９での透過損失が急激に大きくなるために、マイ
クロ波帯からミリ波帯領域の信号を特性劣化なく伝送す
ることが困難であった。
ル４９によって壁体を通過することなく、線路自体も曲
折されないために、信号の特性劣化は小さいが、伝送す
る信号の使用周波数が１０ＧＨｚ以上になるとスルーホ
ール４９での透過損失が急激に大きくなるために、マイ
クロ波帯からミリ波帯領域の信号を特性劣化なく伝送す
ることが困難であった。
【０００５】また、高周波半導体装置における絶縁基板
は、一般に、Ａｌ2 Ｏ3 、ガラスセミックス、ＡｌＮ等
が用いられ、外部電気回路基板の絶縁基板としては、上
記セラミックスやプリント基板等が用いられ、半導体装
置を外部電気回路基板に実装する場合には、半導体装置
の接続端子を回路基板の配線層に半田等にて実装してい
るが、かかる実装方法では、信号の周波数によっては、
実装部分で反射が生じ伝送損失が大きかったり、伝送自
体が困難となる場合もあった。
は、一般に、Ａｌ2 Ｏ3 、ガラスセミックス、ＡｌＮ等
が用いられ、外部電気回路基板の絶縁基板としては、上
記セラミックスやプリント基板等が用いられ、半導体装
置を外部電気回路基板に実装する場合には、半導体装置
の接続端子を回路基板の配線層に半田等にて実装してい
るが、かかる実装方法では、信号の周波数によっては、
実装部分で反射が生じ伝送損失が大きかったり、伝送自
体が困難となる場合もあった。
【０００６】
【課題を解決するための手段】本発明者等は、高周波用
としての半導体装置において、信号の特性の劣化なしに
面実装可能な半導体装置の構造について検討を重ねた結
果、高周波半導体素子搭載面側と、基板の底面に信号伝
送線路を形成し、それらを電磁結合させることにより伝
送損失を低減できること、また、底面側の信号伝送線路
をもって外部電気回路基板の配線層に直接実装するこ
と、さらに、半導体装置側の誘電体基板を高誘電率化
し、外部電気回路基板側の絶縁基板を低誘電率化するこ
とにより、実装時における伝送損失を低減できることを
見いだし本発明に至った。
としての半導体装置において、信号の特性の劣化なしに
面実装可能な半導体装置の構造について検討を重ねた結
果、高周波半導体素子搭載面側と、基板の底面に信号伝
送線路を形成し、それらを電磁結合させることにより伝
送損失を低減できること、また、底面側の信号伝送線路
をもって外部電気回路基板の配線層に直接実装するこ
と、さらに、半導体装置側の誘電体基板を高誘電率化
し、外部電気回路基板側の絶縁基板を低誘電率化するこ
とにより、実装時における伝送損失を低減できることを
見いだし本発明に至った。
【０００７】即ち、本発明の高周波用半導体装置の実装
構造は、誘電体基板と蓋体により形成されるキャビティ
内部に高周波半導体素子が搭載され、前記キャビティ内
部の前記誘電体基板の表面に、前記半導体素子と電気的
に接続された第１の信号伝送線路と、前記絶縁基板の底
面に第２の信号伝送線路とを形成し、前記第１の信号伝
送線路と第２の信号伝送線路を電磁結合させてなる高周
波用半導体装置を、前記第２の信号伝送線路によって外
部電気回路基板表面の配線層に直接実装してなる実装構
造であって、前記半導体装置の誘電体基板を誘電率７以
上の高誘電率材料により、前記外部電気回路基板の絶縁
基板を誘電率７以下の低誘電率材料によってそれぞれ形
成したことを特徴とするものである。
構造は、誘電体基板と蓋体により形成されるキャビティ
内部に高周波半導体素子が搭載され、前記キャビティ内
部の前記誘電体基板の表面に、前記半導体素子と電気的
に接続された第１の信号伝送線路と、前記絶縁基板の底
面に第２の信号伝送線路とを形成し、前記第１の信号伝
送線路と第２の信号伝送線路を電磁結合させてなる高周
波用半導体装置を、前記第２の信号伝送線路によって外
部電気回路基板表面の配線層に直接実装してなる実装構
造であって、前記半導体装置の誘電体基板を誘電率７以
上の高誘電率材料により、前記外部電気回路基板の絶縁
基板を誘電率７以下の低誘電率材料によってそれぞれ形
成したことを特徴とするものである。
【０００８】特に、前記半導体装置は、グランド層と電
源層を具備し、前記外部電気回路基板の配線層に対し
て、前記グランド層および該電源層は半田によって接続
し、前記信号伝送線路は半田等の接着材を用いることな
く、重畳して接続することを特徴とするものである。
源層を具備し、前記外部電気回路基板の配線層に対し
て、前記グランド層および該電源層は半田によって接続
し、前記信号伝送線路は半田等の接着材を用いることな
く、重畳して接続することを特徴とするものである。
【０００９】本発明によれば、誘電体基板と蓋体により
形成されるキャビティ内部において半導体素子と電気的
に接続された第１の信号伝送線路と、前記誘電体基板の
底面に形成された第２の信号伝送線路とを、前記誘電体
基板を介して対峙する位置に形成して電磁結合させるこ
とにより、伝送線路が蓋体の側壁を通過することなく結
合できるために、側壁通過部において信号線路がマイク
ロストリップ線路からストリップ線路へと変換されるた
めの反射損、放射損の発生がなく、またスルーホールや
ビアホール等による透過損失の影響を受けることがない
ため、高周波信号を伝送損失を抑制し、かつ必要な周波
数の信号を通過伝送することができる。また、半導体装
置における第１および第２の信号伝送線路を形成する誘
電体基板を誘電率が７以上の誘電体材料によって形成
し、また、外部電気回路基板の絶縁基板を誘電率７以下
の低誘電率の材料によって構成することにより、半導体
装置から外部電気回路基板への信号の伝達を伝送損失を
低減することができる。
形成されるキャビティ内部において半導体素子と電気的
に接続された第１の信号伝送線路と、前記誘電体基板の
底面に形成された第２の信号伝送線路とを、前記誘電体
基板を介して対峙する位置に形成して電磁結合させるこ
とにより、伝送線路が蓋体の側壁を通過することなく結
合できるために、側壁通過部において信号線路がマイク
ロストリップ線路からストリップ線路へと変換されるた
めの反射損、放射損の発生がなく、またスルーホールや
ビアホール等による透過損失の影響を受けることがない
ため、高周波信号を伝送損失を抑制し、かつ必要な周波
数の信号を通過伝送することができる。また、半導体装
置における第１および第２の信号伝送線路を形成する誘
電体基板を誘電率が７以上の誘電体材料によって形成
し、また、外部電気回路基板の絶縁基板を誘電率７以下
の低誘電率の材料によって構成することにより、半導体
装置から外部電気回路基板への信号の伝達を伝送損失を
低減することができる。
【００１０】さらに、外部電気回路基板への実装におい
て、前記半導体装置は、グランド層と電源層を具備し、
前記外部電気回路基板の配線層に対して、前記グランド
層および該電源層は半田によって接続し、前記信号伝送
線路は半田等の接着材を用いることなく、重畳して接続
することによって、半田等の接着材による信号の反射な
く、信号伝送損失をさらに低減することができる。
て、前記半導体装置は、グランド層と電源層を具備し、
前記外部電気回路基板の配線層に対して、前記グランド
層および該電源層は半田によって接続し、前記信号伝送
線路は半田等の接着材を用いることなく、重畳して接続
することによって、半田等の接着材による信号の反射な
く、信号伝送損失をさらに低減することができる。
【００１１】
【発明の実施の形態】本発明における高周波用半導体装
置の一例を図１に示した。図１によれば、高周波用半導
体装置１は、誘電体材料からなる誘電体基板２と蓋体３
によりキャビティ４が形成されており、そのキャビティ
４内には、ＩＣ等の半導体素子５が搭載されている。
置の一例を図１に示した。図１によれば、高周波用半導
体装置１は、誘電体材料からなる誘電体基板２と蓋体３
によりキャビティ４が形成されており、そのキャビティ
４内には、ＩＣ等の半導体素子５が搭載されている。
【００１２】本発明によれば、上記の半導体装置のキャ
ビティ４内には、半導体素子５に信号を伝送するための
線路として、マイクロストリップ線路、ストリップ線
路、グランド付コプレーナ線路のうちから選ばれる１種
の信号伝送線路が誘電体基板２の表面に形成されてい
る。
ビティ４内には、半導体素子５に信号を伝送するための
線路として、マイクロストリップ線路、ストリップ線
路、グランド付コプレーナ線路のうちから選ばれる１種
の信号伝送線路が誘電体基板２の表面に形成されてい
る。
【００１３】蓋体３は、キャビティ４からの電磁波が外
部に漏洩するのを防止できる材料から構成され、セラミ
ックス、セラミック 金属複合材料、ガラスセラミック
ス等が使用できるが、これらの材料中に電磁波を吸収さ
せることのできるカーボン等の電磁波吸収物質を分散さ
せたり、蓋体の表面にこれらの電磁波吸収物質を塗布す
ることもできる。
部に漏洩するのを防止できる材料から構成され、セラミ
ックス、セラミック 金属複合材料、ガラスセラミック
ス等が使用できるが、これらの材料中に電磁波を吸収さ
せることのできるカーボン等の電磁波吸収物質を分散さ
せたり、蓋体の表面にこれらの電磁波吸収物質を塗布す
ることもできる。
【００１４】図１は、信号伝送線路がマイクロストリッ
プ線路の場合の構造を示すものである。図１によれば、
誘電体基板２内には導体層からなるグランド層６がほぼ
全面にわたり形成され、キャビティ４内の誘電体基板２
表面に形成されたストリップ導体路７により第１の信号
伝送線路８が形成されている。また、半導体装置１の底
面にも、ストリップ導体路９が形成され、グランド層６
間において第２の信号伝送線路１０が形成されている。
プ線路の場合の構造を示すものである。図１によれば、
誘電体基板２内には導体層からなるグランド層６がほぼ
全面にわたり形成され、キャビティ４内の誘電体基板２
表面に形成されたストリップ導体路７により第１の信号
伝送線路８が形成されている。また、半導体装置１の底
面にも、ストリップ導体路９が形成され、グランド層６
間において第２の信号伝送線路１０が形成されている。
【００１５】そして、グランド層６内には、導体層が形
成されないスロット孔１１が形成されており、第１の信
号伝送線路８と第２の信号伝送線路１０とは、このスロ
ット孔１１を介して、各線路の端部が対峙するように形
成することにより電磁結合され、損失のない信号の伝達
が行われる。なお、このスロット孔１１はグランド層６
に複数個形成されていてもよい。
成されないスロット孔１１が形成されており、第１の信
号伝送線路８と第２の信号伝送線路１０とは、このスロ
ット孔１１を介して、各線路の端部が対峙するように形
成することにより電磁結合され、損失のない信号の伝達
が行われる。なお、このスロット孔１１はグランド層６
に複数個形成されていてもよい。
【００１６】図２は、図１の半導体装置のキャビティ内
の配線を説明するための図である。図２によれば、キャ
ビティ４内には、半導体素子５と、第１の信号伝送線路
８を形成するストリップ導体路７の他に、半導体素子５
に電力を供給するための電源層１２が形成されている。
ストリップ導体路７および電源層１２の一端は、半導体
素子５とリボン、ワイヤ、ＴＡＢ（Tape Automated Bon
ding) 等によってそれぞれ電気的に接続されている。ス
トリップ導体路７の他端は、半導体装置の下層に形成さ
れたグランド層６に形成されたスロット孔１１を介して
下面のストリップ導体路９と電磁結合されている。ま
た、電源層１２の他端は、スルーホール１３を通じて半
導体装置の下面まで導出される。
の配線を説明するための図である。図２によれば、キャ
ビティ４内には、半導体素子５と、第１の信号伝送線路
８を形成するストリップ導体路７の他に、半導体素子５
に電力を供給するための電源層１２が形成されている。
ストリップ導体路７および電源層１２の一端は、半導体
素子５とリボン、ワイヤ、ＴＡＢ（Tape Automated Bon
ding) 等によってそれぞれ電気的に接続されている。ス
トリップ導体路７の他端は、半導体装置の下層に形成さ
れたグランド層６に形成されたスロット孔１１を介して
下面のストリップ導体路９と電磁結合されている。ま
た、電源層１２の他端は、スルーホール１３を通じて半
導体装置の下面まで導出される。
【００１７】また、キャビティ４内のストリップ導体路
７、電源層１２および半導体素子５の周囲には電磁波の
漏洩防止のためのグランド層１４が設けられ、グランド
層１４には、電位のばらつきを抑えるのと電磁波漏洩防
止のためのスルーホール１５が多数内設されている。
７、電源層１２および半導体素子５の周囲には電磁波の
漏洩防止のためのグランド層１４が設けられ、グランド
層１４には、電位のばらつきを抑えるのと電磁波漏洩防
止のためのスルーホール１５が多数内設されている。
【００１８】また、半導体素子５の下面には、グランド
面１６とこのグランド面１６に接続されたサーマルビア
１７が形成され、半導体素子５からの発熱を半導体装置
の下面に放熱する構造となっている。
面１６とこのグランド面１６に接続されたサーマルビア
１７が形成され、半導体素子５からの発熱を半導体装置
の下面に放熱する構造となっている。
【００１９】図３は、グランド層６の配線を説明するた
めの図である。グランド層６には、ストリップ導体路７
の端部を対峙するようにスロット孔１１が形成されてい
る。また、グランド層６の電源層１２から延びるスルー
ホール１３がグランド層とは電気的に接触しないように
形成されている。グランド層の周辺部には、上面のグラ
ンド層１４から延びるスルーホール１５と電気的に接続
されている。また、グランド層の中央部には、半導体素
子５の下面から延びるサーマルビア１７が形成されてい
る。
めの図である。グランド層６には、ストリップ導体路７
の端部を対峙するようにスロット孔１１が形成されてい
る。また、グランド層６の電源層１２から延びるスルー
ホール１３がグランド層とは電気的に接触しないように
形成されている。グランド層の周辺部には、上面のグラ
ンド層１４から延びるスルーホール１５と電気的に接続
されている。また、グランド層の中央部には、半導体素
子５の下面から延びるサーマルビア１７が形成されてい
る。
【００２０】図４は、半導体装置の下面の配線を説明す
るための図である。図４によれば、下面には、ストリッ
プ導体路９が形成され、スルーホール１３を通じて電源
層１２が下面まで導出される。また、半導体素子５から
延びたサーマルビア１７も下面のグランド層１８に接続
されている。グランド層１８には、さらに上面のグラン
ド層１４から延びるスルーホール１５と接続されてい
る。また、グランド層１８には、外部電気回路基板との
接続のための端子１９が形成されている。
るための図である。図４によれば、下面には、ストリッ
プ導体路９が形成され、スルーホール１３を通じて電源
層１２が下面まで導出される。また、半導体素子５から
延びたサーマルビア１７も下面のグランド層１８に接続
されている。グランド層１８には、さらに上面のグラン
ド層１４から延びるスルーホール１５と接続されてい
る。また、グランド層１８には、外部電気回路基板との
接続のための端子１９が形成されている。
【００２１】図１乃至図４において、グランド層６に形
成されたスロット孔１１を挟んで、それぞれの線路の端
部が平面的に必要な伝送信号周波数の１／２波長相当長
さで重なるように位置に形成されることが望ましく、ス
ロット孔１１の形状は、長辺と短辺とからなる長方形の
孔であり、スロット孔の形状は、使用周波数の特定と周
波数の帯域幅を特定することができる。そのためスロッ
ト孔の長辺は伝送信号周波数の１／２波長相当長さにす
るのが望ましく、スロット孔の短辺は１／５波長相当長
さから１／５０波長相当長さに設定することが望まし
い。
成されたスロット孔１１を挟んで、それぞれの線路の端
部が平面的に必要な伝送信号周波数の１／２波長相当長
さで重なるように位置に形成されることが望ましく、ス
ロット孔１１の形状は、長辺と短辺とからなる長方形の
孔であり、スロット孔の形状は、使用周波数の特定と周
波数の帯域幅を特定することができる。そのためスロッ
ト孔の長辺は伝送信号周波数の１／２波長相当長さにす
るのが望ましく、スロット孔の短辺は１／５波長相当長
さから１／５０波長相当長さに設定することが望まし
い。
【００２２】半導体装置１を外部電気回路基板に実装す
る場合には、図１に示すように、半導体装置１の下面に
形成されたストリップ導体路９の一部を外部電気回路基
板２０の絶縁基板２１表面に形成された配線層２２に対
してストリップ導体路９は、半田等の接着材を用いるこ
となく、単に重ね合わせることにより伝送の損失を低減
しながら接続することができる。これは、ストリップ導
体路９と配線層２２との接続を半田等の接着材で行う
と、半田等は導体路９や配線層２２とは材質が異なり、
半田の形状を一定にすることも困難であるために、イン
ピーダンス不整合が生じやすく反射損が生じやすくな
り、信号の伝達が阻害されるためである。これに対し
て、半田等の接着材を用いることなく重ね合わせた場
合、導体路９と配線層２２の間には誘電率が１の空気層
または低誘電率のフラックスが存在するのみであるた
め、信号の反射損もほとんどなく、導体路９／配線層２
２間を接続することができるのである。
る場合には、図１に示すように、半導体装置１の下面に
形成されたストリップ導体路９の一部を外部電気回路基
板２０の絶縁基板２１表面に形成された配線層２２に対
してストリップ導体路９は、半田等の接着材を用いるこ
となく、単に重ね合わせることにより伝送の損失を低減
しながら接続することができる。これは、ストリップ導
体路９と配線層２２との接続を半田等の接着材で行う
と、半田等は導体路９や配線層２２とは材質が異なり、
半田の形状を一定にすることも困難であるために、イン
ピーダンス不整合が生じやすく反射損が生じやすくな
り、信号の伝達が阻害されるためである。これに対し
て、半田等の接着材を用いることなく重ね合わせた場
合、導体路９と配線層２２の間には誘電率が１の空気層
または低誘電率のフラックスが存在するのみであるた
め、信号の反射損もほとんどなく、導体路９／配線層２
２間を接続することができるのである。
【００２３】これに対して、半導体装置１の下面の電源
層１２やグランド層１８の接続端子１９は、外部電気回
路基板２０における配線層２２と半田等によって電気的
に接続することにより、半導体装置を外部電気回路基板
２０に対して強固に実装することができる。
層１２やグランド層１８の接続端子１９は、外部電気回
路基板２０における配線層２２と半田等によって電気的
に接続することにより、半導体装置を外部電気回路基板
２０に対して強固に実装することができる。
【００２４】なお、半導体素子５は、ストリップ導体路
７の上に半田や金バンプ等により直接載置されることに
より、伝送損失なく接続することができるが、導体路７
と半導体素子素子５との接続方法としては、これに限ら
れるものではなく、例えば、金リボンや数本のワイヤボ
ンディングにより接続したり、ポリイミド等の基板にＣ
ｕ等の導体を形成した導体板等により接続することもで
きる。
７の上に半田や金バンプ等により直接載置されることに
より、伝送損失なく接続することができるが、導体路７
と半導体素子素子５との接続方法としては、これに限ら
れるものではなく、例えば、金リボンや数本のワイヤボ
ンディングにより接続したり、ポリイミド等の基板にＣ
ｕ等の導体を形成した導体板等により接続することもで
きる。
【００２５】なお、半導体素子５は、ストリップ導体路
７の上に半田等により直接形成されることにより、伝送
損失なく接続することができるが、導体路７と半導体素
子５との接続方法としては、これに限られるものではな
く、例えば、金リボンや数本のワイヤボンディングによ
り接続したり、ポリイミド等の基板にＣｕ等の導体を形
成した導体板等により接続することもできる。
７の上に半田等により直接形成されることにより、伝送
損失なく接続することができるが、導体路７と半導体素
子５との接続方法としては、これに限られるものではな
く、例えば、金リボンや数本のワイヤボンディングによ
り接続したり、ポリイミド等の基板にＣｕ等の導体を形
成した導体板等により接続することもできる。
【００２６】また、本発明によれば、上記半導体装置に
おける誘電体基板や、外部電気回路基板の絶縁基板とし
ては、Ａｌ2 Ｏ3 、ガラスセミックス、ＡｌＮ等のセラ
ミックス、有機樹脂を構成要素する有機質絶縁基板によ
って構成されるが、本発明によれば、半導体装置と外部
電気回路基板との伝送損失の小さい信号の伝達を達成す
る上で、半導体装置における信号伝送線路を形成する誘
電体基板を誘電率７以上の材料によって構成する。そし
て、外部電気回路基板２０における絶縁基板を、誘電率
が７以下の材料によって構成することが重要である。こ
れは、半導体装置においては、電磁結合部における結合
度を強くし、発生する電磁場を集中されるのが良く、そ
のためには誘電率が高い方が望ましく、一方、外部電気
回路基板側では、電磁結合部に発生する電磁場をできる
だけ乱さないためには、誘電率が低い方がよいのであ
る。
おける誘電体基板や、外部電気回路基板の絶縁基板とし
ては、Ａｌ2 Ｏ3 、ガラスセミックス、ＡｌＮ等のセラ
ミックス、有機樹脂を構成要素する有機質絶縁基板によ
って構成されるが、本発明によれば、半導体装置と外部
電気回路基板との伝送損失の小さい信号の伝達を達成す
る上で、半導体装置における信号伝送線路を形成する誘
電体基板を誘電率７以上の材料によって構成する。そし
て、外部電気回路基板２０における絶縁基板を、誘電率
が７以下の材料によって構成することが重要である。こ
れは、半導体装置においては、電磁結合部における結合
度を強くし、発生する電磁場を集中されるのが良く、そ
のためには誘電率が高い方が望ましく、一方、外部電気
回路基板側では、電磁結合部に発生する電磁場をできる
だけ乱さないためには、誘電率が低い方がよいのであ
る。
【００２７】つまり、半導体装置における誘電体基板の
誘電率が７より小さいと、電磁結合部に発生する電磁場
が拡がり結合度が疎となり、伝送特性が悪化する。ま
た、外部電気回路２０の誘電率が７より大きいと電磁結
合部に発生する電磁場が外部電気回路２０によって変化
し伝送特性が劣化する。
誘電率が７より小さいと、電磁結合部に発生する電磁場
が拡がり結合度が疎となり、伝送特性が悪化する。ま
た、外部電気回路２０の誘電率が７より大きいと電磁結
合部に発生する電磁場が外部電気回路２０によって変化
し伝送特性が劣化する。
【００２８】
実施例１ 図１の半導体装置において、誘電率３．９、誘電損失
４．０×１０- 4 （測定周波数１５ＧＨｚ）、誘電率
５．６、誘電損失１４．０×１０- 4 （測定周波数１２
ＧＨｚ）、誘電率９．５、誘電損失１．５×１０-3（測
定周波数９ＧＨｚ）の３種のガラスセラミックスからな
る誘電体基板に導体に銅を用いて図１乃至図４に示すよ
うな半導体装置をそれぞれ作製した。この半導体装置を
誘電率２．２（測定周波数１０ＧＨｚ）のＤｕｒｏｉｄ
（ＲＴ／５８８０）からなる回路基板上に実装したの
ち、入力部における伝送特性をネットワ−クアナライザ
−により測定しその結果を図５に示した。なお、実装
は、電源層およびグランド層は半田によって接続し、ス
トリップ導体路（信号伝送線路）は半田等の接着剤を用
いることなく回路基板に重ね合わせるのみで実装した。
図５の結果によれば、半導体装置の誘電体基板は誘電率
が９．５のものが最も損失が小さく伝送され、誘電率が
３．９や５．６の場合には、伝送損失が大きくなった。
４．０×１０- 4 （測定周波数１５ＧＨｚ）、誘電率
５．６、誘電損失１４．０×１０- 4 （測定周波数１２
ＧＨｚ）、誘電率９．５、誘電損失１．５×１０-3（測
定周波数９ＧＨｚ）の３種のガラスセラミックスからな
る誘電体基板に導体に銅を用いて図１乃至図４に示すよ
うな半導体装置をそれぞれ作製した。この半導体装置を
誘電率２．２（測定周波数１０ＧＨｚ）のＤｕｒｏｉｄ
（ＲＴ／５８８０）からなる回路基板上に実装したの
ち、入力部における伝送特性をネットワ−クアナライザ
−により測定しその結果を図５に示した。なお、実装
は、電源層およびグランド層は半田によって接続し、ス
トリップ導体路（信号伝送線路）は半田等の接着剤を用
いることなく回路基板に重ね合わせるのみで実装した。
図５の結果によれば、半導体装置の誘電体基板は誘電率
が９．５のものが最も損失が小さく伝送され、誘電率が
３．９や５．６の場合には、伝送損失が大きくなった。
【００２９】実施例２ 次に、誘電率が９．５のガラスセラミックスからなる誘
電体基板を具備する半導体装置を、誘電率２．２の誘電
損失９．０×１０-4（測定周波数１０ＧＨＺ）の回路基
板、誘電率５．６、誘電損失が１．４×１０-3（測定周
波数１２ＧＨｚ）の回路基板、誘電率が９．５、誘電損
失が１．５×１０-3（測定周波数９ＧＨｚ）の回路基板
に実装した後、それぞれ入力部におけるＳ１１伝送特性
をネットワークアナライザーにより測定した。結果は図
６に示した。この図から明らかなように、回路基板の誘
電率が小さいほど良好な特性を示し、誘電率７以下で優
れた特性を示した。
電体基板を具備する半導体装置を、誘電率２．２の誘電
損失９．０×１０-4（測定周波数１０ＧＨＺ）の回路基
板、誘電率５．６、誘電損失が１．４×１０-3（測定周
波数１２ＧＨｚ）の回路基板、誘電率が９．５、誘電損
失が１．５×１０-3（測定周波数９ＧＨｚ）の回路基板
に実装した後、それぞれ入力部におけるＳ１１伝送特性
をネットワークアナライザーにより測定した。結果は図
６に示した。この図から明らかなように、回路基板の誘
電率が小さいほど良好な特性を示し、誘電率７以下で優
れた特性を示した。
【００３０】比較例 次に図７（ｂ）で示される従来の構造の半導体装置にお
いて、誘電率８．８、誘電損失５５．０×１０-4（測定
周波数６０ＧＨｚ）の誘電体材料と底面に形成された伝
送線路間を径２００μｍの銅導体からなるビアホ−ルで
接続した半導体装置をネットワ−クアナライザ−で同様
に測定し、図８にその結果を示した。図８の結果から、
ビアホ−ルにて伝送線路を接続した場合、周波数が２０
ＧＨｚ以上でＳ１１：−１０ｄＢ以上、Ｓ２１：−３０
ｄＢ以下となることから、高周波信号を半導体素子に伝
送することは不可能であることがわかった。
いて、誘電率８．８、誘電損失５５．０×１０-4（測定
周波数６０ＧＨｚ）の誘電体材料と底面に形成された伝
送線路間を径２００μｍの銅導体からなるビアホ−ルで
接続した半導体装置をネットワ−クアナライザ−で同様
に測定し、図８にその結果を示した。図８の結果から、
ビアホ−ルにて伝送線路を接続した場合、周波数が２０
ＧＨｚ以上でＳ１１：−１０ｄＢ以上、Ｓ２１：−３０
ｄＢ以下となることから、高周波信号を半導体素子に伝
送することは不可能であることがわかった。
【００３１】
【発明の効果】以上詳述した通り、本発明の高周波用半
導体装置の実装構造は、半導体装置側で、信号伝送線路
間を電磁結合させ、しかも半導体装置の誘電体基板を高
誘電率化し、また外部電気回路基板を低誘電率化するこ
とによって、特性劣化の少ない高周波の信号を必要な周
波数で半導体素子に入出力することが可能となり、かつ
外部回路基板に半導体装置を表面実装することができる
ため、回路基板及び回路装置の小型化が可能となる。
導体装置の実装構造は、半導体装置側で、信号伝送線路
間を電磁結合させ、しかも半導体装置の誘電体基板を高
誘電率化し、また外部電気回路基板を低誘電率化するこ
とによって、特性劣化の少ない高周波の信号を必要な周
波数で半導体素子に入出力することが可能となり、かつ
外部回路基板に半導体装置を表面実装することができる
ため、回路基板及び回路装置の小型化が可能となる。
【図１】本発明の半導体装置の実装構造を説明するため
の概略配置図である。
の概略配置図である。
【図２】本発明における半導体装置のキャビティ内の配
線を説明するための図である。
線を説明するための図である。
【図３】本発明における半導体装置のグランド層の配線
を説明するための図である。
を説明するための図である。
【図４】本発明における半導体装置の下面の配線を説明
するための図である。
するための図である。
【図５】本発明における実装構造において、半導体装置
の誘電体基板の誘電率を変化させた時の伝送特性を示す
図である。
の誘電体基板の誘電率を変化させた時の伝送特性を示す
図である。
【図６】本発明における実装構造において、外部電気回
路基板の絶縁基板のの誘電率を変化させた時の伝送特性
を示す図である。
路基板の絶縁基板のの誘電率を変化させた時の伝送特性
を示す図である。
【図７】従来の高周波半導体装置の実装構造を説明する
ための図である。
ための図である。
【図８】従来の半導体装置における伝送特性を示す図で
ある。
ある。
１ 高周波用半導体装置 ２ 誘電体基板 ３ 蓋体 ４ キャビティ ５ 半導体素子 ６、１４、１８ グランド層 ７、９ ストリップ導体路 ８、第１の信号伝送線路 １０ 第２の信号伝送線路 １１ スロット孔 １２ 電源層 １３、１５ スルーホール １６ グランド面 １７ サーマルビア １９ 端子 ２０ 外部電気回路基板 ２１ 絶縁基板 ２２ 配線層
Claims (2)
- 【請求項１】誘電体基板と蓋体により形成されるキャビ
ティ内部に高周波半導体素子が搭載され、前記キャビテ
ィ内部の前記誘電体基板の表面に、前記半導体素子と電
気的に接続された第１の信号伝送線路と、前記誘電体基
板の底面に第２の信号伝送線路とを形成し、前記第１の
信号伝送線路と第２の信号伝送線路を電磁結合させてな
る高周波用半導体装置を、前記第２の信号伝送線路によ
って外部電気回路基板の配線層に実装してなる実装構造
であって、前記半導体装置の誘電体基板を誘電率７以上
の高誘電率材料により、前記外部電気回路基板の絶縁基
板を誘電率７以下の低誘電率材料によってそれぞれ形成
したことを特徴とする高周波用半導体装置の実装構造。 - 【請求項２】前記半導体装置は、グランド層と電源層を
具備し、前記外部電気回路基板の配線層に対して、前記
グランド層および該電源層は半田によって接続し、前記
信号伝送線路は半田等の接着材を用いることなく、重畳
して接続することを特徴とする請求項１記載の高周波用
半導体装置の実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22992296A JP3305589B2 (ja) | 1996-08-30 | 1996-08-30 | 高周波用半導体装置の実装構造 |
| US08/884,223 US5952709A (en) | 1995-12-28 | 1997-06-27 | High-frequency semiconductor device and mounted structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22992296A JP3305589B2 (ja) | 1996-08-30 | 1996-08-30 | 高周波用半導体装置の実装構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10183969A Division JP3071761B2 (ja) | 1998-06-30 | 1998-06-30 | 高周波用半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074863A true JPH1074863A (ja) | 1998-03-17 |
| JP3305589B2 JP3305589B2 (ja) | 2002-07-22 |
Family
ID=16899850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22992296A Expired - Fee Related JP3305589B2 (ja) | 1995-12-28 | 1996-08-30 | 高周波用半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3305589B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307685A (ja) * | 1998-04-27 | 1999-11-05 | Kyocera Corp | 高周波用配線基板 |
| JPH11312760A (ja) * | 1998-04-28 | 1999-11-09 | Kyocera Corp | 高周波用配線基板 |
| JPH11345910A (ja) * | 1999-04-28 | 1999-12-14 | Kyocera Corp | 高周波用配線基板の接続構造 |
| JP2000164755A (ja) * | 1998-11-25 | 2000-06-16 | Kyocera Corp | 高周波回路用パッケージ |
| JP2003258160A (ja) * | 2002-03-04 | 2003-09-12 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いたセラミック積層電子部品 |
| JP2004522300A (ja) * | 2001-04-06 | 2004-07-22 | ジュホラ、タルジヤ | 高周波集積回路（ｈｆｉｃ）マイクロシステム・アセンブリおよびその作製方法 |
| JP2014207308A (ja) * | 2013-04-12 | 2014-10-30 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
| WO2015107588A1 (ja) * | 2014-01-16 | 2015-07-23 | 日本電気株式会社 | 半導体パッケージ、半導体装置及び送受信機 |
-
1996
- 1996-08-30 JP JP22992296A patent/JP3305589B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307685A (ja) * | 1998-04-27 | 1999-11-05 | Kyocera Corp | 高周波用配線基板 |
| JPH11312760A (ja) * | 1998-04-28 | 1999-11-09 | Kyocera Corp | 高周波用配線基板 |
| JP2000164755A (ja) * | 1998-11-25 | 2000-06-16 | Kyocera Corp | 高周波回路用パッケージ |
| JPH11345910A (ja) * | 1999-04-28 | 1999-12-14 | Kyocera Corp | 高周波用配線基板の接続構造 |
| JP2004522300A (ja) * | 2001-04-06 | 2004-07-22 | ジュホラ、タルジヤ | 高周波集積回路（ｈｆｉｃ）マイクロシステム・アセンブリおよびその作製方法 |
| JP2003258160A (ja) * | 2002-03-04 | 2003-09-12 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いたセラミック積層電子部品 |
| JP2014207308A (ja) * | 2013-04-12 | 2014-10-30 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
| WO2015107588A1 (ja) * | 2014-01-16 | 2015-07-23 | 日本電気株式会社 | 半導体パッケージ、半導体装置及び送受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3305589B2 (ja) | 2002-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057600A (en) | Structure for mounting a high-frequency package | |
| US5952709A (en) | High-frequency semiconductor device and mounted structure thereof | |
| EP1307078B1 (en) | High frequency circuit module | |
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JPH1141010A (ja) | ストリップ線路−導波管変換器 | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3398282B2 (ja) | 高周波用半導体装置 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |