WO2015107588A1 - 半導体パッケージ、半導体装置及び送受信機 - Google Patents

半導体パッケージ、半導体装置及び送受信機 Download PDF

Info

Publication number
WO2015107588A1
WO2015107588A1 PCT/JP2014/006046 JP2014006046W WO2015107588A1 WO 2015107588 A1 WO2015107588 A1 WO 2015107588A1 JP 2014006046 W JP2014006046 W JP 2014006046W WO 2015107588 A1 WO2015107588 A1 WO 2015107588A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
waveguide
dielectric substrate
electrode
semiconductor package
Prior art date
Application number
PCT/JP2014/006046
Other languages
English (en)
French (fr)
Inventor
俊秀 桑原
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2015107588A1 publication Critical patent/WO2015107588A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Definitions

  • the present invention relates to a semiconductor package, a semiconductor device, and a transceiver, and more particularly to a semiconductor package, a semiconductor device, and a transceiver that include a semiconductor chip that handles high-frequency signals.
  • Patent Documents 1 to 3 disclose techniques related to a transmission line using a waveguide.
  • Patent Document 1 discloses a configuration of a waveguide arranged so as to cover a wiring pattern formed on a wiring board.
  • Patent Documents 2 and 3 an end of a transmission line formed by a microstrip line is provided in a waveguide, an antenna is formed using a via at the end of the transmission line, and the microstrip line and the waveguide are formed.
  • An example of transmitting and receiving transmission signals is disclosed.
  • a millimeter-wave band transmission signal has a short signal wavelength, and when the distance between the vias forming the transmission line and the vias supplying the ground potential is increased, a higher-order mode occurs and the transmission signal flow is obstructed. Problems arise.
  • An object of the present invention is to provide a semiconductor package, a semiconductor device, and a transceiver that can solve such problems.
  • One aspect of a semiconductor package according to the present invention includes a dielectric substrate on which a semiconductor chip is mounted in a cavity provided therein, and a ground pattern on the mounting substrate, electrically provided on the first surface of the dielectric substrate. And a transmission signal that is formed by interpolated wiring formed using a plurality of wiring layers in the dielectric substrate, and that transmits a microstrip line connected to the semiconductor chip.
  • a coaxial waveguide converter that mutually converts transmission signals transmitted through the waveguide; and a second surface that faces the first surface of the dielectric substrate, the coaxial waveguide converter.
  • One embodiment of a semiconductor device is formed by a semiconductor chip that performs signal processing of a transmission signal that is transmitted and received as a radio signal, and the semiconductor chip that is mounted in a cavity provided inside and formed by insertion wiring provided in a substrate A dielectric substrate that inputs / outputs the transmission signal to / from the semiconductor chip via a coaxial waveguide converter, and a first surface of the dielectric substrate that is electrically connected to a ground pattern on the mounting substrate.
  • An aspect of the transceiver includes: a transmission unit that generates a transmission signal to be transmitted via an antenna based on a baseband signal; and a demodulating process performed on the transmission signal received via the antenna.
  • a receiving unit that generates a band signal, a signal that propagates through a microstrip line formed in a dielectric substrate containing a semiconductor chip including the transmitting unit and the receiving unit, and a signal that propagates through a waveguide.
  • a coaxial waveguide conversion unit that performs conversion between the antenna and an antenna that transmits and receives the transmission signal transmitted through the waveguide as a radio signal.
  • One aspect of a transceiver includes a transmission unit that generates and transmits a transmission signal, a reception unit that generates a reception signal from the received transmission signal, and a semiconductor chip including the transmission unit and the reception unit.
  • a coaxial waveguide converter for converting between a signal propagating through the microstrip line formed in the dielectric substrate and a signal propagating through the waveguide, and via the waveguide The transmission signal is transmitted and received.
  • the semiconductor package, the semiconductor device, and the transceiver according to the present invention it is possible to realize a transmission line that suppresses the generation of higher-order modes.
  • FIG. 1 is a block diagram of a transceiver according to a first embodiment.
  • 1 is a perspective view of a semiconductor device according to a first embodiment;
  • 1 is a first perspective view showing a structure of a semiconductor package according to a first exemplary embodiment;
  • FIG. 3 is a second perspective view illustrating the structure of the semiconductor package according to the first embodiment.
  • FIG. 6 is a third perspective view illustrating the structure of the semiconductor package according to the first embodiment.
  • FIG. 6 is a fourth perspective view showing the structure of the semiconductor package according to the first exemplary embodiment.
  • FIG. 10 is a fifth perspective view illustrating the structure of the semiconductor package according to the first embodiment.
  • FIG. 5 is a diagram showing a first interpolated wiring layout of the coaxial waveguide converter of the semiconductor package according to the first exemplary embodiment; It is a figure which shows the 2nd insertion wiring layout of the antenna part of the semiconductor package concerning Embodiment 1.
  • FIG. FIG. 10 is a cross-sectional view of the semiconductor package according to the first embodiment, taken along line XX in FIG. 9.
  • FIG. 10 is a cross-sectional view of the semiconductor package according to the first embodiment, taken along line XI-XI in FIG. 9;
  • FIG. 10 is a cross-sectional view of the semiconductor package according to the first embodiment, taken along line XII-XII in FIG. 9.
  • FIG. 10 is a cross-sectional view of the semiconductor package according to the first embodiment, taken along line XII-XII in FIG. 9.
  • FIG. 6 is a diagram showing a layout of interpolated wiring of a semiconductor package serving as a comparative example of the semiconductor package according to the first embodiment
  • FIG. 14 is a cross-sectional view of a semiconductor package according to a comparative example taken along line XIV-XIV in FIG. 13.
  • FIG. 14 is a cross-sectional view of a semiconductor package according to a comparative example, taken along line XV-XV in FIG. 13.
  • FIG. 6 is a perspective view showing a specific example of a mounting state of the semiconductor device according to the first embodiment
  • FIG. 6 is a perspective view showing a specific example of a mounting state of the semiconductor device according to the first embodiment;
  • FIG. 1 is a block diagram of a transceiver 1 according to the first embodiment.
  • the transceiver 1 includes a transmission unit 10, a reception unit 20, a baseband modem 30, an oscillator 31, duplexers 32 and 34, and an antenna 33.
  • the transmission unit 10, the reception unit 20, and the oscillator 31 are illustrated as separate blocks. However, these blocks may be formed on one semiconductor chip.
  • the baseband modem 30 may be formed on the same semiconductor chip as the transmission unit 10 or the like, but may be formed on a different semiconductor chip from the transmission unit 10 or the like because the operating frequency is different. good. Further, even when the baseband modem 30 is formed on a semiconductor chip different from the transmission unit 10 or the like, it can be mounted on one semiconductor package.
  • the transceiver 1 performs conversion between a radio signal and a transmission signal handled by the transmission unit 10 and the reception unit 20 by the antenna 33.
  • the transmission signal output from the transmission unit 10 is transmitted to the antenna 33 via the waveguide, and the transmission signal received via the antenna 33 is received via the waveguide. 20 is transmitted. That is, the duplexers 32 and 34 are realized by a circulator and a filter provided in the waveguide.
  • the baseband modem 30 performs a coding process on the data to be transmitted and generates a baseband signal. Then, the transmitter 10 modulates the baseband signal with a local signal to generate a transmission signal.
  • the transmission unit 10 includes a transmission interface 11 and a modulation unit 12.
  • the transmission interface 11 includes a DAC (Digital-to-Analog-Converter) 13 and a low-noise amplifier 14.
  • the DAC 13 converts a baseband signal having a digital value into an analog signal.
  • the low noise amplifier 14 adjusts the amplitude of the analog signal output from the DAC 13.
  • the modulation unit 12 includes a mixer 15 and a power amplifier 16.
  • the mixer 15 up-converts the frequency of the baseband signal output from the transmission interface 11 by the local signal output from the oscillator 31 (this frequency up-conversion processing is hereinafter referred to as modulation processing) and outputs a transmission signal.
  • the power amplifier 16 amplifies the transmission signal output from the mixer 15 and outputs the amplified signal.
  • the baseband modem 30 receives the baseband signal generated by the receiving unit 20 by demodulating the transmission signal, and performs decoding processing and the like.
  • the reception unit 20 includes a demodulation unit 21 and a reception interface 22.
  • the demodulator 21 includes a low noise amplifier 23 and a mixer 24.
  • the low noise amplifier 23 adjusts the amplitude of the input transmission signal and outputs it to the mixer 24.
  • the mixer 24 down-converts the frequency of the transmission signal using the local signal output from the oscillator 31 (this frequency down-conversion processing is referred to as demodulation processing) to generate a baseband signal.
  • the reception interface 22 includes an amplifier 25 and an ADC (Analog-to-Digital Converter) 26.
  • the amplifier 25 adjusts the amplitude of the baseband signal output from the mixer 24.
  • the ADC 26 converts the baseband signal output from the amplifier 25 into a baseband signal having a digital value and outputs it to the baseband modem 30.
  • the transceiver 1 when a transmission signal is output from the transmission unit 10 to the duplexer 32, it is necessary to convert a line for transmitting the transmission signal from a microstrip line to a waveguide line. .
  • the semiconductor package and the semiconductor device according to the first embodiment have a configuration in which a waveguide is used as an input / output terminal for a transmission signal.
  • FIG. 2 is a perspective view of the semiconductor device according to the first embodiment.
  • the semiconductor chip mounted in the semiconductor package may include other blocks such as the receiving unit 20.
  • the semiconductor chip including the transmitter 10 and the receiver 20 is mounted in the semiconductor package, it is necessary to use two waveguides as shown in FIG.
  • the semiconductor device has a waveguide 2 as an input / output terminal of a transmission line.
  • the semiconductor device shown in FIG. 2 is a metal terminal connected to a mounting board by solder or the like for signals other than the transmission signal to the semiconductor chip and for input / output of a power source (hereinafter collectively referred to as a normal signal). Is used.
  • the transmission signal has a frequency higher than that of the normal signal, for example, a frequency of several tens of GHz.
  • the waveguide 2 is formed of a conductor.
  • the waveguide 2 is a cover having a rectangular shape with no surface formed on one side when viewed in cross section. More specifically, the waveguide 2 has a shape in which a second surface (for example, a surface) of the semiconductor package, a surface in contact with the side surface, and a surface in contact with the mounting substrate are opened. The opening of the waveguide 2 is closed by the ground plane of the waveguide in the semiconductor package and the ground plane on the mounting substrate. That is, the waveguide 2 is a tube in which a ground potential is applied to all four surfaces by the ground surface of the waveguide in the semiconductor package, the ground surface on the mounting substrate, and the conductor of the waveguide 2. Become.
  • the waveguide 2 is given a ground potential by a second electrode provided on the surface of the semiconductor package.
  • the semiconductor package according to the first embodiment is a multilayer substrate made of a dielectric (hereinafter referred to as a dielectric multilayer substrate). That is, the semiconductor package according to the first embodiment has a plurality of wiring layers inside and connects wirings formed in different wiring layers by vias.
  • 3 to 7 are perspective views for explaining the configuration of the semiconductor package according to the first embodiment.
  • FIG. 3 is a first perspective view showing the structure of the semiconductor package according to the first embodiment.
  • the perspective view shown in FIG. 3 shows the structure of the first surface (for example, the back surface) of the semiconductor package according to the first embodiment.
  • the back surface of the semiconductor package according to the first embodiment has a third electrode (for example, pad 40) and a first electrode (for example, ground pad 41).
  • the pad 40 is a pad used for normal signal input / output.
  • the pad 40 is electrically connected to a substrate pattern provided on the mounting substrate in the mounted state.
  • the ground pad 41 is electrically connected to the ground pattern on the mounting substrate in the mounted state.
  • the semiconductor device according to the first embodiment operates based on a ground potential that can be supplied via the ground pad 41.
  • vias 42 that connect the bonding pads provided in the semiconductor package and the pads 40 are provided on the pads 40.
  • a via 43 that connects the first interpolated wiring provided in the semiconductor package and the ground pad 41 is provided on the ground pad 41.
  • the via 43 is not provided in the waveguide region 44 that constitutes a part of the waveguide of the semiconductor package.
  • the waveguide region 44 shown in FIG. 3 constitutes one surface of a waveguide formed using the waveguide 2 connected to the semiconductor package.
  • the via 43 disposed around the waveguide region 45 functions as a wall connecting the waveguide 2 and the waveguide region 44.
  • FIG. 4 shows a second perspective view showing the structure of the semiconductor package according to the first embodiment.
  • the perspective view shown in FIG. 4 shows the configuration of the wiring layer in which the first insertion wiring provided in the semiconductor package according to the first embodiment is formed.
  • a dielectric is laminated so as to cover the back surface shown in FIG.
  • the first insertion wiring 45 is provided on the upper surface of the laminated dielectric.
  • a via 47 is provided on the first interpolating wire 45 to connect the first interpolating wire 45 and the second interpolating wires 50 a and 50 b provided in the upper layer of the first interpolating wire 45. .
  • the via 47 is formed in a region other than the portion where the coaxial waveguide conversion portion 46 of the semiconductor package is formed.
  • the coaxial waveguide converter 46 is formed in a region including the waveguide region 44.
  • the first interpolated wiring 45 formed in the waveguide region 44 has a tapered shape in which the wiring width becomes narrower toward the outer periphery of the semiconductor package.
  • the via 47 is not formed in the region where the cavity (shown in FIG. 5) in which the semiconductor chip is mounted is formed. As shown in FIG. 4, the via 42 is formed so as to penetrate the wiring layer in which the first insertion wiring 46 is formed.
  • the coaxial waveguide converter 46 converts the transmission signal transmitted through the microstrip line connected to the semiconductor chip and the transmission signal transmitted through the waveguide.
  • the microstrip line of the coaxial waveguide converter 46 is formed by the second insertion wiring.
  • FIG. 5 shows a third perspective view showing the structure of the semiconductor package according to the first embodiment.
  • the perspective view shown in FIG. 5 shows the configuration of the wiring layer in which the second interpolated wiring provided in the semiconductor package according to the first embodiment is formed.
  • the dielectric has an opening in the cavity 48 where the semiconductor chip is mounted. Formed. In the cavity 48, the first insertion wiring 46 is exposed.
  • the first semiconductor chip CHP1 and the second semiconductor chip CHP2 are mounted in the cavity 48.
  • a bonding pad 49 is provided around the cavity 48.
  • the first semiconductor chip CHP1 and the second semiconductor chip CHP2 are connected to bonding pads by bonding wires.
  • the first semiconductor chip CHP1 is, for example, a semiconductor chip on which the transmission interface 11 is formed
  • the second semiconductor chip CHP2 is, for example, a semiconductor chip on which the modulation unit 12 is formed.
  • the second interpolated wiring is laid out as two divided wirings.
  • the reference numeral 50 a is assigned to one second interpolation wiring, and the reference numeral of the other second interpolation wiring 50 b is attached.
  • the second interpolation wiring 50b and a third interpolation wiring 53b (shown in FIG. 6) formed in the upper layer of the second interpolation wiring 50b are connected.
  • a via 51 is provided. Further, a part of the second interpolated wiring 50 a is formed in the coaxial waveguide converter 46.
  • a via 51 is also formed on a wiring formed in a region different from the coaxial waveguide converter 46 in the second interpolated wiring 50a. On the other hand, the via 51 is not formed on the region formed in the coaxial waveguide converter 46 in the second interpolated wiring 50a.
  • the 2nd insertion wiring 50a formed in the coaxial waveguide conversion part 46 has a coaxial wiring part and an antenna part.
  • the coaxial wiring portion is formed so as to extend from the cavity to the outer periphery of the semiconductor package.
  • the end of the coaxial wiring portion on the cavity side is connected to the second semiconductor chip CHP2 by a bonding wire, and is connected to the antenna portion on the outer peripheral side of the semiconductor package.
  • the antenna part is formed in the waveguide region 44.
  • the antenna unit is connected to the microstrip line on the cavity side.
  • the antenna portion has a tapered shape in which the width of the wiring becomes narrower toward the outer periphery of the semiconductor package. Note that the direction in which the wiring width of the antenna portion formed in the second insertion wiring 50a is narrowed is opposite to the direction in which the wiring width of the antenna portion formed in the first insertion wiring 45 is narrowed.
  • FIG. 6 shows a fourth perspective view showing the structure of the semiconductor package according to the first embodiment.
  • the perspective view shown in FIG. 6 shows the configuration of the wiring layer in which the third insertion wiring provided in the semiconductor package according to the first embodiment is formed.
  • the dielectric has an opening 52 in a region including the opening of the cavity 48. It is formed.
  • the opening 52 has a size that exposes at least a portion of the bonding pad 49 to which a bonding wire is connected.
  • the third insertion wirings 53a and 53b are formed on the upper surface of the dielectric.
  • the third interpolated wiring 53a is formed in a region where the via 51 is formed in the upper layer region of the second interpolated wiring 50a.
  • the third interpolation wiring 53b is formed in an upper layer of the second interpolation wiring 50b.
  • the third insertion wiring 53a and the second electrode (for example, the waveguide connection pad 55a) formed in the upper layer of the third insertion wiring 53a is provided.
  • a third interpolated wiring 53a and a second electrode 55b (for example, a waveguide connection pad 55b) formed in an upper layer of the third interpolated wiring 53b. ) (Shown in FIG. 7).
  • FIG. 7 shows a fifth perspective view showing the structure of the semiconductor package according to the first embodiment.
  • the perspective view shown in FIG. 7 shows the configuration of the semiconductor package according to the first embodiment before the waveguide 2 is provided.
  • the cavity on which the semiconductor chip is mounted is covered with a dielectric.
  • a dielectric is formed so that the waveguide connection pads 55a and 55b are exposed.
  • FIG. 8 is a diagram showing a layout of the first insertion wiring 44 in a region including the coaxial waveguide conversion portion of the semiconductor package according to the first embodiment.
  • a via 43 is formed in a region excluding the region where the coaxial waveguide converter 46 is formed in the lower portion of the first insertion wiring 45. Even in the region where the coaxial waveguide converter 46 is formed, a via 43 is formed below the first interpolated wiring 45 located in a region excluding the waveguide region 44.
  • a first insertion wiring 45 is formed in a part of the waveguide region 44.
  • the first interpolated wiring 45 has a tapered shape in which the wiring width becomes narrower toward the outer peripheral side of the semiconductor package.
  • the via 43 is not formed below the tapered portion of the first interpolated wiring 45.
  • FIG. 9 is a diagram showing a layout of the second insertion wirings 50a and 50b in the region including the coaxial waveguide conversion part of the semiconductor package according to the first embodiment.
  • the second insertion wiring 50 a and the second insertion wiring 50 b are formed in a region sandwiching the coaxial waveguide converter 46.
  • the second interpolated wiring 50 a has a shape in which a part protrudes from the coaxial waveguide converter 46.
  • the portion of the second interpolated wiring 50a that protrudes to the coaxial waveguide conversion portion 46 includes a portion having a tapered shape in which the wiring width becomes narrower toward the outer periphery of the semiconductor package, and an end on the cavity side of the tapered portion. And a microstrip line 56 extending from the section toward the cavity.
  • the tapered portion of the second insertion wiring 50 a is formed so as to be located in the waveguide region 44.
  • the portion to which the waveguide 2 is connected is shown as a region surrounded by a one-dot chain line.
  • the waveguide 2 is disposed so as to cover the waveguide region 44.
  • a wall made of a conductor to which a ground potential is applied is formed by vias formed around the ground pad 41 and the waveguide region 44, and the waveguide 2 is provided on the package.
  • a waveguide surrounded by a conductor having a ground potential is formed. That is, the waveguide region 44 forms a part of the waveguide line.
  • the tapered portion of the first interpolating wire 45 and the tapered portion of the second interpolating wire 50a function as an antenna unit that transmits and receives transmission signals in the waveguide line.
  • FIG. 10 is a cross-sectional view of the semiconductor package according to the first embodiment taken along line XX in FIG.
  • the section along the line XX in FIG. 9 is a cross section of the coaxial waveguide conversion portion 46 that does not include the waveguide region 44.
  • the ground pad 41 of the semiconductor device according to the first embodiment is connected to a ground pattern 57 formed on the mounting substrate 58.
  • vias 44 are provided below the first interpolated wiring 45 located below the microstrip line 56 in the portion along the line XX.
  • the second insertion wiring 50 a and the second insertion wiring 50 b located on both sides of the microstrip line 56 are connected to the first insertion wiring 45 by vias 47.
  • the microstrip line 56 is not connected to the first insertion wiring 45 by a via, and is a wiring independent of the first insertion wiring 45 in the cross-sectional view shown in FIG.
  • the waveguide connection pads 55a and 55b are not provided in the portion along the line XX, vias and other wirings are formed in the upper layer of the second insertion wirings 50a and 50b. Not. In the portion along the line XX, the second insertion wirings 50a and 50b are covered with a dielectric.
  • FIG. 11 is a cross-sectional view of the semiconductor package according to the first embodiment taken along line XI-XI in FIG.
  • a section along the line XI-XI in FIG. 9 is a cross section of the coaxial waveguide conversion portion 46 including the waveguide region 44.
  • the ground pad 41 of the semiconductor device according to the first embodiment is connected to a ground pattern 57 formed on the mounting substrate 58.
  • the wiring of the first insertion wiring 45 and the second insertion wiring 50a constituting the antenna portion near the center of the waveguide region 44 there are parts that overlap in the vertical direction.
  • no via is formed in the lower portion of the first insertion wiring 45 and the second insertion wiring 50a constituting the antenna unit.
  • a waveguide formed by a conductor to which a ground potential is applied is formed by the ground pad 41, the vias 44, 47, 51, and 54 and the waveguide 2. You can see that.
  • the second insertion wiring 50 a and the second insertion wiring 50 b located on both sides of the coaxial waveguide conversion portion 46 are connected to the first insertion wiring 45 by vias 47.
  • the ground potential applied to the ground pad 41 is such that the via 44, the first interpolation wiring 45, the via 47, the second interpolation wiring 50a, the via 51, and the third interpolation. It is given through the wiring 53a and the via 54.
  • the ground potential applied to the ground pad 41 is such that the via 44, the first insertion wiring 45, the via 47, the second insertion wiring 50b, the via 51, and the third insertion wiring 53b. And vias 54.
  • FIG. 12 shows a cross-sectional view of the semiconductor package according to the first embodiment taken along line XII-XII of FIG.
  • a portion along the line XII-XII in FIG. 9 is a cross section of the coaxial waveguide converter 46 including the waveguide region 44.
  • the ground pad 41 of the semiconductor device according to the first embodiment is connected to a ground pattern 57 formed on the mounting substrate 58.
  • the distance between the first insertion wiring 45 and the second insertion wiring 50a in the waveguide region 44 is increased.
  • no via is formed in the lower portion of the first insertion wiring 45 and the second insertion wiring 50a constituting the antenna unit.
  • a waveguide formed by a conductor to which a ground potential is applied is formed by the ground pad 41, the vias 44, 47, 51, and 54 and the waveguide 2. You can see that.
  • the second insertion wiring 50 a and the second insertion wiring 50 b located on both sides of the coaxial waveguide conversion portion 46 are connected to the first insertion wiring 45 by vias 47.
  • the ground potential applied to the ground pad 41 is such that the via 44, the first interpolation wiring 45, the via 47, the second interpolation wiring 50a, the via 51, and the third interpolation. It is given through the wiring 53a and the via 54.
  • the ground potential applied to the ground pad 41 is such that the via 44, the first insertion wiring 45, the via 47, the second insertion wiring 50b, the via 51, and the third insertion wiring 53b. And vias 54.
  • FIG. 13 shows a wiring layout in the vicinity of the transmission signal input / output terminals of the semiconductor package as a comparative example.
  • a wiring layout in the vicinity of the transmission signal input / output terminal is formed by the first wiring 101, the second wirings 103a and 103b, and the microstrip line 103c.
  • the first wiring 101 is given a uniform ground potential by the via 102.
  • the second wirings 103a and 103b are connected to the first wiring 101 by the via 104a.
  • the microstrip line 103 c is formed in the same wiring layer as the second wiring 102.
  • the microstrip line 103c is not connected to the first wiring 101 and the second wirings 103a and 103b.
  • the semiconductor chip side (upper side of the drawing) of the microstrip line 103c is connected to the semiconductor chip by a bonding wire (not shown).
  • a via 104b is provided on the outer peripheral side of the semiconductor package (downward in the drawing) of the microstrip line 103c.
  • the via 104b is connected to a pad provided on the back surface of the semiconductor package.
  • the pad to which the via 104b is connected is connected to the microstrip line 105 provided on the mounting substrate.
  • FIG. 14 shows a cross-sectional view of the semiconductor package according to the comparative example along the line XIV-XIV in FIG.
  • FIG. 15 is a cross-sectional view of a semiconductor package according to a comparative example taken along line XV-XV in FIG.
  • the microstrip line 103 c is connected to the microstrip line 105 provided on the mounting substrate 109 via the via 104 b and the pad 106. Therefore, in the semiconductor package according to the comparative example, when a transmission signal is transmitted / received between a semiconductor chip mounted on the semiconductor package and another device provided outside the semiconductor package, the transmission signal is transmitted / received via the via 104b.
  • Must the transmission signal is transmitted / received between a semiconductor chip mounted on the semiconductor package and another device provided outside the semiconductor package.
  • the first wiring 101 and the second wirings 103a and 103b arranged around the microstrip line 103c are also connected to the ground pattern on the mounting substrate 109 via the vias 102 and 104a. Connected.
  • the ground potential is supplied to the insertion wiring provided in the semiconductor package, and the transmission signal from the microstrip line 103c in the semiconductor package to the microstrip line 105 on the mounting substrate. Both are transmitted via vias.
  • the signal wiring and the ground wiring are formed with long vias, the wavelength of the signal is short in a high-frequency signal such as a millimeter wave, and the length of the via cannot be ignored. The problem is that the signal flow is hindered.
  • the via is only formed in the ground wiring portion, and the transmission signal transmitted through the microstrip line is transmitted between the waveguide and the microstrip line without passing through the via. Sent and received between. Therefore, in the semiconductor package according to the first embodiment, since the generation of higher-order modes is suppressed, input / output can be performed without hindering the flow of high-frequency signals such as millimeter waves.
  • the coaxial waveguide converter is provided in the dielectric multilayer substrate, so that the space between the microstrip line and the waveguide is reduced.
  • the transmission signal can be transmitted and received without vias.
  • a transceiver configured by a semiconductor chip mounted on a semiconductor package and a transmission / reception system provided outside the semiconductor device, by using the semiconductor package according to the first embodiment, a high transmission path of a transmission signal can be obtained. A transceiver that suppresses the occurrence of the next mode can be realized.
  • FIG. 16 and FIG. 17 are perspective views showing a specific example of the mounting state of the semiconductor device showing a more specific waveguide than FIG.
  • the first semiconductor device 3 and the second semiconductor device 4 using the semiconductor package according to the first embodiment are mounted on the mounting substrate 5, and a waveguide is provided between the two semiconductor devices. 6 connected.
  • the waveguide 6 is in a form in which one side is blocked by the ground pattern on the mounting substrate 5 and the coaxial waveguide converters of the two semiconductor devices.
  • the waveguide 8 is provided in the semiconductor device 7 using the semiconductor package according to the first embodiment.
  • a square hole 9 is provided as a waveguide window on the mounting substrate.
  • the waveguide is provided not only for connecting two semiconductor devices mounted on the same mounting substrate, but also between a device different from the mounting substrate on which the semiconductor device 7 is provided. Also good.
  • the example shown in FIG. 17 also has an opening so as to form a tube shape by the coaxial waveguide conversion portion of the semiconductor device 7 and the ground pattern on the mounting substrate.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　従来の半導体装置は、伝送信号の伝送路中で高次モードが発生する問題がある。本発明にかかる半導体パッケージの一態様は、内部に設けられるキャビティに半導体チップが搭載される誘電体基板と、誘電体基板の第１の面に設けられ、実装基板上のグランドパターンと電気的に接続される第１の電極と、誘電体基板内の複数の配線層を利用して形成される内挿配線により形成され、半導体チップに接続されるマイクロストリップラインを伝達する伝送信号と導波管を伝達する伝送信号とを相互に変換する同軸導波管変換部（４６）と、誘電体基板の前記第１の面と対向する第２の面に設けられ、同軸導波管変換部（４６）を覆うように設置される導波管にグランドパターンから供給されるグランド電位を与える第２の電極（５５ａ、５５ｂ）と、を有する。

Description

半導体パッケージ、半導体装置及び送受信機
　本発明は半導体パッケージ、半導体装置及び送受信機に関し、特に高周波信号を扱う半導体チップを含む半導体パッケージ、半導体装置及び送受信機に関する。
　近年、通信等の無線信号を利用した技術分野では、６０ＧＨｚ～８０ＧＨｚのミリ波を利用したシステムが多く提案されている。このような高い周波数を有する信号を扱うシステムでは、伝送線路での損失を防ぐために伝送線路の一部に導波管を利用した構成とされることがある。そこで、導波管を利用した伝送線路に関する技術が特許文献１～３に開示されている。
　特許文献１では、配線基板に形成される配線パターンを覆うように配置された導波管の構成が開示されている。また、特許文献２、３では、マイクロストリップラインにより形成される伝送線路の端部を導波管内に設け、伝送線路の端部にビアを用いてアンテナを形成し、マイクロストリップラインと導波管とで伝送信号の授受を行う例が開示されている。
特開２００５－１３０４０６号公報 特開２００１－３０８６１３号公報 特開２０１３－１２６０９９号公報
　しかしながら、ミリ波帯の伝送信号は、信号の波長が短く、伝送路を構成するビアとグランド電位を供給するビアが平行する距離が長くなると、高次モードが発生し、伝送信号の流れが阻害される問題が生じる。
　本発明の目的は、このような課題を解決する半導体パッケージ、半導体装置及び送受信機を提供することを目的とする。
　本発明にかかる半導体パッケージの一態様は、内部に設けられるキャビティに半導体チップが搭載される誘電体基板と、前記誘電体基板の第１の面に設けられ、実装基板上のグランドパターンと電気的に接続される第１の電極と、前記誘電体基板内の複数の配線層を利用して形成される内挿配線により形成され、前記半導体チップに接続されるマイクロストリップラインを伝達する伝送信号と導波管を伝達する伝送信号とを相互に変換する同軸導波管変換部と、前記誘電体基板の前記第１の面と対向する第２の面に設けられ、前記同軸導波管変換部を覆うように設置される導波管に前記グランドパターンから供給されるグランド電位を与える第２の電極と、を有する。
　本発明にかかる半導体装置の一態様は、無線信号として送受信する伝送信号の信号処理を行う半導体チップと、内部に設けられるキャビティに前記半導体チップが搭載され、基板内に設けられる内挿配線により形成される同軸導波管変換部を介して前記伝送信号を前記半導体チップに入出力する誘電体基板と、前記誘電体基板の第１の面に設けられ、実装基板上のグランドパターンと電気的に接続される第１の電極と、前記誘電体基板内に設けられるビア及び前記内挿配線により前記第１の電極と接続され、前記誘電体基板の前記第１の面と対向する第２の面に設けられる第２の電極と、前記第２の電極に電気的に接着され、前記第２の面のうち前記同軸導波管変換部を覆う伝送路部分と、前記伝送路部分と連続する前記誘電体基板の側壁伝送路部分と、に開口部を有する導波管と、を有する。
　本発明にかかる送受信機の一態様は、ベースバンド信号に基づきアンテナを介して送信する伝送信号を生成する送信部と、前記アンテナを介して受信した伝送信号に対して復調処理を施して前記ベースバンド信号を生成する受信部と、前記送信部及び前記受信部を含む半導体チップを内蔵する誘電体基板内に形成されるマイクロストリップラインを伝搬する信号と、導波管を伝搬する信号と、の間の変換を行う同軸導波管変換部と、前記導波管を介して伝送される前記伝送信号を無線信号として送受信するアンテナと、を有する。
　本発明にかかる送受信機の一態様は、伝送信号を生成し送信する送信部と、受信した伝送信号から受信信号を生成する受信部と、前記送信部及び前記受信部を含む半導体チップを内蔵する誘電体基板内に形成されるマイクロストリップラインを伝搬する信号と、導波管を伝搬する信号と、の間の変換を行う同軸導波管変換部と、を有し、前記導波管を介して前記伝送信号を送受信する。
　本発明にかかる半導体パッケージ、半導体装置及び送受信機によれば、高次モードの発生を抑制した伝送線路を実現することができる。
実施の形態１にかかる送受信機のブロック図である。 実施の形態１にかかる半導体装置の斜視図である。 実施の形態１にかかる半導体パッケージの構造を示す第１の斜視図である。 実施の形態１にかかる半導体パッケージの構造を示す第２の斜視図である。 実施の形態１にかかる半導体パッケージの構造を示す第３の斜視図である。 実施の形態１にかかる半導体パッケージの構造を示す第４の斜視図である。 実施の形態１にかかる半導体パッケージの構造を示す第５の斜視図である。 実施の形態１にかかる半導体パッケージの同軸導波管変換部の第１の内挿配線レイアウトを示す図である。 実施の形態１にかかる半導体パッケージのアンテナ部分の第２の内挿配線レイアウトを示す図である。 図９のＸ－Ｘ線に沿った、実施の形態１にかかる半導体パッケージの断面図である。 図９のＸＩ－ＸＩ線に沿った、実施の形態１にかかる半導体パッケージの断面図である。 図９のＸＩＩ－ＸＩＩ線に沿った、実施の形態１にかかる半導体パッケージの断面図である。 実施の形態１にかかる半導体パッケージの比較例となる半導体パッケージの内挿配線のレイアウトを示す図である。 図１３のＸＩＶ－ＸＩＶ線に沿った、比較例にかかる半導体パッケージの断面図である。 図１３のＸＶ－ＸＶ線に沿った、比較例にかかる半導体パッケージの断面図である。 実施の形態１にかかる半導体装置の実装状態の具体例を示す斜視図である。 実施の形態１にかかる半導体装置の実装状態の具体例を示す斜視図である。
　実施の形態１
　以下、図面を参照して本発明の実施の形態について説明する。実施の形態１にかかる半導体装置は、高周波信号を生成して出力する、或いは、高周波信号を受信して処理するものである。そこで、高周波信号を利用するシステムの一例として、無線信号の送受信機について説明する。図１に実施の形態１にかかる送受信機１のブロック図を示す。
　図１に示すように、実施の形態１にかかる送受信機１は、送信部１０、受信部２０、ベースバンドモデム３０、発振器３１、デュプレクサ３２、３４、アンテナ３３を有する。図１に示す例では、送信部１０、受信部２０及び発振器３１を別々のブロックとして示したが、これらブロックは、１つの半導体チップ上に形成されていても良い。また、ベースバンドモデム３０は、送信部１０等と同一の半導体チップ上に形成されていても良いが、動作周波数等が異なるため、送信部１０等とは別の半導体チップに形成されていても良い。また、ベースバンドモデム３０は、送信部１０等とは別の半導体チップに形成した場合であっても、１つの半導体パッケージ上に搭載することもできる。
　また、実施の形態１にかかる送受信機１は、アンテナ３３により無線信号と、送信部１０、受信部２０で扱われる伝送信号と、の変換を行う。実施の形態１にかかる送受信機１では、送信部１０が出力する伝送信号は導波管を介してアンテナ３３に伝達され、アンテナ３３を介して受信した伝送信号は導波管を介して受信部２０に伝達される。つまり、デュプレクサ３２、３４は、導波管内に設けられるサーキュレータ及びフィルタにより実現される。
　ベースバンドモデム３０は、送信するデータに対して符号化処理等を行いベースバンド信号を生成する。そして、送信部１０は、ベースバンド信号をローカル信号で変調して伝送信号を生成する。送信部１０は、送信インタフェース１１及び変調部１２を有する。送信インタフェース１１はＤＡＣ（Digital to Analog Converter）１３及びローノイズアンプ１４を有する。ＤＡＣ１３は、デジタル値を有するベースバンド信号をアナログ信号に変換する。ローノイズアンプ１４は、ＤＡＣ１３が出力したアナログ信号の振幅の調整を行う。変調部１２は、ミキサ１５及びパワーアンプ１６を有する。ミキサ１５は、発振器３１が出力するローカル信号により送信インタフェース１１が出力するベースバンド信号の周波数をアップコンバージョン（この周波数アップコンバージョン処理を以下では変調処理と称す）して伝送信号を出力する。パワーアンプ１６は、ミキサ１５から出力された伝送信号を電力増幅して出力する。
　また、ベースバンドモデム３０は、受信部２０が伝送信号を復調して生成するベースバンド信号を受信して復号処理等を行う。受信部２０は、復調部２１及び受信インタフェース２２を有する。復調部２１は、ローノイズアンプ２３及びミキサ２４を有する。ローノイズアンプ２３は、入力された伝送信号の振幅を調整してミキサ２４に出力する。ミキサ２４は、発振器３１が出力するローカル信号により伝送信号の周波数をダウンコンバージョン（この周波数のダウンコンバージョン処理を復調処理と称す）してベースバンド信号を生成する。受信インタフェース２２は、アンプ２５及びＡＤＣ（Analog to Digital Converter）２６を有する。アンプ２５は、ミキサ２４が出力したベースバンド信号の振幅を調整する。ＡＤＣ２６は、アンプ２５が出力したベースバンド信号をデジタル値を有するベースバンド信号に変換してベースバンドモデム３０に出力する。
　ここで、実施の形態１にかかる送受信機１では、送信部１０からデュプレクサ３２に伝送信号を出力する際に、伝送信号を伝達する線路をマイクロストリップラインから導波管線路に変換する必要がある。また、送受信機１では、デュプレクサ３４から受信部２０に伝送信号を入力する際に、伝送信号を伝達する線路を導波管線路からマイクロストリップラインに変換する必要がある。そこで、実施の形態１にかかる半導体パッケージ及び半導体装置では、導波管を伝送信号の入出力端子とする構成を有する。実施の形態１にかかる半導体装置の斜視図を図２に示す。
　なお、図２に示す例では、図１の送信部１０を半導体パッケージに収めた半導体装置を例に説明する。しかし、半導体パッケージ内に搭載する半導体チップには、受信部２０等の他のブロックが含まれていても良い。半導体パッケージ内に送信部１０及び受信部２０を含む半導体チップを搭載する場合、図２に示す導波管を２つにする必要がある。
　図２に示すように、半導体装置は、導波管２を伝送線路の入出力端子として有する。図２に示す半導体装置は、半導体チップへの伝送信号以外の信号、及び、電源（以下、これらをまとめて通常信号と称す）の入出力には、実装基板と半田等で接続される金属端子を用いる。ここで、伝送信号は、通常信号よりも周波数が高く、例えば、数十ＧＨｚの周波数を有するものとする。
　導波管２は、導体で形成される。また、導波管２は、断面視した場合に一辺に面が形成されていない矩形の形状を有するカバーである。より具体的には、導波管２は、半導体パッケージの第２の面（例えば、表面）と、側面に接する面と、実装基板に接する面と、が開口した形状を有する。そして、導波管２は、半導体パッケージ内の導波管のグランド面と、実装基板上のグランド面により、開口部が閉じられる。つまり、導波管２は、半導体パッケージ内の導波管のグランド面と、実装基板上のグランド面と、導波管２の導体と、により４つの面の全てにグランド電位が与えられる管となる。なお、導波管２には、半導体パッケージの表面に設けられる第２の電極によりグランド電位が与えられる。
　以下では、図２で示した半導体装置の半導体パッケージの構造についてより詳細に説明する。実施の形態１にかかる半導体パッケージは、誘電体で構成された多層基板（以下、誘電体多層基板と称す）である。つまり、実施の形態１にかかる半導体パッケージは、内部に複数の配線層を有し、異なる配線層に形成される配線をビアで接続するものである。そこで、図３から図７に実施の形態１にかかる半導体パッケージの構成を説明するための斜視図を示す。
　図３は、実施の形態１にかかる半導体パッケージの構造を示す第１の斜視図である。図３に示す斜視図は、実施の形態１にかかる半導体パッケージの第１の面（例えば、裏面）の構造を示すものである。
　図３に示すように、実施の形態１にかかる半導体パッケージの裏面には、第３の電極（例えば、パッド４０）、第１の電極（例えば、グランドパッド４１）を有する。パッド４０は、通常信号の入出力に利用されるパッドである。パッド４０は、実装状態において、実装基板上に設けられる基板パターンと電気的に接続される。グランドパッド４１は、実装状態において、実装基板上のグランドパターンと電気的に接続される。実施の形態１にかかる半導体装置は、グランドパッド４１を介して供給され得るグランド電位を基準に動作する。
　また、図３に示すように、パッド４０の上には、半導体パッケージ内に設けられるボンディングパッドとパッド４０とを接続するビア４２が設けられる。グランドパッド４１の上には、半導体パッケージ内に設けられる第１の内挿配線とグランドパッド４１とを接続するビア４３が設けられる。なお、グランドパッド４１において、半導体パッケージの導波管の一部を構成する導波管領域４４には、ビア４３は設けられていない。図３に示す導波管領域４４は、半導体パッケージと接続される導波管２を利用して形成される導波管の一面を構成するものである。また、導波管領域４５の周囲に配置されるビア４３は、導波管２と導波管領域４４とを接続する壁として機能する。
　続いて、図４に実施の形態１にかかる半導体パッケージの構造を示す第２の斜視図を示す。図４に示す斜視図は、実施の形態１にかかる半導体パッケージ内に設けられる第１の内挿配線が形成される配線層の構成を示すものである。
　図４に示すように、実施の形態１にかかる半導体パッケージは、図３に示した裏面を覆うように誘電体が積層される。そして、実施の形態１にかかる半導体パッケージは、積層された誘電体の上面に第１の内挿配線４５が設けられる。この第１の内挿配線４５上には、第１の内挿配線４５と第１の内挿配線４５の上層に設けられる第２の内挿配線５０ａ、５０ｂとを接続するビア４７が設けられる。ビア４７は、半導体パッケージの同軸導波管変換部４６が形成される部分以外の領域に形成される。同軸導波管変換部４６は、導波管領域４４を含む領域に形成される。また、導波管領域４４に形成される第１の内挿配線４５は、半導体パッケージの外周に向かって配線幅が狭くなるテーパー形状を有する。
　また、第１の内挿配線４６の上であっても、半導体チップが搭載されるキャビティ（図５に図示）が形成される領域にはビア４７は形成されない。また、図４に示すように、ビア４２は、第１の内挿配線４６が形成される配線層を貫通するように形成されている。
　なお、同軸導波管変換部４６は、半導体チップに接続されるマイクロストリップラインを伝達する伝送信号と導波管を伝達する伝送信号とを相互に変換するものものである。実施の形態１にかかる半導体パッケージでは、同軸導波管変換部４６のマイクロストリップラインは第２の内挿配線により形成される。
　続いて、図５に実施の形態１にかかる半導体パッケージの構造を示す第３の斜視図を示す。図５に示す斜視図は、実施の形態１にかかる半導体パッケージ内に設けられる第２の内挿配線が形成される配線層の構成を示すものである。
　図５に示すように、実施の形態１にかかる半導体パッケージにおいて第２の内挿配線が形成される配線層では、誘電体が、半導体チップが搭載されるキャビティ４８の部分に開口部を有するように形成される。このキャビティ４８においては、第１の内挿配線４６が露出する。図５に示す例では、キャビティ４８に第１の半導体チップＣＨＰ１及び第２の半導体チップＣＨＰ２が搭載される。また、キャビティ４８の周辺にはボンディングパッド４９が設けられる。第１の半導体チップＣＨＰ１及び第２の半導体チップＣＨＰ２は、ボンディングワイヤによりボンディングパッドと接続される。なお、第１の半導体チップＣＨＰ１は、例えば、送信インタフェース１１が形成される半導体チップであり、第２の半導体チップＣＨＰ２は、例えば、変調部１２が形成される半導体チップである。
　また、図５に示すように、第２の内挿配線は、２つの分割された配線としてレイアウトされる。図５では、一方の第２の内挿配線に５０ａの符号を付し、他方の第２の内挿配線５０ｂの符号を付した。第２の内挿配線５０ｂの上には、第２の内挿配線５０ｂと第２の内挿配線５０ｂの上層に形成される第３の内挿配線５３ｂ（図６に図示）とを接続するビア５１が設けられる。また、第２の内挿配線５０ａは、一部が同軸導波管変換部４６に形成される。そして、第２の内挿配線５０ａのうち同軸導波管変換部４６とは別の領域に形成される配線の上にもビア５１が形成される。一方、第２の内挿配線５０ａのうち同軸導波管変換部４６に形成される領域の上には、ビア５１は形成されない。
　同軸導波管変換部４６に形成される第２の内挿配線５０ａは、同軸配線部とアンテナ部とを有する。同軸配線部は、キャビディから半導体パッケージの外周に向かって延在するように形成される。同軸配線部のキャビティ側の端部においてボンディングワイヤにより第２の半導体チップＣＨＰ２と接続され、半導体パッケージの外周側においてアンテナ部と接続される。アンテナ部は、導波管領域４４に形成される。アンテナ部は、キャビティ側においてマイクロストリップラインと接続される。また、アンテナ部は、半導体パッケージの外周に向かって配線の幅狭くなるテーパー形状を有する。なお、第２の内挿配線５０ａに形成されるアンテナ部の配線幅が狭くなる方向は、第１の内挿配線４５に形成されるアンテナ部の配線幅が狭くなる方向とは逆になる。
　続いて、図６に実施の形態１にかかる半導体パッケージの構造を示す第４の斜視図を示す。図６に示す斜視図は、実施の形態１にかかる半導体パッケージ内に設けられる第３の内挿配線が形成される配線層の構成を示すものである。
　図６に示すように、実施の形態１にかかる半導体パッケージにおいて第３の内挿配線が形成される配線層では、誘電体が、キャビティ４８の開口部を含む領域に開口部５２を有するように形成される。この開口部５２は、少なくとも、ボンディングパッド４９においてボンディングワイヤが接続される部分が露出する大きさを有する。
　そして、この誘電体の上面に第３の内挿配線５３ａ、５３ｂが形成される。第３の内挿配線５３ａは、第２の内挿配線５０ａの上層の領域のうちビア５１が形成される領域に形成される。第３の内挿配線５３ｂは、第２の内挿配線５０ｂの上層に形成される。第３の内挿配線５３ａの上には、第３の内挿配線５３ａと、第３の内挿配線５３ａの上層に形成される第２の電極（例えば、導波管接続パッド５５ａ）（図７に図示）と、を接続するビア５４が設けられる。また、第３の内挿配線５３の上には、第３の内挿配線５３ａと、第３の内挿配線５３ｂの上層に形成される第２の電極５５ｂ（例えば、導波管接続パッド５５ｂ）（図７に図示）と、を接続するビア５４が設けられる。
　続いて、図７に実施の形態１にかかる半導体パッケージの構造を示す第５の斜視図を示す。図７に示す斜視図は、導波管２を設ける前の実施の形態１にかかる半導体パッケージの構成を示すものである。
　図７に示すように、実施の形態１にかかる半導体パッケージは、誘電体により半導体チップが搭載されるキャビディが覆われる。そして、実施の形態１にかかる半導体パッケージは、導波管接続パッド５５ａ、５５ｂが露出するように誘電体が形成される。この導波管接続パッド５５ａ、５５ｂには、導波管２が接続されることで、図２に示した形状となる。
　続いて、実施の形態１にかかる半導体パッケージの同軸導波管変換部４６を含む部分の構成について更に詳細に説明する。そこで、図８、９に実施の形態１にかかる半導体パッケージの同軸導波管変換部４６を含む部分を上面視した場合（例えば、半導体パッケージの表面側から見た場合）の内挿配線のレイアウトを示す。
　図８は、実施の形態１にかかる半導体パッケージの同軸導波管変換部を含む領域の第１の内挿配線４４のレイアウトを示す図である。図８に示すように、第１の内挿配線４５の下部のうち同軸導波管変換部４６が形成される領域を除く領域には、ビア４３が形成される。また、同軸導波管変換部４６が形成される領域であっても、導波管領域４４を除く領域に位置する第１の内挿配線４５の下部には、ビア４３が形成される。
　導波管領域４４の一部には、第１の内挿配線４５が形成される。この第１の内挿配線４５は、半導体パッケージの外周側に向かって配線幅が狭くなるテーパー形状を有する。第１の内挿配線４５のテーパー形状部分の下部にはビア４３は形成されない。
　図９は、実施の形態１にかかる半導体パッケージの同軸導波管変換部を含む領域の第２の内挿配線５０ａ、５０ｂのレイアウトを示す図である。図９に示すように、第２の内挿配線５０ａと、第２の内挿配線５０ｂは、同軸導波管変換部４６を挟む領域に形成される。また、第２の内挿配線５０ａは、同軸導波管変換部４６に一部が突出した形状を有する。第２の内挿配線５０ａのうち同軸導波管変換部４６に突出した部分は、半導体パッケージの外周に向かって配線幅が狭くなるテーパー形状を有する部分と、当該テーパー形状部分のキャビディ側の端部からキャビディに向かって延在するマイクロストリップライン５６とを有する。第２の内挿配線５０ａのテーパー形状部分は、導波管領域４４に位置するように形成される。
　なお、図９では、導波管２が接続される部分を一点鎖線で囲まれる領域として示した。図９に示すように、導波管２は、導波管領域４４を覆うように配置される。実施の形態１にかかる半導体パッケージでは、グランドパッド４１及び導波管領域４４の周囲に形成されるビアにより、グランド電位が与えられる導体による壁が形成され、パッケージの上部に導波管２が設けられることで、グランド電位の導体で囲まれた導波管が形成される。つまり、導波管領域４４は、導波管線路の一部を形成するものである。そして、第１の内挿配線４５のテーパー形状部分及び第２の内挿配線５０ａのテーパー形状部分は、導波管線路中で伝送信号を送受信するアンテナ部として機能する。
　続いて、実施の形態１にかかる半導体パッケージの同軸導波管変換部４６の近傍の断面構造について説明する。なお、以下の断面図についての説明では、実施の形態１にかかる半導体装置を実装基板上に実装した状態について説明する。
　図１０に図９のＸ－Ｘ線に沿った、実施の形態１にかかる半導体パッケージの断面図を示す。図９のＸ－Ｘ線に沿った部分は、導波管領域４４を含まない同軸導波管変換部４６の断面となる。図１０に示すように、実施の形態１にかかる半導体装置のグランドパッド４１は、実装基板５８上に形成されるグランドパターン５７と接続される。
　そして、図１０に示すように、Ｘ－Ｘ線に沿った部分では、マイクロストリップライン５６の下部に位置する第１の内挿配線４５の下部にはビア４４が設けられる。また、マイクロストリップライン５６の両側に位置する第２の内挿配線５０ａ及び第２の内挿配線５０ｂはビア４７により第１の内挿配線４５と接続されるている。一方、マイクロストリップライン５６は、第１の内挿配線４５とはビアで接続されず、図１０に示した断面図では、第１の内挿配線４５とは独立した配線となっている。
　なお、Ｘ－Ｘ線に沿った部分には、導波管接続パッド５５ａ、５５ｂが設けられていないため、第２の内挿配線５０ａ、５０ｂの上層には、ビア及び他の配線は形成されていない。Ｘ－Ｘ線に沿った部分では、第２の内挿配線５０ａ、５０ｂは誘電体により覆われている。
　続いて、図１１に図９のＸＩ－ＸＩ線に沿った、実施の形態１にかかる半導体パッケージの断面図を示す。図９のＸＩ－ＸＩ線に沿った部分は、導波管領域４４を含む同軸導波管変換部４６の断面となる。図１１に示すように、実施の形態１にかかる半導体装置のグランドパッド４１は、実装基板５８上に形成されるグランドパターン５７と接続される。
　そして、図１１に示すように、ＸＩ－ＸＩ線に沿った部分では、導波管領域４４の中心付近でアンテナ部を構成する第１の内挿配線４５及び第２の内挿配線５０ａの配線が上下方向で重なる部分がある。また、アンテナ部を構成する第１の内挿配線４５及び第２の内挿配線５０ａの下部には、ビアが形成されていない。また、図１１に示すように、導波管領域４４では、グランドパッド４１、ビア４４、４７、５１、５４及び導波管２により、グランド電位が与えられる導体によって形成される導波管が形成されていることが分かる。
　また、同軸導波管変換部４６の両側に位置する第２の内挿配線５０ａ及び第２の内挿配線５０ｂはビア４７により第１の内挿配線４５と接続されるている。また、導波管接続パッド５５ａは、グランドパッド４１に与えられるグランド電位が、ビア４４、第１の内挿配線４５、ビア４７、第２の内挿配線５０ａ、ビア５１、第３の内挿配線５３ａ及びビア５４を介して与えられる。導波管接続パッド５５ｂは、グランドパッド４１に与えられるグランド電位が、ビア４４、第１の内挿配線４５、ビア４７、第２の内挿配線５０ｂ、ビア５１、第３の内挿配線５３ｂ及びビア５４を介して与えられる。
　続いて、図１２に図９のＸＩＩ－ＸＩＩ線に沿った、実施の形態１にかかる半導体パッケージの断面図を示す。図９のＸＩＩ－ＸＩＩ線に沿った部分は、導波管領域４４を含む同軸導波管変換部４６の断面となる。図１２に示すように、実施の形態１にかかる半導体装置のグランドパッド４１は、実装基板５８上に形成されるグランドパターン５７と接続される。
　そして、図１２に示すように、ＸＩＩ－ＸＩＩ線に沿った部分では、導波管領域４４内の第１の内挿配線４５と第２の内挿配線５０ａとの配線間の距離が離れる。また、アンテナ部を構成する第１の内挿配線４５及び第２の内挿配線５０ａの下部には、ビアが形成されていない。また、図１２に示すように、導波管領域４４では、グランドパッド４１、ビア４４、４７、５１、５４及び導波管２により、グランド電位が与えられる導体によって形成される導波管が形成されていることが分かる。
　また、同軸導波管変換部４６の両側に位置する第２の内挿配線５０ａ及び第２の内挿配線５０ｂはビア４７により第１の内挿配線４５と接続されるている。また、導波管接続パッド５５ａは、グランドパッド４１に与えられるグランド電位が、ビア４４、第１の内挿配線４５、ビア４７、第２の内挿配線５０ａ、ビア５１、第３の内挿配線５３ａ及びビア５４を介して与えられる。導波管接続パッド５５ｂは、グランドパッド４１に与えられるグランド電位が、ビア４４、第１の内挿配線４５、ビア４７、第２の内挿配線５０ｂ、ビア５１、第３の内挿配線５３ｂ及びビア５４を介して与えられる。
　ここで、実施の形態１にかかる半導体パッケージの構成を他の半導体パッケージと比較して更に説明する。そこで、比較例となる半導体パッケージの伝送信号入出力端子近傍の配線レイアウトを示す図を図１３に示す。
　図１３に示すように比較例にかかる半導体パッケージでは、第１の配線１０１、第２の配線１０３ａ、１０３ｂ、及び、マイクロストリップライン１０３ｃにより伝送信号入出力端子付近の配線レイアウトがなされる。第１の配線１０１は、ビア１０２により均一なグランド電位が与えられる。第２の配線１０３ａ、１０３ｂは、ビア１０４ａにより第１の配線１０１と接続される。マイクロストリップライン１０３ｃは、第２の配線１０２と同じ配線層に形成される。また、マイクロストリップライン１０３ｃは、第１の配線１０１、第２の配線１０３ａ、１０３ｂとは接続されていない。そして、マイクロストリップライン１０３ｃの半導体チップ側（図面上方）がボンディングワイヤにより半導体チップと接続される（不図示）。一方、マイクロストリップライン１０３ｃの半導体パッケージ外周側（図面下方）には、ビア１０４ｂが設けられている。このビア１０４ｂは、半導体パッケージの裏面に設けられるパッドに接続される。そして、比較例にかかるハンド津アイパッケージでは、ビア１０４ｂが接続されるパッドが、実装基板上に設けたマイクロストリップライン１０５に接続される。
　そこで、図１３のＸＩＶ－ＸＩＶ線に沿った比較例にかかる半導体パッケージの断面図を図１４に示す。また、図１３のＸＶ－ＸＶ線に沿った比較例にかかる半導体パッケージの断面図を図１５に示す。図１４、１５に示すように、比較例にかかる半導体パッケージでは、マイクロストリップライン１０３ｃは、ビア１０４ｂ及びパッド１０６を介して実装基板１０９上に設けられたマイクロストリップライン１０５と接続される。そのため、比較例にかかる半導体パッケージでは、半導体パッケージに搭載される半導体チップと、半導体パッケージの外部に設けられる他の装置との間で伝送信号を送受信する場合、ビア１０４ｂを介して伝送信号を送受信しなければならない。また、比較例にかかる半導体パッケージでは、マイクロストリップライン１０３ｃの周囲に配置される第１の配線１０１及び第２の配線１０３ａ、１０３ｂもビア１０２、１０４ａを介して、実装基板１０９上のグランドパターンと接続される。
　上記説明より、比較例にかかる半導体パッケージでは、半導体パッケージ内に設けられる内挿配線へのグランド電位の供給と、半導体パッケージ内のマイクロストリップライン１０３ｃから実装基板上のマイクロストリップライン１０５との伝送信号の伝達と、がともにビアを介して行われる。このように、信号配線及びグランド配線が長いビアで形成される場合、ミリ波等の高周波信号では信号の波長が短く、このビアの長さを無視することがでず、高次モードの発生等の問題により信号の流れが阻害される。
　一方、実施の形態１にかかる半導体パッケージでは、ビアはグランド配線部分に形成されているのみであり、マイクロストリップラインを伝達する伝送信号は、ビアを介することなく導波管とマイクロストリップラインとの間で送受信される。そのため、実施の形態１にかかる半導体パッケージでは、高次モードの発生が抑制されるため、ミリ波等の高周波信号の流れを阻害することなく入出力することができる。
　上記説明より、実施の形態１にかかる半導体パッケージに半導体チップを搭載した半導体装置では、誘電体多層基板内に、同軸導波管変換部を設けることで、マイクロストリップラインと導波管との間の伝送信号の送受信を、ビアを介することなく行うことができる。これにより、実施の形態１にかかる半導体装置では、伝送信号の進行方向とグランド電位の電界の方向とが同一になる部分を無くし、伝送信号の伝達において高次モードの発生を抑制することができる。
　また、半導体パッケージに搭載する半導体チップと、半導体装置の外部に設けられる送受信系とで構成される送受信機では、実施の形態１にかかる半導体パッケージを利用することで、伝送信号の伝達経路における高次モードの発生を抑制した送受信機を実現することができる。
　ここで、導波管の形態について説明する。そこで、図１６及び図１７に図２よりも具体的な導波管のを示した半導体装置の実装状態の具体例を示す斜視図を示す。図１６に示す例では、実施の形態１にかかる半導体パッケージを利用した第１の半導体装置３と第２の半導体装置４とを実装基板５に搭載し、２つの半導体装置の間を導波管６で接続した。図１６に示すように、導波管６は、実装基板５上のグランドパターンと２つの半導体装置の同軸導波管変換部とにより一辺が塞がれる形態となる。
　また、図１７に示す例は、実施の形態１にかかる半導体パッケージを利用した半導体装置７に導波管８を設けたものである。また、図１７に示す例では、実装基板上に角穴９を導波管の窓として設けたものである。このように、導波管は、同一の実装基板上に実装された２つの半導体装置を接続するだけでなく、半導体装置７が設けられた実装基板とは異なる装置との間に設けられていても良い。なお、図１７に示す例であっても、半導体装置７の同軸導波管変換部と実装基板上のグランドパターンとにより管形状となるように開口部を有する。
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
　この出願は、２０１４年１月１６日に出願された日本出願特願２０１４－００５９４１を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１　送受信機
　２、６、８　導波管
　３、４、７　半導体装置
　５　実装基板
　９　角穴
　１０　送信部
　１１　送信インタフェース
　１２　変調部
　１３　ＤＡＣ
　１４　ローノイズアンプ
　１５　ミキサ
　１６　パワーアンプ
　２０　受信部
　２１　復調部
　２２　受信インタフェース
　２３　ローノイズアンプ
　２４　ミキサ
　２５　アンプ
　２６　ＡＤＣ
　３０　ベースバンドモデム
　３１　発振器
　３２、３４　デュプレクサ
　３３　アンテナ
　４０　パッド
　４１　グランドパッド
　４２、４３、４７、５１、５４　ビア
　４４　導波管領域
　４５　第１の内挿配線
　４６　同軸導波管変換部
　４８　キャビティ
　４９　ボンディングパッド
　５０　第２の内挿配線
　５２　開口部
　５３　第３の内挿配線
　５５　導波管接続パッド
　５６　マイクロストリップライン
　５７　グランドパターン
　５８　実装基板

Claims (10)

  1. 　内部に設けられるキャビティに半導体チップが搭載される誘電体基板と、
    　前記誘電体基板の第１の面に設けられ、実装基板上のグランドパターンと電気的に接続される第１の電極と、
    　前記誘電体基板内の複数の配線層を利用して形成される内挿配線により形成され、前記半導体チップに接続されるマイクロストリップラインを伝達する伝送信号と導波管を伝達する伝送信号とを相互に変換する同軸導波管変換部と、
    　前記誘電体基板の前記第１の面と対向する第２の面に設けられ、前記同軸導波管変換部を覆うように設置される導波管に前記グランドパターンから供給されるグランド電位を与える第２の電極と、
    　を有する半導体パッケージ。
  2. 　前記内挿配線は、第１の内挿配線と、前記第１の内挿配線の上層に設けられる第２の内挿配線を有し、
    　前記同軸導波管変換部は、前記第２の内挿配線により形成されるマイクロストリップラインと、前記第１の電極及び前記第１の電極から前記第２の内挿配線に至るビアにより囲まれる導波管線路と、前記導波管線路中に前記第１の内挿配線及び前記第２の内挿配線により形成されるアンテナ部と、を有し、
    　前記マイクロストリップラインは、前記キャビティ側の端部においてボンディングワイヤにより前記半導体チップと接続され、前記誘電体基板の外周側において前記アンテナ部と接続され、
    　前記アンテナ部は、前記キャビティ側において前記マイクロストリップラインと接続され、前記第２の面から見た上面視で前記誘電体基板の外周に向かって前記第１の内挿配線及び前記第２の内挿配線の間隔が広くなるテーパー形状を有する請求項１に記載の半導体パッケージ。
  3. 　前記誘電体基板は、前記キャビティの外周に設けられ、前記半導体チップとボンディングワイヤで接続されるボンディングパッドと、
    　前記ボンディングパッドとビアで接続され、前記第１の面に設けられる第３の電極と、を有する請求項１又は２に記載の半導体パッケージ。
  4. 　前記誘電体基板は、前記キャビティを覆うように形成され、前記第１の面に前記第１の電極が露出し、前記第２の面に前記第２の電極が露出する請求項１乃至３のいずれか１項に記載の半導体パッケージ。
  5. 　無線信号として送受信する伝送信号の信号処理を行う半導体チップと、
    　内部に設けられるキャビティに前記半導体チップが搭載され、基板内に設けられる内挿配線により形成される同軸導波管変換部を介して前記伝送信号を前記半導体チップに入出力する誘電体基板と、
    　前記誘電体基板の第１の面に設けられ、実装基板上のグランドパターンと電気的に接続される第１の電極と、
    　前記誘電体基板内に設けられるビア及び前記内挿配線により前記第１の電極と接続され、前記誘電体基板の前記第１の面と対向する第２の面に設けられる第２の電極と、
    　前記第２の電極に電気的に接着され、前記第２の面のうち前記同軸導波管変換部を覆う伝送路部分と、前記伝送路部分と連続する前記誘電体基板の側壁伝送路部分と、に開口部を有する導波管と、
    　を有する半導体装置。
  6. 　前記内挿配線は、第１の内挿配線と、前記第１の内挿配線の上層に設けられる第２の内挿配線を有し、
    　前記同軸導波管変換部は、前記第２の内挿配線により形成されるマイクロストリップラインと、前記第１の電極及び前記第１の電極から前記第２の内挿配線に至るビアにより囲まれる導波管線路と、前記導波管線路中に前記第１の内挿配線及び前記第２の内挿配線により形成されるアンテナ部と、を有し、
    　前記マイクロストリップラインは、前記キャビティ側の端部においてボンディングワイヤにより前記半導体チップと接続され、前記誘電体基板の外周側において前記アンテナ部と接続され、
    　前記アンテナ部は、前記キャビティ側において前記マイクロストリップラインと接続され、前記第２の面から見た上面視で前記誘電体基板の外周に向かって前記第１の内挿配線及び前記第２の内挿配線の間隔が広くなるテーパー形状を有する請求項５に記載の半導体装置。
  7. 　前記誘電体基板は、前記キャビティの外周に設けられ、前記半導体チップとボンディングワイヤで接続されるボンディングパッドと、
    　前記ボンディングパッドとビアで接続され、前記第１の面に設けられる第３の電極と、を有する請求項５又は６に記載の半導体装置。
  8. 　前記誘電体基板は、前記キャビティを覆うように形成され、前記第１の面に前記第１の電極が露出し、前記第２の面に前記第２の電極が露出する請求項５乃至７のいずれか１項に記載の半導体装置。
  9. 　ベースバンド信号に基づきアンテナを介して送信する伝送信号を生成する送信手段と、
    　前記アンテナを介して受信した伝送信号に対して復調処理を施して前記ベースバンド信号を生成する受信手段と、
    　前記送信部及び前記受信部を含む半導体チップを内蔵する誘電体基板内に形成されるマイクロストリップラインを伝搬する信号と、導波管を伝搬する信号と、の間の変換を行う同軸導波管変換部と、
    　前記導波管を介して伝送される前記伝送信号を無線信号として送受信するアンテナと、
    　を有する送受信機。
  10. 　伝送信号を生成し送信する送信手段と、
    　受信した伝送信号から受信信号を生成する受信手段と、
    　前記送信部及び前記受信部を含む半導体チップを内蔵する誘電体基板内に形成されるマイクロストリップラインを伝搬する信号と、導波管を伝搬する信号と、の間の変換を行う同軸導波管変換部と、を有し、
    　前記導波管を介して前記伝送信号を送受信する送受信機。
PCT/JP2014/006046 2014-01-16 2014-12-03 半導体パッケージ、半導体装置及び送受信機 WO2015107588A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-005941 2014-01-16
JP2014005941 2014-01-16

Publications (1)

Publication Number Publication Date
WO2015107588A1 true WO2015107588A1 (ja) 2015-07-23

Family

ID=53542514

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006046 WO2015107588A1 (ja) 2014-01-16 2014-12-03 半導体パッケージ、半導体装置及び送受信機

Country Status (1)

Country Link
WO (1) WO2015107588A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033436A1 (ja) * 2015-08-24 2017-03-02 日本電気株式会社 ミリ波半導体装置
CN113745823A (zh) * 2021-07-23 2021-12-03 西安交通大学 一种微同轴转脊波导阵列天线系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274513A (ja) * 1995-03-31 1996-10-18 Nec Corp 複合マイクロ波回路モジュール及びその製造方法
JPH1074863A (ja) * 1996-08-30 1998-03-17 Kyocera Corp 高周波用半導体装置の実装構造
JP2002368561A (ja) * 2001-06-04 2002-12-20 Hitachi Ltd 導波管ｍｍｉｃモジュール
JP2003133816A (ja) * 2001-10-23 2003-05-09 Alps Electric Co Ltd 同軸導波管変換器
US6573808B1 (en) * 1999-03-12 2003-06-03 Harris Broadband Wireless Access, Inc. Millimeter wave front end
WO2014068811A1 (ja) * 2012-11-02 2014-05-08 日本電気株式会社 半導体パッケージ及びその実装構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274513A (ja) * 1995-03-31 1996-10-18 Nec Corp 複合マイクロ波回路モジュール及びその製造方法
JPH1074863A (ja) * 1996-08-30 1998-03-17 Kyocera Corp 高周波用半導体装置の実装構造
US6573808B1 (en) * 1999-03-12 2003-06-03 Harris Broadband Wireless Access, Inc. Millimeter wave front end
JP2002368561A (ja) * 2001-06-04 2002-12-20 Hitachi Ltd 導波管ｍｍｉｃモジュール
JP2003133816A (ja) * 2001-10-23 2003-05-09 Alps Electric Co Ltd 同軸導波管変換器
WO2014068811A1 (ja) * 2012-11-02 2014-05-08 日本電気株式会社 半導体パッケージ及びその実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MEHTA, S.S. ET AL.: "An 802.11g WLAN SoC", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 40, no. 12, December 2005 (2005-12-01), pages 2483 - 2491 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033436A1 (ja) * 2015-08-24 2017-03-02 日本電気株式会社 ミリ波半導体装置
US10615481B2 (en) 2015-08-24 2020-04-07 Nec Corporation Millimeter wave semiconductor apparatus including a microstrip to fin line interface to a waveguide member
CN113745823A (zh) * 2021-07-23 2021-12-03 西安交通大学 一种微同轴转脊波导阵列天线系统

Similar Documents

Publication Publication Date Title
JP3734807B2 (ja) 電子部品モジュール
US8410564B2 (en) Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same
JP3373753B2 (ja) 超高周波帯無線通信装置
WO2015049927A1 (ja) コネクタ装置及び通信システム
WO2012014527A1 (ja) 高周波モジュールおよび通信装置
WO2018207500A1 (ja) 無線中継装置
JPWO2011118544A1 (ja) 無線モジュール及びその製造方法
JP2007214876A (ja) 無線通信装置
WO2015107588A1 (ja) 半導体パッケージ、半導体装置及び送受信機
JP2008271188A (ja) 無線機
JP5850271B2 (ja) 信号処理装置
US20220190868A1 (en) Wireless communication module
JP2004342948A (ja) 電子部品モジュール
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP2013190230A (ja) レーダ装置
JP5743929B2 (ja) レーダ装置
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
WO2015052904A1 (ja) 導波管同軸変換装置及び送受信一体型分波器
JP5750410B2 (ja) 導波路、導波路製造方法、導波路実装構造、導波路実装方法及び高周波通信モジュール
JP2009302167A (ja) パッケージ
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP7072563B2 (ja) 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器
TW201906315A (zh) 通訊模組
JP4935256B2 (ja) アンテナ装置
KR101938227B1 (ko) 도파관 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14878638

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14878638

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP