JP2009302167A - パッケージ - Google Patents
パッケージ Download PDFInfo
- Publication number
- JP2009302167A JP2009302167A JP2008152481A JP2008152481A JP2009302167A JP 2009302167 A JP2009302167 A JP 2009302167A JP 2008152481 A JP2008152481 A JP 2008152481A JP 2008152481 A JP2008152481 A JP 2008152481A JP 2009302167 A JP2009302167 A JP 2009302167A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pin
- metal
- conductor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Light Receiving Elements (AREA)
Abstract
【解決手段】一定の厚さを有する金属キャリア11に厚み方向に貫通した複数の貫通穴12が形成され、各々の貫通穴12には複数の導電性を有するピン13,14が差し込まれており、且つ、当該ピン13,14と金属キャリア11とが電気的な絶縁を保つように、貫通穴12に第一の誘電体15,16が充填されたパッケージにおいて、ピン14における金属キャリア11の両側に突き出した当該ピン側面の全体が、第一の誘電体16で覆われており、且つ、当該第一の誘電体16の全体が、導電体22で覆われて、同軸線路21を形成している。
【選択図】図1
Description
このTOパッケージの構造は、図12に示すように、一定の厚さを有する円板状の金属キャリア101と、金属キャリア101を貫通した複数の貫通金属ピン103A,103B,104A,104Bと、これら複数の貫通金属ピン103A,103B,104A,104Bの固定を行う複数のガラス105,106で構成されている。すなわち、貫通金属ピン103A,103B,104A,104Bが、金属キャリア101に形成された4つの貫通穴102のそれぞれに挿通して配置され、ガラス105,106で当該貫通穴102に固定されている。
一定の厚さを有する導電性基板に厚み方向に貫通した貫通穴が一つ若しくは複数形成され、各々の前記貫通穴には一つ若しくは複数の導電性を有するピンが差し込まれており、且つ、当該ピンと前記導電性基板とが電気的な絶縁を保つように、当該貫通穴に第一の誘電体が充填されたパッケージにおいて、
前記ピンにおける前記導電性基板の片側或いは両側に突き出した当該ピン側面の一部若しくは全体が、前記第一の誘電体で覆われており、且つ、当該第一の誘電体の外側の一部若しくは全体が、導電体で覆われて、同軸線路を形成している
ことを特徴とする。
一定の厚さを有する導電性基板に厚み方向に貫通した貫通穴が一つ若しくは複数形成され、各々の前記貫通穴には一つ若しくは複数の導電性を有するピンが差し込まれており、且つ、当該ピンと前記導電性基板とが電気的な絶縁を保つように、当該貫通穴に第一の誘電体が充填されたパッケージにおいて、
前記ピンにおける前記導電性基板の片側或いは両側に突き出した当該ピン側面の一部若しくは全体が、前記第一の誘電体と異なる第二の誘電体で覆われており、且つ、当該第二の誘電体の外側の一部若しくは全体が、導電体で覆われて、同軸線路を形成している
ことを特徴とする。
前記第一或いは第二の誘電体でピン側面が覆われたピンから伸びる信号配線、及び、前記導電体から伸びる接地配線、及び、前記信号配線と前記接地配線の一部或いは全体が形成された第一或いは第二或いは第三の誘電体とで構成された伝送線路を備えている
ことを特徴とする。
前記導電体が網状に形成されたものである
ことを特徴とする。
前記導電性基板と前記導電体とが一体的に形成されている
ことを特徴とする。
前記ピンと前記導電体に半田バンプを備えた
ことを特徴とする。
前記第一或いは第二の誘電体でピン側面が覆われたピンの少なくとも一つがバーストIC用のリセット信号ピンである
ことを特徴とする。
図1は、本発明の第1の実施例に係るパッケージを用いた光受信モジュールの一例を示す模式図である。
この図1において、符号11が金属キャリア(導電性基板)を示し、符号12が金属キャリア11の厚み方向に貫通して形成された貫通穴を示している。符号13,14が貫通金属ピンを示し、符号15,16がガラス(第一の誘電体)を示している。符号17がトランスインピーダンスアンプを示し、符号18がホトダイオードを示し、符号19がサーミスタを示し、符号20が金ワイヤを示している。さらに、符号21が略円柱体形状の同軸線路を示し、符号22が同軸線路21を構成する外皮であり、この同軸線路21のグランドとして機能する導電体を示している。
図3は、本発明の第2の実施例に係るパッケージを用いた光受信モジュールの模式図である。
本実施例に係るパッケージにおいて、上述した第1の実施例に係るパッケージと同一の構造には同一符号を付記しその説明を省略する。
図4は、本発明の第3の実施例に係るパッケージを用いた光受信モジュールの模式図であり、図5(a)はパッケージが具備する同軸線路の上面図であり、図5(b)は同軸線路の側面図である。
本実施例に係るパッケージにおいて、上述した第2の実施例に係るパッケージと同一の構造には同一符号を付記しその説明を省略する。
この図6は、コプレーナ線路の構造例を示したものであり、トランスインピーダンスアンプ上に形成されたコプレーナ線路の差動出力端子から、コプレーナ線路の信号電極及び接地電極となる導電体へ金ワイヤによって接続した構造も例示している。
図7は、本発明の第4の実施例に係るパッケージを模式的に示した図であり、図7(a)にその組立て前の状態を示し、図7(b)にそれを組立てた状態を示す。
図9は、本発明の第5の実施例に係るパッケージを模式的に示す図であり、図9(a)にその組立て前の状態を示し、図9(b)にそれを組み立てた状態を示す。
本実施例に係るパッケージにおいて、上述した第4の実施例に係るパッケージと同一の構造には同一の符号を付記しその説明を省略する。
図10は本発明の第6の実施例に係るパッケージを模式的に示す図であり、図10(a)にその組立て前の状態を示し、図10(b)にそれを組み立てた後の状態を示す。図11は本発明の第6の実施例に係るパッケージが具備する線路基板を示す図であって、図11(a)に線路基板の平面を示し、図11(b)にその下面を示し、図11(c)に図11(a)における矢線Cから視た矢視を示し、図11(d)に図11(a)におけるD−D’線に沿う断面を示す。
本実施例に係るパッケージにおいて、上述した第4の実施例に係るパッケージと同一の構造には同一の符号を付記しその説明を省略する。
12 貫通穴
13,14 貫通金属ピン
15,16 ガラス
17 トランスインピーダンスアンプ
18 ホトダイオード
19 サーミスタ
20 金ワイヤ
21 同軸線路
22,23,32 導電体
43 削られた部分
44 信号電極
50 コプレーナ線路
53 導電体
54 信号電極
55 トランスインピーダンスアンプ
56A,56B,56C 電極パッド(コプレーナ型パッド電極)
57 金ワイヤ
60 TOパッケージ
61 金属キャリア
62 貫通穴
63,64 貫通金属ピン
65 ガラス
71 金属板(基板)
73 貫通穴
81,82 半田バンプ
83 基板
84 コプレーナ線路
91 配線基板(線路基板)
92 アルミナ基板(誘電体基板)
93 貫通穴
94a アルミナ基板の上面部
94b アルミナ基板の右側面部
94c アルミナ基板の左側面部
94d アルミナ基板の前面部
94e アルミナ基板の背面部
94f アルミナ基板の底面部
95 信号配線
96 接地配線
97 金ワイヤ
101 金属キャリア
102 貫通穴
103A,103B 貫通金属ピン
104A,104B 貫通金属ピン
105,106 ガラス
111 トランスインピーダンスアンプ
112 ホトダイオード
113 サーミスタ
114 金ワイヤ
115 同軸線路
116 貫通金属ピンの突き出し部分
Claims (7)
- 一定の厚さを有する導電性基板に厚み方向に貫通した貫通穴が一つ若しくは複数形成され、各々の前記貫通穴には一つ若しくは複数の導電性を有するピンが差し込まれており、且つ、当該ピンと前記導電性基板とが電気的な絶縁を保つように、当該貫通穴に第一の誘電体が充填されたパッケージにおいて、
前記ピンにおける前記導電性基板の片側或いは両側に突き出した当該ピン側面の一部若しくは全体が、前記第一の誘電体で覆われており、且つ、当該第一の誘電体の外側の一部若しくは全体が、導電体で覆われて、同軸線路を形成している
ことを特徴とするパッケージ。 - 一定の厚さを有する導電性基板に厚み方向に貫通した貫通穴が一つ若しくは複数形成され、各々の前記貫通穴には一つ若しくは複数の導電性を有するピンが差し込まれており、且つ、当該ピンと前記導電性基板とが電気的な絶縁を保つように、当該貫通穴に第一の誘電体が充填されたパッケージにおいて、
前記ピンにおける前記導電性基板の片側或いは両側に突き出した当該ピン側面の一部若しくは全体が、前記第一の誘電体と異なる第二の誘電体で覆われており、且つ、当該第二の誘電体の外側の一部若しくは全体が、導電体で覆われて、同軸線路を形成している
ことを特徴とするパッケージ。 - 請求項1または請求項2に記載されたパッケージであって、
前記第一或いは第二の誘電体でピン側面が覆われたピンから伸びる信号配線、及び、前記導電体から伸びる接地配線、及び、前記信号配線と前記接地配線の一部或いは全体が形成された第一或いは第二或いは第三の誘電体とで構成された伝送線路を備えている
ことを特徴とするパッケージ。 - 請求項1乃至請求項3の何れか一項に記載されたパッケージであって、
前記導電体が網状に形成されたものである
ことを特徴とするパッケージ。 - 請求項1乃至請求項3の何れか一項に記載されたパッケージであって、
前記導電性基板と前記導電体とが一体的に形成されている
ことを特徴とするパッケージ。 - 請求項1乃至請求項5の何れか一項に記載されたパッケージであって、
前記ピンと前記導電体に半田バンプを備えた
ことを特徴とするパッケージ。 - 請求項1乃至請求項6の何れか一項に記載されたパッケージであって、
前記第一或いは第二の誘電体でピン側面が覆われたピンの少なくとも一つがバーストIC用のリセット信号ピンである
ことを特徴とするパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152481A JP5112962B2 (ja) | 2008-06-11 | 2008-06-11 | パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152481A JP5112962B2 (ja) | 2008-06-11 | 2008-06-11 | パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302167A true JP2009302167A (ja) | 2009-12-24 |
JP5112962B2 JP5112962B2 (ja) | 2013-01-09 |
Family
ID=41548789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152481A Expired - Fee Related JP5112962B2 (ja) | 2008-06-11 | 2008-06-11 | パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5112962B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176607A (zh) * | 2011-03-07 | 2011-09-07 | 中国科学院半导体研究所 | To封装的vcsel二维圆形阵列模块的驱动转接装置 |
CN112466788A (zh) * | 2020-11-25 | 2021-03-09 | 中国电子科技集团公司第四十四研究所 | 一种用于光电耦合器的灌封夹具装置及其使用方法 |
WO2021176573A1 (ja) * | 2020-03-03 | 2021-09-10 | 三菱電機株式会社 | 光受信モジュール |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342866A (ja) * | 1993-06-02 | 1994-12-13 | Sumitomo Electric Ind Ltd | 半導体パッケージ |
-
2008
- 2008-06-11 JP JP2008152481A patent/JP5112962B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342866A (ja) * | 1993-06-02 | 1994-12-13 | Sumitomo Electric Ind Ltd | 半導体パッケージ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176607A (zh) * | 2011-03-07 | 2011-09-07 | 中国科学院半导体研究所 | To封装的vcsel二维圆形阵列模块的驱动转接装置 |
WO2021176573A1 (ja) * | 2020-03-03 | 2021-09-10 | 三菱電機株式会社 | 光受信モジュール |
CN112466788A (zh) * | 2020-11-25 | 2021-03-09 | 中国电子科技集团公司第四十四研究所 | 一种用于光电耦合器的灌封夹具装置及其使用方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5112962B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6417329B2 (ja) | コネクタ装置及び通信システム | |
US10334717B2 (en) | Optical subassembly, optical module, and optical transmission equipment | |
JP5580994B2 (ja) | 光モジュール | |
US9530907B2 (en) | Optical module and method of manufacturing optical module | |
US9596750B2 (en) | Electronic circuit, method of manufacturing electronic circuit, and mounting member | |
US9159634B2 (en) | Transistor outline housing and method for producing same | |
US10135223B2 (en) | Optical module | |
US8410874B2 (en) | Vertical quasi-CPWG transmission lines | |
JP6445268B2 (ja) | 光モジュール、光送受信モジュール、及びフレキシブル基板 | |
KR100575950B1 (ko) | 티오 캔 구조의 광수신 모듈 | |
US9041414B2 (en) | Differential signal transmission cable property evaluating mechanism and evaluating method therefor | |
JP2013197479A (ja) | Tosaモジュールパッケージ | |
JP2019046922A (ja) | 光モジュール及び光伝送装置 | |
JP5112962B2 (ja) | パッケージ | |
CN110730557B (zh) | 高速柔性电路板、光组件和光模块 | |
JP5149237B2 (ja) | 光伝送モジュール | |
JP2014007390A (ja) | 多層配線基板 | |
US11653442B2 (en) | Optical module and method for manufacturing the same | |
JP2011061750A (ja) | 高周波線路の接続方法、構造及び当該構造を有するパッケージ | |
WO2007091329A1 (ja) | 電子部品パッケージ | |
KR101778303B1 (ko) | 고속 신호 전송을 위한 to-can(티오-캔) 구조의 광모듈 | |
JP4768292B2 (ja) | パッケージ用基板 | |
JP2013098889A (ja) | 電子回路、電子回路の製造方法、及び、実装部材 | |
JP2015213127A (ja) | 光モジュール | |
JPH10126115A (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |