JP2000022043A - 高周波素子搭載基板の実装構造および高周波用モジュール構造 - Google Patents

高周波素子搭載基板の実装構造および高周波用モジュール構造

Info

Publication number
JP2000022043A
JP2000022043A JP10183946A JP18394698A JP2000022043A JP 2000022043 A JP2000022043 A JP 2000022043A JP 10183946 A JP10183946 A JP 10183946A JP 18394698 A JP18394698 A JP 18394698A JP 2000022043 A JP2000022043 A JP 2000022043A
Authority
JP
Japan
Prior art keywords
frequency
line
board
substrate
frequency element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10183946A
Other languages
English (en)
Other versions
JP3556474B2 (ja
Inventor
Yoshinobu Sawa
義信 澤
Kenji Kitazawa
謙治 北澤
Shinichi Koriyama
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18394698A priority Critical patent/JP3556474B2/ja
Publication of JP2000022043A publication Critical patent/JP2000022043A/ja
Application granted granted Critical
Publication of JP3556474B2 publication Critical patent/JP3556474B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】外部基板への実装においてアライメントが容易
に行うことができ、高周波信号の伝送損失を低減した高
周波素子搭載基板の実装構造を提供する。 【解決手段】誘電体基板１の一方の表面に搭載された高
周波素子２と、一端が高周波素子２と接続された第１の
高周波用線路３と、高周波素子２と第１の高周波用線路
３の周囲に設けられた枠体５と、誘電体基板１の他表面
に形成された第２の高周波用線路７とを具備し、第１の
線路３と第２の線路７とを電磁結合してなる高周波素子
搭載基板Ａを、接続端子１３を具備する外部基板Ｂに実
装する構造であって、基板Ａの枠体５を外部基板Ｂと接
合して高周波素子２を誘電体基板１、枠体５、外部基板
Ｂによって形成されるキャビティ１２内に気密に封止
し、基板Ａの第２の高周波用線路７と接続端子１３とを
ワイヤ、リボン、ＴＡＢ用テープ等の接続部材１６によ
って接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯領域の高周波素子を搭載した高周波素子搭載基
板を所定の外部基板に実装してなる構造、および複数の
高周波素子搭載基板を所定の外部基板に配列実装してな
る高周波用モジュール構造に関し、高周波信号の特性劣
化を低減して外部基板に接続するための改良に関するも
のである。
【０００２】
【従来技術】従来、マイクロ波やミリ波の信号を取り扱
う高周波用パッケージ３０は、図６（ａ）に示すよう
に、誘電体基板３１と、枠体３２および蓋体３３により
形成されるキャビティ３４内に高周波素子３５が搭載さ
れて気密に封止され、高周波信号の入出力及び他の高周
波用パッケージとの接続は、誘電体基板３１の表面に形
成され、一端が高周波素子３５と接続されたマイクロス
トリップ線路等の高周波用線路３６を枠体３２を通して
キャビティ３４外に引き出し、これを誘電体基板３１の
側面を経由して裏面に引回して形成し、パッケージ３０
の裏面の高周波用線路３６と外部回路基板３７の高周波
用線路３８とを半田等の接着材を介して接続していた。
また、モジュール化する場合も、外部回路基板３７の高
周波用線路３８を経由して他の高周波用パッケージ３
０’と相互接続していた。
【０００３】また、他の高周波用パッケージ４０は、図
６（ｂ）に示すように、キャビティ３４内の誘電体基板
３１の表面に、一端が高周波素子３５と接続された高周
波用線路４１を形成し、また誘電体基板３１の裏面に高
周波用線路４２を形成し、高周波用線路４１と４２とを
スルーホール導体４３を介して接続していた。そして、
この高周波用パッケージ４０も図４（ａ）の高周波用パ
ッケージ３０と同様に、外部回路基板３７の高周波用線
路３８とを半田等の接着材３９を介して接続され、また
この高周波用線路３８を介して他の高周波用パッケージ
４０’と相互接続していた。
【０００４】
【発明が解決しようとする課題】しかしながら、図６
（ａ）において、高周波用線路３６が枠体３２内を通過
する場合、通過部で線路がマイクロストリップ線路から
ストリップ線路へと変換されるため、信号線路幅を狭く
する必要があり、その結果、通過部で反射損、放射損が
発生しやすいため高周波信号の特性劣化が起こりやすく
なるという問題があった。また、高周波用線路３６が誘
電体基板３１の側面で曲折することから、ミリ波帯で用
いた場合、伝送線路が曲折することにより反射が大きく
なり信号を送受することが困難となる場合があった。
【０００５】これに対して、図６（ｂ）は、スルーホー
ル導体４３によって接続されるために図６（ａ）のよう
な枠体３２通過部での反射損や放射損は低減されるが、
信号周波数が４０ＧＨｚ以上になるとスルーホール導体
４３での透過損失が急激に大きくなるために、マイクロ
波帯からミリ波帯領域の信号を特性劣化なく伝送するこ
とが困難であった。
【０００６】また、図６（ａ）（ｂ）のように、高周波
用パッケージの外部回路基板３７への実装を、パッケー
ジの底面に形成された高周波用線路３６、４２と高周波
用線路３８とを半田等の接着材３９によって行うと、パ
ッケージ側の高周波用線路と、外部回路基板側の高周波
用線路とのパターンとのアライメントが難しく、信号の
周波数によっては半田実装部でインピーダンス不整合に
よって反射損が生じ伝送損失が大きくなり、伝送自体が
困難となる場合もあった。
【０００７】従って、本発明は、高周波素子を搭載する
基板を気密に封止するとともに、外部基板への実装にお
いてアライメントが容易に行うことができ、高周波信号
の伝送損失を低減した高周波素子搭載基板の実装構造を
提供することを目的とするものである。
【０００８】また、本発明は、高周波素子を搭載する基
板を気密に封止するとともに、外部基板への実装と同時
に他の高周波素子搭載基板の接続を容易にし、且つ高周
波信号の伝送損失を低減したモジュール構造を提供する
ことを目的とするものである。
【０００９】
【課題を解決するための手段】本発明者らは、上記の目
的に対して検討を重ねた結果、高周波素子と接続された
高周波用線路と、他の回路との接続を担う高周波用線路
とを電磁的に結合すること、そして、高周波素子の気密
封止を外部基板への実装によって行うことによって他の
回路との接続用の高周波用線路を上面側に設けることに
より、接続用の高周波用線路と、他の回路との接続を容
易ならしめることができることを見いだし、本発明に至
った。
【００１０】即ち、本発明の高周波素子搭載基板は、誘
電体基板と、該誘電体基板の一方の表面に搭載された高
周波素子と、前記誘電体基板の一方の表面に被着形成さ
れ一端が前記高周波素子と接続された第１の高周波用線
路と、前記高周波素子および前記第１の高周波用線路の
周囲に設けられた枠体と、前記誘電体基板の他方の表面
に形成された第２の高周波用線路とを具備し、前記第１
の高周波用線路と前記第２の高周波用線路とを電磁的に
結合してなるものであって、かかる高周波素子搭載基板
を、接続端子を具備する外部基板に実装するにあたり、
前記高周波素子搭載基板の前記枠体を前記外部基板と接
合することにより前記高周波素子を誘電体基板、枠体お
よび外部基板によって形成されるキャビティ内に気密に
封止するとともに、前記高周波素子搭載基板の前記第２
の高周波用線路と前記接続端子とを接続してなることを
特徴とするものである。
【００１１】また、複数の高周波素子搭載基板を相互接
続してモジュール化するにあたり、前記高周波素子搭載
基板における前記枠体をそれぞれ前記外部基板と接合す
ることにより前記高周波素子を誘電体基板、枠体および
外部基板によって形成されるキャビティ内に気密に封止
するとともに、前記複数の高周波素子搭載基板の各第２
の高周波用線路同士を相互接続してなることを特徴とす
るものである。
【００１２】なお、上記実装構造およびモジュール構造
において、前記高周波素子搭載基板における前記誘電体
基板内部にグランド層が形成され、前記第１の高周波用
線路と前記第２の高周波用線路とが、前記グランド層内
に形成されたスロット孔を介して電磁的に結合してなる
ことが望ましい。
【００１３】また、前記実装構造における第２の高周波
用線路と接続端子との接続、前記第２の高周波用線路同
士の接続を、ワイヤボンディング、リボン、金属層付き
テープのうちのいずれかによって接続することが望まし
い。
【００１４】
【作用】本発明によれば、高周波素子搭載基板におい
て、高周波素子と接続された高周波用線路と、他の回路
との接続を担う高周波用線路とを電磁的に結合すること
によって、従来の図６（ａ）（ｂ）に示したような高周
波線路の引回しやスルーホール導体による接続に比較し
て反射損や透過損などによる伝送特性の劣化を大幅に低
減することができる。
【００１５】また、外部基板への実装にあたり、高周波
素子搭載基板の高周波素子搭載面側に枠体を形成し、こ
の枠体を外部基板と接合することにより高周波素子を誘
電体基板、枠体および外部基板によって形成されるキャ
ビティ内に気密に封止することができる。
【００１６】しかも、外部基板への実装面を高周波素子
搭載面側とすることにより、接続用の高周波用線路が上
面に配置されるために、この接続用の高周波用線路と外
部基板の接続端子や、モジュール構造においては、他の
高周波素子搭載基板の接続用高周波用線路とを、リボ
ン、ワイヤ、又はＴＡＢ（Tape Automated Bonding）テ
ープなどの金属層付きテープなどで接続することがで
き、これによりアライメントを容易に行うことができる
とともに、接続時の伝送損失をも低減できる。
【００１７】
【発明の実施の形態】本発明における高周波素子搭載基
板の実装構造の一例を示す図１乃至図２をもとに説明す
る。図１は、本発明の実装構造の概略断面図、図２は、
その平面図である。図１および図２によれば、高周波素
子搭載基板Ａは、誘電体材料からなる誘電体基板１の表
面にＭＭＩＣ，ＭＩＣなどの高周波素子２が搭載されて
いる。また、誘電体基板１の表面には、高周波素子２に
対して信号の入出力を担う一対の第１の高周波用線路３
が被着形成されている。
【００１８】また、図１の高周波素子搭載基板Ａにおい
ては、誘電体基板１の内部には、グランド層４がほぼ全
面にわたり形成されており、前記第１の高周波用線路３
は、グランド層４とともにマイクロストリップ線路を形
成している。なお、第１の高周波用線路の一端は、ワイ
ヤボンディング、リボン、ＴＡＢ（Tape Automated Bon
ding）用テープなどの金属層付きテープ（以下、単にＴ
ＡＢ用テープという。）やフリップチップ実装等によっ
て高周波素子２と電気的に接続されている。
【００１９】さらに、誘電体基板１の高周波素子２およ
び第１の高周波用線路３の周囲には、所定の高さを有す
る枠体５が設けられている。この枠体５は、後述する外
部基板への実装時に高周波素子２を気密に封止するため
のキャビティを形成する部材である。この枠体５は、キ
ャビティからの電磁波が外部に漏洩するのを防止できる
材料から構成されることが望ましく、金属、セラミック
ス、セラミックス金属複合材料、ガラスセラミックス等
が使用できるが、これらの材料中に電磁波を吸収させる
ことのできるカーボン等の電磁波吸収物質を分散させた
り、表面にこれらの電磁波吸収物質を塗布することもで
きる。特に枠体５は、金属からなることが最も望まし
い。その場合、金属製枠体は、誘電体基板１の表面にロ
ウ材６等によって接合されている。
【００２０】また、誘電体基板１の高周波素子２搭載面
の反対側の表面には、一対の第２の高周波用線路７が被
着形成されており、グランド層４とともにマイクロスト
リップ線路を形成している。
【００２１】さらに、グランド層４内には、導体層が形
成されないスロット孔８が形成されている。このスロッ
ト孔８は、いずれも長辺Ｌ、短辺Ｍの略長方形、または
長径Ｌ、短径Ｍの楕円径からなり、スロット孔８を介し
て第１の高周波用線路３と第２の高周波用線路７の各終
端部を対照的に対峙する位置に形成することによって線
路３と線路７とを電磁的に結合することができる。
【００２２】第１の高周波用線路３と第２の高周波用線
路７とのスロット孔８による電磁結合構造は、図３に示
すように、スロット孔８の長辺長さＬは、信号の伝送効
率を上げる点で伝送信号の波長λの１／２相当の長さに
するのが望ましく、スロット孔８の短辺の長さＭは伝送
信号の波長λの１／５相当の長さから１／５０相当の長
さに設定するのが望ましい。
【００２３】そして、第１の高周波用線路３および第２
の高周波用線路７の終端部を、スロット孔８に対して、
平面的にみてスロット孔８の中心から、互いに長さＸの
分だけ突き出るように配設される。この突き出し長さＸ
は伝送信号の波長λの約１／４相当の長さが望ましい。
【００２４】本発明における高周波素子搭載基板Ａにお
ける誘電体基板１の底面において、第２の高周波用線路
７端部には、図２に示すようにその両側にグランド層９
が形成されたグランド付きコプレーナ線路からなる接続
部が形成されている。この接続部は、基板Ａと外部基板
の回路と接続するためのものである。なお、グランド層
９は、誘電体基板１内のグランド層４とビアホール導体
１０あるいは誘電体基板１の側面に形成したキャスタレ
ーション（図示せず）によって電気的に接続され、グラ
ンド層４と同電位に保たれている。
【００２５】本発明の実装構造によれば、図１及び図２
に示すように、外部基板Ｂに対して上記高周波素子搭載
基板Ａの枠体５を外部基板Ｂの実装部に、半田もしくは
ＡｕＳｎ等の接着剤１１を用いて接合することにより高
周波素子２を誘電体基板１、枠体５および外部基板Ｂに
よって形成されるキャビティ１２内に気密に封止され
る。
【００２６】かかる封止構造によれば、キャビティ１２
内は、電磁的にも封止された構造からなることが望まし
く、そのために、外部基板Ｂにおける高周波素子搭載基
板Ａ実装部におけるキャビティ１２形成部は、枠体５と
同様に、電磁波が外部に漏洩するのを防止できる、金
属、セラミックス、セラミックス金属複合材料、ガラス
セラミックス等の材料から構成されることが望ましく、
また、電磁波吸収物質をキャビティ１２形成面の内壁に
塗布することもできる。
【００２７】また、外部基板Ｂの高周波素子搭載基板Ａ
における接続部と対向する箇所には、第３の高周波用線
路１３と、一対のグランド層１４とからなる接続端子１
５が設けられており、高周波素子搭載基板Ａの第２の高
周波用線路７と接続端子１５の第３の高周波用線路１３
と、また一対のグランド層９と一対のグランド層１４と
が、それぞれリボン、ワイヤ、ＴＡＢ用テープ等の金属
層付きテープ等の接続部材１６によってそれぞれ電気的
に接続されている。
【００２８】このように、本発明によれば、外部基板へ
の実装によって、高周波素子２を気密に封止する構造と
なし、且つ高周波素子搭載基板Ａと、外部基板Ｂとの接
続を半田等の接着材を用いることなく、リボン、ワイ
ヤ、ＴＡＢ用テープ等の接続部材１６によって接続する
ことにより、両接続部間のアライメントを容易にならし
めるとともに、半田などによる実装に比較して接続部に
おける信号の反射損を低減することができる。
【００２９】次に、本発明の高周波用モジュール構造に
ついて図４の概略断面図および図５の平面図をもとに説
明する。本発明によれば、高周波モジュール構造は、基
本的に、前記図１乃至図３に示したような構造からなる
２個以上の複数の高周波素子搭載基板Ａをそれぞれ外部
基板の表面に実装配列し、それらを相互接続してなるも
のである。
【００３０】図４および図５に示されるように、２つの
高周波素子搭載基板Ａ，Ａ’は、外部基板Ｂにおける第
２の高周波用線路７，７’の接続部が互いに近接する位
置に、図１および図２にて説明したように２つの基板
Ａ、Ａ’がそれぞれの枠体５、５’を外部基板Ｂと半田
もしくはＡｕＳｎ等の接着材１１、１１’によって接合
されており、それぞれの高周波素子２、２’は、各誘電
体基板１、１’、枠体５，５’および外部基板Ｂによっ
て形成されるキャビティ１２，１２’内にそれぞれ気密
に封止されている。
【００３１】そして、上記２つの高周波素子搭載基板
Ａ，Ａ’は、その各第２の高周波用線路７、７’同士、
および一対のグランド層９、９’同士をそれぞれリボ
ン、ワイヤ、ＴＡＢ用テープ等の接続部材１６によって
それぞれ電気的に接続されている。
【００３２】かかるモジュール構造においても、各高周
波素子搭載基板Ａ、Ａ’同士は、外部基板に対する実装
によって、それぞれ高周波素子２を気密に封止する構造
となし、且つ２つの高周波素子搭載基板Ａ、Ａ’との接
続を半田等の接着材を用いることなく、リボン、ワイ
ヤ、ＴＡＢ用テープ等によって接続することにより、両
接続部間のアライメントを容易にならしめるとともに、
半田などによる実装に比較して接続部における信号の反
射損を低減することができる。
【００３３】なお、上記の高周波素子搭載基板Ａにおい
ては、入力用および出力用の１対の高周波用線路が形成
された場合について説明したが、基板Ａ内においては、
高周波用線路は、３つ以上の高周波用線路が形成され、
さらに３つ以上の電磁結合部が存在していてもよい。
【００３４】また、上記高周波素子搭載基板Ａにおいて
は、信号伝送用の線路のみについて説明したが、この基
板Ａには、信号伝送用の線路のみならず、他の目的の線
路あるいは高周波素子２に対する電源供給用等の低周波
用配線層が形成されていてもよい。その場合、電源供給
用配線層も誘電体基板１の第２の高周波用線路７形成面
に引き回され、第２の高周波用線路７の接続部の接続形
態と同様に、外部基板Ｂの電源回路とリボン、ワイヤ、
ＴＡＢ用テープ等によって接続すればよい。
【００３５】さらに、高周波素子搭載基板Ａにおける第
１の高周波用線路、第２の高周波用線路として、マイク
ロストリップ線路を例にして説明したが、かかる線路
は、ストリップ線路、グランド付コプレーナ線路によっ
て構成されていてもよい。
【００３６】さらに、本発明の実装構造およびモジュー
ル構造においては、外部基板Ｂは、プリント基板などか
らなるマザーボード、ハウジング、ヒートシンク等の機
能を兼ね備えていてもよい。
【００３７】
【発明の効果】以上詳述した通り、本発明の高周波素子
搭載基板の実装構造およびモジュール構造においては、
高周波素子搭載基板における信号伝送線路間を電磁結合
させ、しかも高周波素子の気密封止を外部回路基板への
枠体の接合によって行い、外部基板との接続部をワイ
ヤ、リボン、ＴＡＢ用テープなどによって接続すること
により、アライメントを容易に行うことができるととも
に従来の半田などによる実装での特性劣化を低減しなが
ら高周波素子に入出力することが可能な高信頼性で実装
およびモジュール化が容易な実装構造およびモジュール
構造を提供できる。
【図面の簡単な説明】
【図１】本発明の高周波素子搭載基板の実装構造の概略
断面図である。
【図２】図１の実装構造の平面図である。
【図３】本発明における高周波素子搭載基板の電磁結合
部の構造を説明するための平面図（ａ）および断面図
（ｂ）である。
【図４】本発明の高周波素子搭載基板のモジュール構造
の概略断面図である。
【図５】図４のモジュール構造の平面図である。
【図６】従来の高周波用パッケージの実装構造を説明す
るための概略断面図である。
【符号の説明】
Ａ 高周波素子搭載基板 Ｂ 外部基板 １ 誘電体基板 ２ 高周波素子 ３ 第１の高周波用線路 ４ グランド層 ５ 枠体 ７ 第２の高周波用線路 ８ スロット孔 １２ キャビティ １３ 接続端子 １６ 接続部材
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E344 AA01 AA15 AA19 BB02 BB06 BB08 CC03 CD01 CD09 DD01 DD02 EE08 5J014 CA11 CA22 CA23 CA41

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】誘電体基板と、該誘電体基板の一方の表面
    に搭載された高周波素子と、前記誘電体基板の一方の表
    面に被着形成され一端が前記高周波素子と接続された第
    １の高周波用線路と、前記高周波素子および前記第１の
    高周波用線路の周囲に設けられた枠体と、前記誘電体基
    板の他方の表面に形成された第２の高周波用線路とを具
    備し、前記第１の高周波用線路と前記第２の高周波用線
    路とを電磁的に結合してなる高周波素子搭載基板を、接
    続端子を具備する外部基板に実装する構造であって、前
    記高周波素子搭載基板の前記枠体を前記外部基板と接合
    することにより前記高周波素子を誘電体基板、枠体およ
    び外部基板によって形成されるキャビティ内に気密に封
    止するとともに、前記高周波素子搭載基板の前記第２の
    高周波用線路と前記接続端子とを接続してなることを特
    徴とする高周波素子搭載基板の実装構造。
  2. 【請求項２】前記高周波素子搭載基板における前記誘電
    体基板内部にグランド層が形成され、前記第１の高周波
    用線路と前記第２の高周波用線路とが、前記グランド層
    内に形成されたスロット孔を介して電磁的に結合してな
    る請求項１記載の高周波素子搭載基板の実装構造。
  3. 【請求項３】前記第２の高周波用線路と、前記接続端子
    とを、ワイヤボンディング、リボン、金属層付きテープ
    のうちのいずれかによって接続してなる請求項１または
    請求項２記載の高周波素子搭載基板の実装構造。
  4. 【請求項４】誘電体基板と、該誘電体基板の一方の表面
    に搭載された高周波素子と、前記誘電体基板の一方の表
    面に被着形成され一端が前記高周波素子と接続された第
    １の高周波用線路と、前記高周波素子および前記第１の
    高周波用線路の周囲に設けられた枠体と、前記誘電体基
    板の他方の表面に形成された第２の高周波用線路とを具
    備し、前記第１の高周波用線路と前記第２の高周波用線
    路とを電磁的に結合してなる複数の高周波素子搭載基板
    を外部基板の表面に実装配列してなる高周波用モジュー
    ル構造であって、 前記高周波素子搭載基板における前記枠体をそれぞれ前
    記外部基板と接合することにより前記高周波素子を誘電
    体基板、枠体および外部基板によって形成されるキャビ
    ティ内に気密に封止するとともに、前記複数の高周波素
    子搭載基板の各第２の高周波用線路同士を相互接続して
    なることを特徴とする高周波用モジュール構造。
  5. 【請求項５】前記高周波素子搭載基板における前記誘電
    体基板内部にグランド層が形成され、前記第１の高周波
    用線路と前記第２の高周波用線路とが、前記グランド層
    内に形成されたスロット孔を介して電磁的に結合してな
    る請求項１記載の高周波用モジュール構造。
  6. 【請求項６】前記第２の高周波用線路同士を、ワイヤボ
    ンディング、リボン、および金属層付きテープのうちの
    いずれかによって相互接続してなる請求項４または請求
    項５記載の高周波用モジュール構造。
JP18394698A 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造 Expired - Fee Related JP3556474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18394698A JP3556474B2 (ja) 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18394698A JP3556474B2 (ja) 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造

Publications (2)

Publication Number Publication Date
JP2000022043A true JP2000022043A (ja) 2000-01-21
JP3556474B2 JP3556474B2 (ja) 2004-08-18

Family

ID=16144589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18394698A Expired - Fee Related JP3556474B2 (ja) 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造

Country Status (1)

Country Link
JP (1) JP3556474B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098393A1 (ja) * 2009-02-25 2010-09-02 京セラ株式会社 高周波モジュール
JP2010258744A (ja) * 2009-04-24 2010-11-11 Kyocera Corp 高周波回路と高周波線路との接続構造
CN103178406A (zh) * 2011-12-22 2013-06-26 三菱电机株式会社 连接装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293826A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 高周波用半導体装置
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293826A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 高周波用半導体装置
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098393A1 (ja) * 2009-02-25 2010-09-02 京セラ株式会社 高周波モジュール
JP5047362B2 (ja) * 2009-02-25 2012-10-10 京セラ株式会社 高周波モジュール
US8854152B2 (en) 2009-02-25 2014-10-07 Kyocera Corporation High-frequency module including a conductor with a slot therein and a conductive wire crossing over the slot and physically contacting the conductor
JP2010258744A (ja) * 2009-04-24 2010-11-11 Kyocera Corp 高周波回路と高周波線路との接続構造
CN103178406A (zh) * 2011-12-22 2013-06-26 三菱电机株式会社 连接装置

Also Published As

Publication number Publication date
JP3556474B2 (ja) 2004-08-18

Similar Documents

Publication Publication Date Title
US6239669B1 (en) High frequency package
US6483406B1 (en) High-frequency module using slot coupling
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
EP1515389A1 (en) Multilayer high frequency device with planar antenna thereon and manufacturing method thereof
US6255730B1 (en) Integrated low cost thick film RF module
JP3209183B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPH10303333A (ja) 高周波用パッケージ
JP3570887B2 (ja) 高周波用配線基板
JP3305589B2 (ja) 高周波用半導体装置の実装構造
JP3556474B2 (ja) 高周波素子搭載基板の実装構造および高周波用モジュール構造
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3556470B2 (ja) 高周波用モジュール
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP3112253B2 (ja) 高周波用半導体装置
JP2000164764A (ja) 高周波用配線基板の実装構造
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP2004297465A (ja) 高周波用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JPH06232608A (ja) 複合マイクロ波回路モジュール
JP2002198712A (ja) 導波管変換基板及び高周波モジュール
JP2000133735A (ja) 高周波集積回路用外囲器
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2000077553A (ja) 高周波用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees