KR20030063107A - 고주파 ｉｃ 패키지, 고주파 ｉｃ 패키지를 사용하는 고주파 유닛 및 그 제조 방법 - Google Patents

고주파 ｉｃ 패키지, 고주파 ｉｃ 패키지를 사용하는 고주파 유닛 및 그 제조 방법 Download PDF

Info

Publication number
KR20030063107A
KR20030063107A KR1020027010411A KR20027010411A KR20030063107A KR 20030063107 A KR20030063107 A KR 20030063107A KR 1020027010411 A KR1020027010411 A KR 1020027010411A KR 20027010411 A KR20027010411 A KR 20027010411A KR 20030063107 A KR20030063107 A KR 20030063107A
Authority
KR
South Korea
Prior art keywords
high frequency
package
circuit board
component
chip
Prior art date
Application number
KR1020027010411A
Other languages
English (en)
Inventor
마츠키히로아키
쇼우노마사요시
다마키도모히코
Original Assignee
후지쓰 텐 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 텐 가부시키가이샤 filed Critical 후지쓰 텐 가부시키가이샤
Publication of KR20030063107A publication Critical patent/KR20030063107A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

고주파 IC 패키지와 고주파 유닛을 간단하고 소형의 것으로 하여, 그 제조 방법의 공정수를 저감한다. 고주파 IC 패키지(5)의 봉지(14) 외측에 고주파 IC 칩의 특성을 결정하는 부품(9)을 배치한다. 부품은 패키지의 기판(7), 회로 기판(4) 또는 케이스 섀시(1)에 배치할 수 있다. 부품을 봉지 외측에 설치함으로써, 패키지 및 그것을 탑재하는 고주파 유닛(6)을 소형화할 수 있다. 부품을 회로 기판에 설치하는 경우는, 부품을 그 외의 표면 실장 부품과 함께 실장할 수 있어, 제조 공정을 저감할 수 있다.

Description

고주파 ＩＣ 패키지, 고주파 ＩＣ 패키지를 사용하는 고주파 유닛 및 그 제조 방법{HIGH FREQUENCY IC PACKAGE, HIGH FREQUENCY UNIT USING HIGH FREQUENCY IC PACKAGE AND MANUFACTURING THETHOD THEREOF}
차량 탑재용 고주파 레이더에 사용하는 밀리미터파 또는 마이크로미터파 유닛(고주파 유닛)은, 케이스 섀시에, 표면에 각종 부품을 실장한 회로 기판과, MMIC 패키지(MMIC: Monolithic Microwave Integrated Circuit)(고주파 IC 패키지)를 탑재하여 구성된다.
도 1은 종래의 고주파 유닛의 구성을 나타내고, (a)는 개략 평면도, (b)는 (a)의 B-B선에서 본 단면도이다.
케이스 섀시(1)에 도전성 접착제(이하, 간단히 접착제라 함)(2, 3)에 의해 회로 기판(4)과 6개의 고주파 IC 패키지(MMIC 패키지)(5)가 탑재된다. 회로 기판(4)에는 커넥터(25) 등의 다른 부품이 더 실장되며, 케이스 섀시(1)에 도파관(26)이 형성됨으로써, 고주파 유닛(6)이 구성된다. 접착제는 땜납이나 금 주석 등을 사용하여도 좋다.
도 2를 이용하여, 고주파 IC 패키지(5)의 구성을 설명한다. (a)는 측면 단면도이고, (b)는 캡(14)을 제거한 상태의 고주파 IC 패키지를 아래에서 본 도면이다.
고주파 IC 패키지(5)의 기판(7) 하면에 고주파 IC 칩(8)에 접속되는 배선 패턴(11)이 형성된다. 기판(7)의 상면에 외부의 회로와 접속하기 위한 배선 패턴(12)이 형성된다. 하면의 배선 패턴(11)이 비어홀(13)을 통하여 상면의 배선 패턴(12)과 접속된다.
기판(7) 하면의 배선 패턴(11) 상에 고주파 IC 칩(8)이 실장된다. 배선 패턴(11) 상에 바이패스 콘덴서(9)가 실장된다. 바이패스 콘덴서(9)는 고주파 IC의 특성을 결정하는 부품이다. 예컨대, 고주파 IC의 발진을 방지하기 위하여 설치된다.
기판(7)의 하면에 접지 패턴(10)이 형성된다. 바이패스 콘덴서(9)의 한쪽 전극은 와이어 본딩 접속(15)에 의해 접지 패턴(10)에 접속된다. 고주파 IC 칩(8)과 바이패스 콘덴서(9)는 캡(14)으로 봉지된다.
상기 종래의 고주파 IC 패키지는, 바이패스 콘덴서(9)를 고주파 IC 칩(8)과 함께 캡(14) 내에 수납하기 때문에, MCM 실장(Multi-Chip Module 실장)을 반드시 실행하여야 하며, 기술적으로 곤란하였다. 또, 패키지가 대형화하고, 제조 공정이 다공정으로 되기 때문에, 저비용화가 곤란하였다. 또, 이러한 고주파 IC 패키지를 사용한 밀리미터파 유닛도 소형화 및 저비용화가 곤란하였다.
본 발명은 고주파 IC 패키지 및 이 패키지를 사용하는 고주파 유닛의 구성을간단화 및 소형화하는 것을 목적으로 하는 것이다.
또, 본 발명은 고주파 IC 패키지 및 고주파 유닛의 제조 방법의 공정수를 저감하는 것을 목적으로 하는 것이다.
본 발명은 고주파 IC 패키지, 고주파 IC 패키지를 사용하는 고주파 유닛 및 고주파 유닛의 제조 방법에 관한 것이다.
도 1은 종래의 고주파 유닛의 구성을 나타내는 도면이다.
도 2는 도 1에서의 고주파 IC 칩의 구성을 나타내는 도면이다.
도 3은 본 발명의 실시형태 1에서의 고주파 유닛의 구성을 나타내는 도면이다.
도 4는 도 3에서의 고주파 IC 패키지의 구성을 나타내는 도면이다.
도 5는 도 3의 고주파 유닛의 제조 공정을 나타내는 도면이다.
도 6은 본 발명의 실시형태 1의 변형예 1의 고주파 IC 패키지의 구성을 나타내는 도면이다.
도 7은 본 발명의 실시형태 1의 변형예 2의 고주파 IC 패키지의 구성을 나타내는 도면이다.
도 8은 본 발명의 실시형태 2의 고주파 유닛의 구성을 나타내는 도면이다.
도 9는 도 8의 고주파 유닛의 제조 공정을 나타내는 도면이다.
도 10은 본 발명의 실시형태 2의 변형예 1의 고주파 IC 패키지의 구성을 나타내는 도면이다.
도 11은 도 10에서의 접속 관계를 나타내는 도면이다.
도 12는 본 발명의 실시형태 3의 고주파 유닛의 구성을 나타내는 도면이다.
도 13은 도 12에서의 접속 관계를 나타내는 도면이다.
(발명을 실시하기 위한 최량의 형태)
본 발명을 밀리미터파 유닛에 적용한 예에 대하여 도면을 이용하여 설명한다.
또, 이하의 예에서는, 고주파 IC 칩의 특성을 결정하는 부품으로서 바이패스 콘덴서를 사용하는 예에 대하여 설명하지만, 앞에서도 설명한 바와 같이, 커플링 콘덴서, 온도 보상 콘덴서, 온도 보상 저항, 임피던스 조정용 인덕턴스 등을 부품으로서 사용할 수 있다.
(실시형태 1)
도 3, 도 4를 이용하여 본 발명을 적용한 고주파 IC 패키지의 구성을 설명한다. 도 3의 (a)는 고주파 유닛의 구성을 나타내는 개략 평면도이고, (b)는 (a)의 B-B선에서 본 상세 단면도이다. 도 4는 고주파 IC 패키지를 위에서 본 상태를 나타낸다.
고주파 유닛(6)은, 케이스 섀시(1)에, 회로 기판(4)과 예컨대 2개의 고주파 IC 패키지(5)가 도전성 접착제(이하, 간단히 접착제라 함)(2, 3)에 의해 탑재되어 구성된다. 회로 기판(4)에는 커넥터(25) 등의 다른 부품이 더 실장되며, 케이스 섀시(1)에 도파관(26)이 형성된다. 또, 도 3에서 2점쇄선으로 나타낸 회로기판(4)상의 영역(38)에는 고주파 IC 패키지(5)의 입력측의 전원 회로, 출력측의 앰프 회로 등, 고주파 IC 패키지(5)에 대한 입출력 회로(주변 회로)를 구성하는 표면 실장 부품이 배치된다.
또, 본 발명에서는, 회로 기판(4)과 2개의 고주파 IC 패키지(5)를 케이스 섀시(1)에 접착하는 접착제(2, 3) 대신에, 땜납이나 금 주석 등의 다른 접합 부재에 의해 접합하는 것도 가능하다. 또, 회로 기판(4)과 2개의 고주파 IC 패키지(5)와의 접합 수단은 별도로 설치되며, 도면에 나타낸 부분에서는 간단히 전기적으로 접촉시키도록 하여도 좋다.
고주파 IC 패키지(5)의 기판(7)의 하면에, 고주파 IC 칩(8)을 실장하기 위한 배선 패턴(11)이 형성된다. 상면에 외부의 회로와 접속하기 위한 배선 패턴(12) 및 접지 패턴(19)이 형성된다.
배선 패턴 11과 12 사이는, 비어홀(13)을 통하여 접속된다.
기판(7) 하면의 배선 패턴(11) 상에 고주파 IC 칩(8)이 실장되고, 고주파 IC 칩(8)과 각 배선 패턴(11) 사이의 접속이 이루어진다.
고주파 IC 칩(8)은 캡(14)으로 봉지된다. 또, 본 발명에서의 봉지는, 캡(14)에 의한 봉지에 제한되지 않고, 몰드 등에 의한 봉지라도 좋다. 이러한 봉지는 고주파 IC 칩(8)을 보호하기 위한 부재를 의미한다.
기판(7) 상면측, 즉 고주파 IC 칩(8)의 반대측 면에 고주파 IC 패키지(5)의 고주파 발진 방지용 바이패스 콘덴서(9)가 실장된다. 바이패스 콘덴서(9)는 예컨대 각형으로서, 단층 세라믹 등의 유전체(16)와 2매의 전극(17, 18)으로 형성된다.배선 패턴(12)으로부터 접지 패턴(19)과 대향하는 돌출부(23)가 형성된다. 바이패스 콘덴서(9)의 한쪽 전극(17)이 접지 패턴(19)과, 다른 쪽의 전극(18)이 돌출부(23)와 각각 접착제(21)에 의해 접속된다.
바이패스 콘덴서(9)가 접속되는 배선 패턴(12)은, 외부의 전원 회로와 접속하기 위한 바이어스 패턴으로 이루어진다. 이것에 의해, 바이패스 콘덴서(9)가 바이어스 패턴과 접지 사이에 접속된다.
기판(7)의 상면측에, 고주파 IC 패키지(5)의 신호선에 삽입되는 커플링 콘덴서(31)가 더 실장된다. 커플링 콘덴서(31)는, 바이패스 콘덴서(9)와 마찬가지로, 2매의 전극(17, 18)을 갖는다. 커플링 콘덴서(31)는 배선 패턴(12)의 중간에 실장된다. 커필링 콘덴서(31)와 접속되는 배선 패턴(12)은 신호선 패턴을 형성한다.
고주파 IC 패키지(5)의 배선 패턴(12)과 회로 기판(4)의 배선 패턴(24) 사이가 와이어 본딩 접속(15)에 의해 접속된다. 또, 본 발명에서는, 와이어 본딩 접속(15) 대신에 리본을 사용한 본딩 접속, 또는 본딩 접속 이외의 기타 임의의 접속 수단을 사용할 수 있다.
도 5를 이용하여 도 3의 고주파 유닛(6)의 제조 공정을 설명한다. 또, 이하의 공정은 일례이며, 그 순서는 적당히 변경 가능한 것이다.
회로 기판(4)에, 크림(cream) 땜납 등에 의한 땜납 인쇄를 행하고(공정 1), SMD(표면 실장 부품)를 땜납 인쇄상에 탑재하고(공정 2), 땜납 인쇄의 리플로우에 의해 SMD를 회로 기판(4)상에 고착한다(공정 3). 케이스 섀시(1)에 접착제(3)를 도포하고(공정 4), 고주파 IC 패키지(5)를 탑재하고(공정 5), 접착제(3)를 경화하여, 고주파 IC 패키지(5)를 케이스 섀시(1) 상에 고착한다(공정 6).
케이스 섀시(1)와 고주파 IC 패키지(5) 상에 접착제(2, 21)를 도포하고(공정 7), 회로 기판(4)을 케이스 섀시(1)에 탑재하고(공정 8), 바이패스 콘덴서(9), 커플링 콘덴서(31)를 고주파 IC 패키지(5)에 탑재하며(공정 9), 접착제(2, 21)를 경화하여(공정 10), 바이패스 콘덴서(9), 커플링 콘덴서(31)와 회로 기판(4)을 고착한다. 마지막으로, 고주파 IC 패키지(5)의 배선 패턴(12)과 회로 기판(4)의 배선 패턴(24) 사이를 와이어 본딩 접속(15)으로 접속한다(공정 11).
본 실시형태 1에 의하면, 바이패스 콘덴서(9), 커플링 콘덴서(31)를 캡(14)내에 실장하기 때문에, 고주파 IC 패키지(5)를 소형화할 수 있다. 또, 고주파 IC 칩(8)과 바이패스 콘덴서(9)와 커플링 콘덴서(31)를 MCM 실장할 필요가 없어지며, 칩의 접속 불량이 감소하여 수율이 향상된다.
(실시형태 1/ 변형예 1)
도 6을 이용하여, 실시형태 1의 변형예에 대하여 설명한다. 도 6의 (a)는 고주파 IC 패키지를 위에서 본 상태를 나타내고, (b)는 (a)의 B-B선에서 본 단면도이다.
또, 이하의 설명에서는, 상기 실시형태 1과 다른 점을 중심으로 설명하고 중복되는 설명은 생략한다.
바이패스 콘덴서(9)로서, 단층의 세라믹 등의 유전체(16)의 상하에 전극(17, 18)을 배치한 상하 전극형 단층 세라믹 콘덴서를 채용한다. 하부 전극(18)이 접지 패턴(19)의 위에 접착제(27)에 의해 접착되어 실장된다. 상부 전극(17)이 와이어본딩 접속(15)에 의해 배선 패턴(12)에 접속된다. 접지 패턴(19)은 비어홀(13)에 의해 기판(7)의 하면의 접지 패턴(10)에 접속된다. 커플링 콘덴서(31)는 (b)에 나타내지는 않았지만 바이패스 콘덴서(9)와 마찬가지로 구성된다.
(실시형태 1/ 변형예 2)
도 7을 이용하여 실시형태 1의 제 2 변형예에 대하여 설명한다. 도 7은 고주파 IC 패키지를 위에서 본 상태를 나타낸다.
본 예가 상기 변형예 1과 다른 점에 대하여 설명하면, 바이패스 콘덴서(9)가 배선 패턴(12) 위에 실장되고, 기판(7) 하면의 접지 패턴(10)에 접속되는 비어홀(13)과의 사이가 와이어 본딩 접속(15)으로 접속된다. 또, 커플링 콘덴서(31)는 비어홀(13) 측의 배선 패턴(12)에 실장되어 있다.
(실시형태 2)
상기 실시형태 1의 고주파 IC 패키지(5)는 상기와 같은 이점이 있지만, 바이패스 콘덴서(9) 및 커플링 콘덴서(31)를 접착제(21)에 의해 고주파 IC 패키지(5) 상에 실장하는 공정(도 5, 공정 7, 9, 10)이 필요하게 되어 있다. 본 실시형태 2는 이 공정을 삭제하는 것이다.
도 8은 고주파 유닛(6)의 측면 단면도이다. 이하의 설명에서는 상술한 실시형태 1과 다른 점을 중심으로 설명하고, 중복하는 설명을 생략한다.
본 실시형태 2에서는 바이패스 콘덴서(9)가 회로 기판(4)에 실장된다. 바이패스 콘덴서(9)의 2매의 전극(17, 18)이 회로 기판(4)의 하면측에 형성된 배선 패턴(29) 위에 리플로우에 의해 실장되고, 땜납(27)에 의해 고착된다. 바이패스 콘덴서(9)가 리플로우에 의해 고착되는 점은 회로 기판(4) 위의 그 이외의 표면 실장 부품과 마찬가지이다.
배선 패턴(29)은 비어홀(30)을 통하여 상면의 배선 패턴(28)과 접속된다. 하면의 배선 패턴(29)은 회로 기판(4)이 접착제(2)에 의해 케이스 섀시(1)에 실장되었을 때, 케이스 섀시(1)와 전기적으로 접속되어 접지된다. 또, 고주파 IC 패키지(5)의 배선 패턴(12)이 회로 기판(4) 상면의 배선 패턴(28)과 와이어 본딩 접속(15)에 의해 접속된다. 이것에 의해, 바이패스 콘덴서(9)는 고주파 IC 패키지(5)의 바이어스 패턴과 접지 사이에 접속된다.
도 8에서는, 커플링 콘덴서의 도시는 생략하고 있지만, 바이패스 콘덴서(9)와 마찬가지의 수단에 의해 회로 기판(4)의 하면에 배치된다.
또, 도 8에 나타낸 바와 같이, 케이스 섀시(1)의 고주파 IC 패키지(5)를 실장하는 부분과 회로 기판(4)을 실장하는 부분에 단차(33)를 형성함으로써, 고주파 IC 패키지(5)와 회로 기판(4)의 높이를 일치시킬 수 있다. 이것에 의해 고주파 IC 패키지(5)와 회로 기판(4)을 한면으로 할 수 있어, 와이어 본딩을 용이하게 행할 수 있다.
도 9를 이용하여 도 8에 나타낸 고주파 유닛(6)의 제조 공정을 설명한다. 또, 이하의 공정도 1예이며, 그 순서는 적당히 변경 가능한 것이다.
회로 기판(4)에 크림 땜납 등에 의해 납땜 인쇄를 행하고(공정 1), 바이패스 콘덴서(9), 커플링 콘덴서(31)를 포함하는 SMD(표면 실장 부품)를 납땜 인쇄 위에 탑재하고(공정 2), 리플로우에 의해 SMD를 회로 기판(4) 위에 고착한다(공정 3).케이스 섀시(1)에 접착제(2, 3)를 도포하고(공정 4), 케이스 섀시(1)에 고주파 IC 패키지(5)를 탑재하고(공정 5) 회로 기판(4)을 탑재하고(공정 6), 접착제(2, 3)를 경화한다(공정 7). 마지막으로 고주파 IC 패키지(5)의 배선 패턴(12)과 회로 기판(4)의 배선 패턴(28) 사이를 와이어 본딩 접속(15)에 의해 접속한다(공정 8).
본 실시형태 2에 의하면, 바이패스 콘덴서(9) 및 커플링 콘덴서(31)를 다른 표면 실장 부품과 동시에 마운터로 자동 탑재하고, 리플로우에 의해 실장한다. 따라서, 전술한 실시형태 1에서의 도 5의 공정도와 비교하면 분명해지는 바와 같이, 접착제의 도포 및 경화 공정(공정 7, 9, 10)을 생략할 수 있다.
(실시형태 2/ 변형예 1)
상기 실시형태 2의 고주파 유닛(6)은 상기와 같은 이점이 있지만, 고주파 IC 칩(8)으로부터 바이패스 콘덴서(9)를 경유한 접지까지의 거리가 커진다. 이것에 의해, 고주파 발진을 효과적으로 방지할 수 없게 된다는 문제가 발생한다. 본 변형예 1은 고주파 IC 칩(8)과 접지까지의 거리를 단축하는 것이다.
도 10은 고주파 IC 패키지를 고주파 유닛(6)에 실장한 상태의 측면 단면도이고, 도 11은 도 10에서의 접속관계를 나타내는 도면이다. 이하의 설명에서는 상술한 실시형태 2와 다른 점에 대하여만 설명한다.
바이패스 콘덴서(9)로서 상하 전극형 단층 세라믹 콘덴서가 채용된다. 회로 기판(4)의, 고주파 IC 패키지(5)에 가까운 위치의 상하면으로서, 접지인 케이스 섀시(1)의 바로 위에 위치하도록 배선 패턴(28, 29)이 형성되고, 배선 패턴(28)의 바로 아래 및 배선 패턴(29)의 바로 위에 비어홀(30)이 형성되고, 비어홀(30)에 의해양 배선 패턴(28, 29) 사이가 접속된다. 즉, 케이스 섀시(1)의 단차부에서의 하단면 위에 배선 패턴(29)이 형성되고, 이 부분보다 바로 위에 배선 패턴(28)이 형성된다. 따라서, 바이패스 콘덴서(9)와 케이스 섀시(1)가 연직 방향에서 겹치는 부분에 비어홀(30)이 형성되게 된다.
회로 기판(4) 상면의 배선 패턴(28)의 위에 바이패스 콘덴서(9)의 하부 전극(18)이 리플로우 땜납(27)에 의해 실장된다. 바이패스 콘덴서(9)의 상부 전극(17)은 와이어 본딩 접속(15)에 의해 고주파 IC 패키지(5)의 배선 패턴(12) 및 회로 기판(4)의 배선 패턴(24)과 접속된다.
도 10에 나타낸 고주파 유닛(6)의 제조 공정은 전술한 도 9에 나타낸 것으로 한다.
본 변형예 1에서는, 바이패스 콘덴서(9)는 리플로우에 의해 다른 부품과 동시에 실장될 수 있다는 상기 실시형태 2와 마찬가지의 효과가 얻어진다. 또, 바이패스 콘덴서(9)의 제조 및 배치를 개선함으로써 고주파 IC 칩(8)과 접지 사이의 전기적 거리를 단축화하였으므로, 고주파 발진을 확실하게 방지할 수 있다.
고주파 IC 패키지(5)의 배선 패턴(12)과 바이패스 콘덴서(9)와 회로 기판(4)의 배선 패턴(24)의 접속 관계는, 도 11에 나타낸 바와 같이 다양하게 변경 가능하다.
도 11의 (a)는 도 10에 나타낸 예이며, 바이패스 콘덴서(9)의 상부 전극(17)이 고주파 IC 패키지(5)의 배선 패턴(12) 및 회로 기판(4)의 배선 패턴(24)과 접속된다. (b)에서는 고주파 IC 패키지(5)의 배선 패턴(12)이 바이패스 콘덴서(9)의상부 전극(17) 및 회로 기판(4)의 배선 패턴(24)과 접속된다. (c)에서는 회로 기판(4)의 배선 패턴(24)이 고주파 IC 패키지(5)의 배선 패턴(12) 및 바이패스 콘덴서(9)의 상부 전극(17)과 접속된다.
(실시형태 3)
도 12 및 도 13을 이용하여 본 발명의 제 3 실시형태에 대하여 설명한다. 이하의 설명에서는, 상기 실시형태 2의 도 10과 다른 점을 중심으로 설명하고, 중복하는 설명은 생략한다.
도 12는 고주파 IC 패키지를 고주파 유닛(6)에 실장한 상태를 측면에서 본 상태를 나타낸다.
케이스 섀시(1)는, 그 상단(32)이 고주파 IC 패키지(5)와 회로 기판(4)의 사이에 노출하도록 형성된다. 상하 전극형 단층 세라믹 콘덴서로서 형성된 바이패스 콘덴서(9)가 케이스 섀시(1)의 상단(37) 위에 리플로우에 의해 실장되고, 땜납(27)에 의해 고착된다.
본 예에 의하면, 바이패스 콘덴서(9)의 하부 전극(18)이 직접 접지되기 때문에, 바이패스 콘덴서(9)와 접지 사이의 배선 패턴을 생략할 수 있다.
고주파 IC 패키지(5)의 배선 패턴(12)과 바이패스 콘덴서(9)와 회로 기판(4)의 배선 패턴(24)과의 접속 관계는 도 13에 나타낸 바와 같이 다양하게 변경 가능하다.
도 13의 (a)는 도 12에 나타낸 예이며, 바이패스 콘덴서(9)의 상부 전극(17)이 고주파 IC 패키지(5)의 배선 패턴(12) 및 회로 기판(4)의 배선 패턴(24)과 접속된다. (b)에서는, 고주파 IC 패키지(5)의 배선 패턴(12)이 바이패스 콘덴서(9)의 상부 전극(17) 및 회로 기판(4)의 배선 패턴(24)과 접속된다. (c)에서는, 회로 기판(4)의 배선 패턴(24)이 고주파 IC 패키지(5)의 배선 패턴(12) 및 바이패스 콘덴서(9)의 상부 전극(17)과 접속된다.
본 발명에 의하면, 고주파 IC 패키지 및 이 패키지를 사용하는 고주파 유닛의 구성을 간단화 및 소형화할 수 있다.
또, 본 발명에 의하면, 고주파 IC 패키지 및 고주파 유닛의 제조 방법의 공정수를 삭제할 수 있다.
본 발명은 상기 목적을 달성하기 위하여 이루어진 것이다.
본 발명의 제 1 태양은, 기판상에 고주파 IC 칩을 봉지한 고주파 IC 패키지에 있어서, 고주파 IC 칩의 특성을 결정하는 부품(특히, 특성 보상용 부품)을 고주파 IC 칩 패키지의 봉지 외측 기판상에 실장한다. 상기 부품으로서는, 예컨대 바이패스 콘덴서, 커플링 콘덴서, 온도 보상 콘덴서, 온도 보상 저항, 임피던스 조정용 인덕턴스가 있다.
상기 부품은 고주파 IC 패키지를 탑재하는 기판의, 고주파 IC 칩을 부착한 면 또는 반대측 면의 어느 쪽에도 부착될 수 있다.
본 발명에 의하면, 종래는 봉지의 내측에 실장하고 있는 부품을 봉지 외측에 실장하기 때문에, 고주파 IC 패키지를 소형화할 수 있는 동시에, MCM 실장을 불필요하게 하며 칩 접속 불량을 감소시켜, 수율을 향상시킬 수 있다.
본 발명의 제 2 태양은 고주파 IC 패키지와, 그 주변 회로를 탑재하는 회로 기판과, 고주파 IC 패키지와 회로 기판을 탑재하는 케이스 섀시로 구성되는 고주파 유닛에 있어서, 고주파 IC 패키지의 특성을 결정하는 부품을, 주변 회로를 탑재하는 회로 기판에 실장한다.
본 발명의 제 3 태양은, 고주파 IC 패키지와 그 주변 회로를 탑재하는 회로기판과, 고주파 IC 패키지와 회로 기판을 탑재하는 케이스 섀시로 구성되는 고주파 유닛에 있어서, 고주파 IC 패키지의 특성을 결정하는 부품을 케이스 섀시에 실장한다.
본 발명의 제 2 및 제 3 태양에 의하면, 마운터에 의한 자동 탑재에 의해 고주파 IC 패키지의 특성을 결정하는 부품을 실장할 수 있게 된다. 이것에 의해, 상기 제 1 태양에 비하여 공정수를 저감하여 저비용화할 수 있다.

Claims (20)

  1. 기판,
    이 기판 위에서 봉지가 이루어진 고주파 IC 칩, 및
    이 고주파 IC 칩의 특성을 결정하는 부품으로서, 상기 고주파 IC 칩의 봉지 외측에 설치된 부품을 구비하는 것을 특징으로 하는 고주파 IC 패키지.
  2. 제 1 항에 있어서,
    상기 부품이 상하에 전극을 갖는 것을 특징으로 하는 고주파 IC 패키지.
  3. 제 2 항에 있어서,
    상기 부품의 하부 전극이 상기 기판 위에 형성된 배선 패턴 위에 설치된 것을 특징으로 하는 고주파 IC 패키지.
  4. 제 3 항에 있어서,
    상기 부품이 커플링 콘덴서이고, 상기 하부 전극이 상기 기판 위의 배선 패턴 위에 설치되며, 상부 전극이 상기 기판 위에 형성된 다른 배선 패턴과 접속 수단에 의해 접속된 것을 특징으로 하는 고주파 IC 패키지.
  5. 제 3 항에 있어서,
    상기 부품이 바이패스 콘덴서이고, 상기 하부 전극이 상기 기판 위에 형성된 바이어스 패턴 위 또는 접지 패턴의 한쪽에 설치되며, 상기 상부 전극이 상기 기판 위에 형성된 바이어스 패턴 또는 접지 패턴에 접속 수단에 의해 접속된 것을 특징으로 하는 고주파 IC 패키지.
  6. 제 1 항에 있어서,
    상기 부품이 상기 기판 위로서 상기 고주파 IC 칩이 설치되는 면의 반대측 면에 설치된 것을 특징으로 하는 고주파 IC 패키지.
  7. 기판 위에서 봉지가 이루어진 고주파 IC 칩을 갖는 고주파 IC 패키지,
    이 고주파 IC 패키지와 접속되는 주변 회로를 탑재한 회로 기판,
    상기 고주파 IC 패키지와 주변 회로를 탑재한 회로 기판을 탑재하는 케이스 섀시, 및
    상기 고주파 IC 칩의 특성을 결정하는 부품으로서, 상기 주변 회로를 탑재한 회로 기판에 설치된 부품을 구비하는 것을 특징으로 하는 고주파 유닛.
  8. 제 7 항에 있어서,
    상기 부품이 상하에 전극을 갖는 것을 특징으로 하는 고주파 유닛.
  9. 제 8 항에 있어서,
    상기 부품이 바이패스 콘덴서이고, 상기 하부 전극이 상기 주변 회로를 탑재한 회로 기판 위에 형성된 접지 패턴 위에 설치되고, 상기 상부 전극이 상기 고주파 IC 패키지를 탑재한 회로 기판 위에 형성된 바이어스 패턴과 접속 수단에 의해 접속된 것을 특징으로 하는 고주파 유닛.
  10. 제 9 항에 있어서,
    상기 상부 전극과 상기 주변 회로를 접속하는 접속 수단을 구비하는 것을 특징으로 하는 고주파 유닛.
  11. 제 8 항에 있어서,
    상기 부품이 바이패스 콘덴서이고, 상기 하부 전극이 상기 주변 회로를 탑재한 회로 기판 위에 형성된 바이어스 패턴 위에 설치되며, 상기 상부 전극이 상기 고주파 IC 패키지를 탑재한 기판 위에 형성된 접지 패턴과 접속된 것을 특징으로 하는 고주파 유닛.
  12. 제 9 항에 있어서,
    상기 접지 패턴은 상기 주변 회로를 탑재한 회로 기판에 형성된 구멍을 통하여 최단 거리로 상기 케이스 섀시와 전기적으로 접속되는 것을 특징으로 하는 고주파 유닛.
  13. 제 12 항에 있어서,
    상기 구멍은 상기 케이스 섀시의 바로 위이며 상기 접지 패턴의 바로 아래에 형성된 것을 특징으로 하는 고주파 유닛.
  14. 기판 위에서 봉지가 이루어진 고주파 IC 칩을 갖는 고주파 IC 패키지,
    이 고주파 IC 패키지와 접속되는 주변 회로를 탑재한 회로 기판,
    상기 고주파 IC 패키지와 상기 주변 회로를 탑재한 회로 기판을 탑재하는 케이스 섀시, 및
    상기 고주파 IC 칩의 특성을 결정하는 부품으로서, 상기 케이스 섀시에 설치된 부품을 구비하는 것을 특징으로 하는 고주파 유닛.
  15. 제 14 항에 있어서,
    상기 부품이 상하에 전극을 갖는 것을 특징으로 하는 고주파 유닛.
  16. 제 15 항에 있어서,
    상기 부품이 바이패스 콘덴서이고, 상기 하부 전극이 상기 케이스 섀시 위에 설치되며, 상기 상부 전극이 상기 고주파 IC 패키지를 탑재하는 기판 위에 형성된 배선 패턴과 접속된 것을 특징으로 하는 고주파 유닛.
  17. 제 15 항에 있어서,
    상기 상부 전극과 상기 주변 회로를 접속하는 접속 수단을 구비하는 것을 특징으로 하는 고주파 유닛.
  18. 기판 위에서 봉지가 이루어진 고주파 IC 칩을 갖는 고주파 IC 패키지,
    이 고주파 IC 패키지와 접속되는 주변 회로를 탑재한 회로 기판, 및
    상기 고주파 IC 패키지와 상기 주변 회로를 탑재하는 회로 기판을 탑재하는 케이스 섀시로서, 상기 고주파 IC 패키지의 표면 위의 높이와 상기 주변 회로를 탑재한 회로 기판의 표면 위의 높이를 일치시키기 위한 단차를 갖는 케이스 섀시를 구비하는 것을 특징으로 하는 고주파 유닛.
  19. 기판 위에 고주파 IC 칩을 실장하여 봉지하는 공정, 및
    상기 고주파 IC 칩의 특성을 결정하는 부품을 상기 기판 위에 실장하는 공정을 구비하는 것을 특징으로 하는 고주파 IC 패키지의 제조 방법.
  20. 고주파 IC 패키지와 접속되는 주변 회로를 탑재한 회로 기판 또는 케이스 섀시 위에, 고주파 IC 칩의 특성을 결정하는 부품을 실장하는 공정, 및
    상기 회로 기판에 고주파 IC 패키지를 실장하는 공정을 구비하는 것을 특징으로 하는 고주파 IC 패키지의 제조 방법.
KR1020027010411A 2001-09-28 2001-11-19 고주파 ｉｃ 패키지, 고주파 ｉｃ 패키지를 사용하는 고주파 유닛 및 그 제조 방법 KR20030063107A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001301928A JP2003110049A (ja) 2001-09-28 2001-09-28 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JPJP-P-2001-00301928 2001-09-28

Publications (1)

Publication Number Publication Date
KR20030063107A true KR20030063107A (ko) 2003-07-28

Family

ID=19122263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010411A KR20030063107A (ko) 2001-09-28 2001-11-19 고주파 ｉｃ 패키지, 고주파 ｉｃ 패키지를 사용하는 고주파 유닛 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7339269B2 (ko)
EP (1) EP1432027A4 (ko)
JP (1) JP2003110049A (ko)
KR (1) KR20030063107A (ko)
WO (1) WO2003032385A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722481B1 (ko) * 2005-01-26 2007-05-29 엔이씨 일렉트로닉스 가부시키가이샤 전자회로기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124744A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置
JPH04142798A (ja) * 1990-10-04 1992-05-15 Toshiba Corp 高周波装置
JPH04271161A (ja) * 1991-02-27 1992-09-28 Mitsubishi Electric Corp 半導体装置
JPH0563136A (ja) * 1991-08-31 1993-03-12 Nec Corp 混成集積回路装置
JPH05211276A (ja) * 1991-12-04 1993-08-20 Nec Corp マルチチップパッケージ
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
JPH07307412A (ja) * 1994-05-10 1995-11-21 Sumitomo Metal Ind Ltd バイパス用コンデンサ搭載積層パッケージ
JP3235452B2 (ja) * 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
JPH0982826A (ja) * 1995-09-18 1997-03-28 Nippon Telegr & Teleph Corp <Ntt> 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
JPH09102433A (ja) * 1995-10-05 1997-04-15 Canon Inc バイパスコンデンサ及びその形成方法
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JPH10135749A (ja) 1996-10-29 1998-05-22 Nec Corp 高周波帯増幅器
US6130483A (en) 1997-03-05 2000-10-10 Kabushiki Kaisha Toshiba MMIC module using flip-chip mounting
JP3328542B2 (ja) * 1997-03-19 2002-09-24 富士通株式会社 高周波半導体集積回路装置
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3663953B2 (ja) 1999-02-24 2005-06-22 松下電器産業株式会社 高周波モジュールとその製造方法
JP3500335B2 (ja) 1999-09-17 2004-02-23 株式会社東芝 高周波回路装置
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP2002164465A (ja) * 2000-11-28 2002-06-07 Kyocera Corp 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722481B1 (ko) * 2005-01-26 2007-05-29 엔이씨 일렉트로닉스 가부시키가이샤 전자회로기판

Also Published As

Publication number Publication date
EP1432027A4 (en) 2009-10-21
JP2003110049A (ja) 2003-04-11
US7339269B2 (en) 2008-03-04
US20030094694A1 (en) 2003-05-22
WO2003032385A1 (fr) 2003-04-17
EP1432027A1 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US4626805A (en) Surface mountable microwave IC package
US5294897A (en) Microwave IC package
US6124636A (en) MMIC package
US5252882A (en) Surface acoustic wave device and its manufacturing method
US6657523B2 (en) Stacked radio-frequency module
US5426319A (en) High-frequency semiconductor device including microstrip transmission line
KR100326904B1 (ko) 세라믹패키지내부에밀봉된saw필터
US6531775B1 (en) High-frequency module
US20060098396A1 (en) Communication module
KR20030063107A (ko) 고주파 ｉｃ 패키지, 고주파 ｉｃ 패키지를 사용하는 고주파 유닛 및 그 제조 방법
JPS62124780A (ja) 光半導体モジユ−ル
EP0910163B1 (en) Oscillator module
JPH11214908A (ja) 誘電体共振器および誘電体共振器装置
JP2002164658A (ja) モジュール基板
JP3529323B2 (ja) 高周波ユニット及び高周波ユニットの製造方法
JPH1093012A (ja) 高周波集積回路装置
JP4194896B2 (ja) 高周波ｉｃパッケージを使用する高周波ユニット
JP4395909B2 (ja) Ｉｃパッケージ及びｉｃチップ
JP4268855B2 (ja) アンテナ装置
JP2000151222A (ja) 高周波モジュール
JP2000315918A (ja) 水晶発振器
JP4071889B2 (ja) 水晶発振器
JPH0281460A (ja) Ｉｃチップ
KR100241199B1 (ko) 반도체장치와 그 제조방법 및 반도체장치용 테이프 캐리어

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050527

Effective date: 20060713