KR100241199B1 - 반도체장치와 그 제조방법 및 반도체장치용 테이프 캐리어 - Google Patents

Abstract

본 발명은, 패키지비용을 크게 상승시키지 않고서 전기특성을 유지하고 개선하여, 탑재한 LSI의 고속동작이 가능한 테이프 캐리어 패키지(TCP)를 제공하기 위한 것이다.

리드(6)로서의 도체층을 1층 갖춘 테이프 캐리어(9)의 상하의 적어도 한쪽에 금속판(1)을 병행배치하고, 이 테이프 캐리어의 내부리드(7)와 외부리드(8)에 각각 상기 금속판을 범프접속한다. 금속판과 테이프 캐리어의 리드와의 접속을 금범프 또는 땜납범프 등을 이용한 범프접속으로 행하는 경우는, 금속판이 수지테이프(2)의 폭보다 넓기 때문에, 리드의 임피던스 감소를 종래보다 긴 거리에서 실시할 수 있다.

Description

반도체장치와 그 제조방법 및 반도체장치용 테이프 캐리어

본 발명은 반도체장치에 관한 것으로, 특히 고주파수에서 동작하는 IC나 LSI 등을 탑재하는 테이프 캐리어 패키지에 관한 것이다.

근래, 컴퓨터나 통신기기의 고성능화에 따라 패키지의 단자수가 증가하고 있다. 단자수의 증가는 칩크기, 패키지 크기의 증대를 초래한다. 칩크기가 커지게 되면, 칩의 제조수율에 직접 영향이 생겨서 비용의 상승을 초래한다. 이러한 문제를 회피하기 위해, 패드피치를 감소시킬 수 있는 테이프 캐리어 패키지(TCP : Tape Carrier Package)의 사용이 증가하고 있다. 리드프레임 등을 이용하는 와이어본딩의 경우, 최소 패드피치는 현 상태에서는 100μm 정도이지만, TAB(Tape Automated Bonding)의 경우는 60μm까지 가능하기 때문에 큰 폭의 칩크기의 감소를 기대할 수 있다.

제19도는 종래의 TCP를 구성하는 테이프 캐리어(9)의 개략 평면도이다. 도면은 간략화되어 있는 것으로, 실제로는 이송구멍(3)과 외부리드(8) 사이에 테스트패드 및 테스트패드와 외부리드를 전기적으로 접속하는 배선이나 위치결정마크 등이 형성되어 있지만, 이들은 본 발명과 관계없는 것이므로 생략한다. 이 테이프 캐리어(9)의 기본재료로 되는 수지테이프(2)는 가소성을 갖춘 폴리이미드수지나 폴리에스테르 등의 플라스틱 절연재료로 구성되어 있다.

이 수지테이프(2)는 그 양측 테두리에 길이방향으로 테이프를 이동시키는 이송구멍(3)이 소정 간격으로 형성되어 있는 띠형상체이다. 중앙부에는 칩(10)을 탑재하는 칩개구부(4)가 형성되어 있다. 이 칩용 개구부(4 : 이하 개구부(4)로 칭함)의 각 변에 대향하도록 소정 간격을 두고서 외부리드를 지지하는 가늘고 긴 띠형상의 외부리드구멍(5 : 이하 개구부(5)로 칭함)이 개구부(4)를 둘러싸도록 형성되어 있다. 리드(6)는 이 중심부의 개구부(4)와 주변부의 개구부(5) 사이의 영역에 형성되어 있다. 리드(6)는 통상, Cu 등의 금속박을 필름 전면에 부치고, 포토에칭에 의해 금속박을 패터닝하여 형성된다. 리드프레임으로 형성된 리드와 비교하여 배선폭이나 간격을 충분히 작고, 또한 고정밀도로 설정할 수 있다. 리드(6)는 칩개구부(4)에서 돌출하여 칩(10)과 전기적으로 접속되는 내부리드(7)와, 주변부의 개구부(5)에 지지되어 있는 외부리드(8) 및, 이들 내부리드(7) 및 외부리드(8) 사이의 부분에 있어서 수지테이프(2)에 지지되어 있는 중간리드영역으로 구성되어 있다. 상기 내부리드(7)는 칩(10)상에 복수 형성된 접속전극(도시되지 않았음)에 Au나 땜납 등의 돌기(突起)형상의 범프전극을 매개로 접속된다.

칩(10)의 접속전극에 전기적으로 접속된 내부리드(7)를 갖춘 복수의 리드(6)는 칩개구부(4)의 각 변이 각각 도출되어 있다. 종래예로서는 리드가 2방향으로 도출되어 있는 형태의 테이프 캐리어도 있다. 칩(10)을 테이프 캐리어(9)에 탑재하고, 리드(6)를 접속전극에 접속한 후에는 테이프 캐리어(9)의 소정 영역과 함께 칩(10)은 필요에 따라 몰드수지에 의해 패키지된다. 수지몰드된 테이프 캐리어(9)는 몰드수지부분과 노출되어 있는 리드(6)의 일부를 남기고 외부리드(8)의 일부나 그 부근(개구부(5)의 부근)의 수지테이프(2)를 절단 제거한다.

그러나, 통상의 TCP에서는 리드로서의 도체층이 1층임에도 불구하고 길기 때문에 전기특성, 특히 특성임피던스를 제어하기가 매우 곤란하다. 상기 와이어본딩의 경우는, 와이어의 길이가 짧기 때문에 다층 패키지를 이용한 경우에는 충분한 특성을 확보할 수 있다. 제20도는 TCP의 부분단면도이다. 종래와 같이 접지판으로서 폴리이미드 등의 수지테이프(2)의 하면에 도체층(21)을 1층 추가하여 도체층을 2층으로 하고, 접지리드와 전기적으로 접속한 패키지를 사용하면 전기특성은 확보할 수 있지만, 폴리이미드테이프(2)에 미세한 비어구멍(via hole; 22)을 형성하지 않으면 안되기 때문에, 제조가 복잡하고 현저한 제조비용의 상승이 생긴다. 이 비어구멍(22)은, 에칭에 의해 형성되기 때문에, 구멍의 개구면적이 필요 이상으로 넓게 되어 버리고, 수지테이프(2)의 기계적 강도를 저하시킨다. 또한, 증착에 의해 금속을 퇴적시키고 그 위에 금속을 야금시켜 도체층(21)을 형성하고 있다. 증착금속막은 밑바탕층에 대하여 전기적으로 접촉이 나쁘기 때문에 저항이 크게 된다. 또한, 접지(GND)의 임피던스를 감소시킬 수는 있어도 전원의 임피던스가 높기 때문에, 노이즈에 의한 전류의 전위변동이 커서 고속동작이 어렵게 된다는 문제가 있다.

본 발명은 상기한 점을 감안하여 발명된 것으로, 패키지비용을 크게 상승시키는 것 없이, 전기 특성을 유지하고 개선하여 탑재한 LSI의 고속동작이 가능한 테이프 캐리어 패키지(TCP)를 제공함에 그 목적이 있다.

제1도는 본 발명의 제1발명의 실시형태에 따른 TCP의 평면도.

제2도는 제1도의 테이프 캐리어의 A영역을 나타낸 모식 평면도 및 단면도.

제3도는 제1도에 나타낸 TCP의 제조공정 단면도.

제4도는 제1도에 나타낸 TCP의 제조공정 단면도.

제5도는 제2발명의 실시형태에 따른 TCP의 부분단면도.

제6도는 제3발명의 실시형태에 따른 TCP의 부분단면도.

제7도는 제6도의 A-A′선 및 B-B′선에 따른 단면도.

제8도는 제4발명의 실시형태에 따른 TCP의 부분단면도.

제9도는 제5발명의 실시형태에 따른 TCP의 부분단면도.

제10도는 제6발명의 실시형태에 따른 TCP의 모식 부분평면도 및 단면도.

제11도는 제1도에 나타낸 TCP의 제조공정 단면도.

제12도는 제1도에 나타낸 TCP의 제조공정 단면도.

제13도는 제10도의 TCP의 전체를 나타낸 평면도.

제14도는 제7발명의 실시형태에 따른 TCP의 모식 부분평면도.

제15도는 제14도의 A-A′선, B-B′선 및 C-C′선에 따른 단면도.

제16도는 제8실시형태의 TCP의 부분단면도.

제17도는 제9발명의 실시형태에 따른 TCP의 부분단면도.

제18도는 제10발명의 실시형태에 따른 TCP의 부분단면도.

제19도는 종래의 TCP의 평면도.

제20도는 종래의 TCP의 부분단면도이다.

* 도면의 주요부분에 대한 부호의 설명

1,15 : 금속판 2 : 수지테이프

3 : 이송구멍 4 : 반도체소자용 개구부

5 : 외부리드용 개구부 6 : 리드

7 : 내부리드 8 : 외부리드

9 : 테이프 캐리어 10 : 칩

12,62,63,65,66 : 범프전극 13 : 수지

14 : 개구부 16 : 관통구멍

17 : 금속기둥 18,19 : 광폭부

20 : 유전체층 21,24 : 도체층

22 : 비어구멍 23 : 히트 스프레더(heat spreader)

60 : 본딩툴 61 : 접지리드, 전원리드

64,68 : 전원리드 67 : 접지리드

상기한 목적을 달성하기 위해 본 발명의 반도체장치에서는, 리드로서의 도체층을 1층 갖춘 테이프 캐리어의 상하의 적어도 한쪽에 금속판을 병행배치하고, 이 테이프 캐리어의 내부리드와 외부리드에 각각 상기 금속판을 범프접속하는 것을 특징으로 한다. 상기 금속판과 테이프 캐리어의 리드와의 접속을 금범프 또는 땜납범프 등을 이용한 범프접합으로 행하는 경우는, 금속판이 수지테이프의 폭보다 넓기 때문에, 리드의 임피던스의 감소를 상기 종래예보다 긴 거리에서 실시할 수 있다. 또한, 우선 테이프 캐리어와 금속판에 관통구멍을 형성하여 두고, 이 관통구멍에 끼워 넣는 금속기둥을 이용하며, 이들을 눌러 찌그러뜨려서 테이프 캐리어의 수지테이프에 지지된 중간리드와 금속판을 전기적으로 접속한다. 접촉저항이 작아서 상기 종래예보다 접속구조가 우수하다. 특히 리드에 광폭부를 형성하고 그것에 금속기둥을 부착할 수 있기 때문에 간단한 공정으로 형성할 수 있다.

또한, 본 발명의 반도체장치에서는, 리드로서의 도체층을 1층 갖춘 테이프 캐리어의 상하의 적어도 한쪽에 금속판을 병행배치하고, 이 테이프 캐리어의 내부리드와 외부리드에 각각 이 금속판을 적어도 1개소 접속함으로써, 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있고, 신호선의 임피던스의 제어가 용이하게 되며, 따라서 고속신호전송이 가능하게 되는 제20도에 나타낸 종래의 특성을 충분히 유지하면서 종래보다 곤란한 공정을 거치지 않고 용이하게 형성할 수 있다. 더욱이, 금속판을 복수매 적층하고, 서로 다른 전위를 할당함으로써, 전원계의 임피던스를 더욱 감소시킬 수 있고, 동시에 스위칭노이즈 등의 문제를 해결할 수 있게 된다. 또한, 금속판을 칩과 접속함으로써, 칩에서 발생한 열을 확산시키는 히트 스프레더의 역할을 담당할 수도 있다.

즉, 청구항 제1항의 발명은, 반도체장치에 있어서 반도체소자와; 이 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드, 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드; 상기 중간리드를 지지하는 수지테이프 및; 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드가 적어도 2개의 돌기형상의 범프전극을 매개로 상기 내부리드 및 상기 외부리드에 접속된 금속판을 구비하여 구성되고, 상기 금속판이 상기 수지테이프와 상기 중간리드, 상기 내부리드의 일부 및 상기 외부리드의 일부와 대향하여 배치되어 있는 것을 특징으로 한다.

청구항 제2항의 발명은, 반도체장치에 있어서 반도체소자와; 이 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드와 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드; 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 중간리드에 형성된 광폭부; 상기 복수의 리드의 중간리드 및 광폭부를 지지하는 수지테이프; 이 수지테이프에 대향하여 설치된 금속판; 및 상기 수지테이프의 양측단 근방에 있어서 상기 수지테이프를 관통하여 상기 금속판과 상기 광폭부를 접속하는 금속기둥을 구비하고 있는 것을 특징으로 한다.

청구항 제3항의 발명은, 청구항 제1항의 반도체장치에 있어서, 상기 금속판은 복수의 금속판으로 이루어지고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 한다.

청구항 제4항의 발명은, 청구항 제2항의 반도체장치에 있어서, 상기 금속판은 복수의 금속판으로 이루어지고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 한다.

청구항 제5항의 발명은, 청구항 제3항의 반도체장치에 있어서, 상기 복수의 금속판은 동일 평면상에 배치되어 있는 것을 특징으로 한다.

청구항 제6항의 발명은, 청구항 제4항의 반도체장치에 있어서, 상기 복수의 금속판은 동일 평면상에 배치되어 있는 것을 특징으로 한다.

청구항 제7항의 발명은, 청구항 제3항의 반도체장치에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되어 이루어진 것을 특징으로 한다.

청구항 제8항의 발명은, 청구항 제4항의 반도체장치에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되어 이루어진 것을 특징으로 한다.

청구항 제9항의 발명은, 청구항 제3항에 있어서, 상기 복수의 금속판은 상기 수지테이프의 아래면측 또는 상기 복수의 리드의 위쪽중 어느 측에 유전체를 매개로 겹쳐서 배치되고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 한다.

청구항 제10항의 발명은, 청구항 제4항에 있어서, 상기 복수의 금속판은 상기 수지테이프의 아래면측 또는 상기 복수의 리드의 위쪽중 어느 측에 유전체를 매개로 겹쳐서 배치되고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 한다.

청구항 제11항의 발명은, 청구항 제1항의 반도체장치에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되며, 이들 금속판은 같은 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 한다.

청구항 제12항의 발명은, 청구항 제2항의 반도체장치에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되며, 이들 금속판은 같은 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 한다.

청구항 제13항의 발명은, 청구항 제1항의 반도체장치에 있어서, 상기 금속판은 상기 반도체소자와 접촉하고 있는 것을 특징으로 한다.

청구항 제14항의 발명은, 청구항 제2항의 반도체장치에 있어서, 상기 금속판은 상기 반도체소자와 접촉하고 있는 것을 특징으로 한다.

청구항 제15항의 발명은, 반도체장치의 제조방법에 있어서, 금속판에 돌기형상의 범프전극을 형성하는 공정과; 내부리드와 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하고 수지테이프에 지지된 중간리드로 구성된 복수의 리드의 상기 내부리드의 선단을 반도체소자의 접속전극에 돌기형상의 범프전극을 매개로 접속하는 공정; 상기 금속판의 돌기형상의 범프전극을 상기 수지테이프의 양측단 근방에 있어서 상기 내부리드 및 상기 외부리드에 각각 접합하는 공정; 및 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 상기 내부리드와 상기 외부리드를 접속하는 공정을 구비하여 이루어진 것을 특징으로 한다.

청구항 제16항의 발명은, 반도체장치의 제조방법에 있어서, 내부리드와 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드와; 이 복수의 리드중 전원리드로부터 선택된 소정의 리드에 광폭부를 형성하고, 또한 상기 복수의 리드의 중간리드 및 상기 광폭부를 수지테이프로 지지한 테이프 캐리어를 준비하는 공정; 상기 테이프 캐리어의 각 리드의 내부리드 선단을 반도체소자의 접속전극의 돌기형상의 범프전극을 매개로 접속하는 공정; 상기 금속판을 상기 수지테이프에 접촉시키고 이 접촉상태를 유지하는 공정; 상기 금속판과 상기 수지테이프 및 상기 소정의 리드의 광폭부에 금속기둥을 관통시키는 공정; 및 상기 금속기둥을 눌러 찌그러뜨려서 상기 금속판과 상기 소정의 리드를 전기적으로 접속하는 공정을 구비하여 이루어진 것을 특징으로 한다.

청구항 제17항의 발명은, 반도체장치용 테이프 캐리어에 있어서, 중심영역에 반도체소자용 개구부를 갖추고, 주변부에 외부리드용 개구부를 갖춘 수지테이프와; 상기 개구부 사이의 수지테이프에 지지되고, 상기 반도체소자용 개구부의 내측에 선단부가 돌출되어 있는 내부리드와 연속적으로 이어지는 중간리드 및 이 중간리드와 연속적으로 이어지면서 내부리드용 개구부의 내측에 선단부가 돌출되는 외부리드로 구성된 복수의 리드; 및 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드가 적어도 2개의 돌기형상의 범프전극을 매개로 상기 내부리드 및 상기 외부리드에 접속된 금속판을 구비하여 구성되고, 상기 금속판이 상기 수지테이프와 상기 중간리드, 상기 내부리드의 일부 및 상기 외부리드의 일부와 대향하도록 배치되어 있는 것을 특징으로 한다.

청구항 제18항의 발명은, 반도체장치용 테이프 캐리어에 있어서, 중심영역에 반도체소자용 개구부를 갖추고, 주변부에 외부리드용 개구부를 갖춘 수지테이프와; 상기 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드와 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드; 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 중간리드부에 형성된 광폭부; 상기 수지테이프에 대향하여 설치된 금속판; 및 상기 수지테이프의 양측단 근방에 있어서 상기 수지테이프를 관통하여 상기 금속판과 상기 광폭부를 접속하는 금속기둥을 구비하여 구성된 것을 특징으로 한다.

[발명의 실시형태]

이하, 본 발명의 실시형태에 관하여 도면을 참조하여 설명한다.

우선, 제1도 내지 제4도를 이용하여 제1발명의 실시형태를 설명한다. 제1도는 테이프 캐리어에 칩을 탑재하고, 본 발명의 특징인 금속판을 부착한 TCP의 평면도, 제2도는 제1도에 나타낸 A영역의 개략 평면도 및 제2(a)도의 B-B′선에 따른 단면도, 제3도 및 제4도는 이 TCP의 제조공정 단면도이다. 본 발명의 실시형태의 테이프 캐리어(TAB테이프)는, 제19도에 나타낸 것을 참조하지만, 테스트패드 및 그 배선, 위치결정마크, 리드수 등은 생략하고 있다.

제1도의 테이프 캐리어(9)의 기본재료로 되는 수지테이프(2)는 가소성을 갖춘 폴리이미드수지나 폴리에스테르 등의 플라스틱으로 이루어진 절연재료로 구성되어 있다. 이 수지테이프(2)는 그 양측 테두리에 길이방향으로 테이프를 이동시키는 이송구멍(3)이 소정 간격으로 형성되어 있는 띠형상체이다. 중앙부에는 칩(10)이 탑재되는 반도체소자용 개구부(4 : 이하, 개구부로 칭함)가 형성되어 있다. 이 개구부(4)의 각 변에 대향하도록 소정 간격을 두고서 가늘고 긴 띠형상의 외부리드를 지지하는 외부리드용 개구부(5 : 이하, 개구부로 칭함)가 개구부(4)를 둘러싸고 있다. 리드(6)는 이 중심부의 개구부(4)와 그 주변부의 개구부(5) 사이의 영역에 형성되어 있다. 리드(6)는, 예컨대 Cu 등의 금속박을 필름전면에 부착시키고, 포토에칭에 의해 금속박을 패터닝하여 형성된다. 리드프레임으로부터 형성한 리드와 비교하여 배선폭이나 간격을 충분히 작게하면서 고정밀도로 설정할 수 있다. 리드(6)는 칩(10)과 전기적으로 접속되는 내부리드(7)와, 주변부의 개구부(4)에 지지되어 있는 외부리드(8) 및, 외부리드와 내부리드 사이에 있는 수지테이프(2)에 지지되어 있는 중간리드로 구성되어 있다. 상기 내부리드(7)는 칩(10)상에 복수 형성된 접속전극(도시되지 않았음)에 Au나 땜납 등의 돌기형상의 범프전극(12)을 매개로 접속된다.

칩(10)의 접속전극에 전기적으로 접속된 내부리드(7)를 구비한 복수의 리드(6)는 개구부(4)의 4변으로부터 바깥쪽으로 각각 도출되어 있다. 복수의 리드가 2방향으로 도출되어 있는 형태의 테이프 캐리어도 본 발명은 적용할 수 있다. 리드가 접속된 상면측에 상기 수지테이프(2)의 개구부(4,5)와 서로 대향하는 변 사이의 영역을 덮도록 Cu 등의 금속판(1)이 배치되어 있다. 금속판(1)은 4변형의 환상구조를 갖고, 그 내변이 개구부(4)내에 위치하며, 또 외변은 개구부(5)내에 위치하고, 이렇게 함으로써 금속판(1)은 수지테이프(2)의 개구부(4)를 제외하고 개구부(5)의 내측의 영역과, 이 영역에 지지되어 있는 리드(6)의 내부리드(7)와 외부리드(8)의 일부 및, 중간리드를 덮고 있다. 그리고, 금속판(1)은 복수의 리드(6)중 전원에 접속되는 전원계리드, 예컨대 접지리드(61)와 전기적으로 접속되어 있고, 그 접속시에는 개구부(4)내에 있어서 내부리드(7)와, 또한 개구부(5)내에 있어서 외부리드(8)와 돌기형상의 범프전극(62,63)에 의해 각각 접속되어 있다. 칩(10)을 테이프 캐리어(9)에 탑재하고, 리드(6)를 접속전극에 접속한 후, 외부리드(8)의 일부나 그 부근(개구부(5)의 부근)의 수지테이프(2)를 테이프 캐리어(9)로부터 절단 제거한다.

다음에, 제1도의 테이프 캐리어의 부분적인 영역(A)을 모식적으로 표현한 제2도를 참조하여 금속판과 리드와의 접속에 관하여 설명한다. 칩(10)에 전기적으로 접속된 복수의 리드(6)는, 일부는 신호선이고, 일부는 전원선이다. 금속판(1)은, 예컨대 동이나 알루미늄 등으로 이루어지고, 내부리드측 범프전극(62)과 외부리드측 범프전극(63)을 매개로 복수의 리드(6)내의 접지리드(61)에 접속되어 있다. 본 발명의 실시형태에서는, 금속판(1)이 수지테이프(2)의 접지리드(61)가 형성되어 있는 상면측에 배치되어 있다. 금속판(1)은 전기저항이 작고 비용이 적은 동(銅)이 바람직하다. 내부리드측 범프전극(62)과 외부리드측 범프전극(63)은, 리드피치가 200μm 이하로 가늘때는, 미세피치가 가능한 금범프가 좋지만, 피치가 큰 경우에는 땜납범프 등의 다른 재료를 이용해도 된다. 본 발명의 실시형태에서는, 어느 쪽의 범프전극(12,62,63)도 같은 형상이고 같은 재료이어도 된다. 금속판(1)은 수지테이프(2)가 지지하는 중간리드를 포함하는 내부리드(7) 및 외부리드(8)의 일부를 피복하기 때문에, 수지테이프에 지지된 중간리드 부분만을 금속층으로 피복하는 종래의 테이프 캐리어보다 리드가 긴 범위를 금속판(1)으로 덮게 되어 리드의 임피던스특성이 개선되는 범위가 넓어진다.

제3도 및 제4도는 본 발명의 실시형태에 따른 테이프 캐리어 패키지의 제조공정을 나타낸 단면도로, 금속판(1)은 전기저항이 작고 비용이 적은 동이 바람직하지만, 범프전극형성이 가능하면 다른 금속을 이용해도 된다. 또한, 범프전극이 형성되기 쉽도록 표면에 금도금을 실시해도 된다. 이 공정에서는, 금속판(1)의 범프전극이 형성되는 개구부(14) 이외의 표면에 절연층(13)이 형성되어 있는데(제3(a)도), 이 절연층(13)은 다른 리드(6)와 금속판(1)이 접촉하여 도통되는 것을 방지하기 위한 것으로, 제2(b)도의 경우와 같이, 범프전극(62,63)의 높이가 충분히 높고, 리드(6)와 금속판(1)이 접촉할 우려가 없다면, 형성하지 않아도 된다. 절연층(13)은 폴리이미드, 에폭시 등의 수지를 이용해도 되고, 글래스 등의 무기재료를 이용해도 되며, 또는 금속판(1)의 표면을 산화함으로써 형성하는 것도 가능하다. 개구부(14)내에 노출되는 금속판(1)의 표면에 금범프를 부착하여 범프전극(62,63)을 형성한다(제3(b)도). 범프전극(62,63)은 도금에 의해 형성해도 상관없지만, 비용을 고려한 경우에는 볼범핑에 의해 형성하는 것이 바람직하다.

테이프 캐리어(TAB테이프)는 일반적으로 EIAJ(Electronic Industries Association of Japan; 社團法人 日本電子機械工業會) 등의 규격에 의해 크기가 단계적으로 정해져 있지만, 칩의 전원계의 패드배치는 각각의 칩에 의해 다르므로, 범프전극(62,63)을 형성하는 위치도 각각 칩에 의해 달리 된다. 따라서, 도금공정에 의해 범프전극(62,63)을 형성하는 경우에는, 칩마다 노광용 마스크를 준비하지 않으면 안되고, 비용의 상승을 초래한다. 볼범핑의 경우에는, 테이프 캐리어의 규격에 맞추어 준비한 금속판(1)의 소정장소에 본딩데이터를 변경하는 것만으로 다른 칩에 대응할 수 있기 때문에, 비용을 절감할 수 있다. 다음에, 범프전극(62,63)이 형성된 금속판(1)을 이미 칩(10)을 실장한 테이프 캐리어에 접속한다. 금속판(1)의 범프전극(62,63)과 접속되는 접지리드(61)의 위치설정을 행하고, 금속판(1)과 접지리드(61)를 맞춘다(제3(c)도). 다음에, 범프전극(62,63)과 접촉하고 있는 접지리드(61)를 수지테이프(2) 측으로부터 싱글포인트 본딩툴(60)로 본딩한다(제4(a)도). 이 경우, 범프전극(62,63)이 금범프이기 때문에, 싱글포인트 본딩과 마찬가지의 공정으로 금속판(1)과 접지리드(61)가 접속되어 있지만, 땜납범프를 이용하여 범프전극을 형성하는 경우에는, 금속판과 수지테이프의 위치설정 후, 가열함으로써 접속 가능하다. 이 본딩툴(60)에 의한 본딩에 의해 금속판(1)은 접지리드(61)에 접속된다.

본 발명의 실시형태에 있어서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드로 접속함으로써 금속판을 기준전위로 할 수 있다. 이 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스의 제어가 용이하게 되고, 고속신호 전송이 가능하게 된다. 또한, 접지리드의 임피던스를 감소시킬 수 있기 때문에, 전원계의 노이즈를 적게 할 수 있고, 따라서 칩의 오동작을 방지할 수 있다.

종래는, 금속판을 수지테이프에 접속시켜 스트립 또는 마이크로스트립 선로를 구성하였기 때문에, 수지테이프를 에칭하여 다수의 비어구멍을 형성하는 공정, 금속층의 증착공정, 금속층의 도금공정 등 다수의 공정을 거치지 않으면 안되었지만, 본 발명에서는 간단한 공정으로 형성할 수 있다.

다음에, 제5도를 참조하여 제2발명의 실시형태를 설명한다.

도면은 테이프 캐리어 패키지의 부분평면도(제1도의 A영역에 상당하는)의 소정 부분이 단면도이다. 본 발명의 실시형태에서는, 금속판(1)은 테이프 캐리어(TAB테이프 : 9)에 수지테이프(2)의 리드(6)가 형성되어 있는 측과는 반대측으로부터 접속되어 있다(제1도 참조). 즉, 수지테이프(2)는 복수의 리드(6)와 금속판(1) 사이에 배치되어 있다. 내부리드측 범프전극(62)과 외부리드측 범프전극(63)은 리드(6)의 피치가 200μm 이하로 가늘 때는, 미세피치가 가능한 금을 이용하지만, 피치가 큰 경우에는 땜납범프 등 다른 재료를 이용해도 된다. 금속판(1)은, 예컨대 동이나 알루미늄 등으로 이루어지고, 내부리드측 범프전극(62)과 외부리드측 범프전극(63)을 매개로 복수의 리드(6)내의 접지리드(61)에 접속되어 있다. 본 발명의 실시형태에서는, 복수의 리드(6)와 금속판(1) 사이에 수지필름(2)이 배치되기 때문에, 그 사이는 수지필름(2)의 두께보다 크게 되지 않으면 안되고, 따라서 범프전극(62,63)은 범프전극(12)과 같은 재료이어도 좋지만, 그 크기는 범프전극(12)보다 크게 하는 편이 좋다. 금속판(1)을 수지테이프(2)에 밀착시킬 수도 있다.

본 발명의 실시형태에 있어서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있고, 그 결과 신호선의 임피던스제어가 용이하게 되며, 고속신호전송이 가능하게 된다. 또한, 전원계리드의 임피던스를 감소시킬 수 있기 때문에 전원계의 노이즈를 작게 할 수 있고 칩의 오동작을 방지할 수 있다. 또한, 범프전극의 크기를 바꿈으로써, 수지테이프를 수용하는 충분한 공간을 얻을 수 있다. 더욱이, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 크게 감소시킬 수 있다.

다음에, 제6도 및 제7도를 참조하여 제3발명의 실시형태를 설명한다.

제6도는 TCP의 부분평면도(제1도의 A영역에 상당하는), 제7도는 제6도의 A-A′선 및 B-B′선에 따른 단면도이다. 본 발명의 실시형태에서는, 테이프 캐리어의 수지테이프 양면에 금속판이 접속되어 있는 것에 특징이 있다. 제1금속판(1)은 수지테이프(2)와는 반대측에서 리드와 접속되어 있다. 제2금속판(15)은 수지테이프(2)와 같은 측에 리드와 접속되어 있다. 한쪽의 금속판과 리드가 접속되어 있는 영역에 있어서는, 다른쪽의 금속판이 존재하지 않도록 금속판에 절결부(잘려진 부분)가 설치되어 있다. 내부리드측 범프전극과 외부리드측 범프전극은 리드의 피치가 200μm 이하로 가는 때는, 미세피치가 가능한 금을 이용하지만, 피치가 큰 경우에는 땜납범프 등 다른 재료를 이용해도 된다. 금속판(1)은, 예컨대 동이나 알루미늄 등으로 이루어지고, 내부리드측 범프전극(62)과 외부리드측 범프전극(63)을 매개로 복수의 리드내의 접지리드(61)에 접속되어 있다.

본 발명의 실시형태에 있어서는, 복수의 리드와 금속판(1) 사이에 수지필름(2)이 배치되어 있기 때문에, 그 사이는 수지필름(2)의 두께보다 크게 되지 않으면 안되고, 따라서 범프전극(62,63)은 범프전극(12)과 같은 재료이고, 그 크기도 범프전극(12)과 같다. 동 등으로 이루어지는 금속판(15)은 내부리드측 범프전극(65)과 외부리드측 범프전극(66)을 매개로 복수의 리드내의 전원리드(64)에 접속되어 있다. 이 금속판(15)은 복수의 리드와의 사이에 수지필름(2)이 배치되어 있기 때문에, 그 사이는 수지필름(2)의 두께보다 크지 않으면 안되고, 따라서 범프전극(65,66)은 범프전극(12)과 같은 재료이지만, 그 높이는 범프전극(12)보다 높다.

본 발명의 실시형태에 있어서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있고, 그 결과 신호선의 임피던스의 제어가 용이하게 되며, 고속신호전송이 가능하게 된다.

또한, 전원계리드의 임피던스를 감소시킬 수 있기 때문에 전원계의 노이즈를 작게 할 수 있고, 따라서 칩의 오동작을 방지할 수 있다. 더욱이, 금속판(1,15)이 리드와 접속되는 범프전극이 존재하는 영역에서는 각각 금속판(1,15)이 겹쳐지도록 절결부를 형성함으로써 금속판(1,15)의 접속이 가능하게 된다. 더욱이, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 크게 감소시킬 수 있다.

다음에, 제8도를 참조하여 제4발명의 실시형태를 설명한다.

제8도는 TCP의 부분단면도로, 제1도의 A영역에 상당하는 부분의 개략 단면도이다. 본 발명의 실시형태에서는 금속판과 테이프 캐리어의 수지테이프와의 사이에 수지가 충진되어 있는 것에 특징이 있다. 금속판(1)은 수지테이프(2)와는 반대측에서 리드와 접속되어 있다. 내부리드측 범프전극과 외부리드측 범프전극은 리드의 피치가 200μm 이하로 가는 때는, 미세피치가 가능한 금을 이용하지만, 피치가 큰 경우에는 땜납범프 등 다른 재료를 이용해도 된다. 금속판(1)은, 예컨대 동이나 알루미늄으로 이루어지고, 내부리드측 범프전극(62)이 외부리드측 범프전극(63)을 매개로 복수의 리드내의 접지리드(61)에 접속되어 있다. 접지리드(61)와 칩(10)의 접속부 및 칩(10) 상면은 통상 포팅수지(도시되지 않았음)에 의해 밀봉되어 있기 때문에, 금속판(1)과 TAB테이프 사이에 수지(13)를 충진한 경우에 에폭시수지 등의 충진수지와 포팅수지의 환경은 불명확하게 된다.

본 발명의 실시형태에 있어서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속된 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스의 제어가 용이하게 되고, 따라서 고속신호전송이 가능하게 된다. 또한, 전원계리드의 임피던스를 감소시킬 수 있기 때문에 전원계의 노이즈를 작게 할 수 있고, 따라서 칩의 오동작을 방지할 수 있다. 더욱이, 미리 금속판에 절연층을 형성하지 않아도 절연특성이 충분히 높게 된다. 더욱이, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 크게 감소시킬 수 있다. 또한, 수지피복에 의해 칩의 내환경성이 개선된다.

다음에, 제9도를 참조하여 제5발명의 실시형태를 설명한다.

제9도는 TCP의 부분단면도로, 제1도의 테이프 캐리어의 A영역에 상당하는 부분의 단면도이다. 본 발명의 실시형태에서는, 금속판(1)은 테이프 캐리어(9)에 수지테이프(2)의 접지리드(61)가 형성되어 있는 측과는 반대측으로부터 접속되어 있다. 즉, 수지테이프(2)는 접지리드(61)와 금속판(1) 사이에 배치되어 있다. 내부리드측 범프전극(62)과 외부리드측 범프전극(63)은 리드(6)의 피치가 200μm 이하로 가는 때는, 미세피치가 가능한 금을 이용하지만, 피치가 큰 경우에는 땜납범프 등 다른 재료를 이용해도 된다. 금속판(1)은 예컨대 동이나 알루미늄 등으로 이루어진다. 본 발명의 실시형태에서는, 복수의 리드와 금속판(1) 사이에 수지필름(2)이 배치되기 때문에, 그 사이는 수지필름(2)의 두께보다 크지 않으면 안되고, 따라서 금속판(1)의 변을 굽혀서 단면형상이 역 “ㄷ”자형으로 하여 금속판/리드 사이를 크게한다. 통상, 수지테이프(2)는 폴리이미드로 구성되고, 두께는 75μm∼125μm 정도가 좋게 이용되고 있다. 따라서, 평평한 금속판(1)을 접속하도록 하는 경우에는 범프의 종횡비가 크게 되고, 실제로 범프를 형성하는 것이 곤란하게 된다.

여기서, 범프를 형성하는 위치에 맞도록 금속판(1)을 역 “ㄷ”자형으로 하고, 금속판(1)의 단부의 절곡부(14)에 범프전극(62,63)을 형성함으로써, 범프전극의 높이를 높게 하지 않고서 접속할 수 있게 된다. 따라서, 범프전극(62,63)은 범프전극(12)과 같은 재료 및 같은 높이로 할 수 있다.

본 발명의 실시형태에 있어서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속되어 있는 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있고, 그 결과 신호선의 임피던스의 제어가 용이하게 되며, 고속신호 전송이 가능하게 된다. 또한, 전원계리드의 임피던스를 감소시킬 수 있기 때문에 전원계의 노이즈를 작게 할 수 있고, 따라서 칩의 오동작을 방지할 수 있다. 더욱이, 범프전극의 크기를 바꾸지 않고도 수지테이프를 수용하는 충분한 공간을 가질 수 있다. 더욱이, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 크게 감소시킬 수 있다.

다음에, 제10도 내지 제13도를 참조하여 제6발명의 실시형태를 설명한다.

제10도는 TCP의 부분평면도 및 그 단면도이다. 본 발명의 실시형태에서는, 금속판(1)과 테이프 캐리어(9)에 수지테이프(2)의 접지리드(67)가 형성되어 있는 측과는 반대측으로부터 접속되어 있다. 더욱이, 수지테이프(2)의 각부의 마진부에는 리드군 중의 접지리드(67)의 광폭부(18)가 형성되어 있다. 금속판을 범프전극으로 접속하는 포인트는, 내부리드측은 가능한 한 칩에 가까운 곳, 외부리드측은 가능한 한 외부리드에 가까운 곳이 바람직하고, 또한 접속되는 리드는 가능한 한 많은 것이 전기 특성의 관점에서는 바람직하다. 그러나, 금속판에 범프전극을 형성하고, 그를 테이프 캐리어에 접속하는 것은 결국 비용의 상승을 초래한다. 전기 특성을 희생하더라도 비용의 상승을 억제하고자 할 경우에는, 본 발명의 실시형태와 같이 테이프 캐리어의 각부의 광폭부(18)를 갖춘 접지리드(67)에 구멍(16)을 미리 형성해 두고, 이 구멍(16)에 금속기둥(17)을 삽입 고정하여 금속판(1)과 접지리드(67)와의 도통을 취할 수 있다. 금속판(1)과 접지리드(67)와의 접속을 테이프 캐리어의 광폭패턴으로 행함으로써, 미세한 범프를 형성할 필요가 없어지므로 비용을 감소시킬 수 있게 된다. 금속판(1) 및 테이프 캐리어에 형성하는 구멍(16)도 미세할 필요는 없으므로 비용의 상승을 초래하지 않는다. 또한, 접속구조도 종래보다 간략화되는 등 우수한 구조로 되어 있다.

제11도는 본 발명의 실시형태에 따른 TCP의 제조공정을 나타낸 부분단면도이다. 우선, 금속판(1)을 준비한다(제11(a)도). 본 발명의 실시형태에서는 금속판과 접지리드의 도통을 금속기둥의 접촉에 의해 행하기 때문에 적어도 금속판의 금속기둥과 접하는 표면은 금도금이 실시되는 것이 바람직하다. 다음에, 금속판(1)에 금속기둥(17)을 삽입하기 위한 구멍(16)을 형성한다(제11(b)도). 다음에, 금속판(1)과 칩(10)을 실장한 테이프 캐리어와 구멍(16)이 겹쳐지도록 위치설정을 행한다. 칩(10)은 접지리드(67)의 내부리드부와 범프전극(12)에 의해 접속되고, 수지테이프(2)는 금속판(1)에 밀착되어 있다(제11(c)도). 테이프 캐리어의 구멍은 수지테이프(2)의 형상을 펀칭으로 형성할 때에 수지테이프(2)에 형성할 수 있고, 리드를 형성할 때에 동시에 접지리드에도 형성할 수 있기 때문에, 새로운 공정을 더할 필요가 없다. 구멍(16)에 금속기둥(17)을 삽입한다(제12(a)도). 금속기둥(17)는 이 경우 금속판(1)측으로부터 삽입되지만, 테이프 캐리어측으로부터 삽입해도 된다. 다음에, 금속기둥(17)의 선단부분을 눌러 찌그러뜨려서 변형시켜 금속판(1)과 접지리드(67)를 고정한다(제12(b)도). 이는 리벳을 이용하는 방법과 동일하다.

제13도는 제10도의 TCP의 전체를 나타낸 평면도이다. 도면에 나타낸 바와 같이, 리드(6)의 일부인 광폭부(18)를 갖춘 접지리드(67)와 금속판(1)을 접속하는 금속기둥(17)는 수지필름(2)의 4모퉁이에 형성되어 있다. 이 도면에서는, 금속기둥(17)는 수지테이프(2)의 이면에 형성되어 있기 때문에 표시되지 않았다.

본 발명의 실시형태에 있어서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스 제어가 용이하게 되고 고속신호전송이 가능하게 된다. 또한, 전원계리드의 임피던스를 감소시킬 수 있기 때문에 전원계의 노이즈를 작게 할 수 있고, 따라서 칩의 오동작을 방지할 수 있다. 더욱이, 금속판이 충분히 테이프 캐리어에 고정되어 접속구조가 단순화되고, 그 제조도 간략화된다.

다음에, 제14도 및 제15도를 참조하여 제7발명의 실시형태를 설명한다.

제14도는 TCP의 부분평면도, 제15도는 제14도의 A-A′선, B-B′선 및, C-C′선에 따른 단면도이다.

본 발명의 실시형태에서는, 제1 및 제2금속판(15)에 유전체층(20)을 끼워 적층한 금속판(적층금속판)을 이용함으로써 2개의 전원계의 임피던스를 감소시키고, 전기 특성을 더욱 향상시킬 수 있게 된다. 예컨대, 제1금속판(1)을 접지리드(67)에, 제2금속판(15)을 전원리드(68)에 할당함으로써, 각 링·캐패시터로서 이용함으로써 전원계의 노이즈를 감소시킬 수 있게 된다. 상기 적층금속판은 수지테이프의 이면측, 즉 리드측과는 반대측에 부착되어 TCP를 구성하고 있다. 접지리드(67)에는 금속판(1)이 전기적으로 접속된다. 그 때문에, 접지리드(67)의 광폭부(18)에 금속판(15)의 절결부(25)를 형성하고, 이 부분에서 광폭부(18)와 금속판(1)을 금속기둥(17)으로 접속한다. 전원리드(68)에는 금속판(15)이 전기적으로 접속된다. 그 때문에, 전원리드(68)의 광폭부(19)에 금속판(1)의 절결부(26)를 형성하고, 이 부분에서 광폭부(19)와 금속판(15)을 금속기둥(17)으로 접속한다.

본 발명의 실시형태에서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스의 제어가 용이하게 되고 고속신호전송이 가능하게 된다. 또, 전원계리드의 임피던스를 감소시킬 수 있기 때문에, 전원계의 노이즈를 줄일 수 있고, 칩의 오동작을 방지할 수 있다. 더욱이, 금속판이 충분히 테이프 캐리어에 고정되어 접속구조가 단순화되고 그 제조도 간략화된다.

다음에, 제16도를 참조하여 제8발명의 실시형태를 설명한다.

본 발명의 실시형태에서는, 제3발명의 실시형태와 같이 2장의 금속판을 사용하지만, 상기 발명의 실시형태와 같이 각각 개별의 전원계에 접속하는 것은 아니고 같은 리드에 접속한다. 금속기둥(17)으로 땜납 등의 저융점금속을 이용하고, 관통구멍에 금속기둥(17)을 삽입후, 가열하여 이를 용융하고, 관통구멍의 내벽에 노출하고 있는 리드(6)의 단부와 금속기둥(17)을 접속한다. 제1 및 제2금속판(1,15)의 마주 보는 면에는 절연층(20,20)이 형성되어 있다. 관통구멍(16)은 금속판(1,15)과 테이프 캐리어를 적층한 후에 펀칭 등으로 형성해도 된다.

본 발명의 실시형태에서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스의 제어가 용이하게 되고 고속신호전송이 가능하게 된다. 또, 전원계리드의 임피던스를 감소시킬 수 있기 때문에, 전원계의 노이즈를 감소시킬 수 있다. 더욱이, 금속판이 충분히 테이프 캐리어에 고정되어 접속구조가 단순화되고 그 제조도 간략화된다.

다음에, 제17도를 참조하여 제9발명의 실시형태를 설명한다.

제17도는 TCP의 부분단면도를 나타내고 있다. 테이프 캐리어의 표면은 수지테이프의 리드가 형성되어 있는 면을 말하고, 이면은 리드가 형성되어 있는 면과는 반대면으로 하면, 상술한 발명의 실시형태에서는 상기 테이프 캐리어의 표면과 칩의 소자형성면은 동일한 방향으로 배치되어 있다고 할 수 있다. 본 발명의 실시형태에서는, 테이프 캐리어의 표면과 칩의 소자형성면은 마주 보게 되어 있다. 제17(a)도에서는, 칩(10)에 범프전극(12)을 매개로 리드(6)의 내부리드 선단이 접속되어 있다. 금속판(1)은 리드(6)에 내부리드측 범프전극(62) 및 외부리드측 범프전극(63)을 매개로 접속되어 있다. 그리고, 수지테이프(2)는 리드(6)와 금속판(1) 사이에 배치되어 있다. 따라서, 범프전극(62,63)은 칩(10)상의 범프전극(12)보다 높은 형상의 것을 선택해서 그 공간을 확보할 수 있다. 한편, 제17(b)도에서는, 칩(10)에 범프전극(12)을 매개로 리드(6)의 내부리드 선단이 접속되어 있다. 금속판(1)은 리드(6)에 내부리드측 범프전극(62) 및 외부리드측 범프전극(63)을 매개로 접속되어 있다. 그리고, 수지테이프(2)는 리드(6)를 매개로 금속판과 대향하고 있다. 따라서, 범프전극(62,63)은 칩(10)상의 범프전극(12)보다 높은 형상의 것을 선택할 필요는 없고, 같은 재료 및 형상의 것을 선택할 수 있다.

본 발명의 실시형태에서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속한 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스의 제어가 용이하게 되고 고속신호전송이 가능하게 된다. 또, 전원계리드의 임피던스를 감소시킬 수 있기 때문에, 전원계의 노이즈를 줄일 수 있고, 따라서 칩의 오동작을 방지할 수 있다. 더욱이, 범프전극의 크기를 임의로 바꿈으로써 수지테이프를 수용하기 충분한 공간을 얻을 수 있다. 또한, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 크게 감소시킬 수 있다.

다음에, 제18도를 참조하여 제10발명의 실시형태를 설명한다.

도면은, TCP의 부분단면도이다. 지금까지의 발명의 실시형태의 금속판은, 거의 테이프 캐리어의 칩개구부를 피복하고 있지 않다. 즉, 제1도에 나타낸 바와 같이 중앙의 개구부를 제외한 각형의 도넛상으로 되어 있다. 본 발명의 실시형태에서는, 금속판이 개구부까지 연장되어, 칩과 접촉하고 있는 것에 특징이 있다. 금속판(1)은 칩(10)의 아래까지 연장되고, 칩(10)의 이면에 접촉하고 있다. 금속판(1)은 리드내 접지리드(61)에 접속되어 있다. 접지리드(61)는 범프전극(12)을 매개로 칩의 접속전극(도시되지 않았음)에 접속되고, 내부리드측 범프전극(62) 및 외부리드측 범프전극(63)을 매개로 금속판(1)에 접속된다. 범프전극(62,63)은 접지전극(61)과 금속판(1) 사이에 수지테이프(2)를 개재시키기 때문에, 칩측의 범프전극(12)보다 높이가 높은 것이 유리하다.

본 발명의 실시형태에서는, 도체층이 1층의 테이프 캐리어의 수지테이프에 접속된 금속판을 전원계리드에 접속함으로써 금속판을 기준전위로 할 수 있기 때문에, 신호선은 스트립 또는 마이크로스트립 선로로 할 수 있다. 그 결과, 신호선의 임피던스의 제어가 용이하게 되고 고속신호전송이 가능하게 된다. 또, 전원계리드의 임피던스를 감소시킬 수 있기 때문에, 전원계의 노이즈를 줄일 수 있고, 따라서 칩의 오동작을 방지할 수 있다. 더욱이, 금속판을 칩에 접촉시킴으로써 칩에서 발생한 열을 금속판을 통하여 외부로 방열할 수 있다. 즉, 금속판은 히트싱크로서도 사용된다. 칩 이면과 금속판 사이에는 열전도성의 수지를 삽입해도 된다. 또한, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 크게 감소시킬 수 있다.

한편, 본원 청구범위의 각 구성요소에 병기한 도면 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.

이상 설명한 바와 같이 본 발명에 의하면, 종래의 금속층을 테이프 캐리어의 수지테이프에 붙인 것과 마찬가지로 도체층 1층의 테이프 캐리어에 기준전위로서의 전원플레인(plain)이 가해졌기 때문에, 신호선의 임피던스의 제어가 용이하게 행해지고, 고속신호전송이 가능하게 된다. 또한, 마찬가지로 전원계의 임피던스를 감소시킬 수 있기 때문에, 전원계의 노이즈를 작게 할 수 있고 칩의 오작동 또는 오동작을 방지할 수 있다. 그리고, 금속판을 범프전극으로 전원계리드에 접속한 것은, 금속판이 전원계리드를 덮는 범위가 넓기 때문에, 임피던스를 종래보다 더 감소시킬 수 있다. 또한, 그 제조공정도 상술한 종래예의 금속층을 수지테이프에 접합하는 공정보다 현격하게 용이하게 행할 수 있고, 증착 금속층에 의한 전기적 접촉의 나쁜 정도를 개선한다. 또, 금속판을 금속기둥으로 전원계리드에 접속한 것은, 접속구조가 간략화된다. 또한, 그 제조공정도 상기 금속층을 수지테이프에 접합하는 공정보다 용이하게 행할 수 있다. 복수의 금속판을 이용한 것은, 그 사이의 용량을 디커플링·캐패시터로서 이용함으로써, 전원계의 노이즈를 감소시킬 수 있게 된다. 또, 금속판을 칩과 접촉함으로써, 칩에서 발생한 열을 확산시키는 히트싱크의 역할을 담당할 수도 있다.

Claims (18)

1. 반도체소자(10)와, 이 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드(7)와 외부리드(8) 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드(6), 상기 중간리드를 지지하는 수지테이프(2) 및, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드가 적어도 2개의 돌기형상의 범프전극(62,63)을 매개로 상기 내부리드 및 상기 외부리드에 접속된 금속판(1)을 구비하여 구성되고, 상기 금속판이 상기 수지테이프와, 상기 중간리드, 상기 내부리드의 일부 및, 상기 외부리드의 일부와 대향하여 배치되어 있는 것을 특징으로 하는 반도체장치.
2. 반도체소자(10)와, 이 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드(7)와 외부리드(8) 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드(6), 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 중간리드에 형성된 광폭부(18,19), 상기 복수의 리드의 중간리드 및 광폭부를 지지하는 수지테이프(2), 이 수지테이프에 대향하여 설치된 금속판(1) 및, 상기 수지테이프의 양측단 근방에 있어서 상기 수지테이프를 관통하여 상기 금속판과 상기 광폭부를 접속하는 금속기둥(17)을 구비하여 구성된 것을 특징으로 하는 반도체장치.
3. 제1항에 있어서, 상기 금속판은 복수의 금속판으로 이루어지고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.
4. 제2항에 있어서, 상기 금속판은 복수의 금속판으로 이루어지고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.
5. 제3항에 있어서, 상기 복수의 금속판은 동일 평면상에 배치되어 있는 것을 특징으로 하는 반도체장치.
6. 제4항에 있어서, 상기 복수의 금속판은 동일 평면상에 배치되어 있는 것을 특징으로 하는 반도체장치.
7. 제3항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되어 이루어진 것을 특징으로 하는 반도체장치.
8. 제4항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되어 이루어진 것을 특징으로 하는 반도체장치.
9. 제3항에 있어서, 상기 복수의 금속판은 상기 수지테이프의 아래면측 또는 상기 복수의 리드의 위쪽중 어느 측에 유전체(20)를 매개로 겹쳐서 배치되고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.
10. 제4항에 있어서, 상기 복수의 금속판은 상기 수지테이프의 아래면측 또는 상기 복수의 리드의 위쪽중 어느 측에 유전체(20)를 매개로 겹쳐서 배치되고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.
11. 제1항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되며, 이들 금속판은 같은 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.
12. 제2항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되며, 이들 금속판은 같은 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.
13. 제1항에 있어서, 상기 금속판은 상기 반도체소자와 접촉하고 있는 것을 특징으로 하는 반도체장치.
14. 제2항에 있어서, 상기 금속판은 상기 반도체소자와 접촉하고 있는 것을 특징으로 하는 반도체장치.
15. 금속판에 돌기형상의 범프전극을 형성하는 공정과, 내부리드와 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하고 수지테이프에 지지된 중간리드로 구성된 복수의 리드의 상기 내부리드의 선단을 반도체소자의 접속전극에 돌기형상의 범프전극을 매개로 접속하는 공정, 상기 금속판의 돌기형상의 범프전극을 상기 수지테이프의 양측단 근방에 있어서 상기 내부리드 및 상기 외부리드에 각각 접합하는 공정 및, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 상기 내부리드와 상기 외부리드를 접속하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
16. 내부리드와 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드와, 이 복수의 리드중 전원리드로부터 선택된 소정의 리드에 광폭부를 형성하고, 또한 상기 복수의 리드의 중간리드 및 상기 광폭부를 수지테이프로 지지한 테이프 캐리어를 준비하는 공정과, 상기 테이프 캐리어의 각 리드의 내부리드 선단을 반도체소자의 접속전극의 돌기형상의 범프전극을 매개로 접속하는 공정, 상기 금속판을 상기 수지테이프에 접촉시키고 이 접촉상태를 유지하는 공정, 상기 금속판과 상기 수지테이프 및 상기 소정의 리드의 광폭부에 금속기둥을 관통시키는 공정 및, 상기 금속기둥을 눌러 찌그러뜨려서 상기 금속판과 상기 소정의 리드를 전기적으로 접속하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
17. 중심영역에 반도체소자용 개구부를 갖추고, 주변부에 외부리드용 개구부를 갖춘 수지테이프와, 상기 개구부 사이의 수지테이프에 지지되고, 상기 반도체소자용 개구부의 내측에 선단부가 돌출되어 있는 내부리드와 연속적으로 이어지는 중간리드 및 이 중간리드와 연속적으로 이어지면서 내부리드용 개구부의 내측에 선단부가 돌출되는 외부리드로 구성된 복수의 리드 및, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드가 적어도 2개의 돌기형상의 범프전극을 매개로 상기 내부리드 및 상기 외부리드에 접속된 금속판을 구비하여 구성되고, 상기 금속판이 상기 수지테이프와, 상기 중간리드, 상기 내부리드의 일부 및, 상기 외부리드의 일부와 대향하도록 배치되어 있는 것을 특징으로 하는 반도체장치용 테이프 캐리어.
18. 중심영역에 반도체소자용 개구부를 갖추고, 주변부에 외부리드용 개구부를 갖춘 수지테이프와, 상기 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드와, 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 중간리드부에 형성된 광폭부, 상기 수지테이프에 대향하여 설치된 금속판 및, 상기 수지테이프의 양측단 근방에 있어서 상기 수지테이프를 관통하여 상기 금속판과 상기 광폭부를 접속하는 금속기둥을 구비하여 구성된 것을 특징으로 하는 반도체장치용 테이프 캐리어.

Images