JPH0529487A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0529487A JPH0529487A JP20656591A JP20656591A JPH0529487A JP H0529487 A JPH0529487 A JP H0529487A JP 20656591 A JP20656591 A JP 20656591A JP 20656591 A JP20656591 A JP 20656591A JP H0529487 A JPH0529487 A JP H0529487A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead electrode
- electrodes
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【目的】 モールドパッケージの接続用外部リード部で
ある足を無くすことにより足曲がり等の不良を防ぎ、取
り扱いを容易にし、さらに実装密度を向上させる。 【構成】 半導体集積回路装置のモールドパッケージに
おいて、内部のＩＣチップ１５と電気的に接続されたリ
ード電極２の一部を露出させるようにモールドパッケー
ジ本体１に外部接続用穴３を設け、プリント基板等と接
続する場合は、プリント基板の凸型電極を外部接続用穴
３に通してリード電極２との接続を行う。
ある足を無くすことにより足曲がり等の不良を防ぎ、取
り扱いを容易にし、さらに実装密度を向上させる。 【構成】 半導体集積回路装置のモールドパッケージに
おいて、内部のＩＣチップ１５と電気的に接続されたリ
ード電極２の一部を露出させるようにモールドパッケー
ジ本体１に外部接続用穴３を設け、プリント基板等と接
続する場合は、プリント基板の凸型電極を外部接続用穴
３に通してリード電極２との接続を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にモールドパッケージに関する。
し、特にモールドパッケージに関する。
【０００２】
【従来の技術】従来の半導体集積回路装置のモールドパ
ッケージは図４（ａ），（ｂ）に示すように、ダイアタ
ッチ部１４のＩＣチップ１５とボンディングワイヤー１
６で接続されたリード電極１２の一部が外部リード電極
７として、モールドパッケージ本体１１の外側に突出し
ている。
ッケージは図４（ａ），（ｂ）に示すように、ダイアタ
ッチ部１４のＩＣチップ１５とボンディングワイヤー１
６で接続されたリード電極１２の一部が外部リード電極
７として、モールドパッケージ本体１１の外側に突出し
ている。
【０００３】外部リード電極７は、装着対象のプリント
基板に合わせて折り曲げて成形されており、プリント板
の穴に差し込んでハンダ付けしたり、プリント板表面の
電極に直接ハンダ付けして表面実装されている。
基板に合わせて折り曲げて成形されており、プリント板
の穴に差し込んでハンダ付けしたり、プリント板表面の
電極に直接ハンダ付けして表面実装されている。
【０００４】
【発明が解決しようとする課題】この従来のモールドパ
ッケージでは、リード電極１２の一部が外部リード電極
７としてパッケージ本体１１の外側に突出しているた
め、リード成形後からプリント基板にハンダ付けするま
での間に外部リード電極７のリード曲がり等を起し易
く、取り扱いに非常に注意を要するという問題点があっ
た。
ッケージでは、リード電極１２の一部が外部リード電極
７としてパッケージ本体１１の外側に突出しているた
め、リード成形後からプリント基板にハンダ付けするま
での間に外部リード電極７のリード曲がり等を起し易
く、取り扱いに非常に注意を要するという問題点があっ
た。
【０００５】また外部リード電極７がモールドパッケー
ジ本体１１の外側に突出しているため、その突出分だけ
実装面積が大きくなるという問題点があった。
ジ本体１１の外側に突出しているため、その突出分だけ
実装面積が大きくなるという問題点があった。
【０００６】本発明の目的は前記課題を解決した半導体
集積回路装置を提供することにある。
集積回路装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路装置においては、モー
ルドパッケージ本体内にＩＣチップ及びリード電極を有
する半導体集積回路装置であって、前記リード電極は、
ＩＣチップの電極にボンディングワイヤーを介して電気
的に接続されたものであり、前記モールドパッケージ本
体は、前記リード電極を外部に露出させる外部接続用穴
を有するものである。
め、本発明に係る半導体集積回路装置においては、モー
ルドパッケージ本体内にＩＣチップ及びリード電極を有
する半導体集積回路装置であって、前記リード電極は、
ＩＣチップの電極にボンディングワイヤーを介して電気
的に接続されたものであり、前記モールドパッケージ本
体は、前記リード電極を外部に露出させる外部接続用穴
を有するものである。
【０００８】
【作用】本発明では、リード電極をモールドパッケージ
本体内に埋設し、かつモールドパッケージ本体に設けた
外部接続用穴を通してリード電極をプリント基板に電気
的に接続するようにしたものである。
本体内に埋設し、かつモールドパッケージ本体に設けた
外部接続用穴を通してリード電極をプリント基板に電気
的に接続するようにしたものである。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】（実施例１）図１（ａ）は本発明の実施例
１を示す裏面図、（ｂ）は図１（ａ）のＡ−Ａ′線断面
図である。
１を示す裏面図、（ｂ）は図１（ａ）のＡ−Ａ′線断面
図である。
【００１１】図において、ダイアタッチ部４上にＩＣチ
ップ５をマウントし、ＩＣチップ５の電極とリード電極
２との間をボンディングワイヤー６で接続し、リード電
極２まで外部接続用穴３が開口するようにモールド樹脂
で気密封止を行い、ＩＣチップ５及びリード電極２をモ
ールドパッケージ本体１内に埋設する。
ップ５をマウントし、ＩＣチップ５の電極とリード電極
２との間をボンディングワイヤー６で接続し、リード電
極２まで外部接続用穴３が開口するようにモールド樹脂
で気密封止を行い、ＩＣチップ５及びリード電極２をモ
ールドパッケージ本体１内に埋設する。
【００１２】選別試験等を行った後、リドフレームにつ
ながった外部電極を切り落し、製品は外部リード部がな
く、裏面から見ると図１（ａ）のように外部接続用穴３
の中にリード電極２が見える構造となる。
ながった外部電極を切り落し、製品は外部リード部がな
く、裏面から見ると図１（ａ）のように外部接続用穴３
の中にリード電極２が見える構造となる。
【００１３】このモールドパッケージのプリント基板等
への接続は、プリント基板上の凸型電極に外部接続用穴
３を差し込みハンダ付けすることにより行う。
への接続は、プリント基板上の凸型電極に外部接続用穴
３を差し込みハンダ付けすることにより行う。
【００１４】（実施例２）図２（ａ）は、本発明の実施
例２を示す断面図である。
例２を示す断面図である。
【００１５】本実施例では、実施例１のモールドパッケ
ージ本体１に設けた外部接続用穴３にクリームハンダ８
を埋込んでおき、プリント基板等への自動実装を容易に
させるようにしたものである。
ージ本体１に設けた外部接続用穴３にクリームハンダ８
を埋込んでおき、プリント基板等への自動実装を容易に
させるようにしたものである。
【００１６】（実施例３）図３は、本発明の実施例３を
示す裏面図である。
示す裏面図である。
【００１７】本実施例は、外部接続用穴３を千鳥状に配
列することにより、外部接続用穴３の間隔を狭めて配置
し多ピンの半導体集積回路装置に適用できるようにした
ものである。
列することにより、外部接続用穴３の間隔を狭めて配置
し多ピンの半導体集積回路装置に適用できるようにした
ものである。
【００１８】
【発明の効果】以上説明したように本発明は、従来のモ
ールドパッケージの外部リード電極を無くし、モールド
封止時にリード電極まで通じる外部接続用穴を形成し、
外部との接続を外部接続用穴を通してリード電極で行う
ような構造としたため、外部リード電極の曲がり等の変
形に対して全く注意する必要がなく、取り扱いが非常に
容易になる。
ールドパッケージの外部リード電極を無くし、モールド
封止時にリード電極まで通じる外部接続用穴を形成し、
外部との接続を外部接続用穴を通してリード電極で行う
ような構造としたため、外部リード電極の曲がり等の変
形に対して全く注意する必要がなく、取り扱いが非常に
容易になる。
【００１９】また裏面にある外部接続用穴を通してプリ
ント基板等に接続するため、従来のモールドパッケージ
で必要とされていた外部リード電極のスペースをカット
でき、実装密度を大幅に上げることができる。
ント基板等に接続するため、従来のモールドパッケージ
で必要とされていた外部リード電極のスペースをカット
でき、実装密度を大幅に上げることができる。
【図１】（ａ）は本発明の実施例１を示す裏面図、
（ｂ）は（ａ）のＡ−Ａ′線断面図である。
（ｂ）は（ａ）のＡ−Ａ′線断面図である。
【図２】本発明の実施例２を示す断面図である。
【図３】本発明の実施例３を示す裏面図である。
【図４】（ａ）は従来例を示す裏面図、（ｂ）は（ａ）
のＡ−Ａ′線断面図である。
のＡ−Ａ′線断面図である。
１ モールドパッケージ本体 ２ リード電極 ３ 外部接続用穴 ４ ダイアタッチ部 ５ ＩＣチップ ６ ボンディングワイヤー ７ 外部リード電極 ８ クリームハンダ
Claims (1)
- 【特許請求の範囲】 【請求項１】 モールドパッケージ本体内にＩＣチップ
及びリード電極を有する半導体集積回路装置であって、 前記リード電極は、ＩＣチップの電極にボンディングワ
イヤーを介して電気的に接続されたものであり、 前記モールドパッケージ本体は、前記リード電極を外部
に露出させる外部接続用穴を有するものであることを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20656591A JPH0529487A (ja) | 1991-07-23 | 1991-07-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20656591A JPH0529487A (ja) | 1991-07-23 | 1991-07-23 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529487A true JPH0529487A (ja) | 1993-02-05 |
Family
ID=16525500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20656591A Pending JPH0529487A (ja) | 1991-07-23 | 1991-07-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529487A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-07-23 JP JP20656591A patent/JPH0529487A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US5250841A (en) | Semiconductor device with test-only leads | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3008470B2 (ja) | リードフレーム | |
| JPH0529487A (ja) | 半導体集積回路装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH0563109A (ja) | モールド型ｉｃパツケージ | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JPS6097654A (ja) | 封止型半導体装置 | |
| JP2001257304A (ja) | 半導体装置およびその実装方法 | |
| JPH05121618A (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP3409465B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPH09129796A (ja) | 半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH07249707A (ja) | 半導体パッケージ | |
| JPH04340264A (ja) | 表面実装型半導体装置 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JPH0758161A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 | |
| JPH02201946A (ja) | 半導体装置 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH05259214A (ja) | 半導体装置 | |
| JPH01270256A (ja) | 半導体装置 | |
| JPH02198147A (ja) | Ｉｃパッケージ |