JPH0294659A - Icリード用部材 - Google Patents

Icリード用部材

Info

Publication number
JPH0294659A
JPH0294659A JP63247169A JP24716988A JPH0294659A JP H0294659 A JPH0294659 A JP H0294659A JP 63247169 A JP63247169 A JP 63247169A JP 24716988 A JP24716988 A JP 24716988A JP H0294659 A JPH0294659 A JP H0294659A
Authority
JP
Japan
Prior art keywords
lead
insulating layer
alloy
substrate
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63247169A
Other languages
English (en)
Other versions
JP2672349B2 (ja
Inventor
Takehisa Seo
武久 瀬尾
Daiji Sakamoto
坂本 大司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP24716988A priority Critical patent/JP2672349B2/ja
Publication of JPH0294659A publication Critical patent/JPH0294659A/ja
Application granted granted Critical
Publication of JP2672349B2 publication Critical patent/JP2672349B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICリード用部材に関するものである。
〔従来の技術〕
従来、ICリード用部材としては42%Ni−Fe合金
、各種Cu合金等が主に用いられており、スタンピング
やエツチング加工により所定のリードフレーム形状に成
形されていた。
しかしながら、近年のICの高集積化にともないリード
用部材に対して多ビン化、高密度実装化の要求が強まる
中、これまでのような単一材のリードフレーム材ではリ
ードフレーム材自体の厚さのために微細加工も限界に達
し、リードフレーム板厚よりも狭い幅のリード加工は困
難となってきた。
また、ある程度以上の微細加工を行なうとリード強度劣
化によるリード位置ずれ、変形が発生しボンディング不
良を引き起こすという問題を有していた。
〔発明が解決しようとする課題〕
多ピン化対応のパッケージ技術としては、多数のリード
ピンをパッケージ下面に配したPGA(Pin Gri
d Array)や、絶縁テープ上に金属箔リードを配
したT A B (Tape Aut+natsd B
onding)などが知られている。
しかしながら、ピン装入型であるPGAは高密度実装に
限界が有り、また通常のセラミックスPGAは熱放散性
不良、高価格といった問題を有する。また、熱放散性改
善、低価格化を狙ったプラスチックPGAでは耐湿性が
劣化してしまう。
TABはリード部が箔で形成されているためエツチング
による微細加工が可能であるが、絶縁テープの伸縮によ
るリード位置精度の低下ならびに耐湿信頼性に欠けると
いった欠点を有している。
本発明は、以上の欠点を解消し多ピン化および高密度実
装化が可能なICリード用部材の提供を課題とする。
〔課題を解決するための手段〕
本発明者は種々検討した結果、第1図に示すように重量
%でNi 35−55%、残部実質的にFeからなる基
板部3と重量%でNi 35〜55%、残部実質的にF
eからなり厚さ100μI以下の箔状であるリード部1
とが絶縁層2を介して接合されている構造のICリード
用部材とすることにより前記課題を解決した。
本発明レト−おいて、基板部に重量%でNi 35〜5
5%。
残部実質的にFeからなるFe−Ni合金を用いるのは
、半導体チップとの熱的整合性を持たせるためである6 Ni量が35%未満ではオーステナイト単相組織が得ら
れず、熱膨張係数の変動をきたす可能性があるため35
%以上とする。また、55%を越えると熱膨張係数が大
きくなりチップとの整合性が維持できなくなるため55
%以下とした。またこの成分系であれば基板として必要
な機械的強度を十分満足できる。
リード部を形成する金属箔については前記TABには導
電性に優れたCuが用いられているが、Cuは強度が低
いためワイヤーボンディング時に変形を起こしやすい。
また、基板部との熱膨張整合性、めっき性、はんだ付は
性等を考慮した場合、基板部と同等の組成を有すること
が望ましい。
本発明では以上の事項を考慮し、リード部に機械的強度
に優れたNi35〜55%、残部実質的にFeからなる
Fe−Ni合金を用いることにした。
リード部の厚さをlOOμ−以下とするのは微細加工を
容易にするためである。
前記基板部とリード部とは絶縁層を介して接合されてい
る。
絶縁層を介して接合するのは、絶縁層によって基板部と
リード部とを電気的に分離させるためである。すなわち
リード部は絶縁層を介して接合された箔をエツチングに
よりリード形状に加工するが、その際にリード部のみが
エツチングされる必要があり、また形成されたリード同
志が短絡しないように絶縁層を介して接合するのである
。絶縁層の耐熱性を150℃以上としたのは、150℃
未満では、チップやワイヤーのボンディング時の加熱の
際に絶縁層が変質を起すため、150℃以上とした。
なお、絶縁層を介して前記基板部とリード部となる箔を
接合する方法としては、エポキシ系樹脂等の絶縁性の接
着剤で接着する。またはエポキシ樹脂、不飽和ポリエス
テル樹脂等に紙、布等の基材を含浸させたシート、フィ
ルムの状態で前記基材を含浸させたシート、フィルムの
状態で前記基板部とリード部との間に介在させ、加熱、
加圧を施すことにより接合する等の方法が適用されるに
の場合、基板部およびリード部を形成するFe−Ni合
金と絶縁層をなす樹脂との密着性について本発明者が種
々検討した結果、合金の表面粗さが10点平均粗さ(R
z)で0.2μ−以上とすることにより樹脂との密着性
を強固にすることが確認された。ただし、Rzが3.0
μ腸を越えると密着性は良好であるが、エツチング形状
不良、めっき性、はんだ性の劣化が生じるので0.2μ
厘以上3.0μm以下とすることが重要である。
本発明によれば形成されたリード部が基板部および絶縁
層に固定されているため、リードの寄りや段差が生じる
ことはなく、多ピン化、高密度実装化の要求に十分対応
し得る。
また、基板部はそのままパッケージの外周として用いる
ことが可能であり、従来のセラミックスやプラスチック
封止に比べて熱放散性にも優れる。
〔実施例〕
本発明の実施例について述べる。
基板部として、厚さ0.35+nm、幅500+mの4
2%Ni−Fe合金の鋼帯を用い、厚さ0.05m、幅
500mのビスフェノールAエポキシ系樹脂を絶縁層(
接着剤として使用)として、リード部として厚さ0.0
5■、幅500mmの42%Ni−Fe合金の箔を接合
させた。得られた帯素材について平均熱膨張係数、引張
試験と電気伝導度の測定を行った。
また、リード用箔をリード幅0.3m、リードピッチ0
.65mm、リード長15a++のQ F P (Qu
ad FlatPackage)パターンにフォトエツ
チングを行いリード位置の判定を行った。エツチング液
は濃度42ボーメ、液温40℃の塩化第二鉄水溶液を用
いた。
さらに、42%Ni−Fe合金と絶縁層との密着強度の
評価は、42%Ni−Fe合金の表面粗さを種々変えて
絶縁層との接合を行ない、得られた帯素材について18
0°曲げ戻し試験(曲げ部のRは0.25mmRである
)を行なった。
なお、比較例として42Ni−Fe合金単体、2.3も
同様の測定、判定を行なった。
結果を第1表に示す。第1表中の評価は以下の通りであ
る。
Siチップとの熱的整合性は、常温から300℃までの
平均熱膨張係数が12X10−@/”C以下を良、12
XIO’/’Cを越えるものを不良とした。
機械的強度は引張強さが50 kg f / ws ”
以上を良。
50kgf/mu”未満を不良とした。
リード位置の判定は、リードの寄りまたは段差が生じな
いものを良、生じたものを不良とした。
樹脂密着性は180°曲げ戻し試験後絶縁層が剥離して
隙間が生じたものを不良、剥離が生じないものを良とし
た。
第1表 fJ1図 第1表から明らかなように本発明はICリード用部材に
要求される諸特性を十分に満足するものである。
〔発明の効果〕
本発明によれば、多ピン化、高密度実装化が可能で、か
つ熱放散性に優れたICリード用部材を提供することが
でき、その効果は大きい。
【図面の簡単な説明】 第1図は本発明IC用リード部材の断面図である。

Claims (1)

  1. 【特許請求の範囲】 1 重量%でNi35〜55%残部実質的にFeからな
    るFe−Ni合金の基板部と重量%でNi35〜55%
    残部実質的にFeからなり厚さ100μm以下の箔状で
    あるリード部とが絶縁層を介して接合されていることを
    特徴とするICリード用部材。 2 絶縁層の耐熱性が150℃以上である請求項1記載
    のICリード用部材。 3 基板部およびリード部を形成する合金の表面粗さが
    10点平均粗さ(R_z)0.2〜3.0μmである請
    求項1または請求項2記載のICリード用部材。
JP24716988A 1988-09-30 1988-09-30 Icリード用部材 Expired - Fee Related JP2672349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24716988A JP2672349B2 (ja) 1988-09-30 1988-09-30 Icリード用部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24716988A JP2672349B2 (ja) 1988-09-30 1988-09-30 Icリード用部材

Publications (2)

Publication Number Publication Date
JPH0294659A true JPH0294659A (ja) 1990-04-05
JP2672349B2 JP2672349B2 (ja) 1997-11-05

Family

ID=17159468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24716988A Expired - Fee Related JP2672349B2 (ja) 1988-09-30 1988-09-30 Icリード用部材

Country Status (1)

Country Link
JP (1) JP2672349B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241954A (ja) * 1985-04-19 1986-10-28 Hitachi Micro Comput Eng Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241954A (ja) * 1985-04-19 1986-10-28 Hitachi Micro Comput Eng Ltd 半導体装置

Also Published As

Publication number Publication date
JP2672349B2 (ja) 1997-11-05

Similar Documents

Publication Publication Date Title
US5227662A (en) Composite lead frame and semiconductor device using the same
US5138431A (en) Lead and socket structures with reduced self-inductance
US7652357B2 (en) Quad flat no-lead (QFN) packages
US6441400B1 (en) Semiconductor device and method of fabricating the same
JPH01183837A (ja) 半導体装置
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
US5659199A (en) Resin sealed semiconductor device
US5710457A (en) Semiconductor integrated circuit
JP3036498B2 (ja) 半導体パッケージ
EP0538019A2 (en) Lead frame for a semiconductor device
JPH0294658A (ja) Icリード用部材
JPH0294659A (ja) Icリード用部材
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPH06224359A (ja) 半導体装置
JPH02100355A (ja) Icリード用部材
JPH01316966A (ja) Icリード部材
JPH02100354A (ja) Icリード用部材
JPH06252334A (ja) 半導体装置
US20240153784A1 (en) Method of manufacturing semiconductor device and semiconductor device casing
JPH03206633A (ja) 半導体装置
JPH06204264A (ja) 樹脂封止型半導体装置
JP2000315763A (ja) リードフレーム及びその製造方法
JP2808955B2 (ja) 複合リードフレーム
JPS6365633A (ja) 半導体装置用フイルムキヤリア
JPH03116765A (ja) リードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees