CN1333459C - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN1333459C
CN1333459C CNB2005100081230A CN200510008123A CN1333459C CN 1333459 C CN1333459 C CN 1333459C CN B2005100081230 A CNB2005100081230 A CN B2005100081230A CN 200510008123 A CN200510008123 A CN 200510008123A CN 1333459 C CN1333459 C CN 1333459C
Authority
CN
China
Prior art keywords
framework
circuit arrangement
semiconductor element
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100081230A
Other languages
English (en)
Other versions
CN1658736A (zh
Inventor
井野口浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Morimi Semiconductor Kwan Tung Co ltd
Sanyo Electric Co Ltd
Semiconductor Components Industries LLC
Original Assignee
Northeast Sanyo Semi-Conductive Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northeast Sanyo Semi-Conductive Co Ltd, Sanyo Electric Co Ltd filed Critical Northeast Sanyo Semi-Conductive Co Ltd
Publication of CN1658736A publication Critical patent/CN1658736A/zh
Application granted granted Critical
Publication of CN1333459C publication Critical patent/CN1333459C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种电路装置，其内装进行波长短的光的发射或接收的半导体元件。本发明的电路装置(10)包括：框体(12)，其上面部具有开口部；半导体元件(13A)，其内装在框体(12)内，进行光的发射或接收；盖部(15)，其由使光透过的材料构成，塞住开口部，在开口部的周边部设置凹部(25)，在凹部(25)内收纳盖部(15)的厚度部分。由于在设于框体(12)上部的凹部(25)内收纳盖部(15)的厚度部分，故可准确地固定盖部(15)的位置。因此，可使收纳于框体(12)内部的半导体元件(13A)和盖部(15)的相对位置准确。

Description

电路装置
技术领域
本发明涉及在框体中收纳了半导体元件的中空结构的电路装置。
背景技术
参照图10说明现有型电路装置100的结构。图10(A)是电路装置100的平面图，图10(B)是其剖面图(参照专利文献1)。
参照图10(A)及图10(B)，在电路装置100的中央部形成由导电材料构成的接合区102，在接合区102的周围近接设置多个引线101的一端。引线101的一端介由金属细线105与半导体元件104电连接，另一端从密封树脂103露出。密封树脂103具有密封半导体元件104、接合区102及引线101，并将它们一体地支承的作用。另外，在采用光学元件作为半导体元件104时，采用相对于光具有透明性的树脂作为密封树脂103。
另外，密封半导体元件等电路元件的方法也有除树脂密封以外的方法。例如，利用金属或树脂件形成具有内部空间的框体，并在该内部空间内装电路元件的密封方法。
专利文献1：特开平11-340257号公报
但是，在采用进行短波长的光的发射或接收的元件作为所述的半导体元件104时，存在很多问题。具体地说，可考虑波长短的光使密封树脂103受到不良影响的情况和密封树脂使光信号劣化的情况。在前一情况下，当采用进行波长短的光(例如波长405nm左右的蓝激光)的收发的元件作为半导体元件104时，该光会引起密封树脂103变色等。另外，在后者的情况下，由于混入有脱膜剂等的密封树脂103的透明度不足，故半导体元件收发的蓝激光等波长短的光会产生衰减。
发明内容
本发明是鉴于所述问题点而开发的，本发明的主要目的在于，提供一种优良的电路装置，内装进行波长短的光的发射或接收的半导体元件。
本发明的电路装置包括：框体，其上面部具有开口部；半导体元件，其内装在所述框体内，进行光的发射或接收；盖部，其由透过所述光的材料构成，并堵塞所述开口部，连通部，其贯通所述半导体元件的下方部分的所述所述框体而设置，使所述框体内部与外部连通，在所述开口部的上面部设置凹部，在所述凹部内收纳所述盖部的厚度部分。
另外，所述凹部的平面大小比所述盖部形成得大。
所述凹部具有自外部向内部倾斜的锥形状。
所述盖部由玻璃构成。
所述盖部介由由树脂构成的粘接剂粘接在所述框体上。
所述凹部的深度比所述盖部的厚度浅。
另外，在所述框体上设有使所述框体内部与外部连通的连通部。
本发明的电路装置包括：框体；引线，其被埋设在所述框体底部，具有部分在所述框体内部露出的露出部；多个电路元件，其内装于所述框体内，与所述引线电连接，连通部，其贯通所述半导体元件的下方部分的所述所述框体而设置，使所述框体内部与外部连通，介由形成于一个所述引线上的多个所述露出部将所述电路元件相互之间电连接。
另外，本发明的电路装置中，所述引线从所述框体的周边部向内侧延伸多条设有在所述引线的前端部向所述框体内侧露出的第一露出部，和在所述引线的中间部露出于所述框体内侧的第二露出部，介由所述第一露出部及所述第二露出部将所述电路元件相互之间电连接。
在本发明的电路装置中，所述电路元件包括半导体元件和电容，介由一条所述引线所述半导体元件和所述电容电连接。
在本发明的电路装置中，所述电路元件是进行光的发射或接收的光半导体元件。
在本发明的电路装置中，所述电路元件是介由焊料安装的元件。
在本发明的电路装置中，所述引线具有多个向所述框体外部露出的露出部。
本发明的电路装置包括：框体；引线，其被埋设在所述框体底部，部分露出到所述框体外部；电路元件，其内装于所述框体内，与所述引线电连接，连通部，其贯通所述半导体元件的下方部分的所述所述框体而设置，使所述框体内部与外部连通，一条所述引线在所述框体外部具有多个露出部。
在本发明的电路装置中，所述露出部介由焊料与外部连接。
在本发明的电路装置中，在所述框体内内装多个所述电路元件，电连接在多个所述电路元件上的所述引线在所述框体外部形成多个所述露出部。
本发明的电路装置包括：框体；半导体元件，其配置在所述框体的底部；连通部，其设于对应所述半导体元件的配置区域的所述底部，连通所述框体内部和外部；引线，其与所述半导体元件电连接，露出到所述框体外部。
本发明的电路装置包括：框体，其由底部及侧面构成，且上部具有开口部；半导体元件，其固定在所述底部，且在其表面上设置了光接收部和光发射部；引线，其被埋入所述底部，一端接近所述半导体元件；金属细线，其连接所述半导体元件和所述引线；盖部，其由相对于所述光接收部接收或所述光发射部发出的光具有透明性的材料构成，且堵塞所述开口部；连通部，其设于对应所述半导体元件配置区域的所述底部，连通所述框体内部和外部。
另外，在本发明中，所述半导体元件介由芯片连接片(ダイアタツチシ-ト)固定在所述底部。
在本发明中，所述连通部由槽部和连通孔构成，其中，所述槽部被连续设置到所述配置区域的端部，连通孔贯通所述底部，与所述槽部连通。
在本发明中，多个所述槽部交叉设置，在所述槽部相互之间交叉的位置设置所述连通孔。
在本发明中，设置一个所述槽部，并在所述槽部的中间部设置所述连通孔。
另外，在本发明中，所述连通部超出载置所述半导体元件的区域而形成。
因此，根据本发明的电路装置，由于在框体上面设置了使半导体元件收发的光透过的盖部，故可抑制半导体元件收发的光的衰减，可密封该半导体。另外，当采用玻璃作为所述盖部时，由于玻璃是光穿透性优良的材料，故可提高所述效果。
另外，由于在设于框体上部的凹部内收纳盖部的厚度部分，故可准确地固定盖部的位置，因此，可使收纳在框体内部的半导体元件和盖部的相对位置准确。
由于设有连通内部空间和外部的连通部，故可抑制起因于使用状况下温度变化的框体内部的压力使盖部破损的情况。
因此，根据本发明的电路装置，可在一条引线上设置多个向框体内部露出的露出部，并利用该引线将内装的电路元件相互之间电连接。由此，可使安装电路装置的安装衬底的图案简单化。另外，根据本发明，由于可在一条引线上形成多个向框体外部露出的露出部，故可进一步提高所述的效果。
另外，通过在一条引线上设置向框体内部露出的多个露出部，并介由焊料在该露出部上固定电路元件，可防止该焊料过度地扩散。
因此，本发明的电路装置具有连通框体内部空间和外部的连通部。由此，可防止滞留于框体内部空间内的气体中含有的水分结露引起的可靠性降低。另外，由于在配置半导体元件的区域形成该连通部，故形成连通部可不导致装置整体的大型化。
附图说明
图1是本发明电路装置的平面图(A)、剖面图(B)、剖面图(C)；
图2是本发明电路装置的平面图(A)、平面图(B)、背面图(C)、剖面图(D)；
图3是本发明电路装置的平面图(A)、剖面图(B)、剖面图(C)；
图4是本发明电路装置的平面图(A)、背面图(B)、剖面图(C)；
图5是本发明电路装置的剖面图；
图6是说明本发明电路装置制造方法的平面图(A)、平面图(B)、剖面图(C)；
图7是说明本发明电路装置制造方法的平面图(A)、剖面图(B)；
图8是说明本发明电路装置制造方法的平面图(A)、剖面图(B)；
图9是说明本发明电路装置制造方法的平面图(A)、剖面图(B)；
图10是现有电路装置的平面图(A)、剖面图(B)。
具体实施方式
第一实施例
参照图1说明本发明电路装置10A的具体结构。图1(A)是电路装置10A的平面图，图1(B)是图1(A)的B-B’线剖面图，图1(C)是图1(A)的C-C’剖面图。
本发明的电路装置10A包括：框体12；半导体元件13，其配置在框体12的底部12A上；连通部，其设置在对应半导体元件13的配置区域的底部12A上，且连通框体12内部和外部；引线11，其与半导体元件13电连接，且向框体12外部延伸。
框体12呈中空结构，在其内部空间内装有半导体元件13。框体12的材料可全部使用树脂制的材料或金属制的材料等。在此，在框体12的底部固定半导体元件。而且，与内装的半导体元件电连接，向外部延伸的引线11也形成在框体12的底部12A上。
半导体元件介由粘接剂19被固定在框体12的底部12A上。在图1(A)中图示了一个半导体元件13，但内装的元件可全部采用其它无源元件或有源元件。另外，也可以将多个电路元件内装入框体12内。配置于底部12B的中央部附近的半导体元件13介由金属细线14与引线11电连接。
引线11在底部12A的表面及背面形成有电极部。形成于框体12内部的引线11的电极部介由金属细线14与半导体元件13电连接。而且，连接在框体12外部的引线11的电极部具有与外部进行电连接的电极的功能。
所述连通部是连通框体12的内部空间和外部的开口部。参照图1(A)说明连通部的平面状态。在此，由连通孔18B和槽部18A构成连通部。连通孔18B是通过使框体12底部12A部分地开口而设置的孔。另外，连通孔18B被设置在载置半导体元件13的区域内的底部12A上。槽部18A是设置在底部12A表面上的槽，其形成与连通孔18B连续的空间。在此，形成十字型的两个槽部18A，并在槽部18A相互之间交叉的位置形成连通孔18B。
另外，参照图1(A)，槽部18A超出配置半导体元件的区域(以下称为配置区域)而形成。但是，槽部18A并非必须超出配置区域而形成，只要延伸至配置区域的端部即可。即，只要可以通过槽部18A连通框体12的内部空间和连通孔18B即可。槽部18A的个数是任意的，既可以仅有一个槽部18A，也可以设置三个以上的槽部18A。另外，同图中在槽部18A的中间部形成有连通孔18B。
参照图1(B)的剖面图进一步详细说明连通孔18B及槽部18A。同图的剖面图是设置槽部18A的位置的剖面图。贯通框体12的底部12A的连通孔18B介由槽部18A与内部空间连通。进一步详细说明，和形成在底部12A上的槽部18A在半导体元件13的背面形成用于连通框体12内部空间和外部的经路。
图1(C)的剖面图是不形成连通孔18B的位置的电路装置10A的剖面图。参照同图，在半导体元件13的下方形成有槽部18A。而且，半导体元件13利用粘接剂19被固定在框体12的底部12A上。在电信号通过半导体元件13的背面时，使用导电性粘接剂作为粘接剂19，与引线电连接。在电信号不通过半导体元件13的背面时，使用绝缘性粘接剂。
用于半导体元件13的固定的粘接剂优选芯片连接片。这是由于当在进行装片的工序中使用粘性低的粘接剂19时，槽部18A有可能被粘接剂19填埋。由于只要是采用芯片连接片，则在进行装片的工序中也不会液化，故槽部18A不会闭塞。
然后，参照图2说明其它方式的电路装置10B。图2(A)是电路装置10B的上面图，图2(B)是其下面图，图2(C)是图2(B)的C-C’线剖面图，图2(D)是图2(B)的D-D’剖面图。
参照这些图，电路装置10B包括：框体12，其由底部12A及侧部12B构成，且在上部具有开口部；半导体元件13，其被固定在底部12A上，且在其表面上设置了光接收部或光发射部；引线11，其埋入底部12A内，一端接近半导体元件13配置；金属细线14，其连接半导体元件13和引线11；盖部15，其由相对于光接收部接收的光或所述光发射部发射的光具有透明性的材料构成，堵塞开口部；连通部，其设于对应半导体元件13的配置区域的底部12A上，连通框体12内部和外部。
如上所述，电路装置10B的基本结构和参照图1说明的电路装置10A相同，不同点是框体12的结构等。下面以该差别为中心进行说明。
框体12由树脂构成，在其内部构成收纳半导体元件13的空间，在上部具有开口部。另外，框体12由构成壳体底边的底部12A和自底部12A的周边部四方向上方延伸的侧部12B构成。
参照图2(A)，引线11的一侧端部向半导体元件13靠近延伸，另一侧端部延伸至电路装置10的周边部。另外，周边部的引线11相互之间的间隔比电路装置13附近的引线11相互之间的间隔大。另外，引线11自两端方向夹着半导体元件13延伸设置有多条。另外，也可以包围半导体元件13向四方延伸引线11。
参照图2(C)说明引线11的剖面结构。引线11具有在电路装置10B的周边部向下方突出的凸部11A。不与半导体元件13接近的一侧(周边部)的引线11的端部自框体12的侧部12B露出到外部。而且，凸部11A的背面自底部12A的背侧露出，图2(B)表示该状态。另外，露出到外部的凸部11B的背面具有作为介由焊锡等焊料与外部进行电连接的外部电极的功能。因此，凸部11A相互之间的间隔在不引起焊锡架桥的范围决定。
在本实施例中，引线11的材料采用42合金。在此，42合金是含有42％的镍和58％铁的合金。该42合金的线膨胀系数为近似于玻璃的7ppm程度。另外，构成框体的树脂的线膨胀系数可通过调整其成分形成7ppm程度。因此，由于通过上述处理可使构成电路装置10B的要素相互之间的线膨胀系数近似，故可提高相对温度变化的可靠性。
半导体元件13被收纳在框体12内部，并被固定在底部12A的表面上。而且，半导体元件13的电极和引线11被金属细线13电连接。在半导体元件13的表面上形成有光接收元件或/及光发射元件。在此，可采用进行波长405mm程度的高频蓝激光的接收、发射的元件作为半导体元件13。
盖部15具有从上部塞住框体12开口部的作用，其材料采用对光半导体元件13接收、发射的光具有透明性的材料。例如，在半导体元件13进行波长405nm程度的高频蓝激光的接收、发射时，采用对该蓝激光具有透明性的材料作为盖部15。作为一例，玻璃是作为盖部15的理想材料。另外，盖部15介由绝缘性粘接剂粘接在框体12上。另外，也可以省去该盖部15构成整体。由于作为盖部材料的玻璃是昂贵的材料，故可通过省去玻璃来降低整体的制造成本。
下面说明连通框体12内部和外部的连通部。参照图2(A)，在此，在载置半导体元件13的区域的大致中央部形成连通孔18B，并形成与该连通孔18B连续的槽部18A。在图1的说明中，在底部12A上形成了多个槽部18A，但在此，形成有一个槽部12A。这样，通过仅设置一个槽部18A可减小槽部18A占有的区域，故可提高设计引线11时的自由度。进一步详细说明，槽部18A的延伸方向平行于排列引线11的方向。另外，槽部18A的剖面形状即可是矩形，也可以采用U字形的剖面或V字形的剖面。
参照图2(C)，半导体元件13介由粘接剂19被固定在底部12A上。在此，如上所述，粘接剂19优选芯片连接片。通过采用芯片连接片，可防止连通孔的闭塞。
参照图2(D)，框体12的内部空间和外部介由连通孔18B及槽部18A连续，这样，通过介由槽部18A将内部空间与外部连续，与仅通过通孔将内部空间与外部连通的情况相比，可使连通部的部分的经路增长。因此，可通过该长的经路抑制自外部向框体内部侵入粉尘。
下面说明设置连通部得到的其他优点。通过设置连通部使框体12的内部空间与外部连通，可使框体12的内部与外部的压力相同。电路装置10通过介由焊锡等进行的回流的工序面安装在安装衬底等上。此时，包围电路装置10的氛围气为200度左右。在框体12的内部空间被密闭时，该回流的工序在框体12的内部空间产生极其高的压力，可能引起装置整体损坏等。在本申请中，通过将框体12的内部空间与外部连通，防止了高温加热时内部压力的上升。因此，可提高装置整体对温度变化的可靠性。
第二实施例
参照图3说明本发明电路装置10的具体结构。图3(A)是电路装置10的平面图，图3(B)是图3(A)的B-B’线剖面图，图3(C)是凹部25附近的放大剖面图。
本实施例的电路装置10包括：框体12，其上面部具有开口部；半导体元件13A，其内装在框体12内，进行光的发射或接收；盖部15，其由透光的材料构成，堵塞开口部，其中，在开口部的周边部设置凹部25，形成在凹部25内收纳盖部15的厚度部分的结构。以下详细说明这种结构的电路装置10的结构。
框体12呈中空结构，其内部空间内装有半导体元件13。框体12的材料可全部使用树脂制材料或金属制材料等。在此，在框体12的底部固定半导体元件13A。而且，与内装的半导体元件13A电连接并向外部延伸的引线11也被埋设在框体12的底部12A。另外，框体12的材料优选相对于焊锡等焊料濡湿性不好的材料。可限制用于固定片状元件13B的焊料的扩散。
电路元件13是内装在框体12内的元件，在本实施例中，在框体12内内装有半导体元件13A和片状元件13B。半导体元件13A被粘接剂19固定在框体12的底部12A上。另外，半导体元件13A介由金属细线14与引线11电连接。片状元件13B是片状电容或片状电阻等片型电路元件。片状元件13B被焊锡等焊料固定在引线11上。
半导体元件13A被收纳在框体12内部，固定在底部12A的表面上。而且，半导体元件13A的电极和引线11介由金属细线14电连接。在半导体元件13A的表面上形成有光接受元件或/及光发射元件。在此，可采用进行波长405nm程度的高频蓝激光的接收、发射的元件作为半导体元件13A。
参照图3(B)，盖部15塞住设置在框体12B上面的开口部而覆设。盖部15具有从上部塞住框体12A的开口部的功能，材料采用相对于半导体元件13接收、发射的光具有透明性的材料。例如，在半导体元件13进行波长405nm程度的高频蓝激光的接收、发射时，采用相对于该蓝激光具有透明性的材料作为盖部15。作为一例，玻璃是作为盖部15的理想材料。另外，盖部15被绝缘性粘接剂粘接在框体12上。而且，盖部15的厚度部分收纳在设置在开口部的周边部的凹部25内。
另外，也可以省去该盖部15而构成整体。用于作为盖部材料的玻璃是非常昂贵的材料，故可通过省去该盖部降低整体的制造成本。
凹部25对应载置盖部15的区域，是使框体12的上面同样洼下的区域。凹部25的平面大小形成得比盖部15大。另外，凹部25的深度形成得比盖部15的厚度浅。作为一例，在盖部15的厚度为300μm程度时，凹部25的深度为100μm程度。这样，通过设置凹部25，可使盖部15和框体12的粘附更紧固。
参照图3(C)进一步详细说明凹部25。该图是设置了凹部25的附近的电路装置10的放大剖面图。通过将盖部15的厚度部分的一部分收纳在凹部25内，限制其位置。另外，凹部25的剖面形状构成自框体外侧朝向内侧向下方倾斜的锥形。由此，可进一步提高限制盖部15位置的效果。而且，盖部15介由粘接剂26被粘接在框体12的凹部25。该粘接剂26可采用环氧树脂等树脂系粘接剂。
引线11在底部12A的表面及背面形成有露出部。露出到框体12内部的引线11(焊盘23)与内装的电路元件13电连接。而且，向框体12外部露出的引线11(端子部24)具有作为与外部进行电连接的电极的功能。
参照图3(A)进一步详细说明引线11。引线11自电路装置10的周边部延伸至半导体元件13A的附近。具体地说，在附图中，在左右方向夹着配置于中央部的半导体元件13A配置有多条引线11。在此，仅在配置于一侧的引线11上形成第二焊盘23B，但也可以在配置于半导体元件13A左右两侧的引线11的两侧形成第二焊盘23B。
配置于半导体元件13A左侧的引线11形成焊接区，同时，还形成固定片状元件13B的垫片(ダイハツド)。这些焊盘由露出到框体12内部空间的引线11的表面构成。具体地说，即使在配置于半导体元件13A左侧的引线11中，在配置于中央部的三条引线11上也形成有这些焊盘部。即，形成连接金属细线14的第一焊盘23A和固定片状元件13B的第二焊盘23B。由于该两个焊盘由一个引线11构成，故电连接着。
第一焊盘23A由露出到框体12内部空间的引线11的前端部构成，是具有作为用于进行引线接合的焊盘的功能的部位。另外，第一焊盘23A在框体12的底部12A露出，独立于第二焊盘23B。包括底部12A的框体12由焊锡的濡湿性差的树脂构成。因此，通过使第二焊盘23B独立而自底部12A露出，可防止在第二焊盘23B上涂敷的焊料粘附在第一焊盘23A上。换句话说，在第一焊盘23A和第二焊盘23B之间设有构成底部12A的树脂。
第二焊盘23B是由露出到框体12内部的引线11中间部构成的部位。在本实施例中，第二焊盘23B具有作为介由焊锡等焊料固定片状元件13B的焊盘的功能。在此，在三条引线11上，在这些引线的各中间部形成第二焊盘23B。
参照图3(A)，跨着各第二焊盘23B介由焊锡固定两个片状元件13B。另外，固定片状元件13B的位置的引线11的宽度比其它位置的宽度宽。由此，可牢固地介由焊锡进行片状元件13B的连接。
下面进一步说明引线11的剖面形状。端子部24是引线11部分地从底部12A向外部露出而形成的部位。在本实施例中形成由第一端子部24A及第二端子部24B构成的两个端子部。第一端子部24A被设置在电路装置10的周边部。而且，第一端子部24A具有作为介由焊锡等焊料安装在外部的外部电极的功能。第二端子部24B是由中间部露出外部的引线11构成的部位。具体地说，第二端子部24B的平面位置设置在第一焊盘23A及第二焊盘23B中间。该第二端子部24B也可以作为外部端子使用。另外，第一端子部24A和第二端子部24B被填充于两者之间的树脂分离。因此，可防止粘附在第二端子部24B上的焊料接触第一端子部24A。这样，通过在一个引线11上设置多个外部端子，可从多个不同的位置取出一个电信号。另外，安装电路装置10的安装衬底的配线的自由度也被提高。
如上所述，片状元件13B和半导体元件13A介由一条引线11电连接。本实施例的优点在于，通过所述的结构可使片状元件13B和半导体元件13A的距离最短。例如，在采用用于降低噪声的电容器作为片状元件13B时，通过缩短其与半导体元件13A的距离，可增大降低噪声的效果。
参照图4说明电路装置10的其它结构。图4(A)是本实施例的电路装置10的平面图，图4(B)是其背面图，图4(C)是图4(A)的C-C’线剖面图。
参照图4(B)，在电路装置10背面的周边部形成第一端子部24A。在此，沿相对的两侧边形成多个第一端子部24A。而且，各第一端子部24A被以规定的距离分开配置。第二端子部24B从框体12的周边部分开，在其背面露出。另外，第二端子部24B与图中横向邻接的第一端子部24A电连接。各端子部24相互之间被分开成不会引起焊锡架桥的程度。
参照图5的剖面图说明上述构成的电路装置10的安装结构。参照图5，通过在向电路装置10背面露出的端子部24上粘附焊锡等焊料22，将电路装置10固定在安装衬底20上的导电路21上。即，使用由铜等金属构成的引线11的露出部分的濡湿性限制焊料22的形状和位置，排出了焊锡架桥引起的短路的危险性。在此，第二端子部24B也使用焊料22与第一端子部24A一起固定在导电路21上。但是，如第二端子部24B不必与外部接触，则在第二端子部24B上可不粘附焊料而进行电路装置10的安装。
参照图6～图9，说明上述电路装置10的制造方法。首先参照图6，形成由多条引线11构成的单元32。图6(A)是形成多个块33的框架31的平面图，图6(B)是放大块33中的单元32后的图，图6(C)是图6(B)的X-X’线剖面图。
参照图6(A)，通过加工由铜等金属构成的板状框架31，在框架31上间隔规定的距离配置多个块33。在各块上矩阵状形成多个单元32。在此，所谓单元是指构成一个电路装置的要素单位。框架31的材料优选42合金。
参照图6(B)说明所述单元32的具体结构。在本实施例中，等间隔地在块33内部延伸设置有第一连接部34A及第二连接部34B。在此，在纸面的横向等间隔延伸第一连接部34A，与该第一连接部34A直角交叉，等间隔延伸设置第二连接部34B。在此，从纵向延伸的第二连接部34B向左右方向延伸引线11。
参照图6(C)说明在单元11内部在左侧形成的引线11的剖面。在引线11上对应单元32周边部的位置形成向下方突出成凸状的第一端子部24A。另外，在对应第二端子部24B的位置也形成向下方突出成凸状的部位。另外，在引线11的上部向上方突出形成对应第一及第二焊盘23A、23B的凸状区域。
下面说明在单元11内部在右侧区域形成的引线11。该区域引线11的剖面形成向下方突出成凸状的区域，在下部形成第一端子部24A。另外，该区域的引线11的长度比形成第二端子部24B的左侧的引线11的长度短。上述的框架31的加工可通过冲压或蚀刻进行。
其次，参照图7，埋入引线11并使作为电连接区域的部位的引线11的表面露出，形成树脂密封的底部12A，同时，形成自底部12A连续的侧部12B，注入成形每个单元32具有开口部的框体12。图7(A)是放大了单元32的图示。图7(B)是图7(A)的B-B’线剖面图。
在此，每个块收纳于一个空腔内，一并地进行树脂密封。可通过使用热塑性树脂的注入模模制或使用热硬性树脂的传递模模制进行该树脂密封。为形成收纳半导体元件13A的区域，本工序中使用的上模具形成对应框体12内部区域形状的形状。即，与框体12内部区域嵌合的形状的凸状部分形成于进行模制的上模具中。在进行树脂密封时，引线11的表面接触上模具的下面。由此，可防止在引线11表面的电连接区域误附着密封树脂。另外，在引线11的上面粘附了树脂毛刺时，进行高压清洗等除去毛刺。
参照图7(B)，在侧部25的上面形成凹部25。该凹部25的形成可通过在进行模制的上模具上形成对应于凹部25的形状来进行。该凹部25形成在每个单元32内。
另外，在所述工序中，第二端子部24B的背面与进行模制的下模具下面接触。由此，可抑制第一焊盘23A的表面从上模具离开。因此，可抑制模制的工序中在第一焊盘23A表面上粘附树脂。
其次，参照图8，在各单元32内安装半导体元件13A等。图8(A)是放大单元32的图示。图8(B)是图8(A)的B-B’线剖面图。
参照图8(A)及图8(B)，半导体元件13A配置在单元11的中央部附近，介由金属细线14与第一焊盘23A电连接。另外，片状元件13B被焊料固定在第二焊盘23B上。如上所述，第一焊盘23A和第二焊盘23B分别独立露出。因此，可防止在第二焊盘23B表面上涂敷的焊料接触第一焊盘23A。
参照图8(B)，半导体元件13A介由粘接剂19被固定在各单元32的底部。在此，粘接剂19优选进行装片的固定中不会液化的粘接剂。当考虑使用装片时会液化的粘接剂时，液化了的粘接剂可能会堵塞连通孔18B。因此，在本实施例中，采用芯片连接片作为粘接剂19。芯片连接片是指薄膜状粘接剂，在装片加热时也不液化。另外，只要是在装片时的温度状态下不液化的粘接剂，则也可以使用芯片粘接片之外的粘接剂。在此，半导体元件13可采用具有进行光的发射或接收的部位的半导体元件。
其次，参照图9，通过在各单元32上粘接盖部15，堵塞框体的开口部。图9(A)是放大了单元32的图示。图9(B)是图9(A)的X-X’线剖面图。
具体地说，在各单元32的凹部25上介由粘接剂粘接盖部15。由于凹部25的平面大小比盖部15大，故盖部15被收纳在凹部25内。另外，由于盖部15的厚度部分部分地收纳在凹部25内，故两者的粘接力牢固。另外，盖部15介由粘接剂被粘接在框体12的上部。
在此，被分割成所希望的大小的盖部15被载置在各单元32的凹部25内。由此，可将整个框架上产生的挠曲给予各个单元32的影响降低到最小。具体地说，构成框体12的侧部12A及底部12B通过所述的模制等工序不少都产生了挠曲。而且，盖部15由脆的玻璃构成。因此，当载置大型的盖部15，以覆盖多个单元32时，就有可能整体产生变形。另外，在使用大型的盖部15时，由于所述挠曲的影响，还可能使盖部15破损。因此，最好在各单元32上载置切割成所希望大小的盖部15。
如上所述，可采用相对于半导体元件13接收或发射的光具有透明性的材料(例如透明的玻璃)作为盖部15。
在完成盖部15的粘接后，通过沿点划线所示的分割线L1进行分割，而分离成各电路装置。该分离可通过切割或使用激光的分离方法进行。本工序中分离后的电路装置通过使用焊锡等导电性粘接剂进行表面安装被安装在母板或装置的箱体内部。

Claims (27)

1、一种电路装置，其特征在于，包括：框体，其上面部具有开口部；半导体元件，其内装在所述框体内，进行光的发射或接收；盖部，其由使所述光透过的材料构成，塞住所述开口部，连通部，其贯通所述半导体元件的下方部分的所述框体而设置，使所述框体内部与外部连通，在所述开口部的上面部设置凹部，在所述凹部内收纳所述盖部的厚度部分。
2如权利要求1所述的电路装置，其特征在于，所述凹部的平面大小比所述盖部大。
3、如权利要求1所述的电路装置，其特征在于，所述凹部是从外部向内部倾斜的锥形。
4、如权利要求1所述的电路装置，其特征在于，所述盖部由玻璃构成。
5、如权利要求1所述的电路装置，其特征在于，所述盖部介由由树脂构成的粘接剂粘接在所述框体上。
6、如权利要求1所述的电路装置，其特征在于，所述凹部的深度比所述盖部的厚度浅。
7、一种电路装置，其特征在于，包括：框体；引线，其被埋设在所述框体底部，具有向所述框体内部部分露出的露出部；多个电路元件，其内装在所述框体内，与所述引线电连接，连通部，其贯通所述半导体元件的下方部分的所述框体而设置，使所述框体内部与外部连通，介由形成在一条所述引线上的多个所述露出部将所述电路元件相互之间电连接。
8、如权利要求7所述的电路装置，其特征在于，所述引线自所述框体的周边部向内侧延伸设置有多条，设置在所述引线的前端部露出于所述框体内部的第一露出部和在所述引线中间部露出于所述框体内侧的第二露出部，介由所述第一露出部及所述第二露出部将所述电路元件相互之间电连接。
9、如权利要求7所述的电路装置，其特征在于，所述电路元件含有半导体元件和电容器，介由一条所述引线将所述半导体元件和所述电容器电连接。
10、如权利要求7所述的电路装置，其特征在于，所述电路元件是进行光的发射或接收的光半导体元件。
11、如权利要求7所述的电路装置，其特征在于，所述电路元件是介由焊料安装的元件。
12、如权利要求7所述的电路装置，其特征在于，所述引线具有多个向所述框体外部露出的露出部。
13、一种电路装置，其特征在于，包括：框体；引线，其被埋设在所述框体的底部，部分露出到所述框体的外部；电路元件，其内装在所述框体内，与所述引线电连接，连通部，其贯通所述半导体元件的下方部分的所述框体而设置，使所述框体内部与外部连通，一条所述引线在所述框体的外部具有多个露出部。
14、如权利要求13所述的电路装置，其特征在于，所述露出部介由焊料与外部连接。
15、如权利要求13所述的电路装置，其特征在于，多个所述电路元件内装在所述框体内，与多个所述电路元件电连接的所述引线在所述框体外部形成多个所述露出部。
16、一种电路装置，其特征在于，包括：框体；半导体元件，其配置在所述框体的底部；连通部，其设置在对应所述半导体元件的配置区域的所述底部，连通所述框体内部和外部；引线，其与所述半导体元件电连接，露出到所述框体外部。
17、如权利要求16所述的电路装置，其特征在于，所述半导体元件介由芯片连接片固定在所述底部。
18、如权利要求16所述的电路装置，其特征在于，所述连通部包括直到所述配置区域端部连续设置的槽部和贯通所述槽部设置的连通孔。
19、如权利要求18所述的电路装置，其特征在于，交叉设置多个所述槽部，在所述槽部相互之间交叉的位置设置所述连通孔。
20、如权利要求18所述的电路装置，其特征在于，设置一个所述槽部，并在所述槽部的中间部设置所述连通孔。
21、如权利要求16所述的电路装置，其特征在于，所述连通部超出载置所述半导体元件的区域而形成。
22、一种电路装置，其特征在于，包括：框体，其由底部及侧部构成，且上部具有开口部；半导体元件，其固定在所述底部，且在其表面设置了光接收部或光发射部；引线，其被埋入所述底部，一端与所述半导体元件接近；金属细线，其连接所述半导体元件和所述引线；盖部，其由相对于所述光接收部接收的光或所述发射部发射的光具有透明性的材料构成，塞住所述开口部；连通部，其被设置在对应所述半导体元件配置区域的所述底部，连通所述框体内部和外部。
23、如权利要求22所述的电路装置，其特征在于，所述半导体元件介由芯片连接片固定在所述底部。
24、如权利要求22所述的电路装置，其特征在于，所述连通部包括直到所述配置区域端部而连续设置的槽部和贯通所述槽部设置的连通孔。
25、如权利要求22所述的电路装置，其特征在于，交叉设置多个所述槽部，在所述槽部相互之间交叉的位置设置所述连通孔。
26、如权利要求24所述的电路装置，其特征在于，设置一个所述槽部，并在所述槽部的中间部设置所述连通孔。
27、如权利要求22所述的电路装置，其特征在于，所述连通部超出载置所述半导体元件的区域而形成。
CNB2005100081230A 2004-02-18 2005-02-05 电路装置 Expired - Fee Related CN1333459C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004040883A JP4315833B2 (ja) 2004-02-18 2004-02-18 回路装置
JP040883/2004 2004-02-18
JP040883/04 2004-02-18

Publications (2)

Publication Number Publication Date
CN1658736A CN1658736A (zh) 2005-08-24
CN1333459C true CN1333459C (zh) 2007-08-22

Family

ID=35007918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100081230A Expired - Fee Related CN1333459C (zh) 2004-02-18 2005-02-05 电路装置

Country Status (3)

Country Link
US (1) US7317199B2 (zh)
JP (1) JP4315833B2 (zh)
CN (1) CN1333459C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012895A (ja) * 2005-06-30 2007-01-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4463793B2 (ja) * 2006-10-10 2010-05-19 浜松ホトニクス株式会社 光検出装置
JP5132957B2 (ja) * 2007-03-14 2013-01-30 パナソニック株式会社 半導体デバイス、その製造方法および光ピックアップモジュール
JP2008227233A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、光ピックアップモジュール、および半導体デバイス
DE102008021091A1 (de) * 2008-04-28 2009-10-29 Epcos Ag Drucksensor
JP5543724B2 (ja) * 2008-08-28 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置及びその製造方法
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
US20100207140A1 (en) * 2009-02-19 2010-08-19 Koninklijke Philips Electronics N.V. Compact molded led module
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
CN102074543B (zh) * 2009-11-20 2012-08-29 中芯国际集成电路制造(上海)有限公司 一种半导体封装基座
JP6051577B2 (ja) * 2012-04-20 2016-12-27 セイコーエプソン株式会社 電子デバイスおよび電子機器
CN106206614B (zh) * 2016-08-25 2019-03-12 上海天马微电子有限公司 一种柔性显示面板和柔性显示装置
JP6703029B2 (ja) * 2018-03-26 2020-06-03 キヤノン株式会社 電子モジュールおよび撮像システム
JP7362280B2 (ja) * 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器
US11500433B2 (en) * 2020-01-14 2022-11-15 Au Optronics Corporation Flexible electronic device
CN117374014B (zh) * 2023-12-07 2024-03-08 潮州三环（集团）股份有限公司 一种封装基座及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021414B2 (ja) * 1978-12-29 1985-05-27 ソニー株式会社 テ−プレコ−ダ等のモ−ド切換え装置
JPH07263591A (ja) * 1994-03-22 1995-10-13 Mitsubishi Materials Corp マイクロ波パッケージ及びその製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2001156278A (ja) * 1999-11-26 2001-06-08 Fuji Film Microdevices Co Ltd 固体撮像装置
JP2003142616A (ja) * 2001-11-08 2003-05-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6680525B1 (en) * 2003-01-09 2004-01-20 Kingpak Technology Inc. Stacked structure of an image sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399707A (en) * 1981-02-04 1983-08-23 Honeywell, Inc. Stress sensitive semiconductor unit and housing means therefor
US4843454A (en) * 1985-11-26 1989-06-27 Nippondenso Co., Ltd. Semiconductor pressure transducer
US4732042A (en) * 1986-04-22 1988-03-22 Motorola Inc. Cast membrane protected pressure sensor
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JPH09222372A (ja) * 1996-02-19 1997-08-26 Mitsubishi Electric Corp 半導体式センサ
JPH10104101A (ja) * 1996-10-02 1998-04-24 Mitsubishi Electric Corp 半導体圧力センサ
FR2764113B1 (fr) * 1997-05-28 2000-08-04 Motorola Semiconducteurs Dispositif capteur et son procede de fabrication
JP3958864B2 (ja) 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
US6229190B1 (en) * 1998-12-18 2001-05-08 Maxim Integrated Products, Inc. Compensated semiconductor pressure sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021414B2 (ja) * 1978-12-29 1985-05-27 ソニー株式会社 テ−プレコ−ダ等のモ−ド切換え装置
JPH07263591A (ja) * 1994-03-22 1995-10-13 Mitsubishi Materials Corp マイクロ波パッケージ及びその製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2001156278A (ja) * 1999-11-26 2001-06-08 Fuji Film Microdevices Co Ltd 固体撮像装置
JP2003142616A (ja) * 2001-11-08 2003-05-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6680525B1 (en) * 2003-01-09 2004-01-20 Kingpak Technology Inc. Stacked structure of an image sensor

Also Published As

Publication number Publication date
JP4315833B2 (ja) 2009-08-19
US7317199B2 (en) 2008-01-08
US20050248009A1 (en) 2005-11-10
JP2005235886A (ja) 2005-09-02
CN1658736A (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
CN1333459C (zh) 电路装置
US5345106A (en) Electronic circuit component with heat sink mounted on a lead frame
US6768516B2 (en) Semiconductor device constituting a CMOS camera system
CN102160197B (zh) 光电元件封装基座
US20080089072A1 (en) High Power Light Emitting Diode Package
CN101553920B (zh) 方型扁平无引线封装及其方法
US6285067B1 (en) Electronic device and method for manufacturing the same
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US6365433B1 (en) Semiconductor device and manufacturing method thereof
US20090267214A1 (en) Electronic circuit device and method for manufacturing same
CN100429766C (zh) 电路装置及其制造方法
GB2317989A (en) Lead frames for semiconductor packages
US7091580B2 (en) Semiconductor device
JP2001035961A (ja) 半導体装置及びその製造方法
JPH10242385A (ja) 電力用混合集積回路装置
US7589402B2 (en) Semiconductor module and manufacturing method thereof
CN108735614B (zh) 半导体装置及半导体装置的制造方法
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
US6441472B1 (en) Semiconductor device and method of manufacturing the same
JP5121421B2 (ja) 光半導体素子用パッケージおよび光半導体装置
US6300674B1 (en) Flat package for semiconductor diodes
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JP2005235885A (ja) 回路装置
KR200211272Y1 (ko) 칩 사이즈 패키지
US20020063257A1 (en) Flat package for semiconductor diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Osaka Japan

Co-patentee after: A Morimi semiconductor Kwan Tung Co.,Ltd.

Patentee after: Sanyo Electric Co.,Ltd.

Address before: Osaka Japan

Co-patentee before: Kanto Sanyo Semiconductors Co.

Patentee before: Sanyo Electric Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20181023

Address after: Arizona, USA

Patentee after: SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC

Address before: Osaka Japan

Co-patentee before: A Morimi semiconductor Kwan Tung Co.,Ltd.

Patentee before: Sanyo Electric Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070822

Termination date: 20220205

CF01 Termination of patent right due to non-payment of annual fee