JP2006332472A - 半導体素子搭載中空パッケージ - Google Patents

半導体素子搭載中空パッケージ Download PDF

Info

Publication number
JP2006332472A
JP2006332472A JP2005156488A JP2005156488A JP2006332472A JP 2006332472 A JP2006332472 A JP 2006332472A JP 2005156488 A JP2005156488 A JP 2005156488A JP 2005156488 A JP2005156488 A JP 2005156488A JP 2006332472 A JP2006332472 A JP 2006332472A
Authority
JP
Japan
Prior art keywords
package
solder
external terminal
semiconductor element
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005156488A
Other languages
English (en)
Inventor
Naoyuki Kato
奈緒之 加藤
Daisuke Suzuki
大介 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2005156488A priority Critical patent/JP2006332472A/ja
Publication of JP2006332472A publication Critical patent/JP2006332472A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 本発明の課題は半導体素子搭載中空パッケージにおいて、半田フィレットを形成しやすくして、基板とパッケージの半田接着強度を高めることのできる半導体素子搭載中空パッケージを提供すること。
【解決手段】 半導体素子を搭載するための中空部分を有するノンリードタイプの半導体素子搭載中空パッケージであって、リードは実装する基板面に平行に延出する外部端子を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の下面から上面方向に凹部をすることを特徴とする半導体素子搭載中空パッケージ。
【選択図】 図1

Description

本発明は、ノンリードタイプの半導体素子搭載中空パッケージに関する。さらに詳しくは半田フィレットを形成しやすくした表面実装型半導体素子搭載中空パッケージに関する。
半導体素子は、周囲の温度や湿度の変化、あるいは微細なごみや埃に大きく影響され、その特性を劣化させてしまい、また機械的振動や衝撃を受けることにより破損しやすいことが知られている。これら外的要因から半導体素子を保護するために、セラミックス製の箱や樹脂で封止し、パッケージとして使用に供されていることは良く知られている。中でも、CCD、CMOSを代表とする固体撮像素子や、LD、PDなどのレーザ素子、フォトダイオード素子などは、パッケージ外部と光の通路が必要であり、一般的なLSI素子のように、周囲を樹脂やセラミックスで封止することができない。これらの半導体素子は、一般に一方が開放された中空タイプのパッケージに実装され、その後開放部をガラスなど透明材料で封止することにより、パッケージングされており、これらの光センサーを搭載する中空タイプのパッケージは非常に高い精度を要求されている。
一方、近年では電子機器の小型化、薄型化が求められており、前述の封止タイプの半導体パッケージや中空タイプのパッケージにも、薄型化、小型化が求められる。その解決策の一つとして、外部端子をパッケージ底面から基板と平行方向に出す、表面実装型パッケージが実用化されている。このタイプのパッケージとしては、ノンリードタイプと呼ばれる、所謂SON(Small Outline Non−Lead Package)や、QFN(Quad Flat Non−Lead Package)などが知られる。これらのノンリードタイプの表面実装型パッケージは、DIP(Dual Inline Package)やSOP(Small Outline Package)と異なり実装する際の「足」(基板に垂直方向の外部端子)が無いため、手付け半田による実装は困難であり、一般的にフロー半田付け、リフロー半田付けの手法がとられることが多い。ここで、例えばリフロー半田付けの場合、外部端子の下部だけではなく、端子の周辺のスペースにも半田が盛られるのが通常である。この端子の周辺に盛られた半田は半田フィレットと呼ばれ、半田接着面積を大きくし実装強度を高める働きをする。半田フィレットを形成させるため、半田濡れ性の高いめっき(金めっきなど)を、端子下部および側面に施すことで、該当部をより強固に半田と接着するよう工夫している。(非特許文献1参照)
樹脂製の半導体パッケージは、セラミックス製のパッケージと比較して、その製法上、外部端子の切断面には金めっきを施すことが出来ない。そのため、端子切断面には半田が乗らないため、この半田フィレットが形成しづらいという問題があった。
さて、CCD、CMOSを代表とする固体撮像素子のパッケージの場合、これまではチップ自体やカラーフィルターなどの耐熱性の問題があり、パッケージ全体を加熱するフロー半田、リフロー半田実装は不具合を発生させることがあり、手付け半田実装が多く行われていた。しかし近年の薄型化要求に伴い、薄型の樹脂製SON、QFNを用いて固体撮像素子のパッケージを作製しようとした場合、手付け半田は困難であるため、リフロー半田付けによる実装方式、特に、素子にダメージを与えないよう低温半田を用いたリフロー実装方式が用いられようとしている。
このような低温半田を用いると、通常の半田と比較して半田接着強度が劣るため、半田フィレットが形成できない樹脂製のパッケージは、基板とパッケージとの接着強度が低くなってしまうという問題がある。さらに、CCD素子やカラーフィルターなども改良され、耐熱性が高まってきたこともあり、通常のリフロー半田実装(温度230℃程度で実装)や、将来的には低環境負荷である鉛フリー半田実装(温度260℃程度で実装)も行われようとしており、半田フィレットの形成で接着強度を高めることが課題となっている。
この課題に対し、特許文献1や特許文献2においては、半田フィレットの広がりを大きくするような提案がなされている。特許文献1ではアウターリードの厚みを増やすことで半田フィレットを広げようとしているが、パッケージ全体が厚くなったり、厚さの違うリードフレームを準備する必要があったりするため、どのパッケージにも適応できるわけではないという問題がある。また特許文献2では、アウターリードを斜め方向にカットする提案であるが、薄くカットされた部分が強度的に弱く曲がるという不具合が発生する可能性があったり、カット機器に特殊なものが必要となったりするため、現実的ではない。いずれの工法もアウターリード接続部分の厚み管理が非常に困難であるため基板接続面と基板との平面精度を高めることは困難である。
また、特許文献3には樹脂封止型半導体装置の基板への搭載時に半田の塗られる部分の表面積を増大するため、基板との接合強度をアップさせるためのリードフレームが提案されている。しかしながら、該公報には樹脂封止型半導体装置への使用について記載されているのみであり、精度が要求される中空パッケージタイプについて何ら報告されていない。
田中和吉著,「はんだ付け技術」,総合電子出版社1974年7月20日初版 特開平10−270628号公報 特開2004−87998号公報 特開2002−26222号公報
本発明の課題は半導体素子搭載中空パッケージにおいて、半田フィレットを形成しやすくして、基板とパッケージの半田接着強度を高めることのできる半導体素子搭載中空パッケージを提供しようとするものである。
本発明者らは、上記課題を解決するために鋭意検討した結果、ノンリードタイプの半導体素子搭載中空パッケージにおいて、外部端子の先端部の形状を特定の形状にすることにより、上記課題を解決できることを見出し、本発明を完成した。
即ち本発明は、半導体素子を搭載するための中空部分を有するノンリードタイプの半導体素子搭載中空パッケージであって、リードは実装する基板面に平行に延出する外部端子を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の下面から上面方向に凹部をすることを特徴とする半導体素子搭載中空パッケージであり、より好ましくは、外部端子の先端部に形成された凹部が、内部にめっきが施されている半導体素子搭載中空パッケージに関するものである。
本発明によれば、半導体素子搭載中空パッケージを基板に実装するにあたり、外部端子の先端部の断面にめっきが施された凹部を有しているため、半田実装する際に凹部内面が半田で濡れやすく、外部端子の先端部に半田フィレットの形成が容易になる。これにより、例えば低温半田を用いた実装においても、基板との接着強度に優れた実装が可能となる。また、MAP方式で製造する際、外部端子裏面に樹脂バリが発生してしまい接続不良が発生することが問題となっているが、本発明の外部端子部分の凹部は周囲から隔てられているため、該凹部に樹脂が入り込むことを防ぐことが出来る。また、凹部に樹脂が入らないことで凹部内壁にNiめっきおよびAuめっきを施すことが出来、切断面部分にフィレットを形成することが出来る。
以下、本発明を詳細に説明する。
本発明の半導体素子搭載中空パッケージは、封止材例えば樹脂組成物と導電性のリードからなり、基板との電気的接点となる外部端子が該リードから作製されており、該外部端子が実装する基板面に平行方向に延出された所謂ノンリードタイプのものである。本発明においては、その外部端子先端部の断面には、断面の側辺を含むことなく外部端子の下面方向から上面方向へ、下面から見て半楕円形状、半円形状、四角形状、三角形状、等の凹部を有することを特徴とするものであり、より好ましくは外部端子の上面、下面、側面と該凹部壁面にめっきが施されているものである。
本発明において、外部端子先端部の形状は、より好ましくは最も接続面積を大きく出来る形状と考えられる四角形状である。この形状を製造する方法として、塩化鉄によるハーフエッチング法、スタンピング金型を用いたハーフプレス法等の公知の方法が使用できるが、好ましくは、ハーフエッチにより製造する。このような形状にすることにより、凹部は周囲から隔たれているため、凹部への樹脂の流れ込みを防具ことが出来る。また、凹部に樹脂が入らないことで凹部内壁にNiめっきおよびAuめっきを施すことが出来、切断面部分にフィレットを形成することが出来る。
本発明の半導体素子搭載中空パッケージにおいてリードは実装する基板面に平行に延出する外部端子を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の下面から上面方向に凹部をするものであるが、凹部の深さはフィレットの高さとなる。凹部の深さは、特に制限は無く、深いほうが好ましいが、好ましくは20〜100μm程度である。
本発明において、半導体素子搭載中空パッケージを封止する樹脂材料としては、封止樹脂用材料として知られている公知の樹脂が使用可能であり特に限定されないが、好ましくはエポキシ樹脂とフェノール樹脂に充填材としてシリカを混練させた、半導体封止材を好適に用いることが出来る樹脂が使用される。この一例として三井化学(株)製;EPOX(登録商標)シリーズや、住友ベークライト(株)製;スミコン(登録商標)EMEシリーズ、TM−250G(三井化学(株)製)などが挙げられる。言うまでも無くこれは一例であり、リードフレームとの一体成形が可能であれば、樹脂の種類は問わないため、耐湿性の用途に応じて、必要な樹脂を用いることが出来る。
本発明の半導体素子搭載中空パッケージの一例の概略図を図1に示す。この例は、封止型のパッケージ1であり、外部端子先端2の凹部3の凹部内にめっきが施されている。そのために、半田実装を行う際、この部分も半田で濡れるため、凹部は基板と半田接続される。このために、従来は外部端子先端部断面には半田がつかなかったが、本手法により半田フィレットを形成させることが出来る。
ここで、凹部に施されるめっきの種類としては、用いるリードフレーム金属種類、半田の種類などにより、適宜選択することが出来、特に限定されない。通常、リードフレームには42アロイ、銅合金等を用いることが多く、スズ/鉛系の半田で実装されることが多いため、その場合はめっきとしては下地ニッケルめっき、表面金めっきを選択することが好ましい。また別途、半田めっき、パラジウムめっきなど用途に応じて採用することも可能である。めっき厚みは用途に応じて選択され、特に限定されないが、一般的には下地がニッケルめっきの場合、ニッケル層が1μm〜20μmであり、好ましくは3μm〜10μm、表面の金めっきは好ましくは0.1μm〜1μm、より好ましくは0.1μm〜0.5μmが選択される。
本発明の半導体素子搭載中空パッケージの製造方法としては、外部端子となるリードの形状が本発明の特徴を有するものを用いれば、公知の方法にて製造することが可能である。製造方法の一例を示すと、外部端子に相当する部位の、リードフレームの切断位置に、予め円形状、楕円形状、長穴形状、菱形状、四角形状等の貫通孔を有するリードフレームを用い、該リードフレームを挿入した成形金型に、例えば三井化学(株)製TM−250Gエポキシ樹脂組成物の顆粒を圧縮して得られたタブレットを用いた場合は、金型温度160℃程度、射出圧力役1.5MPaで注入し、中空パッケージを成形することができる。その後、下地処理としてNiを5μm程度の均一な膜が形成する条件でメッキし、さらにAuを0.3μmの均一な膜が形成する条件でメッキするなどしてパッケージを得ることができる。得られたパッケージは、例えば半田ペーストが塗られた基板上に乗せ、窒素気流下で約230℃の半田リフロー実装を行うことができる。
通常の半導体素子搭載中空パッケージの製造方法では、めっき工程の後の切断工程で外部端子とリードフレームが切り離されるので、この切断面にはめっきが施されていないので半田フィレットが形成されにくい。一方、挿入型のパッケージ(例えば、DIPやSOP)では、「足」を有するために、切断後、めっきを施されたこの足で接合されるため半田フィレットが形成できる。
そこで、本発明によると、外部端子先端面には凹部を設けることができ、この壁面にめっきを施すことが可能となる。図2に、パッケージを個片化する前の、リードフレームと接続されている状態の、本発明の製造方法で得られるパッケージの一例の概略裏面平面図を示す。この例は、外部端子の切断部5に凹部6が形成されており、この凹部の内壁面にめっきが施されることにより、切断後の外部端子先端部にめっきが施された凹部が形成される。
また、本発明は半導体素子搭載中空パッケージについて述べたが、言うまでも無く同様の形状を持つパッケージであり、基板に半田実装を行うパッケージであれば、他のパッケージにも適応することが可能である。例えば、LD、LED素子を搭載する光パッケージ、圧力センサ、圧電センサ、ジャイロセンサ、温度センサ、キャパシタ、マイクロモータなどのMEMSパッケージなどにも適応することが出来る。
以下に、本発明で得られる、半田実装性に優れるパッケージを具体的に述べるが、本発明は、以下に限られるものではない。尚、表中の評価は以下のようにして測定した。
クラックの測定;リフロー実装したサンプルを120℃で18時間DRY bakeし、基板から取り外した。そのサンプルを測定ステージにセットし、軟X線測定装置(SV-100A;ソフテックス社製)により、管電圧70kVp、管電流2mAの条件で観察し、X-ray解析をおこなった。基板とアウターリード部分の半田接合状態を観察した。内部ボイド(剥離)が生じている場合、クラックと判定した。尚、評価実施したSONパッケージのアウターリードの足の数は24あるものを使用し、そのうちいくつクラックが生じたかを測定した。
実施例1
外部端子に相当する部位の、リードフレームの切断位置に、予め0.2×0.4mmの角状の凹部深さ0.075mmを有する厚さ0.15mmのリードフレームを金型に設置し、樹脂パッケージを成形した。エポキシ樹脂組成物(三井化学(株)製TM−250G)の顆粒を圧縮して得られた樹脂タブレットを、金型温度160℃、射出圧力1.5MPaの条件で金型に注入し、SON(Small Outline Non−Lead Package)型の半導体パッケージを成形した。その後、凹部を含むリードフレーム全体を、ニッケルめっき(厚さ5μm)、金めっき(厚さ0.3μm)の順にめっきし、前述のリードフレームに予め形成してある凹部を横断してリードフレームを切断して、個片化されたパッケージを得た。得られたパッケージを半田ペーストが塗られた基板上に乗せ、窒素気流下で230℃の半田リフロー実装を行った。
実装後、半田フィレット高さを測定した。フィレット高さは、パッケージ外部端子(アウターリード)の高さをhとし、アウターリード先端のフィレット高さをfとした場合の、リード高さに対するフィレット高さの割合(f/h)×100(%)で表わした。また、X-ray解析により基板と外部端子との接合状態の確認を行った。半田内部にクラックが生じているものを不良ピン数として求めた。結果を表1に示した。なお、フィレット高さfと外部端子の高さをhとの関係を示す外部端子部の側面拡大図を図4に示す。
実施例2
用いたリードフレームの凹部を0.10mmとした以外は、実施例1と同様にパッケージを作製し、同様にフィレット高さ割合を求めた。
比較例1
切断位置に凹部を有していない厚さ0.15mmのリードフレームを用いた以外は、実施例1と同様にパッケージを作製し、同様にフィレット高さ割合求めた。
Figure 2006332472
表1の結果の通り、本発明を用いることで、表面実装型パッケージに対して、効果的に半田フィレットを形成させることが出来ることが明らかとなった。
本発明の表面実装型の半導体パッケージは、従来難しいとされていた外部端子先端部における半田フィレットを効果的に形成させることが可能であり、特に基板との接着強度の優れた半導体パッケージを作製することが出来、例えば半田強度の低い低温半田実装や、リフロー実装などにおいて、パッケージの信頼性を高めることが出来る。そのため、本発明は他のパッケージ、例えば、LD、LED素子を搭載する光パッケージ、圧力センサ、圧電センサ、ジャイロセンサ、温度センサ、キャパシタ、マイクロモータなどのMEMSパッケージなどにも適応することが出来る。
本発明によるパッケージの一例(SON型中空パッケージ)の概略平面図である。 本発明の製造方法で得られるパッケージの一例の、個片化する前の裏面形状を示す概略平面図である。 フィレット高さfと外部端子の高さをhとの関係を示す外部端子部の側面拡大図である。
符号の説明
1 パッケージ
2 外部端子(アウターリード)
3 凹部
4 樹脂パッケージ
5 外部端子切断部
6 凹部
7 基板
8 外部端子
9 半田フィレット

Claims (2)

  1. 半導体素子を搭載するための中空部分を有するノンリードタイプの半導体素子搭載中空パッケージであって、リードは実装する基板面に平行に延出する外部端子を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の下面から上面方向に凹部をすることを特徴とする半導体素子搭載中空パッケージ。
  2. 外部端子の先端部に形成された凹部は、内部にめっきが施されているものである請求項1記載の半導体素子搭載中空パッケージ。
JP2005156488A 2005-05-30 2005-05-30 半導体素子搭載中空パッケージ Pending JP2006332472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005156488A JP2006332472A (ja) 2005-05-30 2005-05-30 半導体素子搭載中空パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005156488A JP2006332472A (ja) 2005-05-30 2005-05-30 半導体素子搭載中空パッケージ

Publications (1)

Publication Number Publication Date
JP2006332472A true JP2006332472A (ja) 2006-12-07

Family

ID=37553820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005156488A Pending JP2006332472A (ja) 2005-05-30 2005-05-30 半導体素子搭載中空パッケージ

Country Status (1)

Country Link
JP (1) JP2006332472A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021120992A (ja) * 2020-01-30 2021-08-19 大口マテリアル株式会社 リードフレーム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2002359336A (ja) * 2001-05-31 2002-12-13 Sony Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2002359336A (ja) * 2001-05-31 2002-12-13 Sony Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021120992A (ja) * 2020-01-30 2021-08-19 大口マテリアル株式会社 リードフレーム
JP7292776B2 (ja) 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム

Similar Documents

Publication Publication Date Title
US20210143089A1 (en) Semiconductor package with wettable flank
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US8421199B2 (en) Semiconductor package structure
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
TW201644024A (zh) 晶片封裝結構及其製造方法
JP3219487U (ja) 予備成形リードフレーム
JP2006294809A (ja) 半導体装置
US9484278B2 (en) Semiconductor package and method for producing the same
JP4134893B2 (ja) 電子素子パッケージ
JP2015176907A (ja) 半導体装置
JP2016192574A (ja) 電子モジュールおよび光電デバイス
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP2012532469A5 (ja)
JP2006165411A (ja) 半導体装置およびその製造方法
JP2006019465A (ja) 半導体パッケージおよびその製造方法
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
US10192842B2 (en) Package for environmental parameter sensors and method for manufacturing a package for environmental parameter sensors
JP2006332472A (ja) 半導体素子搭載中空パッケージ
JP2012074456A (ja) リードフレーム、それを用いる半導体装置及び半導体装置の製造方法
JP5193522B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP4471015B2 (ja) 電子素子パッケージ
JP2001257304A (ja) 半導体装置およびその実装方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
TWM508783U (zh) 晶片封裝之結構改良
JP2008010922A (ja) 圧電発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720