KR20120022324A - 광소자 패키지 및 그 제조 방법 - Google Patents

광소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120022324A
KR20120022324A KR1020100085815A KR20100085815A KR20120022324A KR 20120022324 A KR20120022324 A KR 20120022324A KR 1020100085815 A KR1020100085815 A KR 1020100085815A KR 20100085815 A KR20100085815 A KR 20100085815A KR 20120022324 A KR20120022324 A KR 20120022324A
Authority
KR
South Korea
Prior art keywords
optical device
metal substrate
cavity
device package
insulating layer
Prior art date
Application number
KR1020100085815A
Other languages
English (en)
Other versions
KR101765907B1 (ko
Inventor
강태혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100085815A priority Critical patent/KR101765907B1/ko
Publication of KR20120022324A publication Critical patent/KR20120022324A/ko
Application granted granted Critical
Publication of KR101765907B1 publication Critical patent/KR101765907B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 하나 이상의 캐비티가 형성된 금속기판, 상기 캐비티를 포함한 금속기판의 상부면에 형성된 절연층, 상기 캐비티에 수용되는 광소자, 상기 캐비티가 형성되지 않은 금속기판 상부면에 형성된 회로패턴층 및 상기 광소자와 회로패턴층의 전기적 연결을 위한 연결부를 포함하는 광소자 패키지 및 그 제조 방법에 관한 것이다. 이에 의해 캐비티가 형성된 금속기판에 광소자를 실장함으로써 패키지의 두께를 감소시키며 방열효과를 증대시킬 수 있다.

Description

광소자 패키지 및 그 제조 방법{OPTICAL DEVICE PACKAGE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 광소자 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세히는 금속기판에 캐비티를 형성하여 광소자를 실장함으로써 광소자 패키지 자체의 두께를 감소시키고 아노다이징된 절연층을 형성함으로써 방열 효과를 증대시킬 수 있는 광소자 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다.
이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1은 종래의 인쇄회로기판 상에 실장된 LED 패키지의 단면도를 도시한 도면이다. 도 1을 참조하면, 종래의 LED 패키지는 금속기판(10) 상에 절연층(20)과 동박층(30)이 순차적으로 형성되어 있고, 상기 동박층(30) 상에 리드 프레임(Lead Frame)(40) 기판과 LED 바디(body)(50)에 LED 칩(60)을 실장하고 상기 LED 칩(60)과 리드 프레임(40)의 전기적 연결을 위해 와이어(70) 본딩을 하고 LED 칩(60)과 와이어(70) 보호를 위해 이를 매립하는 몰딩부(80)로 구성되어 있다.
이와 같은 LED 패키지의 경우 LED 칩(60) 실장시 LED 바디(50)와 리드 프레임 기판(40) 상에 칩(60)을 실장함으로써 전체적인 패키지의 두께가 증대되며, 그로 인해 방열 효과도 저해되는 문제점이 있다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 금속기판에 캐비티를 형성하여 광소자를 실장함으로써 전체적인 패키지의 두께를 감소시키고 금속기판 상에 형성된 아노다이징된 절연층과 상기 패키지의 두께 감소를 통하여 방열 효과를 증대시키는 광소자 패키지 및 그 제조 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 하나 이상의 캐비티가 형성된 금속기판; 상기 캐비티를 포함한 금속기판의 상부면에 형성된 절연층; 상기 캐비티에 수용되는 광소자; 상기 캐비티가 형성되지 않은 금속기판 상부면에 형성된 회로패턴층; 상기 광소자와 회로패턴층의 전기적 연결을 위한 연결부;를 포함하는 광소자 패키지를 제공하여 패키지의 두께를 감소시키고 방열효과를 증대시킬 수 있다.
특히, 상기 광소자 패키지는, 상기 회로패턴층 상에 형성되는 본딩용 도금층을 더 포함하는 것이 바람직하다.
또한, 상기 절연층은 상기 금속기판의 측면과 하부면에도 형성되는 것이 바람직하다.
또한, 상기 절연층은 아노다이징(Anodizing)된 절연층인 것이 바람직하다.
아울러, 상기 금속기판은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb) 중 어느 하나로 이루어질 수 있다.
상기 상기 광소자 패키지는 상기 광소자와 연결부를 매립하는 몰딩부를 더 포함할 수 있다.
본 발명에 따른 광소자 패키지의 제조 방법은 (a) 금속기판에 펀칭 또는 리소그래피 공법을 통해 하나 이상의 캐비티(cavity)를 형성하는 단계; (b) 상기 금속기판의 상부면에 절연층을 형성하는 단계; (c) 상기 캐비티가 형성되지 않은 금속기판 상부면에 회로 패턴층을 형성하는 단계; (d) 상기 캐비티에 광소자를 실장하고 상기 광소자와 회로패턴층을 연결부를 통해 전기적으로 연결하는 단계;를 포함하여 이루어짐으로써 패키지 두께의 감소와 방열 특성을 증대시킬 수 있다.
특히, 상기 (b) 단계는, 상기 금속기판의 측면과 하부면에도 절연층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 (b) 단계는, 아노다이징(Anodizing)된 절연층을 형성하는 단계인 것이 바람직하다.
또한, 상기 (c) 단계 이후에, 상기 회로패턴층 상에 본딩용 도금층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 (d) 단계 이후에, (e) 상기 광소자와 연결부를 매립하는 몰딩부를 형성하는 단계를 더 포함하여 광소자와 연결부를 보호할 수 있다.
본 발명에 의하면, 광소자 방열 원판에 펀칭을 통해 캐비티를 형성하여 광소자를 실장함으로써 기존 광소자 바디 및 리드 프레임의 대체가 가능하여 패키지 전체의 두께를 감소시킬 수 있으며, 상기 두께 감소와 더불어 아노다이징된 절연층을 형성함으로써 방열 특성을 극대화시킬 수 있다.
도 1은 종래 기술에 따른 LED 패키지의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 광소자 패키지의 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 광소자 패키지 제조 공정의 단면도이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명의 일 실시형태에 따른 광소자 패키지의 단면도를 도시한 도면이다. 도 2를 참조하면, 본 발명인 광소자 패키지는 펀칭 또는 리소그래피 공법에 의해 하나 이상의 캐비티(cavity)(120)가 형성된 금속기판(110)과 상기 캐비티(120)를 포함한 금속기판(110) 상부면에 형성된 절연층(130), 상기 캐비티(120) 내의 절연층(130) 상에 실장된 광소자(160), 상기 캐비티(120)가 형성되지 않은 금속기판(110) 상에 형성된 회로패턴층(140) 및 상기 광소자(160)와 회로패턴층(140)을 전기적으로 연결하는 연결부(170)로 이루어져 있다.
이때, 상기 회로패턴층(140) 상에 본딩용 도금층(150)을 형성하는 것이 바람직하며, 상기 연결부(170)는 와이어 본딩으로 이루어질 수도 있으며, 플립칩 방식으로 연결될 수도 있다.
또한, 상기 금속기판(110)은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb) 중 어느 하나로 이루어지는 것이 바람직하며, 상기 절연층(130)은 아노다이징(Anodizing)된 절연층(130)으로서 캐비티(120)를 포함한 금속기판(110)의 상부면 뿐 아니라 도면과 같이 측면과 하부면에도 형성하는 것이 바람직하다. 상기 아노다이징은 금속 표면처리 방법으로서 양극과 음극 중 양극 처리하는 방법을 말한다. 특히, 알루미늄 금속으로 제조된 각종 제품은 알루미늄 금속의 물리적, 화학적 성질이 연약하여 그대로 사용할 경우 쉽게 변질, 부식되어 외관 및 기능이 훼손, 상실되므로 이런 취약성을 보완, 개선하여 주면 알루미늄 금속표면은 그 본래의 성질보다 적용공법에 따라 수십 내지 수 백배의 강도, 내마모성, 내식성, 전기 절연성이 개선된다. 또한, 아노다이징된 절연층(130) 자체가 금속층(110)을 이용함으로써 열방출 효율도 향상시킬 수 있다.
더불어, 본 발명은 상기 광소자(160)와 연결부(170) 보호를 위해 상기 광소자(160)와 연결부(170)를 매립하는 몰딩부를 더 포함하는 것이 바람직하며, 상기 몰딩부는 평면형상이거나 도면과 같이 일정 곡률을 가져도 무방하다.
이와 같이 금속기판(110)에 캐비티(120)를 형성하여 상기 캐비티(120)에 광소자60)를 실장하여 광소자 바디와 리드 프레임을 대신함으로써 패키지 자체의 두께를 감소시킬 수 있으며, 상기 감소 두께로 인해 방열 효과 또한 증대시킬 수 있게 된다. 상기 두께 감소에 의해서만이 아니라 상설한 아노다이징된 절연층(130)을 통해서도 방열 특성이 증대되는 효과를 가진다.
도 3은 본 발명의 일 실시형태에 따른 광소자 패키지 제조 공정의 단면도를 도시한 도면이다. 도 3을 참조하면, 금속기판(110)을 준비하는데(S1), 상기 금속기판(110)은 상기 금속기판(110)은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄xk타탈(Ta), 하프늄(Hf), 니오브(Nb) 중 어느 하나로 이루어지는 것이 바람직하며, 상기 금속기판(110)에 펀칭(punching)이나 리소그래피(Lithography) 공법을 통해 하나 이상의 캐비티(120)를 형성하고(S2), 상기 캐비티(120)를 포함한 금속기판(110) 상부면에 절연층(130)을 형성한다(S3). 이때, 상기 절연층(130)은 아노다이징(Anodizing)된 절연층(130)으로서 상기 금속기판(110)의 상부면 뿐 아니라 측면과 하부면에도 형성되는 것이 바람직하다.
다음으로 도금 처리 후 캐비티(120)가 형성되지 않은 금속기판(110)의 상부면에 회로패턴(140)을 형성하고(S4), 상기 회로패턴층(140) 상에 와이어(170) 본딩을 위한 본딩용 도금층(150)을 형성한다(S5). 이후, 상기 캐비티(120) 내에 형성된 절연층(130) 상에 광소자(160)를 실장하고 상기 광소자(160)와 본딩용 도금층(150)간을 연결부를 통해 전기적으로 연결하는데 상기 도면에서는 와이어(170) 본딩을 통해 전기적으로 연결하였으며(S6) 상기 광소자(160)와 와이어(170)를 매립하는 몰딩부(180)를 형성하여(S7) 광소자(160)와 와이어(170)를 외부로부터 보호하는데 상기 몰딩부(180)는 평면형상 또는 일정 곡률을 가지는 형상이어도 무방하다.
이와 같이 금속기판(110)에 펀칭이나 리소그래피 공법을 통한 캐비티(120)를 형성하고 캐비티(120)에 광소자(160)를 실장함으로써 패키지 전체의 두께가 감소되며 상기 두께 감소와 함께 아노다이징된 절연층(130)을 통해 방열특성도 증대시킬 수 있게 된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 110: 금속기판 120: 캐비티
20, 130: 절연층 140: 회로패턴층
150: 본딩용 도금층 160: 광소자
170: 연결부 180: 몰딩부

Claims (11)

  1. 하나 이상의 캐비티가 형성된 금속기판;
    상기 캐비티를 포함한 금속기판의 상부면에 형성된 절연층;
    상기 캐비티에 수용되는 광소자;
    상기 캐비티가 형성되지 않은 금속기판 상부면에 형성된 회로패턴층;
    상기 광소자와 회로패턴층의 전기적 연결을 위한 연결부;
    를 포함하는 광소자 패키지.
  2. 청구항 1에 있어서,
    상기 광소자 패키지는,
    상기 회로패턴층 상에 형성되는 본딩용 도금층을 더 포함하는 광소자 패키지.
  3. 청구항 1에 있어서,
    상기 절연층은,
    상기 금속기판의 측면과 하부면에도 형성되는 광소자 패키지.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,
    상기 절연층은 아노다이징(Anodizing)된 절연층인 광소자 패키지.
  5. 청구항 1에 있어서,
    상기 금속기판은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb) 중 어느 하나로 이루어지는 광소자 패키지.
  6. 청구항 1에 있어서,
    상기 광소자 패키지는,
    상기 광소자와 연결부를 매립하는 몰딩부를 더 포함하는 광소자 패키지.
  7. (a) 금속기판에 펀칭 또는 리소그래피 공법을 통해 하나 이상의 캐비티(cavity)를 형성하는 단계;
    (b) 상기 금속기판의 상부면에 절연층을 형성하는 단계;
    (c) 상기 캐비티가 형성되지 않은 금속기판 상부면에 회로 패턴층을 형성하는 단계;
    (d) 상기 캐비티에 광소자를 실장하고 상기 광소자와 회로패턴층을 연결부를 통해 전기적으로 연결하는 단계;
    를 포함하는 광소자 패키지 제조 방법.
  8. 청구항 7에 있어서,
    상기 (b) 단계는,
    상기 금속기판의 측면과 하부면에도 절연층을 형성하는 단계를 더 포함하는 광소자 패키지 제조 방법.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 (b) 단계는,
    아노다이징(Anodizing)된 절연층을 형성하는 단계인 광소자 패키지 제조 방법.
  10. 청구항 7에 있어서,
    상기 (c) 단계 이후에,
    상기 회로패턴층 상에 본딩용 도금층을 형성하는 단계를 더 포함하는 광소자 패키지 제조 방법.
  11. 청구항 7에 있어서,
    상기 (d) 단계 이후에,
    (e) 상기 광소자와 연결부를 매립하는 몰딩부를 형성하는 단계를 더 포함하는 광소자 패키지 제조 방법.
KR1020100085815A 2010-09-02 2010-09-02 광소자 패키지 및 그 제조 방법 KR101765907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100085815A KR101765907B1 (ko) 2010-09-02 2010-09-02 광소자 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100085815A KR101765907B1 (ko) 2010-09-02 2010-09-02 광소자 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120022324A true KR20120022324A (ko) 2012-03-12
KR101765907B1 KR101765907B1 (ko) 2017-08-07

Family

ID=46130479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100085815A KR101765907B1 (ko) 2010-09-02 2010-09-02 광소자 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101765907B1 (ko)

Also Published As

Publication number Publication date
KR101765907B1 (ko) 2017-08-07

Similar Documents

Publication Publication Date Title
US10062812B2 (en) Substrate for can package-type optical device and optical device using same
TWI623113B (zh) 光電配置及用於產生光電配置之方法
KR20150105255A (ko) 발광 소자
KR101130137B1 (ko) 발광다이오드 모듈
JP2011044685A (ja) 発光素子パッケージ用基板及びこれを含む発光素子パッケージ
US9559276B2 (en) LED metal substrate package and method of manufacturing same
KR101181224B1 (ko) Led 패키지 및 그 제조방법
KR20130071812A (ko) 방열기판 및 방열기판의 제조방법
US20110181182A1 (en) Top view light emitting device package and fabrication method thereof
WO2017209143A1 (ja) 発光装置およびその製造方法
JP2010003956A (ja) 発光装置及び発光装置の製造方法
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
TW201407748A (zh) 發光二極體燈條
KR20120001189A (ko) 발광 다이오드 패키지
KR101846356B1 (ko) 광소자 패키지 및 그 제조 방법
KR101765907B1 (ko) 광소자 패키지 및 그 제조 방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR20120040057A (ko) 광소자 패키지 및 그 제조 방법
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR101168420B1 (ko) 테이프 타입 led 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant