JP2011044685A - 発光素子パッケージ用基板及びこれを含む発光素子パッケージ - Google Patents

発光素子パッケージ用基板及びこれを含む発光素子パッケージ Download PDF

Info

Publication number
JP2011044685A
JP2011044685A JP2009293174A JP2009293174A JP2011044685A JP 2011044685 A JP2011044685 A JP 2011044685A JP 2009293174 A JP2009293174 A JP 2009293174A JP 2009293174 A JP2009293174 A JP 2009293174A JP 2011044685 A JP2011044685 A JP 2011044685A
Authority
JP
Japan
Prior art keywords
light emitting
oxide layer
insulating oxide
metal plate
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009293174A
Other languages
English (en)
Other versions
JP5156732B2 (ja
Inventor
Sung Keun Park
成 根 朴
Seog Moon Choi
碩 文 崔
Young Ho Sohn
瑩 豪 孫
Tae Hyun Kim
泰 賢 金
Eiki Ri
榮 基 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011044685A publication Critical patent/JP2011044685A/ja
Application granted granted Critical
Publication of JP5156732B2 publication Critical patent/JP5156732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Abstract

【課題】本発明は、発熱素子パッケージ用基板及びこれを含む発熱素子パッケージに関する。
【解決手段】本発明による発熱素子パッケージ用基板は、金属プレートと、前記金属プレートの表面に部分的に形成された絶縁酸化物層と、前記絶縁酸化物層の一領域に形成され、発熱素子の実装領域を提供する第１の導電パターンと、前記第１の導電パターンと離隔するように前記絶縁酸化物層の他の領域に形成された第２の導電パターンとを含む。
本発明による発光素子パッケージ用基板は、導電パターンを絶縁させる領域以外の絶縁酸化物層は除去され、発光素子から発生する熱を効率よく放出させることができる。また、絶縁酸化物層による発光素子の反射率及び輝度の低下を防止することができる。
【選択図】図１ｂ

Description

本発明は発光素子パッケージ用金属基板及びこれを含む発光素子パッケージに関するもので、より詳しくは、高放熱、高輝度及び高反射率を有する発光素子パッケージ用金属基板及びこれを含む発光素子パッケージに関するものである。
一般的な発光素子及び電子素子は、その作動時に内部抵抗などにより、かなりの熱を発生する。このように、熱を発生する素子のうち代表的なものとして、コンピューターのＣＰＵなどがあるが、このような局所的な面積で強い熱を発生する素子には、別途に専用の冷却クーラーが取り付けられて運用されている。しかし、ＣＰＵ以外に基板に取り付けられた他の素子も作動時に熱を発生することは同様である。したがって、この素子が取り付けられた基板自体の放熱問題が非常に重要な技術として浮上している。
このような問題は、特に最近、様々な応用分野で使用量が増加した発光素子の場合、アレイ構造を導入することによってさらに深刻に考慮すべき要素となっている。一般的に、発光素子を照明用ランプとして用いるためには、単位面積当たり数千カンデラの輝度とならなければならないが、１つの発光素子チップだけではこの程度の輝度を出すことが困難であるため、多数の発光素子アレイを構成して、必要な輝度を得ている。従来の技術で、アレイを形成する際に最も問題となることは、それぞれの発光素子から発生した光をなるべく熱に変換せず、光として効率よく取り出して、発光性の使用を最大にすることと、発生した熱を速い時間内でチップや基板の外部に放出することである。
既存の印刷回路基板（Printed Circuit Board：ＰＣＢ）に発光素子アレイが取り付けられると、発光素子自体から発生する熱の一部は、発光素子の体積を通じて放熱され、残りの熱はリード線自体、またはリード線を介して下部の印刷回路基板側に放熱される。
印刷回路基板は、プラスチック材料からなるものであり、放熱特性が良好ではないため、基板を通じて放熱される熱が相対的に小さい。よって、特に熱を多く発生する素子を基板に設けた場合は、その熱が容易に排出されないため、素子の誤作動や寿命短縮などを引き起こす。高輝度発光素子やレーザーダイオード、またはそれらのアレイなどを基板に設けた場合も同様に、素子の誤作動や寿命短縮などを引き起こす。
このような問題点を解決するために従来に使用した方法の１つは、各素子の製造時に放熱及び反射効率の向上のための構造をそれぞれの素子に取り付けた後、そのような個別素子を印刷回路基板に取り付ける方法である。例えば、熱発散領域の表面積を広げるために、凹凸状に構造を変更して製作するか、または、熱吸収力及び熱放出力に優れた材質を用いて製作することもある。
また、熱伝達特性に優れた金属部材を用いた金属コアＰＣＢが提案される。アルミニウムなどからなる金属基板と、その上面にポリマー絶縁層を形成し、ポリマー絶縁層上に電気的配線を形成する。このような金属コアＰＣＢは、プラスチック材料からなる通常のＰＣＢに比べて、熱放出特性が良好であるが、比較的高い熱伝導度を有する高コストのポリマーを用いるため、その製造費用が高くなるという問題がある。また、ポリマー絶縁層により、反射率及び放熱特性が低下するという問題もある。
本発明は上記のような問題点を解決するためのものであって、本発明の目的は高放熱、高輝度及び高反射率を有する発光素子パッケージ用金属基板及びこれを含む発光素子パッケージを提供するためのものである。
上記技術的課題を達成するために、本発明の一実施形態は、金属プレートと、上記金属プレートの表面に部分的に形成された絶縁酸化物層と、上記絶縁酸化物層の一領域に形成され、発光素子の実装領域を提供する第１の導電パターンと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域に形成された第２の導電パターンとを含む発光素子パッケージ用基板を提供する。
上記部分的に形成された絶縁酸化物層により露出した金属プレートの領域は、上記絶縁酸化物層と同一の物質が形成された後に除去されて得られた領域であることができる。
上記絶縁酸化物層は、上記金属プレートの陽極酸化工程により形成された陽極酸化膜であることができる。
上記発光素子パッケージ用基板は、上記第１及び第２の導電パターン上にそれぞれ形成された第１及び第２の外部実装パッドをさらに含むことができる。
上記発光素子パッケージ用基板は、上記金属プレートに形成された貫通孔により、上記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッドを含むことができ、上記第１及び第２の外部実装パッドが形成されていない領域の絶縁酸化物層が除去されて、上記金属プレートが露出されることがある。
上記技術的課題を達成するために、本発明の他の実施形態は、金属プレートと、上記金属プレートの表面に部分的に形成された絶縁酸化物層と、上記絶縁酸化層の一領域に形成され、発光素子パッケージの実装領域を提供する第１の導電パターンと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域に形成された第２の導電パターンとを含む発光素子パッケージの駆動回路基板を提供する。
上記技術的課題を達成するために、本発明のさらに他の実施形態は、金属プレートの表面に絶縁酸化物層を形成するステップと、上記絶縁酸化物層上に発光素子の実装領域を提供する第１の導電パターン及び上記第１の導電パターンと離隔される第２の導電パターンを形成するステップと、上記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層を除去して金属プレートを露出するステップとを含む発光素子パッケージ用金属基板の製造方法を提供する。
上記絶縁酸化物層は、上記金属プレートの陽極酸化工程により形成することができる。
上記発光素子パッケージ用金属基板の製造方法は、上記金属プレートに貫通孔を形成し、上記貫通孔により上記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッドを形成するステップを含むことができ、上記第１及び第２の外部実装パッドが形成されていない領域の絶縁酸化物層を除去して上記金属プレートを露出するステップ、を含むことができる。
上記技術的課題を達成するために、本発明のさらに他の実施形態は、金属プレートと、上記金属プレートの表面に部分的に形成された絶縁酸化物層と、上記絶縁酸化物層の一領域に形成され、発熱素子の実装領域を提供する第１の導電パターンと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域に形成された第２の導電パターンと、上記第１の導電パターンに実装され、上記第２の導電パターンと電気的に連結される発光素子と、上記発光素子を覆う透明樹脂とを含む発光素子パッケージを提供する。
上記発光素子パッケージは、上記第１及び第２の導電パターン上にそれぞれ形成された第１及び第２の外部実装パッドをさらに含むことができる。
また、上記発光素子パッケージは、上記第１及び第２の導電パターン上に形成された第１及び第２の反射膜と、上記第１及び第２の反射膜を貫通する第１及び第２の外部実装パッドとをさらに含むことができる。
また、上記発光素子パッケージは、上記金属プレートを貫通して形成され、上記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッドをさらに含むことができる。
また、上記発光素子パッケージは、上記金属プレートを貫通して形成され、上記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッド及び上記第１及び第２の導電パターンに形成された反射膜をさらに含むことができる。
本発明によると、導電パターンを絶縁する領域以外の絶縁酸化物層は除去されて、金属プレートを熱伝達経路として直接利用することができる。これにより、金属基板に実装される発光素子から発生する熱をさらに効率よく放出させることができる。また、絶縁酸化物層による発光素子の反射率及び輝度の低下を防止することができる。
本発明の一実施例による金属基板を概略的に示す斜視図である。 図１ａのＩ−Ｉ’に沿って示した概略的な断面図である。 本発明の一実施形態による発光素子パッケージの駆動回路基板を概略的に示す斜視図である。 本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。 本発明による発光素子パッケージを概略的に示す断面図である。 本発明による発光素子パッケージを概略的に示す断面図である。 本発明による発光素子パッケージを概略的に示す断面図である。 本発明による発光素子パッケージを概略的に示す断面図である。
以下、添付された図面を参照し、本発明の実施形態について詳しく説明する。しかし、本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態のみに限定されるわけではない。また、本発明の実施形態は、当該技術分野において通常の知識を持った者に本発明により完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることもある。
図１ａは、本発明の一実施例による金属基板を概略的に示す斜視図であり、図１ｂは、図１ａのＩ−Ｉ’に沿って示した概略的な断面図である。
図１ａ及び図１ｂを参照すると、本発明の一実施例による金属基板は、金属プレート１０１と、上記金属プレートの表面に部分的に形成された絶縁酸化物層１０２ａ、１０２ｂと、上記絶縁酸化物層の一領域１０２に形成され、発光素子の実装領域を提供する第１の導電パターン１０３ａと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域１０２ｂに形成された第２の導電パターン１３０ｂとを含む。
本実施形態による金属基板において、上記第１及び第２の導電パターン１０３ａ、１０３ｂが形成されていない領域は、上記金属プレート１０１が露出する。上記露出した金属プレートの領域は、上記絶縁酸化物層と同一の物質の形成後に除去されて得られた領域であることができる。
本実施形態による金属基板１００は、メタルコアＰＣＢであり、上記金属プレート１０１は、金属基板のベース基板として提供される。上記金属プレート１０１は、これに制限されるものではないが、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びこれらの合金から構成されることができる。上記金属プレートは、熱伝達特性に優れており、陽極酸化可能な金属からなることが好ましい。
上記金属プレート１０１の一面または両面には、絶縁酸化物層１０２ａ、１０２ｂが形成されるが、これに制限されるものではない。上記絶縁酸化物層１０２ａ、１０２ｂは、金属プレート１０１の陽極酸化（anodizing）工程により形成された陽極酸化膜であってもよい。上記金属プレート１０１がアルミニウムである場合、上記絶縁酸化物層１０２ａ、１０２ｂは、アルミニウム陽極酸化絶縁膜（Al2O3）であってもよく、これは約１０乃至３０Ｗ／ｍＫの比較的高い熱伝達特性を有する。
上記絶縁酸化物層１０２ａ、１０２ｂの厚みは、第１及び第２の導電パターンを絶縁することができるように形成されることが好ましく、これに制限されるものではないが、１０乃至５０μｍの厚みに形成されることができる。
上記導電パターン１０３ａ、１０３ｂは、メッキ工程（無電解メッキ及び電解メッキ工程）、金属蒸着またはインクジェットプリンティング方式を利用して形成することができる。上記導電パターン１０３ａ、１０３ｂは、最初から設計された導電パターンを有するように形成するか、または、導電膜の形成後にパターニング工程を利用してパターンを形成することもできる。
上記導電パターン１０３ａ、１０３ｂは、発光素子の実装領域を提供する第１の導電パターン１０３ａと、上記第１の導電パターンと離隔される第２の導電パターン１３０ｂとで構成され、上記第１の導電パターン１０３ａは、発光素子が実装される部材であり、上記第２の導電パターン１３０ｂは、発光素子に電流を印加するワイヤが結合される部材であることができる。
本実施形態による金属基板は、上記導電パターン１０３ａ、１０３ｂが形成されていない領域の絶縁酸化物層は除去されて、金属プレートが露出している。つまり、上記第１及び第２の導電パターン１０３ａ、１０３ｂを絶縁させる領域１０２ａ、１０２ｂ以外の絶縁酸化物層は除去される。
絶縁酸化物層の一部が除去されて、金属プレートが熱伝達経路として直接利用されることができるため、金属基板に実装される発光素子から発生する熱をさらに効率よく放出させることができる。また、絶縁酸化物層による発光素子の反射率及び輝度の低下を防止することができる。
本発明による金属基板は、発光素子パッケージの駆動回路基板として使用されることができる。図２は、本発明の一実施形態による発光素子パッケージの駆動回路基板を概略的に示す斜視図である。図２を参照すると、本発明による発光素子パッケージの駆動回路基板は、金属プレート３０１と、上記金属プレートの表面に部分的に形成された絶縁酸化物層３０２と、上記絶縁酸化物層３０２の一領域に形成され、発光素子パッケージＰの実装領域３１０を提供する第１の導電パターン３０３ａと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域に形成される第２の導電パターン３０３ｂとを含む。
上記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層が除去されて、上記金属プレートが露出する。
本実施形態による発光素子パッケージの駆動回路基板は、絶縁酸化物層の一部が除去されて、金属プレートが熱伝達経路として直接利用されることができるため、金属基板に実装される発光素子パッケージから発生する熱をさらに効率よく放出させることができる。また、絶縁酸化物層による発光素子の反射率及び輝度の低下を防止することができる。
図３ａ乃至３ｆは、本発明の一実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。
以下、図３ａ乃至３ｆを参照して、本発明による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法について説明する。
先ず、図３ａに示すように、金属プレート１０１の表面に絶縁酸化物層１０２を形成する。上述したように、上記絶縁酸化物層１０２ａ、１０２ｂは、金属プレート１０１の陽極酸化工程により形成されることができる。
より具体的に、陽極酸化工程は、ホウ酸、燐酸、硫酸、クロム酸などの電解液に金属プレートを浸して、上記金属プレートには陽極を印加し、上記電解液には陰極を印加して行うことができる。
この時、上記絶縁酸化物層１０２は、以後形成される第１及び第２の導電パターン間に電気的絶縁性を提供するように充分に厚く形成されることが好ましい。
次いで、図３ｂに示すように、上記絶縁酸化物層１０２に第１及び第２の導電パターン１０３ａ、１０３ｂを形成する。上記導電パターン１０３ａ、１０３ｂは、メッキ工程（無電解メッキ及び電解メッキ工程）、金属蒸着またはインクジェットプリンティング方式を利用して形成することができる。上記導電パターン１０３ａ、１０３ｂは、最初から設計された導電パターンを有するように形成するか、または、導電膜の形成後にパターニング工程を利用してパターンを形成することもできる。
次いで、図３ｃに示すように、上記第１及び第２の導電パターン１０３ａ、１０３ｂが形成されていない領域の絶縁酸化物層１０２を除去して金属プレートを露出させる。
上記絶縁酸化物層を除去して金属プレートを露出する方法は、特に制限されるものではない。
例えば、図示のように、金属プレート全体に絶縁酸化物層を形成し、第１及び第２の導電パターンを形成した後、上記導電パターンが形成されていない領域の絶縁酸化物層を選択的に除去してもよい。例えば、絶縁酸化物層に反応するエッチング液を用いて選択的に除去してもよい。
また、図示されてはいないが、絶縁酸化物層の形成時にマスクパターンを利用して最初から選択的に形成してもよい。
陽極酸化工程により絶縁酸化物層を形成する場合、先ずレジストパターンや酸化膜パターンなどの適宜なマスクパターンを、金属プレートの一面または両面に形成した後、陽極酸化処理を行うことができる。これにより、金属プレート上で選択的陽極酸化が発生し、選択的に金属プレートを開放する陽極酸化膜が形成されることができる。
これにより、本発明による発光素子パッケージ用金属基板が製造される。
次いで、図３ｄに示すように、上記第１の導電パターン１０３ａに発光素子１１１を実装し、ワイヤなどを利用して、上記発光素子１１１と上記第２の導電パターン１０３ｂとを電気的に連結する。
発光素子を実装する方法は、特に制限されるものではなく、ソルダーなどを塗布した後、一定温度で熱処理するダイボンディング方法や、フラックス無しまたはフラックスを利用した共融接合方法などを利用することができる。
また、図示されていないが、発光素子をフリップチップボンディング（Flip-chip bonding）方法を利用して電気的に連結することもできる。
次に、図３ｅに示すように、上記第１の導電パターン及び第２の導電パターンに、第１及び第２の外部実装パッド１１４ａ、１１４ｂを形成する。その後、上記発光素子１１１及びワイヤ１１２を覆うように透明樹脂１１３を形成する。
または、図３ｆに示すように、上記第１の導電パターン及び第２の導電パターンに、第１及び第２反射膜１２５ａ、１２５ｂを形成することができる。この時、第１及び第２の外部実装パッド１２４ａ、１２４ｂは、上記第１及び第２の反射膜１２５ａ、１２５ｂを貫通するように形成することができる。
以後、上記発光素子１２１及びワイヤ１２２を覆うように、透明樹脂１２３を形成することができる。
次に、上記発光素子がそれぞれ分離されるように、第１及び第２の導電パターンを一対として上記発光素子パッケージ用金属基板を切断する。これにより、本発明による発光素子パッケージが製造される。
図４ａ乃至４ｆは、本発明の他の実施形態による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法を示す工程別断面図である。
以下、図４ａ乃至４ｆを参照して、本発明による発光素子パッケージ用金属基板及び発光素子パッケージの製造方法について説明する。上述した実施例と異なる構成要素を中心として説明し、同一の構成要素に対する詳しい説明は省略する。
先ず、図４ａに示すように、金属プレート２０１の一面に貫通孔ｈを形成し、上記貫通孔の内壁を含んで上記金属プレートの表面に絶縁酸化物層２０２を形成する。上述したように、上記絶縁酸化物層２０２は、金属プレート２０１の陽極酸化工程により形成されることができる。
次いで、図４ｂに示すように、上記絶縁酸化物層１０２に第１及び第２の導電パターン２０３ａ、２０３ｂを形成する。また、上記貫通孔のビアフィル工程を含み、上記第１及び第２の導電パターン２０３ａ、２０３ｂと電気的に連結される第１及び第２の外部実装パッド２０４ａ、２０４ｂを形成する。
次に、図４ｃに示すように、上記第１及び第２の導電パターン２０３ａ、２０３ｂと第１及び第２の外部実装パッド２０４ａ、２０４ｂとが形成されていない領域の絶縁酸化物層２０２を除去して金属プレートを露出させる。
次に、図４ｄに示すように、上記第１の導電パターン２０３ａに発光素子２１１を実装し、ワイヤ２１２を利用して上記発光素子２１１と上記第２の導電パターン２０３ｂとを電気的に連結する。
また、図示されてはいないが、発光素子をフリップチップボンディングを利用して電気的に連結することもできる。
次に、図４ｅに示すように、上記発光素子２１１及びワイヤ２１２を覆うように透明樹脂２１３を形成する。
または、図４ｆに示すように、上記第１の導電パターン及び第２の導電パターンに第１及び第２の反射膜２２５ａ、２２５ｂを形成することができる。以後、上記発光素子２２１及びワイヤ２２２を覆うように透明樹脂２２３を形成することができる。
次に、上記発光素子がそれぞれ分離されるように、第１及び第２の導電パターンを一対として上記発光素子パッケージ用金属基板を切断する。これにより、本発明による発光素子パッケージが製造される。
図５乃至図８は、本発明による発光素子パッケージを概略的に示す断面図である。上述した実施例と異なる構成要素を中心として説明し、同一の構成要素に対する詳しい説明は省略する。
図５を参照すると、本発明の一実施形態による発光素子パッケージ１１０は、金属プレート１０１と、上記金属プレートの表面に部分的に形成された絶縁酸化物層１０２ａ、１０２ｂと、上記絶縁酸化物層の一領域１０２ａに形成され、発光素子の実装領域を提供する第１の導電パターン１０３ａと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域１０２ｂに形成される第２の導電パターン１０３ｂと、上記第１の導電パターン１０３ａに実装され、上記第２の導電パターン１０３ｂと電気的に連結される発光素子１１１と、上記発光素子を覆う透明樹脂１１２とを含む。本実施形態による発光素子パッケージは、上記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層が除去されて上記金属プレートが露出する。
上記発光素子１１１は、ワイヤ１１２によって第２の導電パターン１０３ｂと電気的に連結され、上記発光素子及びワイヤを保護するための透明樹脂１１３でモールディングされている。
また、上記第１の導電パターン及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッド１１４ａ、１１４ｂを含む。
本実施形態による発光素子は、第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層が除去されて、金属プレートが熱伝達経路として直接利用されることができ、金属基板に実装される発光素子から発生する熱をさらに効率よく放出させることができる。また、絶縁酸化物層による発光素子の反射率及び輝度の低下を防止することができる。
図６を参照すると、本発明の他の実施形態による発光素子パッケージ１２０は、金属プレート１０１と、上記金属プレートの表面に部分的に形成された絶縁酸化物層１０２ａ、１０２ｂと、上記絶縁酸化物層の一領域１０２ａに形成され、発光素子の実装領域を提供する第１の導電パターン１０３ａと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域１０２ｂに形成される第２の導電パターン１０３ｂと、上記第１の導電パターン１０３ａに実装され、上記第２の導電パターン１０３ｂと電気的に連結される発光素子１２１と、上記発光素子１２１を覆う透明樹脂１２３とを含む。
本実施形態による発光素子パッケージは、上記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層が除去されて、上記金属プレートが露出する。
上記発光素子１２１は、ワイヤ１２２によって第２の導電パターン１０３ｂと電気的に連結され、上記発光素子及びワイヤを保護するための透明樹脂１２３でモールディングされている。
また、第１の導電パターン及び第２の導電パターンに形成された第１及び第２の反射膜１２５ａ、１２５ｂを含み、上記第１及び第２反射膜を貫通する第１及び第２の外部実装パッド１２４ａ、１２４ｂを含む。
図７を参照すると、本発明のまた他の実施形態による発光素子パッケージ２１０は、金属プレート２０１と、上記金属プレートの表面に部分的に形成された絶縁酸化物層２０２ａ、２０２ｂと、上記絶縁酸化物層の一領域２０２ａに形成され、発光素子の実装領域を提供する第１の導電パターン２０３ａと、上記第１の導電パターンと離隔するように上記絶縁酸化物層２０２ｂの他の領域に形成される第２の導電パターン２０３ｂと、上記第１の導電パターン２０３ａに実装され、上記第２の導電パターン２０３ｂと電気的に連結される発光素子２１１と、上記発光素子を覆う透明樹脂２１３とを含む。本実施形態において、上記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層が除去されて、上記金属プレートが露出する。
上記発光素子２１１は、ワイヤ２１２によって第２の導電パターン２０３ｂと電気的に連結され、上記発光素子及びワイヤを保護するために透明樹脂２１３でモールディングされている。
また、上記金属プレートに形成された貫通孔により、上記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッド２０４ａ、２０４ｂを含む。
上記第１及び第２の外部実装パッド２０４ａ、２０４ｂが形成されていない領域は、絶縁酸化物層が除去されて、上記金属プレートが露出する。
図８を参照すると、本発明の他の実施形態による発光素子パッケージ２２０は、金属プレート２０１と、上記金属プレートの表面に部分的に形成された絶縁酸化物層２０２ａ、２０２ｂと、上記絶縁酸化物層の一領域２０２ａに形成され、発光素子の実装領域を提供する第１の導電パターン２０３ａと、上記第１の導電パターンと離隔するように上記絶縁酸化物層の他の領域２０２ｂに実装される第２の導電パターン２０３ｂと、上記第１の導電パターン２０３ａに実装され、上記第２の導電パターン２０３ｂと電気的に連結される発光素子２２１と、上記発光素子を覆う透明樹脂２２３とを含む。本実施形態による発光素子パッケージは、上記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層が除去されて、上記金属プレートが露出する。
上記発光素子２２１は、ワイヤ２２２によって第２の導電パターン２０３ｂと電気的に連結され、上記発光素子及びワイヤを保護するための透明樹脂２２３でモールディングされている。
また、上記金属プレート２０１に形成された貫通孔により、上記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッド２０４ａ、２０４ｂを含む。上記第１及び第２の外部実装パッドが形成されていない領域は、絶縁酸化物層が除去されて、上記金属プレートが露出する。
また、上記発光素子パッケージは、第１の導電パターン及び第２の導電パターンに形成された第１及び第２の反射膜２２５ａ、２２５ｂを含む。
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された請求範囲によって限定される。従って、請求範囲に記載の本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明であり、これも添付された請求範囲に記載された技術的思想に属する。
１０１、２０１ 金属プレート
１０２、２０２ 絶縁酸化物層
１０３、２０３ 導電パターン
１１１、１２１、２１１、２２１ 発光素子

Claims (16)

  1. 金属プレートと、
    前記金属プレートの表面に部分的に形成された絶縁酸化物層と、
    前記絶縁酸化物層の一領域に形成され、発光素子の実装領域を提供する第１の導電パターンと、
    前記第１の導電パターンと離隔するように前記絶縁酸化物層の他の領域に形成された第２の導電パターンと、
    を含む発光素子パッケージ用基板。
  2. 前記部分的に形成された絶縁酸化物層により露出した金属プレートの領域は、前記絶縁酸化物層と同一の物質が形成された後に除去されて得られた領域であることを特徴とする請求項１に記載の発光素子パッケージ用基板。
  3. 前記絶縁酸化物層は、前記金属プレートの陽極酸化工程により形成された陽極酸化膜であることを特徴とする請求項１に記載の発光素子パッケージ用基板。
  4. 前記第１及び第２の導電パターン上にそれぞれ形成された第１及び第２の外部実装パッドをさらに含むことを特徴とする請求項１に記載の発光素子パッケージ用基板。
  5. 前記金属プレートに形成された貫通孔により、前記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッドを含むことを特徴とする請求項１に記載の発光素子パッケージ用基板。
  6. 前記第１及び第２の外部実装パッドが形成されていない領域の絶縁酸化物層が除去されて、前記金属プレートが露出されることを特徴とする請求項５に記載の発光素子パッケージ用基板。
  7. 金属プレートと、
    前記金属プレートの表面に部分的に形成された絶縁酸化物層と、
    前記絶縁酸化層の一領域に形成され、発光素子パッケージの実装領域を提供する第１の導電パターンと、
    前記第１の導電パターンと離隔するように前記絶縁酸化物層の他の領域に形成された第２の導電パターンと、
    を含む発光素子パッケージの駆動回路基板。
  8. 金属プレートの表面に絶縁酸化物層を形成するステップと、
    前記絶縁酸化物層上に発光素子の実装領域を提供する第１の導電パターン及び前記第１の導電パターンと離隔される第２の導電パターンを形成するステップと、
    前記第１及び第２の導電パターンが形成されていない領域の絶縁酸化物層を除去して金属プレートを露出するステップと、
    を含む発光素子パッケージ用基板の製造方法。
  9. 前記絶縁酸化物層は、前記金属プレートの陽極酸化工程により形成されることを特徴とする請求項８に記載の発光素子パッケージ用基板の製造方法。
  10. 前記金属プレートに貫通孔を形成し、前記貫通孔により前記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッドを形成するステップを含むことを特徴とする請求項８に記載の発光素子パッケージ用基板の製造方法。
  11. 前記第１及び第２の外部実装パッドが形成されていない領域の絶縁酸化物層を除去して前記金属プレートを露出するステップを含むことを特徴とする請求項１０に記載の発光素子パッケージ用基板の製造方法。
  12. 金属プレートと、
    前記金属プレートの表面に部分的に形成された絶縁酸化物層と、
    前記絶縁酸化物層の一領域に形成され、発熱素子の実装領域を提供する第１の導電パターンと、
    前記第１の導電パターンと離隔するように前記絶縁酸化物層の他の領域に形成された第２の導電パターンと、
    前記第１の導電パターンに実装され、前記第２の導電パターンと電気的に連結される発光素子と、
    前記発光素子を覆う透明樹脂と、
    を含む発光素子パッケージ。
  13. 前記第１及び第２の導電パターン上にそれぞれ形成された第１及び第２の外部実装パッドをさらに含むことを特徴とする請求項１２に記載の発光素子パッケージ。
  14. 前記第１及び第２の導電パターン上に形成された第１及び第２の反射膜と、前記第１及び第２の反射膜を貫通する第１及び第２の外部実装パッドとをさらに含むことを特徴とする請求項１２に記載の発光素子パッケージ。
  15. 前記金属プレートを貫通して形成され、前記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッドをさらに含むことを特徴とする請求項１２に記載の発光素子パッケージ。
  16. 前記金属プレートを貫通して形成され、前記第１及び第２の導電パターンと電気的に連結される第１及び第２の外部実装パッド及び前記第１及び第２の導電パターンに形成された反射膜をさらに含むことを特徴とする請求項１２に記載の発光素子パッケージ。
JP2009293174A 2009-08-24 2009-12-24 発光素子パッケージ用基板の製造方法 Expired - Fee Related JP5156732B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0078403 2009-08-24
KR1020090078403A KR101124102B1 (ko) 2009-08-24 2009-08-24 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지

Publications (2)

Publication Number Publication Date
JP2011044685A true JP2011044685A (ja) 2011-03-03
JP5156732B2 JP5156732B2 (ja) 2013-03-06

Family

ID=43604608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009293174A Expired - Fee Related JP5156732B2 (ja) 2009-08-24 2009-12-24 発光素子パッケージ用基板の製造方法

Country Status (4)

Country Link
US (1) US20110042699A1 (ja)
JP (1) JP5156732B2 (ja)
KR (1) KR101124102B1 (ja)
CN (1) CN101997078A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204071A (ja) * 2013-04-09 2014-10-27 シチズン電子株式会社 照明装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003792A (ko) * 2009-07-06 2011-01-13 주식회사 디지아이 칼라 인쇄회로기판의 제조방법
JP2012513128A (ja) * 2010-04-30 2012-06-07 ウエイブニクス インク． 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法
DE102010026344A1 (de) * 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
KR101255944B1 (ko) * 2011-07-20 2013-04-23 삼성전기주식회사 전력 모듈 패키지용 기판 및 그 제조방법
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
KR101330582B1 (ko) * 2011-12-23 2013-11-18 (주)웨이브닉스이에스피 발광 장치 및 발광 장치 제조방법
KR101321001B1 (ko) * 2011-12-26 2013-10-22 주식회사 루멘스 발광소자 패키지 및 발광소자 패키지 제조방법
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
CN103427006B (zh) * 2012-05-14 2016-02-10 展晶科技(深圳)有限公司 发光二极管
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
DE102012108627B4 (de) * 2012-09-14 2021-06-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleitervorrichtung und Trägerverbund
KR102038693B1 (ko) * 2013-04-15 2019-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
KR101557942B1 (ko) * 2014-01-08 2015-10-12 주식회사 루멘스 발광 소자 패키지 및 발광 소자 패키지의 제조 방법
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR102176472B1 (ko) * 2014-01-28 2020-11-09 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 발광장치
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9379298B2 (en) * 2014-10-03 2016-06-28 Henkel IP & Holding GmbH Laminate sub-mounts for LED surface mount package
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN107949922B (zh) * 2015-09-08 2021-04-13 首尔伟傲世有限公司 发光二极管封装件
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI662872B (zh) * 2018-01-26 2019-06-11 謝孟修 陶瓷電路板及其製法
CN111343794A (zh) * 2018-12-19 2020-06-26 同扬光电（江苏）有限公司 柔性线路板结构及其制作方法
KR20210097855A (ko) * 2020-01-30 2021-08-10 삼성전자주식회사 금속 베이스 배선 기판 및 전자소자 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042211A (ja) * 2006-08-08 2008-02-21 Lg Electronics Inc 発光素子パッケージ及びその製造方法
JP2008124195A (ja) * 2006-11-10 2008-05-29 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2008140934A (ja) * 2006-11-30 2008-06-19 Toshiba Lighting & Technology Corp 発光ダイオード装置及び照明装置
JP2009164583A (ja) * 2007-12-28 2009-07-23 Samsung Electro-Mechanics Co Ltd 高出力ｌｅｄパッケージ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35942A (en) * 1862-07-22 Improvement in steam-boh-ers
US166664A (en) * 1875-08-10 Improvement in inner soles for boots and shoes
JPH08174898A (ja) * 1994-12-27 1996-07-09 Canon Inc 露光装置
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP3733114B2 (ja) * 2000-07-25 2006-01-11 株式会社メヂアナ電子 プラスチックパッケージベース及びエアキャビティ型パッケージ
DE10125374C1 (de) * 2001-05-23 2003-01-16 Osram Opto Semiconductors Gmbh Gehäuse für einen elektromagnetische Strahlung emittierenden Halbleiterchip und Verfahren zu dessen Herstellung
JP2004241757A (ja) * 2003-01-17 2004-08-26 Sharp Corp 光結合半導体装置とその製造方法
WO2006135130A1 (en) * 2005-06-15 2006-12-21 Lg Chem, Ltd. Light emitting diode device using electrically conductive interconnection section
KR100760075B1 (ko) * 2006-01-26 2007-09-18 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
TWI295115B (en) * 2006-02-13 2008-03-21 Ind Tech Res Inst Encapsulation and methods thereof
KR100780196B1 (ko) * 2006-02-27 2007-11-27 삼성전기주식회사 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법
KR101210090B1 (ko) * 2006-03-03 2012-12-07 엘지이노텍 주식회사 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
KR100764386B1 (ko) * 2006-03-20 2007-10-08 삼성전기주식회사 고온공정에 적합한 절연구조체 및 그 제조방법
JP5220373B2 (ja) * 2007-09-25 2013-06-26 三洋電機株式会社 発光モジュール
KR20090072941A (ko) * 2007-12-28 2009-07-02 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
KR100930502B1 (ko) * 2008-01-16 2009-12-09 (주)웨이브닉스이에스피 금속 기판을 이용한 광소자 패키지 플랫폼 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042211A (ja) * 2006-08-08 2008-02-21 Lg Electronics Inc 発光素子パッケージ及びその製造方法
JP2008124195A (ja) * 2006-11-10 2008-05-29 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2008140934A (ja) * 2006-11-30 2008-06-19 Toshiba Lighting & Technology Corp 発光ダイオード装置及び照明装置
JP2009164583A (ja) * 2007-12-28 2009-07-23 Samsung Electro-Mechanics Co Ltd 高出力ｌｅｄパッケージ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204071A (ja) * 2013-04-09 2014-10-27 シチズン電子株式会社 照明装置

Also Published As

Publication number Publication date
JP5156732B2 (ja) 2013-03-06
KR20110020672A (ko) 2011-03-03
US20110042699A1 (en) 2011-02-24
CN101997078A (zh) 2011-03-30
KR101124102B1 (ko) 2012-03-21

Similar Documents

Publication Publication Date Title
JP5156732B2 (ja) 発光素子パッケージ用基板の製造方法
KR100764388B1 (ko) 양극산화 금속기판 모듈
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
KR101077378B1 (ko) 방열기판 및 그 제조방법
KR100796522B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR101095202B1 (ko) 하이브리드형 방열기판 및 그 제조방법
TW201232854A (en) Substrate structure of LED packaging and manufacturing method of the same
US20110101392A1 (en) Package substrate for optical element and method of manufacturing the same
JP2010278417A (ja) メタル積層板及びこれを用いた発光ダイオードパッケージの製造方法
JP2010140820A (ja) 灯具、配線基板及び配線基板の製造方法
JP2012004527A (ja) 放熱基板及びその製造方法
JP2012004524A (ja) 放熱基板及びその製造方法
KR101119259B1 (ko) 하이브리드형 방열기판 및 그 제조방법
JP4940276B2 (ja) 放熱パッケージ基板及びその製造方法
KR20100037471A (ko) 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
KR20090033592A (ko) 방열 특성이 향상된 ｌｅｄ 어레이 모듈
KR20120005759A (ko) 방열회로기판 및 그의 제조 방법
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
JP2007116071A (ja) 電子部品用パッケージ
KR101309764B1 (ko) 발광 다이오드
KR101107590B1 (ko) 발광소자 패키지의 제조방법
KR101856217B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
KR101367382B1 (ko) 발광 다이오드
KR20120064162A (ko) 임베디드 칩 온 보드 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees