KR100780196B1 - 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법 - Google Patents

발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법 Download PDF

Info

Publication number
KR100780196B1
KR100780196B1 KR1020060018861A KR20060018861A KR100780196B1 KR 100780196 B1 KR100780196 B1 KR 100780196B1 KR 1020060018861 A KR1020060018861 A KR 1020060018861A KR 20060018861 A KR20060018861 A KR 20060018861A KR 100780196 B1 KR100780196 B1 KR 100780196B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
substrate
conductive pattern
diode package
Prior art date
Application number
KR1020060018861A
Other languages
English (en)
Other versions
KR20070088956A (ko
Inventor
신상현
최석문
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060018861A priority Critical patent/KR100780196B1/ko
Priority to TW096105434A priority patent/TWI362773B/zh
Priority to JP2007039445A priority patent/JP4728264B2/ja
Priority to US11/710,436 priority patent/US7863640B2/en
Publication of KR20070088956A publication Critical patent/KR20070088956A/ko
Application granted granted Critical
Publication of KR100780196B1 publication Critical patent/KR100780196B1/ko
Priority to US12/952,760 priority patent/US8476090B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

열전도가 가능한 기판 일부에 아노다이징 공법으로 절연층을 형성한 후 도전성 물질로 도금함으로써 제조공법이 간단하고 방열효율이 개선된 발광다이오드 패키지와 회로기판 및 그 제조방법이 제공된다.
본 발명에 의한 발광다이오드 패키지는, 열전도가 가능한 금속으로 제작되는 기판; 상기 기판의 상면으로 노출되는 면이 도전패턴 형성이 가능한 형상을 갖도록, 상기 기판의 좌우측 양단에 형성되는 절연 산화층; 상기 절연 산화층 상에 형성되는 제1 도전패턴; 상기 제1 도전패턴과 이격되며 상기 기판에 접촉되도록 형성되는 제2 도전패턴; 상기 제2 도전패턴에 장착되고, 제1 도전패턴과 전기적으로 연결되는 발광다이오드; 및 상기 발광다이오드를 덮는 투명성수지를 포함하여 구성된다.
본 발명에 의한 발광다이오드 패키지는, 발광다이오드에서 발생하는 열을 보다 빠르고 효과적으로 방출시킬 수 있고, 아노다이징 공정을 통해 절연층이 기판과 일체로 형성되므로 생산성 및 내구성이 향상되며, 저전력 발광다이오드뿐만 아니라 고전력 발광다이오드도 사용할 수 있다는 효과가 있다.
발광다이오드, 기판, 아노다이징, 산화 절연층, 방열

Description

발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및 그 제조방법{LIGHT EMITTING DIODE PACKAGE, SUBSTRATE FOR LIGHT EMITTING DIODE PACKAGE AND METHOD OF MANUFACTURING THE SAME}
도 1은 종래 발광장치의 분해사시도이다.
도 2 내지 도 7은 본 발명에 의한 발광다이오드 패키지의 제조과정을 순차적으로 도시하는 평면도이다.
도 8은 본 발명에 의한 발광다이오드 패키지의 평면도이다.
도 9는 본 발명에 의한 발광다이오드 패키지의 측단면도이다.
도 10은 본 발명에 의한 발광다이오드 패키지의 제2 실시예 측단면도이다.
도 11은 본 발명에 의한 발광다이오드 패키지의 제3 실시예 측단면도이다.
도 12는 본 발명에 의한 발광다이오드 패키지용 회로기판의 다른 실시예 측단면도이다.
도 13은 본 발명에 의한 발광다이오드 패키지의 제4 실시예 측단면도이다.
도 14는 본 발명에 의한 발광다이오드 패키지의 제5 실시예 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110 : 관통홀
120 : 절연 산화층 200 : 도전패턴
210 : 제1 도전패턴 220 : 제2 도전패턴
300 : 발광다이오드 400 : 투명성수지
본 발명은 발광다이오드 패키지와 발광다이오드 패키지에 적용되는 회로기판 및 그 제조방법에 관한 것으로, 더 상세하게는 열전도가 가능한 기판 일부에 아노다이징 공법으로 절연층을 형성한 후 도전성 물질로 도금함으로써 제조공법이 간단하고 방열효율이 개선된 발광다이오드 패키지와 회로기판 및 그 제조방법에 관한 것이다.
휴대폰, 네비게이션, PDA 등의 백라이트로는, 수명이 길고 제품의 소형화가 가능한 발광다이오드(Light Emitting Device)를 이용한 발광장치가 주로 사용되는데, 이와 같이 발광다이오드를 이용한 발광장치는, 냉음극 형광램프(Cold Cathode Fluorescent Lamp : CCFL)를 이용하는 발광장치에 비해 친환경적이며, 응답속도가 수 nano초로 고속 응답이 가능하므로 색 재현성이 높으며, 발광다이오드의 광량을 조정하여 휘도 및 색온도를 임의로 변경할 수 있다는 장점이 있다.
발광다이오드를 이용하는 발광장치는 크게 나누어 전류 패턴이 형성된 회로 기판과 상기 회로기판에 장착되는 발광다이오드를 포함하여 구성되는데, 최근 들어 고출력 발광다이오드가 상용화됨에 따라 발광다이오드에서 발생되는 열을 보다 효과적으로 방출시킬 수 있도록 구성되는 회로기판이 요구되고 있다.
이하 첨부된 도면을 참조하여 종래의 발광다이오드를 이용한 발광장치에 대하여 설명한다.
도 1은 종래 발광장치의 분해사시도이다.
도 1에 도시된 바와 같이 발광장치(1)는, 전류 패턴이 형성된 회로기판(3)과, 회로기판(3) 상에 장착되는 발광다이오드(6)와, 발광다이오드(6) 빛의 발광방향을 가이드하기 위한 반사부재(2)를 포함하여 구성된다.
상기 회로기판(3)은 절연 재료로 제작되며, 상호 대향하는 양 측면에 한 쌍의 전극(4a, 4b)이 형성되어 외부와 전기적으로 접속되도록 구성된다. 회로기판(3)의 상면에는 동박 등의 도전패턴(5a, 5b)이 형성되며, 상기 도전패턴(5a, 5b)은 각각 상기 전극(4a, 4b)에 전기적으로 접속되며, 회로기판(3)의 상면 중심부를 향해 연장된다. 또한 회로기판(3)의 상면 각 구석에는 동박 등으로 제작되는 고정용 전극패턴(7a~7d)이 마련된다. 이때 상기 전극(4a, 4b)과 도전패턴(5a, 5b)은 절연막(8)에 의해 상면이 절연된다.
반사부재(2)는, 내열성 고성능 플라스틱 등과 같은 수지재료 또는, 구리, 알루미늄 등의 금속 재료로 제작되며, 중심부에는 발광다이오드(6)가 인입되는 반사관통홀(2a)이 형성되고, 상기 반사관통홀(2a)의 내측벽면은 발광다이오드(6)에서 발광되는 빛의 반사효율을 향상시킬 수 있도록 은이나 니켈 등에 의해 광택 도금된다. 이때, 상기 반사부재(2)는 모든 면이 광택 도금될 수도 있다.
이때 반사부재(2)와 회로기판(3)은 일반적으로 외형 사이즈가 비슷하게 형성된다.
상기 발광다이오드(6)는 회로기판(3)의 상면 가운데 부위에 위치하는 실장영역(3a)에 장착되며, 본 도면에는 도시되지 아니하고 있으나 양극 단자와 캐소드 단자가 도전패턴(5a, 5b)과 전기적으로 연결되도록 구성된다.
따라서 회로기판(3)으로 인가되는 전류는 전극(4a, 4b)과 도전패턴(5a, 5b)을 통해 발광다이오드(6)로 전달되어, 상기 발광다이오드(6)는 상측으로 빛을 발산하도록 동작된다.
발광다이오드(6)에서 발생되는 열은 발광다이오드(6)의 저면과 연결된 부재 즉, 절연물질로 제작된 회로기판(3)을 통해 방출되는데, 일반적으로 절연물질은 열전도 효율이 매우 낮으므로 상기와 같은 구조로 구성되는 종래의 발광장치(1)는 발광다이오드(6)에서 발생되는 열이 효율적으로 방출되지 못한다는 단점이 있다.
이와 같은 문제점을 해결하기 위하여, 상기 발광다이오드(6)가 장착되는 지점에 관통홀이 형성되고, 상기 관통홀에 열전도 물질로 채워지도록 구성된 회로기판이 제안된 바도 있으나, 이와 같은 구조는 제조공정이 복잡할 뿐만 아니라 상기 열전도 물질이 발광다이오드의 저면 중 일부에만 접촉되므로 방열효율을 증대시키는데 한계가 있다는 문제점이 있다.
또한, 상기와 같은 구조로 구성되는 회로기판(3)은 전극(4a, 4b)과 도전패턴 (5a, 5b), 절연막(8) 등을 각각 별도로 제작되어야 하므로 제조공정이 난해하고 이에 따라 제조원가가 증가될 뿐만 아니라, 생산성이 매우 낮아진다는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 발광다이오드에서 발생하는 열을 보다 효과적으로 방출시킬 수 있고, 제조공정의 단순화를 통해 제조원가를 절감시킬 수 있으며, 생산성 증대가 가능한 발광다이오드 패키지용 회로기판 및 그 제조방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 발광다이오드 패키지용 회로기판은,
상면에 발광다이오드가 장착되는 발광다이오드 패키지용 회로기판에 있어서,
열전도가 가능한 금속으로 제작되는 기판;
상기 기판의 상면으로 노출되는 면이 도전패턴 형성이 가능한 형상을 갖도록, 상기 기판의 좌우측 양단에 형성되는 절연 산화층;
상기 절연 산화층 상에 형성되는 제1 도전패턴; 및
상기 제1 도전패턴과 이격되며 상기 기판에 접촉되도록 형성되는 제2 도전패턴;
을 포함하여 구성된다.
상기 기판은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작된다.
상기 절연 산화층은, 아노다이징 공정을 통해 제작된다.
상기 절연 산화층은, 상기 기판의 좌우측면과 상기 기판의 좌우측 상면 및 저면에 형성되거나 또는, 일정한 두께를 갖도록 상기 기판의 좌우측면에 형성된다.
상기 절연 산화층은, 상기 기판의 상면으로 노출되는 부위의 양단이 기판 상면의 전측 및 후측 가장자리를 따라 연장되도록 형성된다.
본 발명에 의한 발광다이오드 패키지용 회로기판 제조방법은,
열전도가 가능한 금속으로 제작되는 기판에 둘 이상의 관통홀을 형성하는 단계;
상기 관통홀의 끝단 주변과 내측면에 절연 산화층을 각각 형성하는 단계;
상기 절연 산화층 표면에 제1 도전패턴을 각각 형성하고, 제1 도전패턴 사이에 제2 도전패턴을 형성하는 단계; 및
양단에 제1 도전패턴이 마련되고 가운데 부위에 제2 도전패턴이 마련되도록 상기 기판을 절단하는 단계;
를 포함하여 구성된다.
상기 관통홀은 둘 이상의 열을 이루도록 형성되고,
상기 절연 산화층은 열을 이루는 관통홀을 연결하도록 형성된다.
상기 절연 산화층은 아노다이징 공법에 의해 형성된다.
상기 기판은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작된다.
본 발명에 의한 발광다이오드 패키지는,
열전도가 가능한 금속으로 제작되는 기판;
상기 기판의 상면으로 노출되는 면이 도전패턴 형성이 가능한 형상을 갖도록, 상기 기판의 좌우측 양단에 형성되는 절연 산화층;
상기 절연 산화층 상에 형성되는 제1 도전패턴;
상기 제1 도전패턴과 이격되며 상기 기판에 접촉되도록 형성되는 제2 도전패턴;
상기 제2 도전패턴에 장착되고, 제1 도전패턴과 전기적으로 연결되는 발광다이오드; 및,
상기 발광다이오드를 덮는 투명성수지;
를 포함하여 구성된다.
상기 기판은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작된다.
상기 절연 산화층은, 아노다이징 공정을 통해 제작된다.
상기 절연 산화층은, 상기 기판의 좌우측면과 상기 기판의 좌우측 상면 및 저면에 형성되거나 또는, 일정한 두께를 갖도록 상기 기판의 좌우측면에 형성된다.
상기 절연 산화층은, 상기 기판의 상면으로 노출되는 부위의 양단이 기판 상면의 전측 및 후측 가장자리를 따라 연장되도록 형성된다.
본 발명에 의한 발광다이오드 패키지 제조방법은,
열전도가 가능한 금속으로 제작되는 기판에 둘 이상의 관통홀을 형성하는 단계;
상기 관통홀의 끝단 주변과 내측면에 절연 산화층을 각각 형성하는 단계;
상기 절연 산화층 표면에 제1 도전패턴을 각각 형성하고, 제1 도전패턴 사이에 제2 도전패턴을 형성하는 단계;
두 관통홀 사이의 상기 제2 도전패턴 상에 발광다이오드를 장착하고, 상기 발광다이오드와 상기 제1 도전패턴을 전기적으로 연결하는 단계;
상기 발광다이오드를 덮도록 투명성수지를 도포하는 단계; 및
상기 발광다이오드가 각각 분리되도록 상기 기판을 절단하는 단계
를 포함하여 구성된다.
상기 관통홀은 둘 이상의 열을 이루도록 형성되고,
상기 절연 산화층은 열을 이루는 상기 관통홀을 연결하도록 형성되며,
상기 발광다이오드는 서로 다른 열의 상기 관통홀 사이에 위치되도록 열을 이루어 장착된다.
상기 투명성수지는 열을 이루는 발광다이오드를 모두 덮도록 길게 형성된다.
상기 절연 산화층은 아노다이징 공법에 의해 형성된다.
상기 기판은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작된다.
이하 첨부된 도면을 참조하여 본 발명에 의한 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및 그 제조방법의 실시예를 설명한다.
도 2 내지 도 7은 본 발명에 의한 발광다이오드 패키지의 제조과정을 순차적으로 도시하는 평면도이다.
본 발명에 의한 발광다이오드 패키지에 적용되는 회로기판을 제작하고자 하는 경우, 우선 도 2에 도시된 바와 같이 열전도가 가능한 금속재질의 기판(100)에 관통홀(110)을 열을 이루도록 형성하고, 도 3에 도시된 바와 같이 관통홀(110) 주변에 절연 산화층(120)을 형성한다.
도 4는 도 3에 도시된 A-A선을 따라 절단된 기판(100)의 단면도로서, 도 4에 도시된 바와 같이 상기 절연 산화층(120)은 관통홀(110)의 양단 입구측과 내측면에 걸쳐 형성된다. 이때, 절연 산화층(120)의 상면은 이후에 제1 도전패턴(210)(미도시)이 형성될 영역이므로, 관통홀(110)의 내측면으로부터 일정한 깊이까지 균일한 두께로 형성되며, 상기 절연 산화층(120)의 두께는 사용 조건이나 사용자의 선택에 따라 자유롭게 변경될 수 있다.
상기 절연 산화층(120)은 본 실시예와 같이 관통홀(100)의 내측면으로부터 균일한 두께를 갖도록 즉, 관통홀(100) 주변 전체를 수직방향으로 관통하는 형상으로 형성될 수도 있고 관통홀(110)의 내측과 상측 및 하측 입구 주변의 표면에만 형성될 수도 있다. 이때 상기 절연 산화층(120)이 관통홀(110)의 내측과 상측 및 하측 입구 주변의 표면에만 형성되는 경우는 이하 별도의 도면을 참조하여 설명하기로 한다.
또한 상기 절연 산화층(120)은 한번의 공정으로 여러 관통홀(110)에 형성될 수 있도록 관통홀(110)의 열 방향으로 길게 형성됨이 바람직하며, 보다 용이하게 절연 산화층(120)이 형성될 수 있도록 아노다이징 공정이 활용됨이 바람직하다. 이와 같이 아노다이징 공정을 이용하여 절연 산화층(120)을 형성하면, 절연층을 별도 로 제작하고 접착시킬 필요가 없으므로 제조가 간편해지고, 절연층이 기판(100)과 일체로 형성되므로 내구성이 향상된다는 장점이 있다. 상기 아노다이징 공정은 산화막 형성에 널리 활용되고 있는 공정이므로, 이에 대한 상세한 설명은 생략한다.
또한, 상기 기판(100)은 아노다이징 공정을 통해 절연 산화층(120)이 형성될 수 있도록, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나의 금속 또는 둘 이상의 금속을 합금한 합금물질로 제작됨이 바람직하다.
이와 같이 절연 산화층(120)이 형성되면, 도 5에 도시된 바와 같이 서로 다른 절연 산화층(120) 표면에 각각 제1 도전패턴(210)을 형성하고, 서로 다른 제1 도전패턴(210) 사이에 제2 도전패턴(220)을 형성한다. 상기 제1 도전패턴(210)에는 차후 발광다이오드(300)(미도시)에 전류를 인가하는 와이어가 결합되는 부재이므로, 와이어가 보다 용이하게 결합될 수 있도록 기판(100)의 상면과 저면으로 연장되도록 형성됨이 바람직하다. 또한 상기 제2 도전패턴(220)은 차후 발광다이오드(300)(미도시)가 장착되는 부재이므로, 상면이 평평하게 형성됨이 바람직하다.
상기 제1 도전패턴(210) 및 제2 도전패턴(220)은 일반적인 도금방법 또는 금속침전 방법 등 여러 가지 방법에 의해 형성될 수 있으며, 이 외에 여러 가지 방법에 의해 형성될 수도 있다.
본 실시예에서는 각 제1 도전패턴(210) 및 제2 도전패턴(220)이 좌우측 양단에서 서로 연결되어 있으나, 이는 제1 도전패턴(210) 및 제2 도전패턴(220)의 형성을 보다 용이하게 할 수 있도록 하기 위함일 뿐이다. 즉, 상기 제1 도전패턴(210) 및 제2 도전패턴(220)이 서로 연결되는 부분은 차후에 절단되어 제거되는 부분이므로, 각각의 제1 도전패턴(210)과 각각의 제2 도전패턴(220)은 상호 분리된 구성으로 간주함이 타당하다.
또한, 본 실시예에서 상기 제1 도전패턴(210)과 제2 도전패턴(220)은, 제작상 편의 및 생산성 향상을 위하여 관통홀(110)의 열 방향으로 길게 형성되고 있으나, 상기 제1 도전패턴(210)과 제2 도전패턴(220)의 형상은 이에 한정되지 아니한다. 예를 들어, 각 관통홀(110) 별로 제1 도전패턴(210)을 각각 형성하고, 서로 다른 제1 도전패턴(210) 사이에 제2 도전패턴(220)을 형성하도록 변경될 수도 있다.
제1 도전패턴(210) 및 제2 도전패턴(220)의 형성이 완료되면, 도 6에 도시된 바와 같이 하나의 제1 도전패턴(210)으로 연결되지 아니한 두 관통홀(110) 사이 즉, 서로 다른 제1 도전패턴(210)이 형성된 두 관통홀(110) 사이의 제2 도전패턴(220) 상에 발광다이오드(300)를 장착하고, 와이어 등을 이용하여 상기 발광다이오드(300)와 상기 제1 도전패턴(210)을 전기적으로 연결한다.
발광다이오드(300)를 장착하는 방법은, 제2 도전패턴(220) 상에 실버 페이스트, 투명에폭시, 솔더 등을 도포한 후 발광다이오드(300)를 마운팅하고 일정 온도에서 열처리하여 다이본딩하는 방법이나, 무플럭스 또는 플럭스를 이용한 공융접합하는 방법 등 종래의 발광장치 제조방법에 사용되는 어떠한 방법으로도 적용될 수 있다.
발광다이오드(300)의 장착이 완료되면, 도 7에 도시된 바와 같이 상기 발광다이오드(300)를 덮도록 투명성수지(400)를 도포한 후, 상기 발광다이오드(300)가 각각 분리되도록 절단선(C)을 따라 상기 기판(100)을 절단한다. 이때 투명성수지(400) 역시 제1 도전패턴(210) 및 제2 도전패턴(220)과 마찬가지로 제작상 편의 및 생산성 향상을 위하여 관통홀(110)의 열 방향으로 길게 형성되고 있으나, 상기 투명성수지(400)는 각 발광다이오드(300)별로 각각 형성될 수 있다.
이와 같이 본 발명에 의한 발광다이오드 패키지 제조방법을 사용하면, 1회의 제조공정을 통해 다수의 발광다이오드 패키지를 얻을 수 있으므로 생산성이 향상되며, 종래와 같이 절연층을 별도로 제작하지 아니하고 아노다이징 공정을 이용하여 보다 용이하게 절연층을 형성할 수 있으므로 제조공정이 간편해지고 제조원가를 절감시킬 수 있다는 장점이 있다.
이때, 발광다이오드 패키지에 사용되는 회로기판만을 제작하고자 하는 경우에는, 절연 산화층(120)이 형성되고 제1 도전패턴(210)과 제2 도전패턴(220)이 형성된 상태에서(도 5 참조) 도 7에 도시된 절단선(C)을 따라 기판(100)을 절단함으로써, 한번의 제조공정을 통해 다수의 발광다이오드 패키지용 회로기판을 얻을 수 있다.
도 8은 본 발명에 의한 발광다이오드 패키지의 평면도이고, 도 9는 도 8에 도시된 B-B 선을 따라 절단된 본 발명에 의한 발광다이오드 패키지의 측단면도이다.
도 8 및 도 9에 도시된 바와 같이 본 발명에 의한 발광다이오드 패키지는, 발광다이오드(300)가 제2 도전패턴(220)을 통해 열전도가 가능한 금속재질의 기판(100)에 연결되어 있으므로, 발광다이오드(300)에서 발생되는 열이 기판(100)을 통해 외부로 방출되는 방열효과가 향상된다는 장점이 있다. 이때, 상기 기판(100)은 방열효과를 더욱 향상시킬 수 있도록 열전도율이 높은 재질로 제작됨이 바람직하며, 열전도율이 높을 뿐만 아니라 가격이 저렴한 알루미늄으로 적용됨이 더욱 바람직하다. 이와 같이 상기 기판(100)이 알루미늄으로 제작되면, 상기 언급한 바와 같이 발광다이오드(300)에서 발생되는 열이 외부로 방출되는 방열효율이 향상될 뿐만 아니라 아노다이징 공정을 통하여 보다 용이하게 절연 산화막인 Al2O3이 형성될 수 있다는 이점도 있다.
상기 발광다이오드 패키지가 타 부재에 실장되었을 때 기판(100)의 저면을 통해 타 부재로 열이 효과적으로 전도될 수 있도록 즉, 기판(100)의 저면이 타 부재에 접촉될 수 있도록, 상기 기판(100)의 저면에 제2 도전패턴(220)이 형성됨이 바람직하다.
이와 같이 본 발명에 의한 발광다이오드 패키지는 발광다이오드(300)에서 발생하는 열을 보다 빠르고 효과적으로 방출시킬 수 있으므로, 발열량이 비교적 적은 저전력 발광다이오드(300)뿐만 아니라 발열량이 비교적 큰 고전력 발광다이오드(300)도 사용할 수 있다는 이점이 있다.
도 10은 본 발명에 의한 발광다이오드 패키지의 제2 실시예 측단면도이다.
본 발명에 의한 발광다이오드 패키지에 적용되는 투명성수지(400)는, 도 9에 도시된 바와 같이 상면이 평평한 형상으로 형성될 수도 있고, 발광다이오드(300)의 발광각도 조절을 위해 도 10에 도시된 반구형을 포함하여 여러 가지 형상으로 형성될 수 있다.
이와 같은 투명성수지(400)의 형상 및 재질은 여러 가지 조건에 따라 다양하게 구현되고 있으므로, 이에 대한 상세한 설명은 생략한다.
도 11은 본 발명에 의한 발광다이오드 패키지의 제3 실시예 측단면도이다.
본 발명에 의한 발광다이오드 패키지는, 도 11에 도시된 바와 같이 제2 도전패턴(220)이 기판(100)의 저면에는 마련되지 아니하고 상면에만 마련되도록 구성될 수도 있다.
이와 같은 경우 발광다이오드 패키지가 타 부재에 실장되었을 때 기판(100)의 저면이 타 부재와 이격되므로, 공기 순환방식으로 발광다이오드(300)에서 발광되는 열을 방출시킬 수 있게 된다.
또한, 도 9 및 도 10에 도시된 발광다이오드 패키지의 경우에는 상면이 평평한 부재에만 장착될 수 있으나, 도 11에 도시된 발광다이오드 패키지는 상면이 불균일한 부재에도 장착될 수 있다는 효과가 있다.
도 12는 본 발명에 의한 발광다이오드 패키지용 회로기판의 다른 실시예 측 단면도이고, 도 13은 본 발명에 의한 발광다이오드 패키지의 제4 실시예 측단면도이다.
본 발명에 의한 발광다이오드 패키지용 회로기판은, 도 12에 도시된 바와 같이 절연 산화층(120)이 관통홀(110)의 양단 입구측과 내벽 표면에만 얇게 도포되도록 형성될 수 있다. 이때, 관통홀(110)의 입구측에 형성되는 절연 산화층(120)은 도 11에 도시된 바와 같이 발광다이오드(300)의 와이어가 연결되기 위한 공간을 확보할 수 있도록 기판(100)의 중심측을 향해 일정 폭 이상 연장되어야 한다.
도 10 및 도 11에 도시된 바와 같이 상기 절연 산화층(120)이 얇게 형성되는 경우, 절연 산화층(120) 형성을 위한 아노다이징 공정이 보다 짧아질 뿐만 아니라, 열이 전도될 수 있는 부분 즉, 산화되지 아니한 부분이 증대되므로 방열효율이 한층 더 향상된다는 이점이 있다.
도 14는 본 발명에 의한 발광다이오드 패키지의 제5 실시예 평면도이다.
도 14에 도시된 바와 같이 본 발명에 의한 발광다이오드 패키지는, 절연 산화층(120) 중 기판(100)의 상면으로 노출되는 부위의 양단이 기판(100) 상면의 전측 및 후측 가장자리를 따라 연장되도록 형성될 수도 있다.
이와 같이 절연 산화층(120)의 양단이 연장되면, 절연 산화층(120)의 상측에 마련되는 제1 전도층(210) 역시 양단이 기판(100) 상면의 전측 및 후측 가장자리를 따라 연장될 수 있으므로, 제1 전도층(210)을 보다 효과적으로 활용할 수 있다는 이점이 있다. 또한 상기 절연 산화층(120)을 활용하고자 하는 경우에는, 상기 제1 전도층(210)은 제1 내지 제4 실시예와 같이 평면 형상이 직선을 이루도록 형성되고, 절연 산화층(120)만이 양단이 연장되는 형상으로 형성될 수도 있다.
상기 절연 산화층(120)과 제1 도전패턴(210) 및 제2 도전패턴(220)의 형상은 본 실시예에 표현된 형상 이외에 다양하게 변경되어 적용될 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
본 발명에 의한 발광다이오드 패키지는, 발광다이오드에서 발생하는 열을 보다 빠르고 효과적으로 방출시킬 수 있고, 절연층이 기판과 일체로 형성되므로 내구성이 향상되며, 저전력 발광다이오드뿐만 아니라 고전력 발광다이오드도 사용할 수 있다는 효과가 있다.
또한, 본 발명에 의한 발광다이오드 패키지 제조방법을 이용하면, 제조공정의 단순화를 통해 제조원가를 절감시킬 수 있으며, 한번에 다수의 발광다이오드 패키지를 제작할 수 있으므로 생산성이 증대된다는 이점이 있다.

Claims (19)

  1. 상면에 발광다이오드(300)가 장착되는 발광다이오드 패키지용 회로기판에 있어서,
    열전도가 가능한 금속으로 제작되는 기판(100);
    상기 기판(100)의 상면으로 노출되는 면이 도전패턴 형성이 가능한 형상을 갖도록, 상기 기판(100)의 좌우측 양단에 아노다이징 공정으로 형성되는 절연 산화층(120);
    상기 절연 산화층(120) 상에 형성되는 제1 도전패턴(210); 및
    상기 제1 도전패턴(210)과 이격되며 상기 기판(100)에 접촉되도록 형성되는 제2 도전패턴(220);
    을 포함하여 구성되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판.
  2. 제1항에 있어서,
    상기 기판(100)은,
    알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 절연 산화층(120)은, 상기 기판(100)의 좌우측면과 상기 기판(100)의 좌우측 상면 및 저면에 형성되거나 또는, 일정한 두께를 갖도록 상기 기판(100)의 좌우측면에 형성되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판.
  5. 제1항에 있어서,
    상기 절연 산화층은, 상기 기판(100)의 상면으로 노출되는 부위의 양단이 상기 기판(100) 상면의 전측 및 후측 가장자리를 따라 연장되도록 형성되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판.
  6. 열전도가 가능한 금속으로 제작되는 기판(100)에 둘 이상의 관통홀(110)을 형성하는 단계;
    상기 관통홀(110)의 끝단 주변과 내측면에 절연 산화층(120)을 각각 형성하는 단계;
    상기 절연 산화층(120) 표면에 제1 도전패턴(210)을 각각 형성하고, 제1 도전패턴(210) 사이에 제2 도전패턴(220)을 형성하는 단계; 및
    양단에 제1 도전패턴(210)이 마련되고 가운데 부위에 제2 도전패턴(220)이 마련되도록 상기 기판(100)을 절단하는 단계;
    를 포함하는 것을 특징으로 하는 발광다이오드 패키지용 회로기판 제조방법.
  7. 제6항에 있어서,
    상기 관통홀은 둘 이상의 열을 이루도록 형성되고,
    상기 절연 산화층(120)은 열을 이루는 상기 관통홀을 연결하도록 형성되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판 제조방법.
  8. 제7항에 있어서,
    상기 절연 산화층(120)은 아노다이징 공법에 의해 형성되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판 제조방법.
  9. 제7항에 있어서,
    상기 기판(100)은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작되는 것을 특징으로 하는 발광다이오드 패키지용 회로기판 제조방법.
  10. 열전도가 가능한 금속으로 제작되는 기판(100);
    상기 기판(100)의 상면으로 노출되는 면이 도전패턴 형성이 가능한 형상을 갖도록, 상기 기판(100)의 좌우측 양단에 형성되는 절연 산화층(120);
    상기 절연 산화층(120) 상에 형성되는 제1 도전패턴(210);
    상기 제1 도전패턴(210)과 이격되며 상기 기판(100)에 접촉되도록 형성되는 제2 도전패턴(220);
    상기 제2 도전패턴(220)에 장착되고, 제1 도전패턴(210)과 전기적으로 연결되는 발광다이오드(300); 및,
    상기 발광다이오드(300)를 덮는 투명성수지(400);
    를 포함하여 구성되는 것을 특징으로 하는 발광다이오드 패키지.
  11. 제10항에 있어서,
    상기 기판(100)은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작되는 것을 특징으로 하는 발광다이오드 패키지.
  12. 제10항에 있어서,
    상기 절연 산화층(120)은, 아노다이징 공정을 통해 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  13. 제10항에 있어서,
    상기 절연 산화층(120)은, 상기 기판(100)의 좌우측면과 상기 기판(100)의 좌우측 상면 및 저면에 형성되거나 또는, 일정한 두께를 갖도록 상기 기판(100)의 좌우측면에 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  14. 제10항에 있어서,
    상기 절연 산화층은, 상기 기판(100)의 상면으로 노출되는 부위의 양단이 상기 기판(100) 상면의 전측 및 후측 가장자리를 따라 연장되도록 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  15. 열전도가 가능한 금속으로 제작되는 기판(100)에 둘 이상의 관통홀(110)을 형성하는 단계;
    상기 관통홀(110)의 끝단 주변과 내측면에 절연 산화층(120)을 각각 형성하는 단계;
    상기 절연 산화층(120) 표면에 제1 도전패턴(210)을 각각 형성하고, 제1 도전패턴(210) 사이에 제2 도전패턴(220)을 형성하는 단계;
    두 관통홀(110) 사이의 상기 제2 도전패턴(220) 상에 발광다이오드(300)를 장착하고, 상기 발광다이오드(300)와 상기 제1 도전패턴(210)을 전기적으로 연결하는 단계;
    상기 발광다이오드(300)를 덮도록 투명성수지(400)를 도포하는 단계; 및
    상기 발광다이오드(300)가 각각 분리되도록 상기 기판(100)을 절단하는 단계
    를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  16. 제15항에 있어서,
    상기 관통홀은 둘 이상의 열을 이루도록 형성되고,
    상기 절연 산화층(120)은 열을 이루는 상기 관통홀을 연결하도록 형성되며,
    상기 발광다이오드(300)는 서로 다른 열의 상기 관통홀 사이에 위치되도록 열을 이루어 장착되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  17. 제15항에 있어서,
    상기 투명성수지(400)는 열을 이루는 발광다이오드(300)를 모두 덮도록 길게 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  18. 제15항에 있어서,
    상기 절연 산화층(120)은 아노다이징 공법에 의해 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  19. 제15항에 있어서,
    상기 기판(100)은, 알루미늄, 티타늄, 탄탈, 마그네슘, 하프늄 중 어느 하나 또는 둘 이상의 합금물질로 제작되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
KR1020060018861A 2006-02-27 2006-02-27 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법 KR100780196B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060018861A KR100780196B1 (ko) 2006-02-27 2006-02-27 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법
TW096105434A TWI362773B (en) 2006-02-27 2007-02-14 Light emitting diode package, circuit board for light emitting diode package and method of manufacturing the same
JP2007039445A JP4728264B2 (ja) 2006-02-27 2007-02-20 発光ダイオードパッケージ、発光ダイオードパッケージ用回路基板およびその製造方法
US11/710,436 US7863640B2 (en) 2006-02-27 2007-02-26 Light emitting diode package, circuit board for light emitting diode package and method of manufacturing the same
US12/952,760 US8476090B2 (en) 2006-02-27 2010-11-23 Method forming a semiconductor light emitting device with perforations formed within

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018861A KR100780196B1 (ko) 2006-02-27 2006-02-27 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20070088956A KR20070088956A (ko) 2007-08-30
KR100780196B1 true KR100780196B1 (ko) 2007-11-27

Family

ID=38443765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018861A KR100780196B1 (ko) 2006-02-27 2006-02-27 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법

Country Status (4)

Country Link
US (2) US7863640B2 (ko)
JP (1) JP4728264B2 (ko)
KR (1) KR100780196B1 (ko)
TW (1) TWI362773B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101268097B1 (ko) * 2012-03-21 2013-05-29 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
KR101348405B1 (ko) * 2012-06-01 2014-01-10 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438842B2 (ja) * 2007-08-31 2010-03-24 セイコーエプソン株式会社 半導体発光素子のための駆動回路およびこれを用いた光源装置、照明装置、モニタ装置、画像表示装置
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
JP5116551B2 (ja) * 2008-04-25 2013-01-09 京セラ株式会社 発光装置
DE102008021435A1 (de) 2008-04-29 2009-11-19 Schott Ag Gehäuse für LEDs mit hoher Leistung
US9147812B2 (en) * 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
KR100958024B1 (ko) 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
KR101077264B1 (ko) * 2009-02-17 2011-10-27 (주)포인트엔지니어링 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
JP5485642B2 (ja) * 2009-10-06 2014-05-07 シチズン電子株式会社 発光ダイオード及びその製造方法
US20130038228A1 (en) * 2010-02-15 2013-02-14 Sheng-Chun Hu Driver cicruit apparatus for an led string, light source apparatus and integrated circuit
JP5912471B2 (ja) * 2011-12-08 2016-04-27 シチズンホールディングス株式会社 半導体デバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004569A (ko) * 2004-07-09 2006-01-12 서울반도체 주식회사 일체형 방열판을 갖는 발광 다이오드 패키지 및 그것을제조하는 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US259801A (en) * 1882-06-20 Back-strap for plow-harness
US5366459A (en) * 1987-05-14 1994-11-22 Inbae Yoon Surgical clip and clip application procedures
JPH0388472U (ko) * 1989-12-22 1991-09-10
IL110431A (en) * 1994-07-25 2001-08-08 Microcomponents And Systems Lt A method of manufacturing a composite structure designed for use in electronic assemblies and the structure produced by this method
JP3074264B2 (ja) 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
TWI246780B (en) * 2003-03-10 2006-01-01 Toyoda Gosei Kk Solid-state component device and manufacturing method thereof
JP4266738B2 (ja) * 2003-07-02 2009-05-20 オリンパス株式会社 結紮装置
US7772605B2 (en) 2004-03-19 2010-08-10 Showa Denko K.K. Compound semiconductor light-emitting device
JP4780939B2 (ja) 2004-07-28 2011-09-28 京セラ株式会社 発光装置
JP4142029B2 (ja) * 2004-05-07 2008-08-27 セイコーエプソン株式会社 電気光学装置および電子機器
KR100629521B1 (ko) * 2005-07-29 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004569A (ko) * 2004-07-09 2006-01-12 서울반도체 주식회사 일체형 방열판을 갖는 발광 다이오드 패키지 및 그것을제조하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101268097B1 (ko) * 2012-03-21 2013-05-29 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
KR101348405B1 (ko) * 2012-06-01 2014-01-10 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법

Also Published As

Publication number Publication date
TWI362773B (en) 2012-04-21
US8476090B2 (en) 2013-07-02
US7863640B2 (en) 2011-01-04
US20110065219A1 (en) 2011-03-17
JP4728264B2 (ja) 2011-07-20
TW200739967A (en) 2007-10-16
JP2007235131A (ja) 2007-09-13
US20070201213A1 (en) 2007-08-30
KR20070088956A (ko) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100780196B1 (ko) 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법
US7547923B2 (en) Light emitting diode package having multi-stepped reflecting surface structure and fabrication method thereof
US20110121335A1 (en) Light emitting module and manufacturing method thereof
US20090289274A1 (en) Package structure of light emitting diode and method of manufacturing the same
JP2009164583A (ja) 高出力ｌｅｄパッケージ及びその製造方法
JP2003324214A5 (ko)
JP2002368277A (ja) チップ型半導体発光装置
KR20090072941A (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
EP2124265A2 (en) Light-emitting diode chip package body and method for manufacturing the same
US20100301359A1 (en) Light Emitting Diode Package Structure
JPH1146018A (ja) 表面実装型発光ダイオード
KR100610275B1 (ko) 고출력 발광 다이오드 패키지 및 그 제조방법
TW200814372A (en) Electronic component and method for manufacturing the same
WO2007013774A1 (en) Light emitting device package structure, method of manufacturing the light emitting device package structure, and method of manufacturing light emitting device adopting the same
JP4831958B2 (ja) 表面実装型ｌｅｄ
KR100616413B1 (ko) 발광 다이오드 및 이의 제작 방법
KR100615404B1 (ko) 발광다이오드 모듈
TWI743618B (zh) 封裝載板及發光裝置
JP2011211151A (ja) 向上した信頼性を備えた発光装置パッケージフレーム
JP4081394B2 (ja) 発光素子収納用パッケージおよび発光装置
KR200457662Y1 (ko) Ｌｅｄ 방열 구조
US9356005B2 (en) Package of light emitting diode with heat sink
JP3159654U (ja) Ｌｅｄの放熱構造
JP2011082264A (ja) Ｌｅｄパッケージ
KR200460752Y1 (ko) 신뢰성이 개선된 발광 장치의 패키지 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 13