JP2004214464A - 半導体装置用パッケージ、その製造方法および半導体装置 - Google Patents
半導体装置用パッケージ、その製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004214464A JP2004214464A JP2003000691A JP2003000691A JP2004214464A JP 2004214464 A JP2004214464 A JP 2004214464A JP 2003000691 A JP2003000691 A JP 2003000691A JP 2003000691 A JP2003000691 A JP 2003000691A JP 2004214464 A JP2004214464 A JP 2004214464A
- Authority
- JP
- Japan
- Prior art keywords
- heat transfer
- resin base
- metal layer
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱性に優れると共に、反り等の発生しない半導体装置用パッケージを提供する。
【解決手段】樹脂基材１６の両面に導体部２２を介して電気的に接続する配線パターン２３が形成されると共に、樹脂基材１６の一方の面側に金属製の半導体チップ搭載部２４が形成され、該半導体チップ搭載部２４に対応する樹脂基材１６の部位に貫通孔１７が形成され、該貫通孔１７内に半導体チップ搭載部２４に接続する金属製の伝熱部１４が嵌合され、樹脂基材１６の他方の面に伝熱部１４に接続する金属製の放熱部２５が形成されていることを特徴とする。
【選択図】 図８
【解決手段】樹脂基材１６の両面に導体部２２を介して電気的に接続する配線パターン２３が形成されると共に、樹脂基材１６の一方の面側に金属製の半導体チップ搭載部２４が形成され、該半導体チップ搭載部２４に対応する樹脂基材１６の部位に貫通孔１７が形成され、該貫通孔１７内に半導体チップ搭載部２４に接続する金属製の伝熱部１４が嵌合され、樹脂基材１６の他方の面に伝熱部１４に接続する金属製の放熱部２５が形成されていることを特徴とする。
【選択図】 図８
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置用パッケージ、その製造方法および半導体装置に関する。
【０００２】
【従来の技術】
搭載する半導体チップの放熱性を高めるため、放熱板を組み込んだ半導体装置用パッケージは種々知られている。
図１３はその一例を示す半導体装置用パッケージＡである（特許文献１参照）。
この半導体装置用パッケージＡは、所要のパターンで配線パターン６１が形成され、また所要の配列で半導体チップ収納孔６２が形成された樹脂基材６０を、接着剤層（プリプレグ層）６３を介在させて金属製の放熱板６４に積層し、樹脂基材６０、接着剤層６３、放熱板６４を加熱プレスして一体化し、樹脂基材６０に放熱板６４にまで至る切断用のＶ溝６５を形成してなる。
Ｖ溝６５に沿って切断することにより、個片の半導体装置用パッケージＡに分離できるようにしてある。
【０００３】
【特許文献１】
特開平９−１７９０５号公報（第３−４頁、図８）
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージには次のような課題がある。
すなわち、半導体チップ収納孔６２が片面側に開口されているため、パッケージの表裏での強度バランスが崩れ、全体に反りが発生しやすい。
また、積層体を加熱プレスする際、接着剤層（プリプレグ層）６３が半導体チップ収納孔６２内に滲み出す課題がある。
また、半導体チップ収納孔６２が片側に開口された積層体を加熱プレスするので、放熱板６４が収納孔６２側に膨出するという課題がある。
【０００５】
そこで本発明は上記課題を解決すべくなされたもので、その目的とするところは、放熱性に優れると共に、反り等の発生しない半導体装置用パッケージ、その製造方法および半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】
すなわち、本発明に係る半導体装置用パッケージの製造方法では、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、伝熱部を形成するエッチング工程と、前記伝熱部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記伝熱部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、前記第２の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成すると共に、前記伝熱部の一方の面に接続する半導体チップ搭載部を形成し、前記第３の金属層をエッチング加工して、前記伝熱部の他方の面に接続する放熱部を形成するエッチング工程を含むことを特徴とする。
【０００７】
また本発明に係る半導体装置用パッケージの製造方法では、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、伝熱部を形成するエッチング工程と、前記伝熱部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記伝熱部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、前記積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホールめっき皮膜により電気的に接続する配線パターンを形成すると共に、前記伝熱部の一方の面に接続する半導体チップ搭載部を、伝熱部の他方の面に接続する放熱部を形成するエッチング工程を含むことを特徴とする。
【０００８】
また、前記露出している配線パターンおよび半導体チップ搭載部上に保護めっき層を形成するめっき工程を含むことを特徴とする。
また、前記露出している放熱部上に保護めっき層を形成するめっき工程を含むことを特徴とする。
また、前記放熱部および伝熱部に、前記エッチングバリア層に至る溝部を形成するエッチング工程を含むことを特徴とする。
また、前記配線パターンの端子部に外部接続用のバンプを形成する工程を含むことを特徴とする。
【０００９】
また、本発明に係る半導体装置用パッケージは、樹脂基材の一方の面に配線パターンが形成されると共に、前記樹脂基材の一方の面側に金属製の半導体チップ搭載部が形成され、該半導体チップ搭載部に対応する前記樹脂基材の部位に貫通孔が形成され、該貫通孔内に前記半導体チップ搭載部に接続する金属製の伝熱部が嵌合され、前記樹脂基材の他方の面に前記伝熱部に接続する金属製の放熱部が形成されていることを特徴とする。
【００１０】
また本発明に係る半導体装置用パッケージは、樹脂基材の両面に導体部を介して電気的に接続する配線パターンが形成されると共に、前記樹脂基材の一方の面側に金属製の半導体チップ搭載部が形成され、該半導体チップ搭載部に対応する前記樹脂基材の部位に貫通孔が形成され、該貫通孔内に前記半導体チップ搭載部に接続する金属製の伝熱部が嵌合され、前記樹脂基材の他方の面に前記伝熱部に接続する金属製の放熱部が形成されていることを特徴とする。
【００１１】
また、前記放熱部および伝熱部に溝部が形成されていることを特徴とする。
また、前記配線パターンの端子部に外部接続用のバンプが形成されていることを特徴とする。
上記半導体装置用パッケージの前記半導体チップ搭載部に半導体チップが搭載され、該半導体チップが樹脂封止されて半導体装置が完成される。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
〔第１の実施の形態〕
図１〜図９は製造方法の第１の実施の形態を示す工程図である。
なお、半導体装置用パッケージおよび半導体装置については製造方法と併せて説明する。
【００１３】
図１は、エッチングバリア層１１の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された３層金属シート（クラッド材）１０を示す。エッチングバリア層１１は例えばニッケル層、第１および第２の金属層は例えば銅層とすることができる。エッチングバリア層１１は、第１および第２の金属層１２、１３をエッチングするときに、このエッチング液に侵蝕されない金属を用い、逆に第１および第２の金属層１２、１３は、エッチングバリア層１１をエッチングするときに、このエッチング液に侵蝕されない金属を用いるのである。
本実施の形態では、第１の金属層１２の方が第２の金属層１３よりも厚いものを用いた。
【００１４】
次に、図２に示すように、上記３層金属シート１０の第１の金属層１２を常法によりエッチングして台状の伝熱部１４を形成し、次いで、露出した部位のエッチングバリア層１１をエッチングして除去する。なお、露出した部位のエッチングバリア層１１はそのまま残しておいてもよい。
次に、図３に示すように、上記台状の伝熱部１４と同一の形状の貫通孔１７が形成された樹脂基材１６を、該貫通孔１７内に伝熱部１４が嵌入するように３層金属シート１０に積層すると共に、該樹脂基材１６の露出している表面側に第３の金属層１８を積層する。
樹脂基材１６には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第３の金属層１８には銅箔を用いることができる。
【００１５】
次に図４に示すように、上記積層体１９を加圧、加熱して（加熱プレス工程）、３層金属シート１０、樹脂基材１６、第３の金属層１８を接合して一体化する。次いで、積層体１９の適所に表裏に貫通するスルーホール２０を形成する（孔明け工程）。スルーホール２０はドリルで形成できる。
【００１６】
次に図５に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
【００１７】
次に図６に示すように、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターンを形成すると共に、伝熱部１４の一方の面に接続する半導体チップ搭載部２４を、伝熱部１４の他方の面に接続する放熱部２５を形成して半導体装置用パッケージ２７に完成する。
【００１８】
なお、図７に示すように、端子部２８、ボンディング部２６を除く配線パターン２３上、および半導体チップ搭載部２４の周縁部、放熱部２５の周縁部を覆ってソルダーレジスト層２９を形成する。
端子部２８上、および半導体チップ搭載部２４上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
また、放熱部２５にニッケルめっきを施して保護めっき層３１を形成するとよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
【００１９】
図９は、上記パッケージ２７の半導体チップ搭載部２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
【００２０】
本実施の形態によれば、従来における半導体チップ収納孔とも言うべき貫通孔１７が台状の伝熱部１４に埋められた状況で加熱プレスされるから、樹脂基材１６が貫通孔１７内に滲み出るようなことはなく、また第３の金属層１８（あるいは放熱部２５）が貫通孔１７内に膨出するようなこともない。
また、貫通孔１７内が伝熱部１４によって埋められ、表裏の剛性がバランスするから、パッケージ２７に反りが発生するという不具合も解消される。
もちろん、半導体チップ３３が直接金属製の半導体チップ搭載部２４上に搭載され、この半導体チップ搭載部２４が伝熱部１４に接続し、伝熱部１４が放熱部２５に接続していることから、放熱部２５を通じて良好に放熱がなされる。
【００２１】
〔第２の実施の形態〕
図１０〜図１２は第２の実施の形態を示す。
本実施の形態では、第１の実施の形態の図５に示す工程の次の段階で、図１０に示すように、後に放熱部２５となる部位のめっき皮膜２２、第３の金属層１８、伝熱部１４の部位に、エッチング加工により、エッチングバリア層１１が露出する溝部４０を所要パターンで形成する。
その後、第１の実施の形態における図６〜図８に示す工程を行って図１１に示す半導体装置用パッケージ２７を形成するのである。
またこのパッケージ２７に半導体チップ３３を搭載し、ワイヤボンディング、樹脂封止、バンプ付けを行って図１２に示す半導体装置３６を形成することができる。
【００２２】
本実施の形態では、溝部４０を形成することによって、電熱部１４を含む放熱部２５の放熱面積（表面積）を増加させることができ、それだけ放熱効率を高めることができる。
【００２３】
また、上記第１および第２の実施形態では、配線パターン２３を樹脂基材１６の両面に形成したが、樹脂基材１６の一方の面である、半導体チップ搭載部２２が形成される面にのみ配線パターン２３を形成してもよい（図示せず）。したがって、この場合は、スルーホール２０を形成する必要もなく、まためっき皮膜２２を形成する必要もない。この場合、樹脂基材１６の他方の面側の第３の金属層１８全体を放熱部２５に形成できる（図示せず）。したがって、放熱性に優れるパッケージを形成できる。その他の工程は、第１または第２の実施形態と同様に行えばよい。
【００２４】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００２５】
【発明の効果】
以上のように、本発明によれば、放熱性に優れると共に、反り等の発生しない半導体装置用パッケージ、半導体装置を提供できる。
【図面の簡単な説明】
【図１】３層金属シートの説明図である。
【図２】伝熱部を形成した状態の説明図である。
【図３】積層材の説明図である。
【図４】３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図５】積層体にめっき皮膜を形成した状態の説明図である。
【図６】配線パターンを形成した状態の説明図である。
【図７】ソルダーレジスト層を形成した状態の説明図である。
【図８】保護めっき皮膜を形成した状態（パッケージ）の説明図である。
【図９】半導体装置の説明図である。
【図１０】放熱部に溝部を形成した状態の工程図である。
【図１１】放熱部に溝部を形成した半導体装置用パッケージの説明図である。
【図１２】半導体装置の説明図である。
【図１３】従来の半導体装置用パッケージの一例を示す説明図である。
【符号の説明】
１０ ３層金属シート
１１ エッチングバリア層
１２ 第１の金属層
１３ 第２の金属層
１４ 伝熱部
１６ 樹脂基材
１７ 貫通孔
１８ 第３の金属層
１９ 積層体
２０ スルーホール
２２ めっき皮膜
２３ 配線パターン
２４ 半導体チップ搭載部
２５ 放熱部
２７ 半導体装置用パッケージ
２８ 端子部
２９ ソルダーレジスト層
３０、３１ 保護めっき層
３２ バンプ
３３ 半導体チップ
３４ ワイヤ
３５ 封止樹脂
３６ 半導体装置
４０ 溝部
【発明の属する技術分野】
本発明は半導体装置用パッケージ、その製造方法および半導体装置に関する。
【０００２】
【従来の技術】
搭載する半導体チップの放熱性を高めるため、放熱板を組み込んだ半導体装置用パッケージは種々知られている。
図１３はその一例を示す半導体装置用パッケージＡである（特許文献１参照）。
この半導体装置用パッケージＡは、所要のパターンで配線パターン６１が形成され、また所要の配列で半導体チップ収納孔６２が形成された樹脂基材６０を、接着剤層（プリプレグ層）６３を介在させて金属製の放熱板６４に積層し、樹脂基材６０、接着剤層６３、放熱板６４を加熱プレスして一体化し、樹脂基材６０に放熱板６４にまで至る切断用のＶ溝６５を形成してなる。
Ｖ溝６５に沿って切断することにより、個片の半導体装置用パッケージＡに分離できるようにしてある。
【０００３】
【特許文献１】
特開平９−１７９０５号公報（第３−４頁、図８）
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージには次のような課題がある。
すなわち、半導体チップ収納孔６２が片面側に開口されているため、パッケージの表裏での強度バランスが崩れ、全体に反りが発生しやすい。
また、積層体を加熱プレスする際、接着剤層（プリプレグ層）６３が半導体チップ収納孔６２内に滲み出す課題がある。
また、半導体チップ収納孔６２が片側に開口された積層体を加熱プレスするので、放熱板６４が収納孔６２側に膨出するという課題がある。
【０００５】
そこで本発明は上記課題を解決すべくなされたもので、その目的とするところは、放熱性に優れると共に、反り等の発生しない半導体装置用パッケージ、その製造方法および半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】
すなわち、本発明に係る半導体装置用パッケージの製造方法では、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、伝熱部を形成するエッチング工程と、前記伝熱部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記伝熱部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、前記第２の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成すると共に、前記伝熱部の一方の面に接続する半導体チップ搭載部を形成し、前記第３の金属層をエッチング加工して、前記伝熱部の他方の面に接続する放熱部を形成するエッチング工程を含むことを特徴とする。
【０００７】
また本発明に係る半導体装置用パッケージの製造方法では、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、伝熱部を形成するエッチング工程と、前記伝熱部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記伝熱部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、前記積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホールめっき皮膜により電気的に接続する配線パターンを形成すると共に、前記伝熱部の一方の面に接続する半導体チップ搭載部を、伝熱部の他方の面に接続する放熱部を形成するエッチング工程を含むことを特徴とする。
【０００８】
また、前記露出している配線パターンおよび半導体チップ搭載部上に保護めっき層を形成するめっき工程を含むことを特徴とする。
また、前記露出している放熱部上に保護めっき層を形成するめっき工程を含むことを特徴とする。
また、前記放熱部および伝熱部に、前記エッチングバリア層に至る溝部を形成するエッチング工程を含むことを特徴とする。
また、前記配線パターンの端子部に外部接続用のバンプを形成する工程を含むことを特徴とする。
【０００９】
また、本発明に係る半導体装置用パッケージは、樹脂基材の一方の面に配線パターンが形成されると共に、前記樹脂基材の一方の面側に金属製の半導体チップ搭載部が形成され、該半導体チップ搭載部に対応する前記樹脂基材の部位に貫通孔が形成され、該貫通孔内に前記半導体チップ搭載部に接続する金属製の伝熱部が嵌合され、前記樹脂基材の他方の面に前記伝熱部に接続する金属製の放熱部が形成されていることを特徴とする。
【００１０】
また本発明に係る半導体装置用パッケージは、樹脂基材の両面に導体部を介して電気的に接続する配線パターンが形成されると共に、前記樹脂基材の一方の面側に金属製の半導体チップ搭載部が形成され、該半導体チップ搭載部に対応する前記樹脂基材の部位に貫通孔が形成され、該貫通孔内に前記半導体チップ搭載部に接続する金属製の伝熱部が嵌合され、前記樹脂基材の他方の面に前記伝熱部に接続する金属製の放熱部が形成されていることを特徴とする。
【００１１】
また、前記放熱部および伝熱部に溝部が形成されていることを特徴とする。
また、前記配線パターンの端子部に外部接続用のバンプが形成されていることを特徴とする。
上記半導体装置用パッケージの前記半導体チップ搭載部に半導体チップが搭載され、該半導体チップが樹脂封止されて半導体装置が完成される。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
〔第１の実施の形態〕
図１〜図９は製造方法の第１の実施の形態を示す工程図である。
なお、半導体装置用パッケージおよび半導体装置については製造方法と併せて説明する。
【００１３】
図１は、エッチングバリア層１１の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された３層金属シート（クラッド材）１０を示す。エッチングバリア層１１は例えばニッケル層、第１および第２の金属層は例えば銅層とすることができる。エッチングバリア層１１は、第１および第２の金属層１２、１３をエッチングするときに、このエッチング液に侵蝕されない金属を用い、逆に第１および第２の金属層１２、１３は、エッチングバリア層１１をエッチングするときに、このエッチング液に侵蝕されない金属を用いるのである。
本実施の形態では、第１の金属層１２の方が第２の金属層１３よりも厚いものを用いた。
【００１４】
次に、図２に示すように、上記３層金属シート１０の第１の金属層１２を常法によりエッチングして台状の伝熱部１４を形成し、次いで、露出した部位のエッチングバリア層１１をエッチングして除去する。なお、露出した部位のエッチングバリア層１１はそのまま残しておいてもよい。
次に、図３に示すように、上記台状の伝熱部１４と同一の形状の貫通孔１７が形成された樹脂基材１６を、該貫通孔１７内に伝熱部１４が嵌入するように３層金属シート１０に積層すると共に、該樹脂基材１６の露出している表面側に第３の金属層１８を積層する。
樹脂基材１６には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第３の金属層１８には銅箔を用いることができる。
【００１５】
次に図４に示すように、上記積層体１９を加圧、加熱して（加熱プレス工程）、３層金属シート１０、樹脂基材１６、第３の金属層１８を接合して一体化する。次いで、積層体１９の適所に表裏に貫通するスルーホール２０を形成する（孔明け工程）。スルーホール２０はドリルで形成できる。
【００１６】
次に図５に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
【００１７】
次に図６に示すように、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターンを形成すると共に、伝熱部１４の一方の面に接続する半導体チップ搭載部２４を、伝熱部１４の他方の面に接続する放熱部２５を形成して半導体装置用パッケージ２７に完成する。
【００１８】
なお、図７に示すように、端子部２８、ボンディング部２６を除く配線パターン２３上、および半導体チップ搭載部２４の周縁部、放熱部２５の周縁部を覆ってソルダーレジスト層２９を形成する。
端子部２８上、および半導体チップ搭載部２４上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
また、放熱部２５にニッケルめっきを施して保護めっき層３１を形成するとよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
【００１９】
図９は、上記パッケージ２７の半導体チップ搭載部２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
【００２０】
本実施の形態によれば、従来における半導体チップ収納孔とも言うべき貫通孔１７が台状の伝熱部１４に埋められた状況で加熱プレスされるから、樹脂基材１６が貫通孔１７内に滲み出るようなことはなく、また第３の金属層１８（あるいは放熱部２５）が貫通孔１７内に膨出するようなこともない。
また、貫通孔１７内が伝熱部１４によって埋められ、表裏の剛性がバランスするから、パッケージ２７に反りが発生するという不具合も解消される。
もちろん、半導体チップ３３が直接金属製の半導体チップ搭載部２４上に搭載され、この半導体チップ搭載部２４が伝熱部１４に接続し、伝熱部１４が放熱部２５に接続していることから、放熱部２５を通じて良好に放熱がなされる。
【００２１】
〔第２の実施の形態〕
図１０〜図１２は第２の実施の形態を示す。
本実施の形態では、第１の実施の形態の図５に示す工程の次の段階で、図１０に示すように、後に放熱部２５となる部位のめっき皮膜２２、第３の金属層１８、伝熱部１４の部位に、エッチング加工により、エッチングバリア層１１が露出する溝部４０を所要パターンで形成する。
その後、第１の実施の形態における図６〜図８に示す工程を行って図１１に示す半導体装置用パッケージ２７を形成するのである。
またこのパッケージ２７に半導体チップ３３を搭載し、ワイヤボンディング、樹脂封止、バンプ付けを行って図１２に示す半導体装置３６を形成することができる。
【００２２】
本実施の形態では、溝部４０を形成することによって、電熱部１４を含む放熱部２５の放熱面積（表面積）を増加させることができ、それだけ放熱効率を高めることができる。
【００２３】
また、上記第１および第２の実施形態では、配線パターン２３を樹脂基材１６の両面に形成したが、樹脂基材１６の一方の面である、半導体チップ搭載部２２が形成される面にのみ配線パターン２３を形成してもよい（図示せず）。したがって、この場合は、スルーホール２０を形成する必要もなく、まためっき皮膜２２を形成する必要もない。この場合、樹脂基材１６の他方の面側の第３の金属層１８全体を放熱部２５に形成できる（図示せず）。したがって、放熱性に優れるパッケージを形成できる。その他の工程は、第１または第２の実施形態と同様に行えばよい。
【００２４】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００２５】
【発明の効果】
以上のように、本発明によれば、放熱性に優れると共に、反り等の発生しない半導体装置用パッケージ、半導体装置を提供できる。
【図面の簡単な説明】
【図１】３層金属シートの説明図である。
【図２】伝熱部を形成した状態の説明図である。
【図３】積層材の説明図である。
【図４】３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図５】積層体にめっき皮膜を形成した状態の説明図である。
【図６】配線パターンを形成した状態の説明図である。
【図７】ソルダーレジスト層を形成した状態の説明図である。
【図８】保護めっき皮膜を形成した状態（パッケージ）の説明図である。
【図９】半導体装置の説明図である。
【図１０】放熱部に溝部を形成した状態の工程図である。
【図１１】放熱部に溝部を形成した半導体装置用パッケージの説明図である。
【図１２】半導体装置の説明図である。
【図１３】従来の半導体装置用パッケージの一例を示す説明図である。
【符号の説明】
１０ ３層金属シート
１１ エッチングバリア層
１２ 第１の金属層
１３ 第２の金属層
１４ 伝熱部
１６ 樹脂基材
１７ 貫通孔
１８ 第３の金属層
１９ 積層体
２０ スルーホール
２２ めっき皮膜
２３ 配線パターン
２４ 半導体チップ搭載部
２５ 放熱部
２７ 半導体装置用パッケージ
２８ 端子部
２９ ソルダーレジスト層
３０、３１ 保護めっき層
３２ バンプ
３３ 半導体チップ
３４ ワイヤ
３５ 封止樹脂
３６ 半導体装置
４０ 溝部
Claims (11)
- エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、伝熱部を形成するエッチング工程と、
前記伝熱部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記伝熱部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、
前記第２の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成すると共に、前記伝熱部の一方の面に接続する半導体チップ搭載部を形成し、前記第３の金属層をエッチング加工して、前記伝熱部の他方の面に接続する放熱部を形成するエッチング工程を含むことを特徴とする半導体装置用パッケージの製造方法。 - エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、伝熱部を形成するエッチング工程と、
前記伝熱部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記伝熱部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、
前記積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホールめっき皮膜により電気的に接続する配線パターンを形成すると共に、前記伝熱部の一方の面に接続する半導体チップ搭載部を、伝熱部の他方の面に接続する放熱部を形成するエッチング工程を含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記露出している配線パターンおよび半導体チップ搭載部上に保護めっき層を形成するめっき工程を含むことを特徴とする請求項１または２記載の半導体装置用パッケージの製造方法。
- 前記露出している放熱部上に保護めっき層を形成するめっき工程を含むことを特徴とする請求項１、２または３記載の半導体装置用パッケージの製造方法。
- 前記放熱部および伝熱部に、前記エッチングバリア層に至る溝部を形成するエッチング工程を含むことを特徴とする請求項１、２、３または４記載の半導体装置用パッケージの製造方法。
- 前記配線パターンの端子部に外部接続用のバンプを形成する工程を含むことを特徴とする請求項１、２、３、４または５記載の半導体装置用パッケージの製造方法。
- 樹脂基材の一方の面に配線パターンが形成されると共に、前記樹脂基材の一方の面側に金属製の半導体チップ搭載部が形成され、該半導体チップ搭載部に対応する前記樹脂基材の部位に貫通孔が形成され、該貫通孔内に前記半導体チップ搭載部に接続する金属製の伝熱部が嵌合され、前記樹脂基材の他方の面に前記伝熱部に接続する金属製の放熱部が形成されていることを特徴とする半導体装置用パッケージ。
- 樹脂基材の両面に導体部を介して電気的に接続する配線パターンが形成されると共に、前記樹脂基材の一方の面側に金属製の半導体チップ搭載部が形成され、該半導体チップ搭載部に対応する前記樹脂基材の部位に貫通孔が形成され、該貫通孔内に前記半導体チップ搭載部に接続する金属製の伝熱部が嵌合され、前記樹脂基材の他方の面に前記伝熱部に接続する金属製の放熱部が形成されていることを特徴とする半導体装置用パッケージ。
- 前記放熱部および伝熱部に溝部が形成されていることを特徴とする請求項７または８記載の半導体装置用パッケージ。
- 前記配線パターンの端子部に外部接続用のバンプが形成されていることを特徴とする請求項７、８または９記載の半導体装置用パッケージ。
- 請求項７、８、９または１０記載の半導体装置用パッケージの前記半導体チップ搭載部に半導体チップが搭載され、該半導体チップが樹脂封止されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000691A JP3984552B2 (ja) | 2003-01-06 | 2003-01-06 | 半導体装置用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000691A JP3984552B2 (ja) | 2003-01-06 | 2003-01-06 | 半導体装置用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214464A true JP2004214464A (ja) | 2004-07-29 |
| JP3984552B2 JP3984552B2 (ja) | 2007-10-03 |
Family
ID=32818906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003000691A Expired - Fee Related JP3984552B2 (ja) | 2003-01-06 | 2003-01-06 | 半導体装置用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3984552B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081379A (ja) * | 2005-08-18 | 2007-03-29 | Daikin Ind Ltd | モジュール |
| CN102610709A (zh) * | 2011-01-19 | 2012-07-25 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
-
2003
- 2003-01-06 JP JP2003000691A patent/JP3984552B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081379A (ja) * | 2005-08-18 | 2007-03-29 | Daikin Ind Ltd | モジュール |
| CN102610709A (zh) * | 2011-01-19 | 2012-07-25 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
| JP2012151473A (ja) * | 2011-01-19 | 2012-08-09 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアおよびその製造方法 |
| CN102610709B (zh) * | 2011-01-19 | 2014-12-24 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3984552B2 (ja) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6496571B2 (ja) | 極薄埋め込み型半導体デバイスパッケージおよびその製造方法 | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| CN104170082B (zh) | 系统级封装件及其制造方法 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JP2004319848A (ja) | 半導体装置およびその製造方法 | |
| JP2007110010A (ja) | フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法 | |
| JP2010073851A (ja) | 半導体装置 | |
| KR20090050752A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP2012074497A (ja) | 回路基板 | |
| JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP2001085603A (ja) | 半導体装置 | |
| TW200529709A (en) | PCB mounted a radiator and LED package using the PCB and method manufacturing them | |
| JP2010062199A (ja) | 回路基板 | |
| JP7157028B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3946659B2 (ja) | 高放熱型プラスチックパッケージ及びその製造方法 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP2002043510A (ja) | 半導体パワーモジュールおよびその製造方法 | |
| JP3984552B2 (ja) | 半導体装置用パッケージの製造方法 | |
| JP7103030B2 (ja) | 電子部品内蔵パッケージ及びその製造方法 | |
| JP4012076B2 (ja) | 半導体装置用パッケージの製造方法 | |
| JP2004281804A (ja) | 回路基板 | |
| TW200826261A (en) | Thermally enhanced BGA package apparatus & method | |
| TW515056B (en) | Method for making a build-up package on a semiconductor die and structure formed from the same | |
| CN215266271U (zh) | 基于铜箔载板的正反面芯片集成封装结构 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |