WO2005091368A1 - Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung - Google Patents

Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2005091368A1
WO2005091368A1 PCT/DE2005/000475 DE2005000475W WO2005091368A1 WO 2005091368 A1 WO2005091368 A1 WO 2005091368A1 DE 2005000475 W DE2005000475 W DE 2005000475W WO 2005091368 A1 WO2005091368 A1 WO 2005091368A1
Authority
WO
WIPO (PCT)
Prior art keywords
optically active
semiconductor chip
contact element
substrate
active semiconductor
Prior art date
Application number
PCT/DE2005/000475
Other languages
English (en)
French (fr)
Inventor
Manfred Fries
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2005091368A1 publication Critical patent/WO2005091368A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Definitions

  • the invention relates to a stacked semiconductor component with an optically active semiconductor chip and a method for its production.
  • GB 2 374 725 discloses a stacked semiconductor component which, in addition to a semiconductor chip for image recognition (image sensing chip), contains an integrated semiconductor circuit or an IC (integrated circuit) in a multi-part housing.
  • the upper part of this housing consists of a cavity which is formed from a substrate, walls and a transparent cover and which receives the semiconductor chip for image recognition.
  • An IC is applied to the back of this housing, which was encapsulated with a conventional plastic compound in a further process step.
  • the encapsulation disclosed in GB 2 374 728 A has, inter alia, two drawbacks.
  • the two-part housing made of frame and transparent cover used to encapsulate the optically active semiconductor chip is very complex to manufacture, but on the other hand such a stack-shaped housing is also unsuitable if more than two semiconductor chips are to be integrated.
  • the object of the present invention is therefore to create a new one
  • the semiconductor device in stacked construction which at least one optically active semiconductor chip and at least has an IC that overcomes the disadvantages of the prior art. Furthermore, the semiconductor component produced should be reliable and the housing should meet both the quality requirements of the optically active semiconductor chip and the quality requirements of the IC.
  • a method for its production is to be provided which is simple to implement in production and which allows flexibility in the number and / or arrangement of the various semiconductor chips.
  • this object is achieved by a semiconductor component in stacked construction with at least one optically active semiconductor chip and at least one IC.
  • the IC is applied and contacted on a substrate and, together with an inner region of the substrate and together with the contacts, is enclosed by a first plastic compound or molding compound.
  • a contact element is also enclosed by this first plastic compound.
  • An optically active semiconductor chip is applied and contacted on the top of the contact element, which is electrically conductively connected to the substrate.
  • the optically active semiconductor chip, as well as its associated contacts and the top of the contact element are embedded in a second plastic compound or molding compound, which differs in composition from the first plastic compound and which is, for example, transparent.
  • substrate is understood to mean carriers on which semiconductor chips are applied and which the external contacts for the installation of the fully packaged semiconductor Provide the component.
  • a substrate in the sense of the present invention can have different materials, such as, for example, ceramic, metal or an organic plastic material.
  • the basic idea of the present invention is therefore to encapsulate the IC in a first step with a molding compound tailored to the needs of this chip.
  • the optically active semiconductor chip is encapsulated with a second, for example a transparent, molding compound which is matched to the optically active semiconductor chip.
  • Optically active semiconductor chips according to the present invention can have optical transmitters, such as luminescent diodes or semiconductor lasers, and / or optical receivers, such as photodiodes.
  • the housing geometry is designed so that the two-stage encapsulation can be easily implemented using conventional manufacturing processes using conventional manufacturing machines.
  • an IC is applied to a substrate, for example a flat conductor, and electrically contacted.
  • a contact element is then applied to the substrate, which will later be required for the attachment and contacting of the optically active semiconductor chip.
  • the contact element can be applied next to the IC or on the other side of the substrate, directly below or offset from it.
  • the external dimensions of the finished housing can be optimized by arranging the contact element and IC relative to one another on the substrate.
  • the substrate with the applied and contacted IC and the contact element with the first molding compound is encapsulated. This is chosen so that it is tailored to the requirements of the IC.
  • the first molding compound for encapsulating the IC for example, in contrast to the second molding compound for encapsulating the optically active semiconductor chip, can be opaque in order to prevent photoelectric interference effects such as "cross talk" or crosstalk.
  • the IC and its contacts are completely enclosed by the first molding compound.
  • the electrical contact element at least its upper side remains free of molding compound, so that the optically active semiconductor chip can be attached and electrically contacted on this surface.
  • the electrical contact element can be designed differently according to the present invention.
  • the contact element has a ceramic block with metallic lines or an electrically anisotropically conductive plastic block.
  • Such block-shaped contact elements have the advantage that they can be flexibly positioned on the substrate, so that new housing geometries can be implemented with very little effort.
  • the contact element is designed as an offset of the substrate, and in particular as an offset of a flat conductor. This has the advantage that the cost of the finished component will be low, since the flat conductor is deformed instead of the separate contact element.
  • the contact element can have the shape of a rewiring level arranged on the back of the substrate. Such an embodiment is preferred, for example, when the number of contact pads required for the IC and / or for the optically active semiconductor chip is high.
  • the optically active semiconductor chip is then applied and contacted on the contact element and then, together with its contacts and at least partial areas of the upper side of the contact element, encapsulated with a second plastic compound.
  • the second plastic mass is selected so that it is transparent or transparent to the wavelengths which are emitted or detected by the optically active semiconductor chip.
  • This multi-stage encapsulation makes it possible to use the suitable press ace for each semiconductor chip contained in the housing.
  • FIG. 1 shows a first embodiment of a semiconductor component in a stacked construction according to the present invention
  • FIG. 2 shows a second embodiment of a semiconductor component in stacked construction according to the present invention
  • FIG. 3 shows a third embodiment of a semiconductor component in a stacked construction according to the present invention.
  • FIG. 1 shows a first embodiment of a semiconductor component in a stacked construction according to the present invention.
  • An IC 2 is applied to a flat conductor 1 and connected to it in an electrically conductive manner by means of contacts 11. Furthermore, a contact element 6 is arranged on the flat conductor 1, which provides an electrically conductive connection between the flat conductor 1 and an upper side 8.
  • the IC 2, contacts 11 and the contact element 6, as well as at least parts of the flat conductor 1, as shown here an inner region 5, are surrounded by a molding compound 4 which is matched to the IC 2.
  • the first molding compound 4 is preferably opaque in order to prevent photoelectric interference effects such as "cross talk” or crosstalk.
  • the encapsulation with the molding compound 4 takes place in such a way that the upper side 8 of the contact element 6 is not covered by the molding compound 4.
  • An optically active semiconductor chip 3 is applied to the top 8 of the contact element 6 and is in electrically conductive connection by means of contacts 12 with the top 8 of the contact element 6 and thus with the flat conductor 1.
  • the optically active semiconductor chip 3, the contacts 12, at least partial areas of the upper side 8 of the contact element 6 and / or adjacent areas of the molding compound 4 are covered or surrounded by a second molding compound 7, which is selected so that it is transparent or for the wavelengths is permeable, which are emitted or detected by the optically active semiconductor chip.
  • the areas of the flat conductor 1 protruding from the molding compound 4 serve as contact connection areas for the later assembly of the finished semiconductor component.
  • the substrate or housing geometry shown here is usually used for electrically conductive or metallic substrates or flat conductors.
  • An IC 2 is attached to a flat conductor 1 and electrically conductively connected to the flat conductor 1 by means of contacts 11.
  • a contact element 6 is arranged next to the IC 2, which has an upper side 8 that is large enough to later accommodate a further semiconductor chip with associated contacts.
  • the IC 2, contacts 11, and at least partial areas of the flat conductor 1 are encapsulated with a first molding compound 4.
  • the encapsulation is carried out in such a way that the top 8 of the contact element 6 remains free of molding compound 4. This can be achieved, for example, by covering the upper side 8 while being encapsulated or by using an appropriately designed encapsulation tool.
  • An optically active semiconductor chip 3 with associated contacts 12 is then applied to the free upper side 8 of the contact element 6.
  • the optically active semiconductor chip 3 is encapsulated with the contacts 12 by means of a second molding compound 7.
  • FIG. 2 shows a second embodiment of a semiconductor component in a stacked construction according to the present invention.
  • the IC 2 is applied to the flat conductor 1 and connected to it in an electrically conductive manner by means of contacts 11.
  • a crank 9 is also applied to the flat conductor 1 instead of the contact element 6.
  • the IC 2, contacts 11 and at least parts of the flat conductor 1 are in turn surrounded by the molding compound 4, which is opaque as described above.
  • the molding compound 4 is shaped such that the top 8 of the crank 9 is not covered by the molding compound 4.
  • the optically active semiconductor chip 3 On the top 8 of the crank 9, the optically active semiconductor chip 3 is applied, which is in electrically conductive connection by means of contacts 12 with the top 8 of the crank 9 and thus with the flat conductor 1.
  • the optically active semiconductor chip 3, the contacts 12, at least Partial areas of the top 8 of the crank 9, or of the flat conductor 1 and / or adjacent areas of the molding compound 4, similar to that shown in FIG. 1, are covered or surrounded by a second molding compound 7. As described above, this is preferably chosen to be transparent.
  • a flat conductor 1 is deformed using appropriate tools in such a way that an offset 9 is formed which is large enough to later accommodate an optically active semiconductor chip 3 with associated contacts 12.
  • an IC 2 and electrical contacts 11 are applied.
  • the IC 2, the contacts 11, and at least partial areas of the substrate 1 are encapsulated with a first molding compound 4 such that the top 8 of the crank 9 remains free of molding compound 4. This can be achieved, for example, by covering the top 8 during encapsulation or by using an appropriately designed encapsulation tool.
  • An optically active semiconductor chip 3 with associated contacts 12 is then applied to the free upper side 8 of the crank 9.
  • FIG. 3 shows a third embodiment of a semiconductor component in stacked construction according to the present invention.
  • the IC 2 is in turn applied to the front side 14 of a substrate 15 and electrically connected to the substrate 15 by means of contacts 11.
  • a rewiring level 10 is applied, on which the optically active semiconductor chip 3 is attached.
  • the optically active semiconductor chip 3 is also electrically conductively connected to contacts 12 with the rewiring level 10, which provides the contact connection areas (not shown) of the optically active semiconductor chip 3 which lead out of the housing.
  • the front side 13 of the substrate 15 equipped with the IC 2 is at least partially encapsulated with the molding compound 4, so that the IC 2 and the associated contacts 11 are surrounded or completely covered by it.
  • the optically active semiconductor chip 3 with the contacts 12 is encapsulated with a, preferably transparent, molding compound 7.
  • the rewiring level 10 is partially covered by the molding compound 7 as shown here.
  • the size of the free area on the rewiring level 10 depends, among other things. on the arrangement and size of the contact pads (not shown) leading out of the housing.
  • a redistribution layer 10 is applied to a substrate 1, for example by lamination.
  • An IC 2 is then attached to a front side 13 of the substrate 1 and electrically connected to the substrate 1 by means of contacts 11.
  • the IC 2 with the associated contacts 11 is encapsulated with a molding compound 4.
  • an optically active semiconductor chip 3 is attached on the rewiring level 10 and electrically conductively connected to the rewiring level 10 by means of contacts 11.
  • the optically active semiconductor chip 3 with the associated contacts 12 is encapsulated with a second molding compound 7.
  • the substrate 1 is first fitted with the IC 2 and encapsulated.
  • the rewiring level 10 is equipped with the optically active semiconductor chip 3 and also encapsulated.
  • the rewiring level 10 with the encapsulated optically active semiconductor chip 3 is then applied to the substrate 1 with the encapsulated IC 2, for example by gluing.
  • This method has the advantage that before the encapsulated IC 2 and the encapsulated optically active semiconductor chip 3 are brought together, it is possible to test them separately. As a result, manufacturing-related

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Halbleiterbauteil in Stapelbauweise mit zumindest einem IC (2) und mit zumindest einem optisch aktiven Halblei-terchip (3) unter Verwendung einer ersten, auf den IC (2) abgestimmten Kunststoffmasse (4) und einer auf den optisch aktiven Halbleiterchip (3) abgestimmten, zweiten Kunststoffmasse (7) zur Verkapselung der jeweiligen Halbleiterchips, sowie ein Verfahren zur Herstellung dieses Halbleiterbauteils offenbart.

Description

Beschreibung
Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein gestapeltes Halbleiterbauteil mit einem optisch aktiven Halbleiterchip und ein Verfahren zu seiner Herstellung.
Aus der GB 2 374 725 ist ein gestapeltes Halbleiterbauteil bekannt, welches neben einem Halbleiterchip zur Bilderkennung (image sensing chip) eine integrierte Halbleiterschaltung bzw. einen IC (integrated circuit) in einem mehrteiligen Gehäuse enthält. Der obere Teil dieses Gehäuses besteht aus einem Hohlraum, welcher aus einem Substrat, Wänden und einer transparenten Abdeckung gebildet wird und welcher den Halbleiterchip zur Bilderkennung aufnimmt. Auf der Rückseite dieses Gehäuses ist ein IC aufgebracht, welcher in einem weiteren Verfahrensschritt mit einer herkömmlichen Kunststoffmasse verkapselt wurde.
Die in der GB 2 374 728 A offenbarte Verkapselung weist u.a. zwei Nachteile auf. Zum einen ist das zur Verkapselung des optisch aktiven Halbleiterchips verwendete, zweiteilige Gehäu- se aus Rahmen und transparenter Abdeckung sehr aufwendig in der Herstellung, zum anderen ist ein derartiges stapeiförmiges Gehäuse aber auch ungeeignet, wenn mehr als zwei Halbleiterchips integriert -werden sollen.
Aufgabe der vorliegenden Erfindung ist es daher, ein neues
Halbleiterbauteil in Stapelbauweise bereitzustellen, welches mindestens einen optisch aktiven Halbleiterchip und mindestens einen IC aufweist, das die Nachteile aus dem Stand der Technik überwindet. Des Weiteren soll das gefertigte Halbleiterbauteil zuverlässig sein und das Gehäuse sowohl den Qualitätsanforderungen des optisch aktiven Halbleiterchips als auch den Quali- tatsanforderungen des ICs gerecht werden.
Ferner soll ein Verfahren zu seiner Herstellung bereitgestellt werden, welches einfach in der Fertigung umzusetzen ist und welches Flexibilität bei der Anzahl und/oder der Anordnung der verschiedenen Halbleiterchips zulässt.
Erfindungsgemäß wird diese Aufgabe gelöst durch ein Halbleiterbauteil in Stapelbauweise mit mindestens einem optisch aktiven Halbleiterchip und mindestens einem IC. Der IC ist auf ein Substrat aufgebracht und kontaktiert und wird, zusammen mit einem Innenbereich des Substrats und zusammen mit den Kontaktierungen, von einer ersten Kunststoffmasse bzw. Pressmasse eingeschlossen. Von dieser ersten Kunststoffmasse wird außerdem ein Kontaktelement eingeschlossen. Auf der Oberseite des Kontaktelements, welches mit dem Substrat elektrisch leitend verbunden ist, ist ein optisch aktiver Halbleiterchip aufgebracht und kontaktiert. Der optisch aktive Halbleiterchip, sowie seine zugehörigen Kontaktierungen und die Oberseite des Kontaktelements sind in eine zweite Kunststoffmasse bzw. Pressmasse eingebettet, welche sich gemäß der vorliegenden Erfindung in ihrer Zusammensetzung von der ersten Kunststoffmasse unterscheidet und welche beispielsweise transparent ist.
Unter "Substrat" werden im vorliegenden Text Träger verstanden, auf welche Hälbleiterchips aufgebracht werden und welche die Außenkontakte für den Einbau des fertig gehäusten Halblei- terbauteils bereitstellen. Ein Substrat im Sinne der vorliegenden Erfindung kann verschiedene Materialien, wie zum Beispiel Keramik, Metall oder ein organisches Kunststoffmaterial aufweisen.
Der Grundgedanke der vorliegenden Erfindung ist es also, den IC in einem ersten Schritt mit einer auf die Bedürfnisse dieses Chips abgestimmten Pressmasse zu verkapseln. In einem davon getrennten, zweiten Schritt wird der optisch aktive Halbleiterchip mit einer zweiten, auf den optisch aktiven Halbleiterchip abgestimmten - etwa einer transparenten - Pressmasse verkapselt. Optisch aktive Halbleiterchips gemäß der vorliegenden Erfindung können optische Sender, wie Lumineszenzdioden oder Halbleiterlaser, und/oder optische Empfän- ger, wie Photodioden, aufweisen.
Die Gehäusegeometrie wird dabei so ausgelegt, dass sich das zweistufige Verkapseln einfach mit herkömmlichen Fertigungsverfahren, unter Verwendung herkömmlicher Fertigungsmaschinen, umsetzen lässt.
In einem ersten Schritt wird auf ein Substrat, beispielweise auf einen Flachleiter, ein IC aufgebracht und elektrisch kontaktiert. Anschließend wird ein Kontaktelement auf das Sub- strat aufgebracht, welches später für die Befestigung und Kontaktierung des optisch aktiven Halbleiterchips benötigt wird. Das Kontaktelement kann neben dem IC oder auf der anderen Seite des Substrats, direkt unterhalb oder versetzt dazu, aufgebracht werden. Durch die Anordnung von Kontaktelement und IC relativ zueinander auf dem Substrat können die äußeren Abmessungen des fertigen Gehäuses optimiert werden. In einem nächsten Schritt wird das Substrat mit dem aufgebrachten und kontaktierten IC und dem Kontaktelement mit der ersten Pressmasse verkapselt. Diese wird so gewählt, dass sie auf die Anforderungen des ICs abgestimmt ist. Die erste Pressmasse für die Verkapselung des ICs kann beispielsweise, im Gegensatz zur zweiten Pressmasse für die Verkapselung des optisch aktiven Halbleiterchips, lichtundurchlässig sein, um lichtelektrische Störeffekte wie "cross talk" bzw. Übersprechen, zu verhindern.
Zur Verkapselung wird der IC mit seinen Kontaktierungen vollständig von der ersten Pressmasse eingeschlossen. Bei dem elektrischen Kontaktelement bleibt zumindest dessen Oberseite frei von Pressmasse, so dass auf dieser Fläche der optisch aktive Halbleiterchip befestigt und elektrisch kontaktiert werden kann.
Das elektrische Kontaktelement kann gemäß der vorliegenden Erfindung unterschiedlich ausgeführt sein. In einer ersten Ausführungsform weist das Kontaktelement einen Keramikblock mit metallischen Leitungen oder einen elektrisch anisotrop leitenden Kunststoffblock auf. Derartige blockförmige Kontaktelemente haben den Vorteil, dass sie flexibel auf dem Substrat positioniert werden können, so dass sich neue Gehäusegeomet- rien mit sehr geringem Aufwand realisieren lassen.
In einer weiteren Ausführungsform ist das Kontaktelement als Kröpfung des Substrats, und insbesondere als Kröpfung eines Flachleiters, ausgebildet. Dies hat den Vorteil, dass die Kosten des fertigen Bauteils niedrig sein werden, da anstelle des separaten Kontaktelements ein Verformen des Flachleiters tritt. Des Weiteren kann das Kontaktelement die Form einer auf der Rückseite des Substrats angeordneten Umverdrahtungsebene aufweisen. Eine derartige Ausführungsform ist beispielsweise dann zu bevorzugen, wenn die Anzahl der für den IC und/oder der für den optisch aktiven Halbleiterchip benötigen Kontaktanschlussflächen hoch ist.
Danach wird der optisch aktive Halbleiterchip auf dem Kontakt- element aufgebracht und kontaktiert und dann, zusammen mit seinen Kontaktierungen und zumindest Teilbereichen der Oberseite des Kontaktelements mit einer zweiten Kunststoffmasse verkapselt. Die zweite Kunststoffmasse wird so gewählt, dass sie transparent bzw. für die Wellenlängen durchlässig ist, welche von dem optisch aktiven Halbleiterchip emittiert oder detektiert werden.
Durch dieses mehrstufige Verkapseln wird es möglich, für jeden in dem Gehäuse enthaltenen Halbleiterchip die geeignete Press- asse zu verwenden.
Das hier beschriebene Verfahren lässt sich im Sinne der vorliegenden Erfindung erweitern, so dass die Möglichkeit besteht, auf diese Weise mehrere Halbleiterchips in Stapelbau- weise zu verkapseln, wobei für jeden Halbleiterchip eine eigene Pressmasse gewählt werden kann. Derartige Multichipgehäuse sind dann von Vorteil, wenn neben dem IC und dem optisch aktiven Halbleiterchip beispielsweise ein dritter Halbleiterchip, welcher ebenfalls besondere Anforderungen an die Pressmasse stellt, wie etwa ein Sensorchip, in das Gehäuse integriert werden soll. Figur 1 zeigt eine erste Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung,
Figur 2 zeigt eine zweite Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung, und
Figur 3 zeigt eine dritte Ausführungsform eines Halbleiter- bauteils in Stapelbauweise gemäß der vorliegenden Erfindung.
Figur 1 zeigt eine erste Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung. Auf einem Flachleiter 1 ist ein IC 2 aufgebracht und mittels Kontaktierungen 11 mit diesem elektrisch leitend verbunden. Auf dem Flachleiter 1 ist des Weiteren ein Kontaktelement 6 angeordnet, welches eine elektrisch leitende Verbindung zwischen dem Flachleiter 1 und einer Oberseite 8 bereitstellt.
Der IC 2, Kontaktierungen 11 und das Kontaktelement 6, sowie zumindest Teile des Flachleiters 1, wie hier dargestellt ein Innenbereich 5, sind von einer Pressmasse 4 umgeben, welche auf den IC 2 abgestimmt ist. Die erste Pressmasse 4 ist vor- zugsweise, im Gegensatz zur einer zweiten Pressmasse 7, lichtundurchlässig, um lichtelektrische Störeffekte wie "cross talk" bzw. Übersprechen, zu verhindern.
Das Verkapseln mit der Pressmasse 4 geschieht dabei so, dass die Oberseite 8 des Kontaktelements 6 nicht von der Pressmasse 4 bedeckt wird. Auf der Oberseite 8 des Kontaktelements 6 ist ein optisch aktiver Halbleiterchip 3 aufgebracht, welcher mittels Kontaktierungen 12 mit der Oberseite 8 des Kontaktelements 6 und damit mit dem Flachleiter 1 in elektrisch leitender Verbindung steht.
Der optisch aktive Halbleiterchip 3, die Kontaktierungen 12, zumindest Teilbereiche der Oberseite 8 des Kontaktelements 6 und/oder benachbarte Bereiche der Pressmasse 4 sind von einer zweiten Pressmasse 7 bedeckt bzw. umgeben, welche so gewählt wird, dass sie transparent bzw. für die Wellenlängen durchlässig ist, welche von dem optisch aktiven Halbleiterchip emittiert oder detektiert werden.
Die aus der Pressmasse 4 herausragenden Bereiche des Flachleiters 1 dienen als Kontaktanschlussflächen für die spätere Montage des fertigen Halbleiterbauteils. Die hier dargestellte Substrat- bzw. Gehäusegeometrie findet üblicherweise Anwendung bei elektrisch leitenden, bzw. metallischen Substraten bzw. Flachleitern.
Zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit einem optisch aktiven Halbleiterchip gemäß der vorliegenden Erfindung in einer der Figur 1 entsprechenden Ausführungsform wird folgendermaßen vorgegangen.
Auf einen Flachleiter 1 wird ein IC 2 befestigt und mittels Kontaktierungen 11 elektrisch leitend mit dem Flachleiter 1 verbunden. In einem nächsten Schritt wird neben dem IC 2 ein Kontaktelement 6 angeordnet, welches eine Oberseite 8 aufweist, die groß genug ist, um später einen weiteren Halbleiterchip mit zugehörigen Kontaktierungen aufzunehmen. Danach werden Kontaktelement 6, der IC 2, Kontaktierungen 11, sowie zumindest Teilbereiche des Flachleiters 1 mit einer ersten Pressmasse 4 verkapselt. Die Verkapselung wird so durchgeführt, dass die Oberseite 8 des Kontaktelements 6 frei von Pressmasse 4 bleibt. Dies kann beispielsweise erreicht werden durch Abdecken der Oberseite 8 während des Verkapseins oder durch Verwenden eines entsprechend ausgelegten Verkapselungs- werkzeuges. Anschließend wird auf die freie Oberseite 8 des Kontaktelements 6 ein optisch aktiver Halbleiterchip 3 mit zugehörigen Kontaktierungen 12 aufgebracht. In einem letzten Schritt wird der optisch aktive Halbleiterchip 3 mit den Kontaktierungen 12 mittels einer zweiten Pressmasse 7 verkapselt.
Figur 2 zeigt eine zweite Ausführungsform eines Halbleiterbau- teils in Stapelbauweise gemäß der vorliegenden Erfindung. Wie bei der Ausführungsform aus Figur 1 ist auf den Flachleiter 1 der IC 2 aufgebracht und mittels Kontaktierungen 11 mit diesem elektrisch leitend verbunden. Auf dem Flachleiter 1 ist des Weiteren statt des Kontaktelements 6 eine Kröpfung 9 aufge- bracht.
Der IC 2, Kontaktierungen 11 und zumindest Teile des Flachleiters 1 sind wiederum von der Pressmasse 4, welche wie oben beschrieben lichtundurchlässig ist, umgeben. Die Pressmasse 4 ist in dieser Ausführungsform so geformt, dass die Oberseite 8 der Kröpfung 9 nicht von der Pressmasse 4 bedeckt wird.
Auf der Oberseite 8 der Kröpfung 9 ist der optisch aktive Halbleiterchip 3 aufgebracht, welcher mittels Kontaktierungen 12 mit der Oberseite 8 der Kröpfung 9 und damit mit dem Flachleiter 1 in elektrisch leitender Verbindung steht. Der optisch aktive Halbleiterchip 3, die Kontaktierungen 12, zumindest Teilbereiche der Oberseite 8 der Kröpfung 9, bzw. des Flachleiters 1 und/oder benachbarte Bereiche der Pressmasse 4 sind, ähnlich wie in Figur 1 gezeigt, von einer zweiten Pressmasse 7 bedeckt bzw. umgeben. Diese wird, wie vorher beschrieben, vorzugsweise transparent gewählt.
Zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit einem optisch aktiven Halbleiterchip gemäß der vorliegenden Erfindung in einer der Figur 2 entsprechenden Ausführungsform wird folgendermaßen vorgegangen.
In einem vorbereitenden Fertigungsschritt wird ein Flachleiter 1 unter Verwendung entsprechender Werkzeuge so verformt, dass eine Kröpfung 9 entsteht, welche groß genug ist, um später einen optisch aktiven Halbleiterchip 3 mit zugehörigen Kontaktierungen 12 aufzunehmen. Nach dem Verformen des Flachleiters 1 wird ein IC 2, sowie elektrische Kontaktierungen 11 aufgebracht. Danach werden der IC 2, die Kontaktierungen 11, sowie zumindest Teilbereiche des Substrats 1 mit einer ersten Press- masse 4 so verkapselt, dass die Oberseite 8 der Kröpfung 9 frei von Pressmasse 4 bleibt. Dies kann beispielsweise erreicht werden durch Abdecken der Oberseite 8 während des Verkapseins oder durch Verwenden eines entsprechend ausgelegten Verkapselungswerkzeuges. Anschließend wird auf die freie Ober- seite 8 der Kröpfung 9 ein optisch aktiver Halbleiterchip 3 mit zugehörigen Kontaktierungen 12 aufgebracht. In einem letzten Schritt wird der optisch aktive Halbleiterchip 3 mit den Kontaktierungen 12 mittels einer zweiten Pressmasse 7 verkapselt. Die Pressmasse 4 ist wiederum auf den IC 2, die Press- masse 7 auf den optisch aktiven Halbleiterchip 3 abgestimmt. Figur 3 zeigt eine dritte Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung.
Auf die Vorderseite 14 eines Substrats 15 ist wiederum der IC 2 aufgebracht und mittels Kontaktierungen 11 mit dem Substrat 15 elektrisch leitend verbunden. Auf der Rückseite 14 des Substrats 15 ist eine Umverdrahtungsebene 10 aufgebracht, auf welcher der optisch aktive Halbleiterchip 3 befestigt ist. Der optisch aktive Halbleiterchip 3 ist des Weiteren mit Kontak- tierungen 12 mit der Umverdrahtungsebene 10 elektrisch leitend verbunden, welche die aus dem Gehäuse herausführenden Kontaktanschlussflächen (nicht dargestellt) des optisch aktiven Halbleiterchips 3 bereitstellt.
Gemäß der in Figur 3 gezeigten Ausführungsform wird die mit dem IC 2 bestückte Vorderseite 13 des Substrats 15 mit der Pressmasse 4 zumindest teilweise verkapselt, so dass der IC 2 und die zugehörigen Kontaktierungen 11 davon umgeben bzw. vollständig bedeckt sind.
Der optisch aktive Halbleiterchip 3 mit den Kontaktierungen 12 wird mit einer, vorzugsweise transparenten, Pressmasse 7 verkapselt. Die Umverdrahtungsebene 10 wird von der Pressmasse 7 wie hier gezeigt teilweise bedeckt. Die Größe des freigelasse- nen Bereichs auf der Umverdrahtungsebene 10 hängt u.a. von der Anordnung und Größe der aus dem Gehäuse herausführenden Kontaktanschlussflächen (nicht dargestellt) ab.
Zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit einem optisch aktiven Halbleiterchip gemäß der vorliegenden
Erfindung in einer der Figur 3 entsprechenden Ausführungsform wird folgendermaßen vorgegangen. Zuerst wird auf ein Substrat 1 eine Umverdrahtungsebene 10, beispielsweise durch Laminieren, aufgebracht. Danach wird auf einer Vorderseite 13 des Substrats 1 ein IC 2 befestigt und mittels Kontaktierungen 11 mit dem Substrat 1 elektrisch leitend verbunden. Anschließend wird der IC 2 mit den zugehörigen Kontaktierungen 11 mit einer Pressmasse 4 verkapselt. In einem nächsten Schritt wird auf der Umverdrahtungsebene 10 ein optisch aktiver Halbleiterchip 3 befestigt und mittels Kontak- tierungen 11 elektrisch leitend mit der Umverdrahtungsebene 10 verbunden. Abschließend wird der optisch aktive Halbleiterchip 3 mit den zugehörigen Kontaktierungen 12 mit einer zweiten Pressmasse 7 verkapselt.
In einem alternativen Herstellverfahren wird zuerst das Substrat 1 mit dem IC 2 bestückt und verkapselt. In einem unabhängigen, weiteren Fertigungsschritt wird die Umverdrahtungsebene 10 mit dem optisch aktiven Halbleiterchip 3 bestückt und ebenfalls verkapselt. Anschließend wird die Umverdrahtungsebe- ne 10 mit dem verkapselten optisch aktiven Halbleiterchip 3 auf das Substrat 1 mit dem verkapselten IC 2, etwa durch Kleben, aufgebracht. Dieses Verfahren hat den Vorteil, dass vor dem Zusammenbringen von verkapseltem IC 2 und verkapseltem optisch aktiven Halbleiterchip 3 die Möglichkeit besteht, diese getrennt zu testen. Dadurch werden fertigungsbedingte
Verluste vermieden, die auf Halbleiterbauteile zurückzuführen sind, welche mit einer funktionierenden und einer defekten Komponente bestückt sind.

Claims

Patentansprüche
1. Halbleiterbauteil in Stapelbauweise mit einem Substrat (1; 15) ; - zumindest einem IC (2), welcher auf das Substrat (1; 15) aufgebracht ist und mit diesem über elektrische Kontaktierungen (11) verbunden ist; einem Kontaktelement (6) , welches mit dem Substrat (1; 15) elektrisch leitend verbunden ist; - zumindest einem optisch aktiven Halbleiterchip (3) , welcher auf dem Kontaktelement (6) aufgebracht und welcher mit dem Substrat (1; 15) über elektrische Kontaktierungen (12) verbunden ist; einer ersten Kunststoffmasse (4), welche den IC (2), einen Innenbereich (5) des Substrats (1; 15) und Kontaktierungen (11) umschließt; einer zweiten Kunststoffmasse (7), welche den optisch aktiven Halbleiterchip (3) , eine Oberseite (8) des Kontaktelements (6) und Kontaktierungen (12) um- schließt.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) einen Keramikblock mit metalli- sehen Leitungen aufweist.
3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) einen elektrisch anisotrop lei- tenden Kunststoffblock aufweist.
4. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) als Kröpfung (9) des Substrats (1; 15) ausgebildet ist.
Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) eine auf der Rückseite (14) des Substrats (15) angeordnete Umverdrahtungsebene (10) aufweist.
Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der optisch aktive Halbleiterchip (3) eine Leuchtdiode aufweist .
Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der optisch aktive Halbleiterchip (3) eine Photodiode aufweist .
Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die erste Kunststoffmasse (4) lichtundurchlässig ist.
9. Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die zweite Kunststoffmasse (7) transparent ist.
10. Verfahren zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit mindestens einem optisch aktiven Halbleiterchip und mindestens einem IC, welches die folgenden Schritte aufweist: Bereitstellen eines Substrats (1; 15); Bereitstellen eines ICs (2); Bereitstellen eines optisch aktiven Halbleiterchips (3); - Bereitstellen eines Kontaktelements (6); Aufbringen des ICs (2) auf das Substrat (1; 15) und Kontaktieren; Aufbringen des Kontaktelements (6) auf das Substrat (1; 15); - Umschließen zumindest eines Teiles des Substrats (1; 15) , des ICs (2) , der Kontaktierungen (11) und des Kontaktelements (6) mit einer erste Kunststoffmasse (4), wobei die Oberseite (8) des Kontaktelements (6) nicht mit der Pressmasse (4) bedeckt ist; - Aufbringen des optisch aktiven Halbleiterchips (3) auf die Oberseite (8) des Kontaktelements (6) und Kontaktieren; Umschließen des Kontaktelements (6), der Kontaktierungen (12) und des optisch aktiven Halbleiterchips (3) mit einer zweiten Kunststoffmasse (7) .
PCT/DE2005/000475 2004-03-18 2005-03-16 Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung WO2005091368A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004013733A DE102004013733B4 (de) 2004-03-18 2004-03-18 Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
DE102004013733.1 2004-03-18

Publications (1)

Publication Number Publication Date
WO2005091368A1 true WO2005091368A1 (de) 2005-09-29

Family

ID=34965621

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000475 WO2005091368A1 (de) 2004-03-18 2005-03-16 Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung

Country Status (2)

Country Link
DE (1) DE102004013733B4 (de)
WO (1) WO2005091368A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168874A1 (de) * 2015-11-11 2017-05-17 Giparang Co., Ltd. Halbleiterchipgehäuse mit optischer schnittstelle

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343353A (ja) * 1986-08-08 1988-02-24 Olympus Optical Co Ltd 固体撮像装置
JPS63252485A (ja) * 1986-06-25 1988-10-19 Ricoh Co Ltd 光センサユニツト
JPH04255264A (ja) * 1991-02-07 1992-09-10 Nec Corp 混成集積回路
US5220198A (en) * 1990-08-27 1993-06-15 Olympus Optical Co., Ltd. Solid state imaging apparatus in which a solid state imaging device chip and substrate are face-bonded with each other
US20020154366A1 (en) * 2001-04-24 2002-10-24 Tomoharu Horio Infrared data communication module and method of making the same
US20040004227A1 (en) * 2002-07-04 2004-01-08 Kiyoshi Tateishi Unit for driving light-emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
DE19854396C2 (de) * 1998-11-25 2002-02-07 Freudenberg Carl Kg Sensormodul

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252485A (ja) * 1986-06-25 1988-10-19 Ricoh Co Ltd 光センサユニツト
JPS6343353A (ja) * 1986-08-08 1988-02-24 Olympus Optical Co Ltd 固体撮像装置
US5220198A (en) * 1990-08-27 1993-06-15 Olympus Optical Co., Ltd. Solid state imaging apparatus in which a solid state imaging device chip and substrate are face-bonded with each other
JPH04255264A (ja) * 1991-02-07 1992-09-10 Nec Corp 混成集積回路
US20020154366A1 (en) * 2001-04-24 2002-10-24 Tomoharu Horio Infrared data communication module and method of making the same
US20040004227A1 (en) * 2002-07-04 2004-01-08 Kiyoshi Tateishi Unit for driving light-emitting device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 256 (E - 635) 19 July 1988 (1988-07-19) *
PATENT ABSTRACTS OF JAPAN vol. 013, no. 068 (E - 716) 16 February 1989 (1989-02-16) *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 035 (E - 1310) 22 January 1993 (1993-01-22) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168874A1 (de) * 2015-11-11 2017-05-17 Giparang Co., Ltd. Halbleiterchipgehäuse mit optischer schnittstelle
US10203459B2 (en) 2015-11-11 2019-02-12 Giparang Co., Ltd. Semiconductor chip package having optical interface
US10649159B2 (en) 2015-11-11 2020-05-12 Lipac Co., Ltd. Semiconductor chip package having optical interface
US11061193B2 (en) 2015-11-11 2021-07-13 Lipac Co., Ltd. Semiconductor chip package having optical interface

Also Published As

Publication number Publication date
DE102004013733B4 (de) 2006-04-06
DE102004013733A1 (de) 2005-12-29

Similar Documents

Publication Publication Date Title
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2013092308A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, anordnung und optoelektronisches halbleiterbauteil
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE3735489A1 (de) Verfahren fuer die fertigung von optokopplern
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE202007015105U1 (de) Verpackungsstruktur von LED-Chips mit hoher Lichtemissionsleistung
DE102014103034A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
WO2019141435A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102016108931A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
WO2005091368A1 (de) Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung
DE19702186A1 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102006059127A1 (de) Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE102013221429A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase