DE102004013733A1 - Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102004013733A1
DE102004013733A1 DE102004013733A DE102004013733A DE102004013733A1 DE 102004013733 A1 DE102004013733 A1 DE 102004013733A1 DE 102004013733 A DE102004013733 A DE 102004013733A DE 102004013733 A DE102004013733 A DE 102004013733A DE 102004013733 A1 DE102004013733 A1 DE 102004013733A1
Authority
DE
Germany
Prior art keywords
optically active
semiconductor chip
contact element
substrate
active semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004013733A
Other languages
English (en)
Other versions
DE102004013733B4 (de
Inventor
Manfred Fries
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004013733A priority Critical patent/DE102004013733B4/de
Priority to PCT/DE2005/000475 priority patent/WO2005091368A1/de
Publication of DE102004013733A1 publication Critical patent/DE102004013733A1/de
Application granted granted Critical
Publication of DE102004013733B4 publication Critical patent/DE102004013733B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Halbleiterbauteil in Stapelbauweise mit zumindest einem IC (2) und mit zumindest einem optisch aktiven Halbleiterchip (3) unter Verwendung einer ersten auf den IC (2) abgestimmten Kunststoffmasse (4) und einer auf den optisch aktiven Halbleiterchip (3) abgestimmten zweiten Kunststoffmasse (7) zur Verkapselung der jeweiligen Halbleiterchips sowie ein Verfahren zur Herstellung dieses Halbleiterbauteils offenbart.

Description

  • Die Erfindung betrifft ein gestapeltes Halbleiterbauteil mit einem optisch aktiven Halbleiterchip und ein Verfahren zu seiner Herstellung.
  • Aus der GB 2 374 725 ist ein gestapeltes Halbleiterbauteil bekannt, welches neben einem Halbleiterchip zur Bilderkennung (image sensing chip) eine integrierte Halbleiterschaltung bzw. einen IC (integrated circuit) in einem mehrteiligen Gehäuse enthält. Der obere Teil dieses Gehäuses besteht aus einem Hohlraum, welcher aus einem Substrat, Wänden und einer transparenten Abdeckung gebildet wird und welcher den Halbleiterchip zur Bilderkennung aufnimmt. Auf der Rückseite dieses Gehäuses ist ein IC aufgebracht, welcher in einem weiteren Verfahrensschritt mit einer herkömmlichen Kunststoffmasse verkapselt wurde.
  • Die in der GB 2 374 728 A offenbarte Verkapselung weist u.a. zwei Nachteile auf. Zum einen ist das zur Verkapselung des optisch aktiven Halbleiterchips verwendete, zweiteilige Gehäuse aus Rahmen und transparenter Abdeckung sehr aufwendig in der Herstellung, zum anderen ist ein derartiges stapelförmiges Gehäuse aber auch ungeeignet, wenn mehr als zwei Halbleiterchips integriert werden sollen.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein neues Halbleiterbauteil in Stapelbauweise bereitzustellen, welches mindestens einen optisch aktiven Halbleiterchip und mindestens einen IC aufweist, das die Nachteile aus dem Stand der Technik überwindet. Des Weiteren soll das gefertigte Halbleiterbauteil zuverlässig sein und das Gehäuse sowohl den Qualitätsanforderungen des optisch aktiven Halbleiterchips als auch den Qualitätsanforderungen des ICs gerecht werden.
  • Ferner soll ein Verfahren zu seiner Herstellung bereitgestellt werden, welches einfach in der Fertigung umzusetzen ist und welches Flexibilität bei der Anzahl und/oder der Anordnung der verschiedenen Halbleiterchips zulässt.
  • Erfindungsgemäß wird diese Aufgabe gelöst durch ein Halbleiterbauteil in Stapelbauweise mit mindestens einem optisch aktiven Halbleiterchip und mindestens einem IC. Der IC ist auf ein Substrat aufgebracht und kontaktiert und wird, zusammen mit: einem Innenbereich des Substrats und zusammen mit den Kontaktierungen, von einer ersten Kunststoffmasse bzw. Pressmasse eingeschlossen. Von dieser ersten Kunststoffmasse wird außerdem ein Kontaktelement eingeschlossen. Auf der Oberseite des Kontaktelements, welches mit dem Substrat elektrisch leitend verbunden ist, ist ein optisch aktiver Halbleiterchip aufgebracht und kontaktiert. Der optisch aktive Halbleiterchip, sowie seine zugehörigen Kontaktierungen und die Oberseite des Kontaktelements sind in eine zweite Kunststoffmasse bzw. Pressmasse eingebettet, welche sich gemäß der vorliegenden Erfindung in ihrer Zusammensetzung von der ersten Kunststoffmasse unterscheidet und welche beispielsweise transparent ist.
  • Unter "Substrat" werden im vorliegenden Text Träger verstanden, auf welche Halbleiterchips aufgebracht werden und welche die Außenkontakte für den Einbau des fertig gehäusten Halblei terbauteils bereitstellen. Ein Substrat im Sinne der vorliegenden Erfindung kann verschiedene Materialien, wie zum Beispiel Keramik, Metall oder ein organisches Kunststoffmaterial aufweisen.
  • Der Grundgedanke der vorliegenden Erfindung ist es also, den IC in einem ersten Schritt mit einer auf die Bedürfnisse dieses Chips abgestimmten Pressmasse zu verkapseln. In einem davon getrennten, zweiten Schritt wird der optisch aktive Halbleiterchip mit einer zweiten, auf den optisch aktiven Halbleiterchip abgestimmten – etwa einer transparenten – Pressmasse verkapselt. Optisch aktive Halbleiterchips gemäß der vorliegenden Erfindung können optische Sender, wie Lumineszenzdioden oder Halbleiterlaser, und/oder optische Empfänger, wie Photodioden, aufweisen.
  • Die Gehäusegeometrie wird dabei so ausgelegt, dass sich das zweistufige Verkapseln einfach mit herkömmlichen Fertigungsverfahren, unter Verwendung herkömmlicher Fertigungsmaschinen, umsetzen lässt.
  • In einem ersten Schritt wird auf ein Substrat, beispielweise auf einen Flachleiter, ein IC aufgebracht und elektrisch kontaktiert. Anschließend wird ein Kontaktelement auf das Substrat aufgebracht, welches später für die Befestigung und Kontaktierung des optisch aktiven Halbleiterchips benötigt wird. Das Kontaktelement kann neben dem IC oder auf der anderen Seite des Substrats, direkt unterhalb oder versetzt dazu, aufgebracht werden. Durch die Anordnung von Kontaktelement und IC relativ zueinander auf dem Substrat können die äußeren Abmessungen des fertigen Gehäuses optimiert werden.
  • In einem nächsten Schritt wird das Substrat mit dem aufgebrachten und kontaktierten IC und dem Kontaktelement mit der ersten Pressmasse verkapselt. Diese wird so gewählt, dass sie auf die Anforderungen des ICs abgestimmt ist. Die erste Pressmasse für die Verkapselung des ICs kann beispielsweise, im Gegensatz zur zweiten Pressmasse für die Verkapselung des optisch aktiven Halbleiterchips, lichtundurchlässig sein, um lichtelektrische Störeffekte wie "cross talk" bzw. Übersprechen, zu verhindern.
  • Zur Verkapselung wird der IC mit seinen Kontaktierungen vollständig von der ersten Pressmasse eingeschlossen. Bei dem elektrischen Kontaktelement bleibt zumindest dessen Oberseite frei von Pressmasse, so dass auf dieser Fläche der optisch aktive Halbleiterchip befestigt und elektrisch kontaktiert werden kann.
  • Das elektrische Kontaktelement kann gemäß der vorliegenden Erfindung unterschiedlich ausgeführt sein. In einer ersten Ausführungsform weist das Kontaktelement einen Keramikblock mit metallischen Leitungen oder einen elektrisch anisotrop leitenden Kunststoffblock auf. Derartige blockförmige Kontaktelemente haben den Vorteil, dass sie flexibel auf dem Substrat positioniert werden können, so dass sich neue Gehäusegeometrien mit sehr geringem Aufwand realisieren lassen.
  • In einer weiteren Ausführungsform ist das Kontaktelement als Kröpfung des Substrats, und insbesondere als Kröpfung eines Flachleiters, ausgebildet. Dies hat den Vorteil, dass die Kosten des fertigen Bauteils niedrig sein werden, da anstelle des separaten Kontaktelements ein Verformen des Flachleiters tritt.
  • Des Weiteren kann das Kontaktelement die Form einer auf der Rückseite des Substrats angeordneten Umverdrahtungsebene aufweisen. Eine derartige Ausführungsform ist beispielsweise dann zu bevorzugen, wenn die Anzahl der für den IC und/oder der für den optisch aktiven Halbleiterchip benötigen Kontaktanschlussflächen hoch ist.
  • Danach wird der optisch aktive Halbleiterchip auf dem Kontaktelement aufgebracht und kontaktiert und dann, zusammen mit seinen Kontaktierungen und zumindest Teilbereichen der Oberseite des Kontaktelements mit einer zweiten Kunststoffmasse verkapselt. Die zweite Kunststoffmasse wird so gewählt, dass sie transparent bzw. für die Wellenlängen durchlässig ist, welche von dem optisch aktiven Halbleiterchip emittiert oder detektiert werden.
  • Durch dieses mehrstufige Verkapseln wird es möglich, für jeden in dem Gehäuse enthaltenen Halbleiterchip die geeignete Pressmasse zu verwenden.
  • Das hier beschriebene Verfahren lässt sich im Sinne der vorliegenden Erfindung erweitern, so dass die Möglichkeit besteht, auf diese Weise mehrere Halbleiterchips in Stapelbauweise zu verkapseln, wobei für jeden Halbleiterchip eine eigene Pressmasse gewählt werden kann. Derartige Multichipgehäuse sind dann von Vorteil, wenn neben dem IC und dem optisch aktiven Halbleiterchip beispielsweise ein dritter Halbleiterchip, welcher ebenfalls besondere Anforderungen an die Pressmasse stellt, wie etwa ein Sensorchip, in das Gehäuse integriert werden soll.
  • 1 zeigt eine erste Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung,
  • 2 zeigt eine zweite Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung, und
  • 3 zeigt eine dritte Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung.
    •
  • 1 zeigt eine erste Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung. Auf einem Flachleiter 1 ist ein IC 2 aufgebracht und mittels Kontaktierungen 11 mit diesem elektrisch leitend verbunden. Auf dem Flachleiter 1 ist des Weiteren ein Kontaktelement 6 angeordnet, welches eine elektrisch leitende Verbindung zwischen dem Flachleiter 1 und einer Oberseite 8 bereitstellt.
  • Der IC 2, Kontaktierungen 11 und das Kontaktelement 6, sowie zumindest Teile des Flachleiters 1, wie hier dargestellt ein Innenbereich 5, sind von einer Pressmasse 4 umgeben, welche auf den IC 2 abgestimmt ist. Die erste Pressmasse 4 ist vorzugsweise, im Gegensatz zur einer zweiten Pressmasse 7, lichtundurchlässig, um lichtelektrische Störeffekte wie "cross talk" bzw. Übersprechen, zu verhindern.
  • Das Verkapseln mit der Pressmasse 4 geschieht dabei so, dass die Oberseite 8 des Kontaktelements 6 nicht von der Pressmasse 4 bedeckt wird.
  • Auf der Oberseite 8 des Kontaktelements 6 ist ein optisch aktiver Halbleiterchip 3 aufgebracht, welcher mittels Kontaktierungen 12 mit der Oberseite 8 des Kontaktelements 6 und damit mit dem Flachleiter 1 in elektrisch leitender Verbindung steht.
  • Der optisch aktive Halbleiterchip 3, die Kontaktierungen 12, zumindest Teilbereiche der Oberseite 8 des Kontaktelements 6 und/oder benachbarte Bereiche der Pressmasse 4 sind von einer zweiten Pressmasse 7 bedeckt bzw. umgeben, welche so gewählt wird, dass sie transparent bzw. für die Wellenlängen durchlässig ist, welche von dem optisch aktiven Halbleiterchip emittiert oder detektiert werden.
  • Die aus der Pressmasse 4 herausragenden Bereiche des Flachleiters 1 dienen als Kontaktanschlussflächen für die spätere Montage des fertigen Halbleiterbauteils. Die hier dargestellte Substrat- bzw. Gehäusegeometrie findet üblicherweise Anwendung bei elektrisch leitenden, bzw. metallischen Substraten bzw. Flachleitern.
  • Zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit einem optisch aktiven Halbleiterchip gemäß der vorliegenden Erfindung in einer der 1 entsprechenden Ausführungsform wird folgendermaßen vorgegangen.
  • Auf einen Flachleiter 1 wird ein IC 2 befestigt und mittels Kontaktierungen 11 elektrisch leitend mit dem Flachleiter 1 verbunden. In einem nächsten Schritt wird neben dem IC 2 ein Kontaktelement 6 angeordnet, welches eine Oberseite 8 aufweist, die groß genug ist, um später einen weiteren Halbleiterchip mit zugehörigen Kontaktierungen aufzunehmen. Danach werden Kontaktelement 6, der IC 2, Kontaktierungen 11, sowie zumindest Teilbereiche des Flachleiters 1 mit einer ersten Pressmasse 4 verkapselt. Die Verkapselung wird so durchgeführt, dass die Oberseite 8 des Kontaktelements 6 frei von Pressmasse 4 bleibt. Dies kann beispielsweise erreicht werden durch Abdecken der Oberseite 8 während des Verkapselns oder durch Verwenden eines entsprechend ausgelegten Verkapselungswerkzeuges. Anschließend wird auf die freie Oberseite 8 des Kontaktelements 6 ein optisch aktiver Halbleiterchip 3 mit zugehörigen Kontaktierungen 12 aufgebracht. In einem letzten Schritt wird der optisch aktive Halbleiterchip 3 mit den Kontaktierungen 12 mittels einer zweiten Pressmasse 7 verkapselt.
  • 2 zeigt eine zweite Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung. Wie bei der Ausführungsform aus 1 ist auf den Flachleiter 1 der IC 2 aufgebracht und mittels Kontaktierungen 11 mit diesem elektrisch leitend verbunden. Auf dem Flachleiter 1 ist des Weiteren statt des Kontaktelements 6 eine Kröpfung 9 aufgebracht.
  • Der IC 2, Kontaktierungen 11 und zumindest Teile des Flachleiters 1 sind wiederum von der Pressmasse 4, welche wie oben beschrieben lichtundurchlässig ist, umgeben. Die Pressmasse 4 ist in dieser Ausführungsform so geformt, dass die Oberseite 8 der Kröpfung 9 nicht von der Pressmasse 4 bedeckt wird.
  • Auf der Oberseite 8 der Kröpfung 9 ist der optisch aktive Halbleiterchip 3 aufgebracht, welcher mittels Kontaktierungen 12 mit der Oberseite 8 der Kröpfung 9 und damit mit dem Flachleiter 1 in elektrisch leitender Verbindung steht. Der optisch aktive Halbleiterchip 3, die Kontaktierungen 12, zumindest Teilbereiche der Oberseite 8 der Kröpfung 9, bzw. des Flachleiters 1 und/oder benachbarte Bereiche der Pressmasse 4 sind, ähnlich wie in 1 gezeigt, von einer zweiten Pressmasse 7 bedeckt bzw. umgeben. Diese wird, wie vorher beschrieben, vorzugsweise transparent gewählt.
  • Zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit einem optisch aktiven Halbleiterchip gemäß der vorliegenden Erfindung in einer der 2 entsprechenden Ausführungsform wird folgendermaßen vorgegangen.
  • In einem vorbereitenden Fertigungsschritt wird ein Flachleiter 1 unter Verwendung entsprechender Werkzeuge so verformt, dass eine Kröpfung 9 entsteht, welche groß genug ist, um später einen optisch aktiven Halbleiterchip 3 mit zugehörigen Kontaktierungen 12 aufzunehmen. Nach dem Verformen des Flachleiters 1 wird ein IC 2, sowie elektrische Kontaktierungen 11 aufgebracht. Danach werden der IC 2, die Kontaktierungen 11, sowie zumindest Teilbereiche des Substrats 1 mit einer ersten Pressmasse 4 so verkapselt, dass die Oberseite 8 der Kröpfung 9 frei von Pressmasse 4 bleibt. Dies kann beispielsweise erreicht werden durch Abdecken der Oberseite 8 während des Verkapselns oder durch Verwenden eines entsprechend ausgelegten Verkapselungswerkzeuges. Anschließend wird auf die freie Oberseite 8 der Kröpfung 9 ein optisch aktiver Halbleiterchip 3 mit zugehörigen Kontaktierungen 12 aufgebracht. In einem letzten Schritt wird der optisch aktive Halbleiterchip 3 mit den Kontaktierungen 12 mittels einer zweiten Pressmasse 7 verkapselt. Die Pressmasse 4 ist wiederum auf den IC 2, die Pressmasse 7 auf den optisch aktiven Halbleiterchip 3 abgestimmt.
  • 3 zeigt eine dritte Ausführungsform eines Halbleiterbauteils in Stapelbauweise gemäß der vorliegenden Erfindung.
  • Auf die Vorderseite 14 eines Substrats 15 ist wiederum der IC 2 aufgebracht und mittels Kontaktierungen 11 mit dem Substrat 15 elektrisch leitend verbunden. Auf der Rückseite 14 des Substrats 15 ist eine Umverdrahtungsebene 10 aufgebracht, auf welcher der optisch aktive Halbleiterchip 3 befestigt ist. Der optisch aktive Halbleiterchip 3 ist des Weiteren mit Kontaktierungen 12 mit der Umverdrahtungsebene 10 elektrisch leitend verbunden, welche die aus dem Gehäuse herausführenden Kontaktanschlussflächen (nicht dargestellt) des optisch aktiven Halbleiterchips 3 bereitstellt.
  • Gemäß der in 3 gezeigten Ausführungsform wird die mit dem IC 2 bestückte Vorderseite 13 des Substrats 15 mit der Pressmasse 4 zumindest teilweise verkapselt, so dass der IC 2 und die zugehörigen Kontaktierungen 11 davon umgeben bzw. vollständig bedeckt sind.
  • Der optisch aktive Halbleiterchip 3 mit den Kontaktierungen 12 wird mit einer, vorzugsweise transparenten, Pressmasse 7 verkapselt. Die Umverdrahtungsebene 10 wird von der Pressmasse 7 wie hier gezeigt teilweise bedeckt. Die Größe des freigelassenen Bereichs auf der Umverdrahtungsebene 10 hängt u.a. von der Anordnung und Größe der aus dem Gehäuse herausführenden Kontaktanschlussflächen (nicht dargestellt) ab.
  • Zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit einem optisch aktiven Halbleiterchip gemäß der vorliegenden Erfindung in einer der 3 entsprechenden Ausführungsform wird folgendermaßen vorgegangen.
  • Zuerst wird auf ein Substrat 1 eine Umverdrahtungsebene 10, beispielsweise durch Laminieren, aufgebracht. Danach wird auf einer Vorderseite 13 des Substrats 1 ein IC 2 befestigt und mittels Kontaktierungen 11 mit dem Substrat 1 elektrisch leitend verbunden. Anschließend wird der IC 2 mit den zugehörigen Kontaktierungen 11 mit einer Pressmasse 4 verkapselt. In einem nächsten Schritt wird auf der Umverdrahtungsebene 10 ein optisch aktiver Halbleiterchip 3 befestigt und mittels Kontaktierungen 11 elektrisch leitend mit der Umverdrahtungsebene 10 verbunden. Abschließend wird der optisch aktive Halbleiterchip 3 mit den zugehörigen Kontaktierungen 12 mit einer zweiten Pressmasse 7 verkapselt.
  • In einem alternativen Herstellverfahren wird zuerst das Substrat 1 mit dem IC 2 bestückt und verkapselt. In einem unabhängigen, weiteren Fertigungsschritt wird die Umverdrahtungsebene 10 mit dem optisch aktiven Halbleiterchip 3 bestückt und ebenfalls verkapselt. Anschließend wird die Umverdrahtungsebene 10 mit dem verkapselten optisch aktiven Halbleiterchip 3 auf das Substrat 1 mit dem verkapselten IC 2, etwa durch Kleben, aufgebracht. Dieses Verfahren hat den Vorteil, dass vor dem Zusammenbringen von verkapseltem IC 2 und verkapseltem optisch aktiven Halbleiterchip 3 die Möglichkeit besteht, diese getrennt zu testen. Dadurch werden fertigungsbedingte Verluste vermieden, die auf Halbleiterbauteile zurückzuführen sind, welche mit einer funktionierenden und einer defekten Komponente bestückt sind.
    • 1
    Flachleiter
    2
    Halbleiterchip
    3
    optisch aktiver Halbleiterchip
    4
    erste Kunststoffmasse
    5
    Innenbereich
    6
    elektrisches Kontaktelement
    7
    zweite Kunststoffmasse
    8
    Oberseite des Kontaktelements
    9
    Kröpfung
    10
    Umverdrahtungsebene
    11
    Kontaktierung zw. IC und Substrat bzw. Flachleiter
    12
    Kontaktierung zw. optisch aktivem Halbleiterchip und
    Substrat bzw. Flachleiter
    13
    Vorderseite des Substrats
    14
    Rückseite des Substrats
    15
    Substrat

Claims (10)

  1. Halbleiterbauteil in Stapelbauweise mit – einem Substrat (1; 15); – zumindest einem IC (2), welcher auf das Substrat (1; 15) aufgebracht ist und mit diesem über elektrische Kontaktierungen (11) verbunden ist; – einem Kontaktelement (6), welches mit dem Substrat (1; 15) elektrisch leitend verbunden ist; – zumindest einem optisch aktiven Halbleiterchip (3), welcher auf dem Kontaktelement (6) aufgebracht und welcher mit dem Substrat (1; 15) über elektrische Kontaktierungen (12) verbunden ist; – einer ersten Kunststoffmasse (4), welche den IC (2), einen Innenbereich (5) des Substrats (1; 15) und Kontaktierungen (11) umschließt; – einer zweiten Kunststoffmasse (7), welche den optisch aktiven Halbleiterchip (3), eine Oberseite (8) des Kontaktelements (6) und Kontaktierungen (12) umschließt.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) einen Keramikblock mit metallischen Leitungen aufweist.
  3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) einen elektrisch anisotrop leitenden Kunststoffblock aufweist.
  4. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) als Kröpfung (9) des Substrats (1; 15) ausgebildet ist.
  5. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (6) eine auf der Rückseite (14) des Substrats (15) angeordnete Umverdrahtungsebene (10) aufweist.
  6. Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der optisch aktive Halbleiterchip (3) eine Leuchtdiode aufweist.
  7. Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der optisch aktive Halbleiterchip (3) eine Photodiode aufweist.
  8. Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die erste Kunststoffmasse (4) lichtundurchlässig ist.
  9. Halbleiterbauteil nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die zweite Kunststoffmasse (7) transparent ist.
  10. Verfahren zur Herstellung eines Halbleiterbauteils in Stapelbauweise mit mindestens einem optisch aktiven Halbleiterchip und mindestens einem IC, welches die folgenden Schritte aufweist: – Bereitstellen eines Substrats (1; 15); – Bereitstellen eines ICs (2); – Bereitstellen eines optisch aktiven Halbleiterchips (3); – Bereitstellen eines Kontaktelements (6); – Aufbringen des ICs (2) auf das Substrat (1; 15) und Kontaktieren; – Aufbringen des Kontaktelements (6) auf das Substrat (1; 15); – Umschließen zumindest eines Teiles des Substrats (1; 15), des ICs (2), der Kontaktierungen (11) und des Kontaktelements (6) mit einer erste Kunststoffmasse (4), wobei die Oberseite (8) des Kontaktelements (6) nicht mit der Pressmasse (4) bedeckt ist; – Aufbringen des optisch aktiven Halbleiterchips (3) auf die Oberseite (8) des Kontaktelements (6) und Kontaktieren; – Umschließen des Kontaktelements (6), der Kontaktierungen (12) und des optisch aktiven Halbleiterchips (3) mit einer zweiten Kunststoffmasse (7).
DE102004013733A 2004-03-18 2004-03-18 Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung Expired - Fee Related DE102004013733B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004013733A DE102004013733B4 (de) 2004-03-18 2004-03-18 Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
PCT/DE2005/000475 WO2005091368A1 (de) 2004-03-18 2005-03-16 Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004013733A DE102004013733B4 (de) 2004-03-18 2004-03-18 Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102004013733A1 true DE102004013733A1 (de) 2005-12-29
DE102004013733B4 DE102004013733B4 (de) 2006-04-06

Family

ID=34965621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004013733A Expired - Fee Related DE102004013733B4 (de) 2004-03-18 2004-03-18 Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
DE (1) DE102004013733B4 (de)
WO (1) WO2005091368A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168874B1 (de) 2015-11-11 2020-09-30 Lipac Co., Ltd. Halbleiterchipgehäuse mit optischer schnittstelle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998007193A1 (de) * 1996-08-09 1998-02-19 Robert Bosch Gmbh Multichipmodul
DE19854396C2 (de) * 1998-11-25 2002-02-07 Freudenberg Carl Kg Sensormodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252485A (ja) * 1986-06-25 1988-10-19 Ricoh Co Ltd 光センサユニツト
JPS6343353A (ja) * 1986-08-08 1988-02-24 Olympus Optical Co Ltd 固体撮像装置
JP3216650B2 (ja) * 1990-08-27 2001-10-09 オリンパス光学工業株式会社 固体撮像装置
JP2901356B2 (ja) * 1991-02-07 1999-06-07 日本電気株式会社 混成集積回路
JP2002324916A (ja) * 2001-04-24 2002-11-08 Rohm Co Ltd 赤外線データ通信モジュールおよびその製造方法
JP4253475B2 (ja) * 2002-07-04 2009-04-15 パイオニア株式会社 発光素子駆動用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998007193A1 (de) * 1996-08-09 1998-02-19 Robert Bosch Gmbh Multichipmodul
DE19854396C2 (de) * 1998-11-25 2002-02-07 Freudenberg Carl Kg Sensormodul

Also Published As

Publication number Publication date
DE102004013733B4 (de) 2006-04-06
WO2005091368A1 (de) 2005-09-29

Similar Documents

Publication Publication Date Title
EP2259350B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes
DE102009036621A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
EP1622237A1 (de) Optisches oder elektronisches Modul und Verfahren zu dessen Herstellung
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102013215650B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2013092308A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, anordnung und optoelektronisches halbleiterbauteil
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE3735489A1 (de) Verfahren fuer die fertigung von optokopplern
DE202007015105U1 (de) Verpackungsstruktur von LED-Chips mit hoher Lichtemissionsleistung
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
WO2017045996A1 (de) Träger für ein bauelement, bauelement und verfahren zur herstellung eines trägers oder eines bauelements
DE102004013733B4 (de) Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
WO2019141435A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee