JP5343939B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5343939B2 JP5343939B2 JP2010155975A JP2010155975A JP5343939B2 JP 5343939 B2 JP5343939 B2 JP 5343939B2 JP 2010155975 A JP2010155975 A JP 2010155975A JP 2010155975 A JP2010155975 A JP 2010155975A JP 5343939 B2 JP5343939 B2 JP 5343939B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- semiconductor chip
- processed
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
図19は、半導体装置のトランスファモールド成形法による樹脂封止を説明するための図である。なお、図19(A)及び図19(B)は、それぞれ異なる封止装置を表している。
図20は、半導体装置の圧縮成形法による樹脂封止を説明するための図である。なお、図20(A)は押圧前の、図20(B)は押圧後の圧縮成型法による樹脂封止をそれぞれ表している。
このような封止装置300では、まず、半導体チップ140が載置され半導体チップ140とワイヤ150で電気的に接続された基板110がプレス可動部301に載置される。そして、基板110の半導体チップ140及びワイヤ150上にセットされた固形樹脂130は、上部金型303と基板110に搭載された半導体チップ140及びワイヤ150とで挟持される(図20(A))。
本願はこのような点に鑑みてなされたものであり、樹脂封止によるワイヤの変形が抑制された半導体装置の製造方法を提供することを目的とする。
また、上記目的を達成するために、半導体チップを樹脂で封止する半導体装置の製造方法が提供される。このような半導体装置の製造方法は、貫通部がダイシングラインに沿って形成された被処理基板に前記半導体チップを搭載し、前記被処理基板と前記半導体チップとを接続部材で電気的に接続し、前記被処理基板を金型のキャビティに収納する工程と、前記被処理基板の前記半導体チップの搭載面の裏面側の前記貫通部から前記キャビティ内に樹脂を供給して、前記被処理基板の前記搭載面を封止する工程と、を有する。
[第1の実施の形態]
図1は、第1の実施の形態に係る樹脂封止工程を説明するための概略図である。
まず、被処理基板1に対して、被処理基板1の両面に貫通する貫通部2を形成しておく。続いて、被処理基板1の一方の面に半導体チップ3を搭載し、当該半導体チップ3と被処理基板1の所定の箇所との間を接続部材である、例えばワイヤ4で電気的に結線する。なお、被処理基板1は、例えば、金属材料または有機材料で構成された基板である。また、接続部材としては、ワイヤ4の他に、導電性を有する金属片のクリップを利用することも可能である。
このように、被処理基板1を金型5aに配置し、搭載面に搭載された半導体チップ3を金型5aのキャビティ5cに収納し、搭載面の裏面側の貫通部2から樹脂6aをキャビティ5c内に供給するようにした。これにより、ワイヤ4上に固形樹脂6が配置されないようになる。さらに、固形樹脂6から可塑化された樹脂6aが被処理基板1の裏面とプランジャ5bとの間を流動すると、さらに粘度が低下して、貫通部2からキャビティ5c内に供給されるようになる。この結果、ワイヤ4の変形を防止することができ、被処理基板1の半導体チップ3及びワイヤ4を樹脂6aで封止することが可能となる。このような樹脂6aから硬化された硬化樹脂6bで封止された被処理基板1から個片化された半導体装置は、ワイヤ4の断線、隣接するワイヤ4の接触が防止されて、信頼性が高まる。
[第2の実施の形態]
図2は、第2の実施の形態に係る半導体チップが搭載されたリードフレームの上面図、図3は、第2の実施の形態に係る半導体チップが搭載されたリードフレームの断面図である。なお、図3は、図2の一点鎖線X−Xにおけるリードフレーム10の断面図を表している。また、図2の矢印A,Bは、後述する、樹脂31を供給する際の貫通孔11から流入する樹脂31の流入方向を表している。
次に、このようなリードフレーム10がセットされて、当該リードフレーム10の半導体チップ14及びワイヤ15を樹脂で封止するための封止装置について説明する。
なお、図5(A)は図4の一点鎖線Y−Yの、図5(B)は図4の一点鎖線Z−Zのそれぞれにおける断面図を模式的に表したものである。したがって、図4の破線P,Qは、図5(A)の波線P,Qに、図4の破線R,Sは図5(B)の破線R,Sにそれぞれ対応している。
図6は、樹脂タブレットの非加熱側の温度の時間依存性を説明するための図である。
なお、図6(A)は樹脂タブレット30の断面模式図を、図6(B)は樹脂タブレット30の厚さが6mmの場合の非加熱側の温度を、図6(C)は樹脂タブレット30の厚さが1mmの場合の非加熱側の温度をそれぞれ表している。
まず、図6(A)に示されるような円柱状の樹脂タブレット30を片側(加熱側)から175℃で加熱した場合、加熱側と、加熱しない側(非加熱側)とでは温度差が生じる。
まず、樹脂タブレット30の厚さが6mm程度の場合について説明する。
この場合、175℃で加熱側を加熱すると、非加熱側の温度は、図6(C)に示されるように、加熱を始めて、6秒程度で160℃に達する。その後、非加熱側の温度は、引き続き上昇し、約12秒を超えると、一定となっている。
図7は、加熱温度における封止樹脂の粘度の時間依存性を説明するための図である。
さらに、樹脂タブレット30を加熱して可塑化した樹脂31について説明する。
まず、可塑化した樹脂31の粘度と、せん断速度との一般的な関係について説明する。
なお、横軸はせん断速度(s-1)を、縦軸は粘度をそれぞれ表している。また、モールド金型における樹脂31が通過する際のせん断速度の範囲が記されている。特に、モールド金型のキャビティ内の樹脂31のせん断速度は50s-1程度であって、ゲート部の樹脂31のせん断速度は1000〜2000s-1程度である。
但し、Q=d・S/t
(Q:流量、d:ピストン移動量、S:ピストン断面積、t:測定時間)
そして、管壁における真のせん断速度γwは次の式(2)で表すことができる。
ここで、nは次の式(3)で表され、構造粘性指数と呼ばれ、ニュートン流体(n=1)からのずれを示す。
但し、τ=PR/(2L)
(τ:せん断応力、P:円管流路両端の圧力差、L:円管の長さ)
また、一般に高分子溶融体では、式(3)において、n<1(チキソロトピック流体)となり、樹脂31の粘度ηは次の式(4)で表され、図8に示すようにせん断速度の増加と共に樹脂の粘度ηは低下するようになる。
樹脂タブレット30から可塑化した樹脂31は、プランジャ23で押圧されるとプランジャ23とリードフレーム10の裏面との間を流動し、流量Qが増加するため、式(4)から、粘度ηが低減する。さらに、プランジャ23とリードフレーム10の裏面との間を流動する樹脂31は、リードフレーム10の貫通孔11を通過する際には、貫通孔11の通過の前後でRが小さくなるために、式(4)から、さらに低粘度化する。
図9は、第2の実施の形態に係る樹脂封止工程におけるプランジャのストローク量及び樹脂圧の時間依存性を説明するための図である。
図10〜図12は、第2の実施の形態に係る封止装置による樹脂封止を説明するための図である。
D=κ・Cd・η・V2・S・・・・(5)
(κ:定数、Cd:抗力係数、η:樹脂の粘度、V:流速、S:ワイヤ15の投影面積)
ワイヤ15の変形抗力Dは、式(5)から、樹脂の粘度ηまたは流速Vの2乗に比例して大きくなる。なお、貫通孔の面積が小さくなると、流速Vが速くなることもあり(ポワズイユ則)、貫通孔の面積が小さくなると、ワイヤ15の変形抗力Dが大きくなる。
さらに、このような貫通孔11は、ダイシングラインに沿って形成することにより、ダイシング時の切削の負担を低減することが可能となる。
なお、第2の実施の形態のように、サーボモータに圧力センサが具備されていれば、樹脂圧に応じて、サーボモータによるプランジャ23の速度制御が可能になるために、貫通孔11の形成位置は、ダイシングラインに沿ってさえいれば考慮する必要はない。
図13は、第2の実施の形態に係る樹脂で封止されたリードフレームの研削工程を説明するための図である。
以上により、図15に示されるように、半導体チップ14が硬化樹脂32で樹脂封止されたリードフレーム10が個片化されて、半導体装置17を製造することができる。
[第3の実施の形態]
第3の実施の形態では、有機基板の場合を例に挙げて説明する。
なお、図16(A)は有機基板の裏面の平面図、図16(B)は有機基板の裏面にフィルムを貼付した平面図、図16(C)は貫通孔を形成した有機基板の裏面の平面図をそれぞれ表している。
次いで、図16(C)に示されるように、有機基板50のダイシングライン上にスリット状の貫通孔51を格子状に形成する。
図17は、第3の実施の形態に係る封止装置にセットした有機基板を説明するための図である。なお、有機基板50の裏面に形成された電極54は、封止樹脂の電極54への付着を防止するためにフィルム56で覆われている。
封止装置20による樹脂封止工程は、第2の実施の形態と同様に、プランジャ23上に樹脂タブレット30を配置して、上部金型21及び下部金型22を加熱して有機基板50と、プランジャ23とを加熱する。
硬化樹脂32で封止された有機基板50を封止装置20からエジェクタピン21bを利用して取り外して、引き続き、次の処理を行う。
なお、図18(A)は樹脂封止された有機基板50の裏面からフィルム56を剥がした平面図、図18(B)は樹脂封止された有機基板50を個片化した裏面の平面図をそれぞれ表している。また、図18中上下方向をy方向、左右方向をx方向とする。
図14に示したようにダイサー42により、有機基板50を、y方向の全てのダイシングライン上の貫通孔51及び硬化樹脂32をダイシングする。そして、ダイサー42の進行方向を90度回転して、X方向の全てのダイシングラインに沿ってダイシングして、有機基板50を個片化して、図18(B)に示されるように、半導体装置57を製造することができる。
2 貫通部
3,14 半導体チップ
4,15 ワイヤ
5,20 封止装置
5a 金型
5b,23 プランジャ
5c,20a キャビティ
6 固形樹脂
6a,31 樹脂
6b,32 硬化樹脂
10 リードフレーム
11,51 貫通孔
12 チップ搭載部
13 外部接続端子部
16 はんだめっき
17,57 半導体装置
21 上部金型
21a 支持部
21b エジェクタピン
22 下部金型
22a 開口部
30 樹脂タブレット
41 グラインド
42 ダイサー
50 有機基板
54 電極
56 フィルム
Claims (7)
- 半導体チップを樹脂で封止する半導体装置の製造方法において、
貫通部がダイシングラインに沿って形成された被処理基板に前記半導体チップを搭載し、前記被処理基板と前記半導体チップとを接続部材で電気的に接続し、前記被処理基板を金型のキャビティに収納する工程と、
前記被処理基板の前記半導体チップの搭載面の裏面と押圧部材とで固形状樹脂を挟持しつつ加熱して、前記固形状樹脂を前記樹脂に溶融する工程と、
前記押圧部材により前記被処理基板の前記裏面側に前記樹脂を押圧し、前記被処理基板の前記裏面と前記押圧部材との間で前記樹脂を流動させて、前記被処理基板の前記裏面側の前記貫通部から前記キャビティ内に前記樹脂を供給して、前記被処理基板の前記搭載面を封止する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記被処理基板の前記半導体チップが搭載された搭載領域と前記接続部材が接続された接続領域とは、前記被処理基板の他の領域よりも厚く構成されていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通部は、スリット状に形成されていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記スリット状の前記貫通部の長手方向は、前記接続部材の前記被処理基板と前記半導体チップとの接続方向と直交方向であり、前記樹脂を前記接続部材に沿わせて流動させる、
ことを特徴とする請求項3記載の半導体装置の製造方法。 - 半導体チップを樹脂で封止する半導体装置の製造方法において、
貫通部がダイシングラインに沿って形成された被処理基板に前記半導体チップを搭載し、前記被処理基板と前記半導体チップとを接続部材で電気的に接続し、前記被処理基板を金型のキャビティに収納する工程と、
前記被処理基板の前記半導体チップの搭載面の裏面側の前記貫通部から前記キャビティ内に樹脂を供給して、前記被処理基板の前記搭載面を封止する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記貫通部は、スリット状に形成されていることを特徴とする請求項5記載の半導体装置の製造方法。
- 前記スリット状の前記貫通部の長手方向は、前記接続部材の前記被処理基板と前記半導体チップとの接続方向と直交方向であり、前記樹脂を前記接続部材に沿わせて流動させる、
ことを特徴とする請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155975A JP5343939B2 (ja) | 2010-07-08 | 2010-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155975A JP5343939B2 (ja) | 2010-07-08 | 2010-07-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012019098A JP2012019098A (ja) | 2012-01-26 |
JP5343939B2 true JP5343939B2 (ja) | 2013-11-13 |
Family
ID=45604122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010155975A Expired - Fee Related JP5343939B2 (ja) | 2010-07-08 | 2010-07-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5343939B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6098467B2 (ja) * | 2013-10-08 | 2017-03-22 | 株式会社デンソー | 電子装置の製造方法 |
JP2016162964A (ja) * | 2015-03-04 | 2016-09-05 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
CN106856219B (zh) * | 2017-02-28 | 2023-06-30 | 长沙华腾智能装备有限公司 | 一种led基片贴膜装置 |
JP7465703B2 (ja) | 2020-03-30 | 2024-04-11 | 日東電工株式会社 | 光半導体封止用樹脂成形物およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS611067A (ja) * | 1984-06-13 | 1986-01-07 | Stanley Electric Co Ltd | プリント基板に装着されたledチツプのモ−ルド方法 |
JPH07221132A (ja) * | 1993-12-06 | 1995-08-18 | Fujitsu Ltd | 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法 |
JP2988232B2 (ja) * | 1993-12-22 | 1999-12-13 | トヨタ自動車株式会社 | 電子回路装置及びその製造方法 |
JP3366460B2 (ja) * | 1994-09-19 | 2003-01-14 | 新光電気工業株式会社 | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 |
JP3455667B2 (ja) * | 1997-02-03 | 2003-10-14 | 株式会社東芝 | 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置 |
JP2001145924A (ja) * | 1999-11-18 | 2001-05-29 | Apic Yamada Corp | リリースフィルム使用樹脂成形用モールド金型装置 |
JP4131090B2 (ja) * | 2000-06-08 | 2008-08-13 | 松下電工株式会社 | 電子部品の製造方法 |
-
2010
- 2010-07-08 JP JP2010155975A patent/JP5343939B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012019098A (ja) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI634627B (zh) | 樹脂成型裝置、樹脂成型方法以及樹脂成型模具 | |
JP6619356B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP5343939B2 (ja) | 半導体装置の製造方法 | |
CN102683223A (zh) | 半导体器件制造方法和半导体器件 | |
US9847237B2 (en) | Method and apparatus for manufacturing semiconductor module | |
US8410593B2 (en) | Process and system for manufacturing an encapsulated semiconductor device | |
US20170004981A1 (en) | Method for manufacturing semiconductor device | |
US20180096980A1 (en) | Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device | |
TW201628107A (zh) | 半導體裝置之製造方法 | |
JP2002329815A (ja) | 半導体装置と、その製造方法、及びその製造装置 | |
JP2010165938A (ja) | 樹脂封止装置 | |
JP5693956B2 (ja) | リードフレームおよびその製造方法 | |
TW201523750A (zh) | 以低輪廓包覆體包覆接合線之技術 | |
JP6237919B2 (ja) | リードフレーム、半導体装置の製造方法 | |
US20220293434A1 (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same, and semiconductor device | |
JP5972158B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4481705B2 (ja) | 半導体素子封止装置および半導体素子封止方法 | |
JP2011040625A (ja) | 半導体装置の製造方法 | |
JPH11330112A (ja) | 半導体装置の製造方法およびトランスファモールド装置 | |
JP2012174747A (ja) | パワー半導体モジュールの構造およびその製造方法 | |
JP2010165890A (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
JP2005123456A (ja) | 半導体装置の製造方法 | |
JP2023061300A (ja) | モールド金型、および半導体装置の製造方法 | |
JPH0794542A (ja) | 成形方法および成形装置 | |
JP6182951B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |