JP2005123456A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005123456A
JP2005123456A JP2003357942A JP2003357942A JP2005123456A JP 2005123456 A JP2005123456 A JP 2005123456A JP 2003357942 A JP2003357942 A JP 2003357942A JP 2003357942 A JP2003357942 A JP 2003357942A JP 2005123456 A JP2005123456 A JP 2005123456A
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor wafer
semiconductor
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003357942A
Other languages
English (en)
Inventor
Shigeki Tokida
成樹 常田
Ikuo Niwa
郁夫 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003357942A priority Critical patent/JP2005123456A/ja
Publication of JP2005123456A publication Critical patent/JP2005123456A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止後に突起電極の先端部露出処理をすること無く突起電極の頭頂部を露出させ、気泡の抱き込みや樹脂ひび割れの発生を防止した半導体装置の製造方法を提供する。
【解決手段】複数の半導体素子が形成された半導体ウェハ(1)の第一主面に突起電極(2)を形成し、半導体ウェハの第二主面に全面に金属板(5)を形成し、半導体ウェハ(1)の第一主面側を切り口とし金属板(5)を残した状態で半導体ウェハ(1)を個々の半導体素子にダイシングし、この半導体ウェハ(1)を上下一対からなるモールド金型(6,6)内に装着し、金型内の前記半導体ウェハを挟圧した状態で、金型の上金型又は下金型の何れか一方からモールド樹脂(10)を注入し、半導体ウェハを樹脂モールドし、モールド樹脂を硬化し、半導体ウェハを個々の半導体素子にダイシングする。
【選択図】 図1

Description

本発明は半導体装置の製造方法に関するものである。
従来のチップサイズパッケージ構造を有したウエハレベルでの半導体装置製造方法としては、突起電極が配設された半導体基板を金型に装着し、突起電極の配設位置に樹脂を供給し、突起電極の先端部を樹脂層より露出させて半導体基板を樹脂封止するもの(例えば、特許文献1参照)や、半導体基板の突起電極と回路基板を接合し、回路基板上に設けた複数個の樹脂注入孔から樹脂を注入し半導体基板を樹脂封止するもの(例えば、特許文献2参照)がある。
図2A−Dは前記特許文献1に記載された従来の半導体装置の製造方法を示すものである。図2A−Dにおいて、101は半導体素子が形成された半導体基板、102は半導体基板101の半導体素子上に形成された突起電極、103は金型と樹脂の接触を防ぐ為のフィルム、104は上下一対からなる半導体装置製造用金型、105は半導体基板封止用の樹脂である。複数の半導体素子が形成された半導体基板101の半導体素子上に、バンプ等の突起電極102が形成された半導体基板101をフィルム103が突起電極102と接触する面に設置された半導体製造用金型104内に装着し、続いて突起電極102の配設位置に封止樹脂105を供給する(図2A)。加熱しながら金型104で挟圧する(図2B)。半導体基板101を樹脂105により封止する(図2C)。その後、前記突起電極102の先端部を研磨やブラスト等の手段で露出させ、封止された半導体基板を個々の半導体素子に分離することで半導体装置を製造していた(図2D)。
次に、図3A−Dは前記特許文献2に記載された従来の半導体装置の製造方法を示すものである。図3A−Dにおいて、201は半導体素子が形成された半導体基板、202は半導体基板の素子上に形成された突起電極、203は半導体基板に設けられた半導体素子に対応して設計されている複数個の配線を有する回路基板、204は回路基板203に設けられた複数の樹脂注入孔、205は半導体基板封止用の樹脂である。半導体基板201の半導体素子上に設けられた突起電極202と回路基板203を接続し(図3A)、回路基板203上に設けられた複数個の樹脂注入孔から樹脂205を注入し充填させる(図3B)。次に注入した樹脂205を硬化させ(図3C)、ダイサーによって切削する事により個々の半導体素子に分離し(図3D)、半導体装置を製造していた。
特開2000−294578号公報 特開2000−216178号公報
しかし、特許文献1の方法では、半導体基板101上の突起電極102が形成されている面に封止用樹脂105を供給し、金型104によって押し広げながら半導体基板101が封止されているため、樹脂105で封止した後、突起電極102の先端部分を露出するため、研磨やエッチングなどを行うという煩雑な工程が必要となる。また、特許文献2の方法では、複数の樹脂注入孔204から樹脂205が注入されるため、注入された樹脂205の間に気泡が発生したり、樹脂ひび割れの原因となるという問題を有していた。
本発明は、前記従来の問題を解決するもので、樹脂封止後に突起電極の先端部露出工程をする事無く突起電極の頭頂部を露出させ、気泡の抱き込みや樹脂ひび割れの発生を防止した半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法は、複数の半導体素子が形成された半導体ウェハの第一主面に突起電極を形成し、前記半導体ウェハの第二主面に全面に金属板を形成し、前記半導体ウェハの第一主面側を切り口とし前記金属板を残した状態で前記半導体ウェハを個々の半導体素子にダイシングし、前記半導体ウェハの中心部を上下一対からなるモールド金型内の中心部に装着し、前記金型内の前記半導体ウェハを挟圧した状態で、前記金型の上金型又は下金型の何れか一方の中心部からモールド樹脂を注入し、前記モールド樹脂を硬化し、前記半導体ウェハを個々の半導体素子にダイシングする工程を含むことを特徴とする。
本発明の半導体装置の製造方法によれば、半導体基板上に設けた突起電極を、フィルムが設置された金型によってクランプしてから樹脂注入を行うことで、突起電極を露出した状態で樹脂封止することができる。
本発明においては、まず、複数の半導体素子が形成された半導体ウェハの第一主面に突起電極を形成する。突起電極としては、例えば電解めっきを用いて形成したCu等の金属によるCuめっきバンプであり、高さは20〜30μm程度が妥当である。
次に半導体ウェハの第二主面に全面にわたって金属板を形成する。金属板としては、例えば厚み、5〜40μmのCuやNi等の金属を電解めっきによって形成する。
次に半導体ウェハの第一主面側を切り口とし前記金属板を残した状態で前記半導体ウェハを個々の半導体素子にダイシングする。個々の半導体素子の大きさは、例えば縦0.24mm、横0.24mm、高さ0.5mmである。
次に、前記半導体ウェハの中心部を上下一対からなるモールド金型内の中心部に装着し、前記金型内の前記半導体ウェハを挟圧した状態で、前記金型の上金型又は下金型の何れか一方の中心部からモールド樹脂を注入する。モールド樹脂としては、エポキシ系の液状樹脂等を使用する。
次に前記モールド樹脂を硬化する。樹脂の硬化は、予備硬化した後、本硬化するのが好ましい。樹脂としては、半導体素子の信頼性が保持できるような樹脂、例えばエポキシ系樹脂等を使用する。予備硬化の温度範囲と時間は120〜150℃で5〜7分間程度である。本硬化の温度は150〜180℃で60分間程度が妥当である。
次に前記半導体ウェハを個々の半導体素子にダイシングする。個々の半導体素子の大きさは、例えば縦0.3mm、横0.3mm高さ0.6mmである。
以上の工程により、樹脂封止後に研磨やブラスト等の、突起電極露出工程を行う事なく、突起電極の先端部を露出した状態で樹脂封止をすることが可能であり、工程を削減でき、気泡の抱き込みや樹脂のひび割れ等を削減することができる。
本発明においては、前記モールド金型の上金型又は下金型の何れか一方にモールド樹脂との非粘着性、耐熱性及び弾力性を備えたフィルムを貼付することが好ましい。非粘着性を有することによって、モールド後のウェハ取り出しが容易になる。また、耐熱性を有することによって、モールドのキュアー温度に耐える事が出来る。また、弾力性を有することによって、金型を挟圧した時に、突起電極の先端部を食い込ませモールドする事ができ、先端部に樹脂がのる事無くモールドする事が出来る。前記において、非粘着性、耐熱性及び弾力性を備えたフィルムとは、例えばポリテトラフルオロエチレン(PTFE)等のフッ素系樹脂がある。このような樹脂は、表面処理等は特に必要無く、厚みは80〜110μm程度が妥当である。具体的には、例えば日東電工の“ニトフロン”(商品名)等である。
また本発明においては、前記金型内の前記半導体ウェハを挟圧した状態で、前記金型の上金型又は下金型の何れか一方が前記突起電極と密着していることが好ましい。これにより、ウェハを挟圧した状態で、金型と突起電極をフィルムを介して密着させる事で、突起電極の先端部分がフィルムに押し込まれ、先端部に樹脂を付着させる事無くモールドする事が可能となる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態)
図1A〜Eは、本発明の実施の形態における半導体装置の製造工程フローに沿った断面図である。図1A〜Eにおいて、1は複数の半導体素子が設けられた半導体ウェハ、2は半導体ウェハ1の第一主面の個々の半導体素子上にCu等のめっきによって形成されている突起電極、3は耐熱温度が180℃のダイシングテープ、4は半導体ウェハ1がダイシングテープ2を介して貼り付けられたダイシングリング、5は半導体基板ウェハ1の第二主面にCuめっき等で形成した金属板、6は半導体ウェハ1の厚みと突起電極2の高さを考慮して、クランプ高さが設計されている上下一対からなる半導体装置製造用の金型、7は金型3の上型に設けられ、樹脂を注入するための注入口、8はウェハ設置用ガイド、9は半導体ウェハ1をクランプする際に突起電極2を押し込ませ、突起電極2の頭頂部への樹脂付着を防止するためのフッ素系樹脂等の材質からなり、さらに樹脂との非粘着性及び耐熱性ならびに弾力性を備えたフィルム、10は樹脂注入口7より注入され、半導体ウェハ1と突起電極2を封止するための封止用液状樹脂、11はダイシングリング4の厚みを逃がす凹部、12は樹脂8が注入された際に、半導体ウェハ1の外周部へ樹脂8がオーバーフローするのを防ぐための樹脂受け用リング、13は金型6内のエアーを抜くためのエアーベンドである。
詳細な構成を下記に説明する。半導体ウェハ1上に突起電極2を形成した後、ダイシングテープ3によって半導体ウェハ1をダイシングリング4に貼り付け、半導体ウェハ1に設けられた半導体素子を、金属板5残してダイシングする(図1A)。このダイシングによって、各素子の間に溝が形成され、その溝に樹脂10填させる事によって素子の側面も封止する事が可能となる。
ダイシングリング4に貼り付けられ素子ごとにダイシングされた半導体ウェハ1を、ダイシングリング4が付いたまま半導体装置製造用金型5に設置する(図1B)。この時、金型5に設けられた注入口7が半導体ウェハ1の中心に合わせ設置出来るよう、金型にガイドを設けておく。注入口7が半導体ウェハ1の中心に合うようにすることにより、樹脂10半導体ウェハ1中心から注入でき、半導体ウェハ1全体に均一に注入する事が可能となる。
上型にフィルム9を装着した金型6を、半導体ウェハ1の厚みと突起電極2の高さを考慮したクランプ高さで挟持した状態で半導体ウェハ1をクランプする(図1C)。この時、突起電極2の頭頂部がフィルム9に押し込んだ状態に挟持し、突起電極2の頭頂部に樹脂10が付着しないようにする。例えば、突起電極2の高さが20μm程度の場合、フィルム9の厚さは80〜130μm程度である。
半導体ウェハ1をクランプした状態で、金型6に設けられた注入口7から封止用液状の樹脂10を注入し半導体ウェハ1を封止し、キュアーする(図1D)。金型6には、ダイシングリング4の厚みを逃すように凹部11が設けられており、金型6全体を昇温、保持する事が可能である。また、半導体ウェハ1の外周に樹脂がオーバーフローするのを防ぐために、エアベント13を設けた樹脂受け用のリング12を設置する。これによれば、金型6のクランプ圧を半導体ウェハ1に直接加えて、全面に均一に樹脂10を注入する事ができる。
例えば、封止する半導体ウェハ1が4インチであれば、注入口7の直径φは1.5mm程度、樹脂射出圧力は0.8〜1.0t程度、樹脂量は10〜13g程度で全体を封止する事ができる。
次に、樹脂10を150℃、5分間熱処理して予備キュアーした後、半導体ウェハ1を金型6から取り出し、ベーク炉にて150℃、60分間熱処理して本硬化を行う。硬化時に、樹脂の熱収縮率とSiの熱収縮率の差によって、樹脂封止された半導体ウェハ1に反りが発生する事が考えられるため、硬化時に半導体ウェハ1を上下から挟み込み矯正させながら硬化させる治具(図示なし)を使用し、反りの低減を図ってもよい。
硬化後に、樹脂封止された半導体ウェハ1を、ダイサーを用いて個々の半導体素子ごとにダイシングする(図1E)。この時、図1Aで用いたダイシングブレードよりも、幅の細いダイシングブレード14を使用することで、半導体素子の側面も樹脂封止された半導体装置を得ることができる。
個々の半導体装置にダイシングされた半導体装置である(図1F)。すなわち、半導体素子15の両側面に硬化された樹脂16が一体化され、下部には金属板5、上部には突起電極2を備えた半導体装置が製造できる。
なお、本実施の形態において、突起電極2の頭頂部への樹脂付着を防止するためのフィルムとしてフッ素系樹脂フィルム9を設けたが、樹脂との非粘着性及び耐熱性ならびに弾力性を備えさえしておれば、ポリイミドフィルムや液晶ポリマー等としても良い。また、個々の半導体素子に分割する際にダイシングを用いて説明したがこの方法に限定されることはない。
本発明の半導体装置の製造方法によって、工程の削減や、気泡の抱き込み、樹脂のひび割れ等の削減が必要な用途にも適用できる。また、半導体装置の製造として有用であり、特にウエハレベルのチップサイズパッケージの製造に適している。
本発明の一実施形態における半導体装置の製造工程フローに沿った断面図である。 従来例1の半導体装置の製造工程図である。 従来例2の半導体装置の製造工程図である。
符号の説明
1 半導体ウェハ
2 突起電極
3 ダイシングテープ
4 ダイシングリング
5 金属板
6 金型
7 樹脂注入口
8 ウェハ設置用ガイド
9 フィルム
10 封止用液状樹脂
11 凹部
12 リング
13 エアベント
101 半導体基板
102 突起電極
103 フィルム
104 半導体装置製造用金型
105 半導体基板封止用樹脂
201 半導体基板
202 突起電極
203 回路基板
204 樹脂注入孔
205 半導体基板封止用樹脂

Claims (3)

  1. 複数の半導体素子が形成された半導体ウェハの第一主面に突起電極を形成し、
    前記半導体ウェハの第二主面に全面に金属板を形成し、
    前記半導体ウェハの第一主面側を切り口とし前記金属板を残した状態で前記半導体ウェハを個々の半導体素子にダイシングし、
    前記半導体ウェハの中心部を上下一対からなるモールド金型内の中心部に装着し、前記金型内の前記半導体ウェハを挟圧した状態で、前記金型の上金型又は下金型の何れか一方の中心部からモールド樹脂を注入し、前記モールド樹脂を硬化し、
    前記半導体ウェハを個々の半導体素子にダイシングする工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記モールド金型の上金型又は下金型の何れか一方にモールド樹脂との非粘着性、耐熱性及び弾力性を備えたフィルムを貼付した請求項1記載の半導体装置の製造方法。
  3. 前記金型内の前記半導体ウェハを挟圧した状態で、前記金型の上金型又は下金型の何れか一方が前記突起電極と密着している請求項1又は2記載の半導体装置の製造方法。

JP2003357942A 2003-10-17 2003-10-17 半導体装置の製造方法 Pending JP2005123456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003357942A JP2005123456A (ja) 2003-10-17 2003-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003357942A JP2005123456A (ja) 2003-10-17 2003-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005123456A true JP2005123456A (ja) 2005-05-12

Family

ID=34614688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003357942A Pending JP2005123456A (ja) 2003-10-17 2003-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005123456A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207606B2 (en) 2008-07-21 2012-06-26 Samsung Electronics Co., Ltd Semiconductor device
KR101496032B1 (ko) 2013-09-05 2015-02-25 세메스 주식회사 웨이퍼 레벨 몰딩 장치
KR101496033B1 (ko) 2013-09-05 2015-02-25 세메스 주식회사 웨이퍼 레벨 몰딩 장치
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207606B2 (en) 2008-07-21 2012-06-26 Samsung Electronics Co., Ltd Semiconductor device
KR101496032B1 (ko) 2013-09-05 2015-02-25 세메스 주식회사 웨이퍼 레벨 몰딩 장치
KR101496033B1 (ko) 2013-09-05 2015-02-25 세메스 주식회사 웨이퍼 레벨 몰딩 장치
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法

Similar Documents

Publication Publication Date Title
JP4856328B2 (ja) 半導体装置の製造方法
JP4553813B2 (ja) 半導体装置の製造方法
JP4519398B2 (ja) 樹脂封止方法及び半導体装置の製造方法
US9754924B2 (en) Fan-out pop stacking process
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP2003007652A (ja) 半導体チップの製造方法
JP2010165940A (ja) 半導体素子の樹脂封止方法
KR20140001210A (ko) 인터포저, 전자 모듈 및 그의 제조 방법
JP2004296555A (ja) 半導体装置の製造方法および半導体装置
JP2000299334A (ja) 樹脂封止装置
US20110079901A1 (en) Methods of Forming Back Side Layers For Thinned Wafers and Related Structures
TW201232676A (en) Injection molding system and method of chip package
TW201030863A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP2005050914A (ja) 半導体装置の製造方法
JP5471064B2 (ja) 半導体装置の製造方法
JP2005123456A (ja) 半導体装置の製造方法
JP4737138B2 (ja) 半導体装置及びその製造方法
JP2007294767A (ja) 半導体装置の製造方法
US6093583A (en) Semiconductor component and method of manufacture
TWM610828U (zh) 半導體元件封裝結構
JPH0689914A (ja) 半導体装置の封止方法
JPH09162210A (ja) ベアチップの封止方法および封止装置
JP2011228540A (ja) 半導体装置およびその製造方法
JPS6258655B2 (ja)
KR100845921B1 (ko) 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080918