JP6237919B2 - リードフレーム、半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置の製造方法 Download PDF

Info

Publication number
JP6237919B2
JP6237919B2 JP2016551455A JP2016551455A JP6237919B2 JP 6237919 B2 JP6237919 B2 JP 6237919B2 JP 2016551455 A JP2016551455 A JP 2016551455A JP 2016551455 A JP2016551455 A JP 2016551455A JP 6237919 B2 JP6237919 B2 JP 6237919B2
Authority
JP
Japan
Prior art keywords
end side
narrow
wide
lead terminal
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016551455A
Other languages
English (en)
Other versions
JPWO2016051595A1 (ja
Inventor
坂本　健
健 坂本
武敏 鹿野
武敏 鹿野
裕史 川島
裕史 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016051595A1 publication Critical patent/JPWO2016051595A1/ja
Application granted granted Critical
Publication of JP6237919B2 publication Critical patent/JP6237919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

この発明は、リードフレーム及びリードフレームを備えた半導体装置の製造方法に関する。
特許文献１には、リードフレームを樹脂で封止した後に、不要樹脂をブレイクピンで突いて除去することが開示されている。
日本特開２００７−１２８９３０号公報
ランナー突きピンで不要樹脂の一部であるランナーを突いて、ランナーを打ち落とす。ランナーの打ち落としは、タイバーの一部を押さえジグで押さえた状態で行うことが好ましい。押さえジグでタイバーを固定するためには、タイバー幅が大きい方が好ましい。
他方、タイバーは製品完成前に切断される部分である。よって、タイバーを容易に切断するためには、タイバー幅が小さい方が好ましい。このように、タイバー幅を小さくすれば押さえジグでタイバーを固定しづらくなり、タイバー幅を大きくすればタイバーを容易に切断できなくなる問題があった。
本発明は上述の問題を解決するためになされたものであり、押さえジグでタイバーを押さえることが容易であり、かつタイバーの切断が容易なリードフレームと、そのリードフレームを用いた半導体装置の製造方法を提供することを目的とする。
本願の発明にかかるリードフレームは、第１リード端子と、該第１リード端子と平行に設けられた第２リード端子と、該第１リード端子と該第２リード端子を接続するタイバーと、を備え、該タイバーは、該第１リード端子に接する第１幅狭部と、該第２リード端子に接する第２幅狭部と、該第１幅狭部と該第２幅狭部よりも幅が広く、該第１幅狭部と該第２幅狭部をつなぐ幅広部と、を備え、該幅広部のうち該第１幅狭部と該第２幅狭部の間の部分には貫通孔が形成され、該貫通孔は該幅広部だけにあることを特徴とする。

本願の発明にかかる半導体装置の製造方法は、第１リード端子と、第２リード端子と、該第１リード端子と該第２リード端子を接続するタイバーを備えるリードフレームに半導体素子を固定する工程と、該タイバーに沿ったランナー流路を設け該半導体素子を覆う樹脂を形成するトランスファーモールド工程と、該第１リード端子に接する第１幅狭部と、該第２リード端子に接する第２幅狭部と、該第１幅狭部と該第２幅狭部よりも幅が広く、該第１幅狭部と該第２幅狭部をつなぐ幅広部と、を備える該タイバーの該幅広部の上端部又は下端部を押さえジグで固定しつつ、該幅広部のうち該第１幅狭部と該第２幅狭部の間の部分に設けられた貫通孔にランナー突きピンを挿入し、該タイバーに付着したランナーを打ち落とす除去工程と、該第１幅狭部と該第２幅狭部を切断する工程と、を備えたことを特徴とする。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、タイバーに幅の大きい部分と幅の小さい部分を設けたので、押さえジグでタイバーを押さえることと、タイバーを切断することを容易に実施できる。
実施の形態１に係るリードフレームの平面図である。 リードフレームと半導体素子を示す平面図である。 ワイヤ接続後の半導体装置の平面図である。 樹脂等の平面図である。 除去工程におけるリードフレーム等の平面図である。 図５のＶＩ−ＶＩ破線における断面図である。 図５のＶＩＩ−ＶＩＩ破線における断面図である。 実施の形態１に係る半導体装置の製造方法で製造された半導体装置の断面図である。 実施の形態２に係るリードフレームの一部平面図である。 変形例に係るリードフレームの一部平面図である。 実施の形態３に係るリードフレーム等の一部平面図である。 実施の形態４に係るリードフレームの一部平面図である。 除去工程における押さえジグ等の断面図である。 実施の形態５に係るリードフレームの一部平面図である。 除去工程における押さえジグ等の断面図である。
本発明の実施の形態に係るリードフレーム及び半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係るリードフレーム１０の平面図である。リードフレーム１０は外枠１２を備えている。外枠１２には、第１リード端子１４、第２リード端子１６、第３リード端子１８、及び第４リード端子２０が接続されている。これらのリード端子は平行に設けられている。
外枠１２と第１リード端子１４、第１リード端子１４と第２リード端子１６、第２リード端子１６と第３リード端子１８、第３リード端子１８と第４リード端子２０は、それぞれタイバー２２で接続されている。タイバー２２は、第１幅狭部２２ａ、第２幅狭部２２ｂ及び幅広部２２ｃを備えている。第１幅狭部２２ａは第１リード端子１４に接する。第２幅狭部２２ｂは第２リード端子１６に接する。幅広部２２ｃは第１幅狭部２２ａと第２幅狭部２２ｂをつなぐ。
幅広部２２ｃは、第１幅狭部２２ａと第２幅狭部２２ｂよりも幅が広い。つまり、幅広部２２ｃは、第１幅狭部２２ａと第２幅狭部２２ｂよりも上方向（ｙ正方向）に長く伸び、かつ下方向（ｙ負方向）に長く伸びている。幅広部２２ｃのうち第１幅狭部２２ａと第２幅狭部２２ｂの間の部分には貫通孔２２ｄが形成されている。
本発明の実施の形態１に係る半導体装置の製造方法を説明する。まず、リードフレームに半導体素子を固定する。図２は、リードフレームと半導体素子を示す平面図である。半導体素子３０、３２は表面にエミッタとベースを有し裏面にコレクタを有するＩＧＢＴ(Insulated Gate Bipolar transistor)チップである。半導体素子３４、３６は表面にアノードを有し裏面にカソードを有するダイオードである。半導体素子３０、３２のコレクタと半導体素子３４、３６のカソードをはんだで第１リード端子１４のダイパッド部分に固定する。同様に、半導体素子を第３リード端子１８のダイパッド部分に固定する。
次いで、必要なワイヤ接続を行う。図３は、ワイヤ接続後の半導体装置の平面図である。ワイヤ４０は、半導体素子３０のエミッタと半導体素子３４のアノードを第２リード端子１６に接続する。ワイヤ４２は、半導体素子３２のエミッタと半導体素子３６のアノードを第２リード端子１６に接続する。ワイヤ４４は、半導体素子３０のゲートと制御端子２４を接続する。ワイヤ４６は、半導体素子３２のゲートと制御端子２４を接続する。こうして、半導体素子とリードフレームの一部をワイヤ接続する。なお、必要に応じて、リードフレームにヒートスプレッダをはんだ接合する。
次いで、トランスファーモールド工程に処理を進める。トランスファーモールド工程では、複数の成形品を１セットの金型で成形する。この成形方式は、サイドランナーゲート方式と呼ばれている。図４は、トランスファーモールド工程により形成された樹脂等の平面図である。トランスファーモールド工程では、リードフレームを金型のキャビティ内にセットし、型締めする。そして、ポット部（カル５０のある場所）、タイバー２２上のランナー流路、及びゲート流路を経由させた樹脂を、キャビティ内に充填する。その後、樹脂を硬化させ、型開きすることで、リードフレームと樹脂が一体化した成形品を金型から取り出す。樹脂は、カル５０、ランナー５２、ゲート５４及びパッケージ５６を含む。ランナー５２はタイバー２２に沿ってタイバー２２の上に設けられる。ランナー５２は幅広部２２ｃの貫通孔２２ｄを埋めるが、幅広部２２ｃの上端部と下端部は覆わない。つまり、幅広部２２ｃの上端部はランナー５２のｙ正方向に露出し、幅広部２２ｃの下端部はランナー５２のｙ負方向に露出している。パッケージ５６は、半導体素子を覆い、半導体素子を保護する部分である。
次いで、除去工程に処理を進める。除去工程は、タイバー２２に付着したランナー５２を打ち落とす工程である。図５は、除去工程におけるリードフレーム等の平面図である。除去工程ではまず、タイバー２２の幅広部２２ｃの上端部を押さえジグ６０で固定し、幅広部２２ｃの下端部を押さえジグ６２で固定する。
図６は、図５のＶＩ−ＶＩ破線における断面図である。押さえジグ６０は上部６０ａと下部６０ｂを備えている。上部６０ａが幅広部２２ｃの上端部の上面に接し、下部６０ｂが幅広部２２ｃの上端部の下面に接する。そして、上部６０ａと下部６０ｂの距離を小さくすることで、幅広部２２ｃの上端部を固定する。押さえジグ６２は上部６２ａと下部６２ｂを備えている。上部６２ａが幅広部２２ｃの下端部の上面に接し、下部６２ｂが幅広部２２ｃの下端部の下面に接する。そして、上部６２ａと下部６２ｂの距離を小さくすることで、幅広部２２ｃの下端部を固定する。
このように、幅広部２２ｃの上端部と下端部を押さえジグ６０、６２により固定した状態で、ランナー５２を打ち落とす。図７は、図５のＶＩＩ−ＶＩＩ破線における断面図である。幅広部２２ｃに設けられた貫通孔２２ｄにランナー突きピン７０を挿入し、ランナー５２を打ち落とす。つまり、貫通孔２２ｄに形成された樹脂をランナー突きピン７０で突いて、ランナー５２を打ち落とす。ランナー突きピン７０でランナー５２を打ち落とすためには、貫通孔２２ｄにランナー５２の一部の樹脂が形成されていなければならない。こうして、ランナー５２をタイバー２２から分離させる。
次いで、パッケージ５６を完全硬化させるための加熱工程を実施する。次いで、タイバー２２の第１幅狭部２２ａと第２幅狭部２２ｂを切断する。さらに、例えば外枠１２等のリードフレーム１０の不要部分を切断する。その後、リード端子の成形、製品テスト等を経て、半導体装置が完成する。図８は、本発明の実施の形態１に係る半導体装置の製造方法で製造された半導体装置の断面図である。上記の各工程を実施することで、図８に示す半導体装置が複数個形成される。
実施の形態１に係るリードフレーム１０のタイバー２２は、第１幅狭部２２ａ、第２幅狭部２２ｂ及び幅広部２２ｃを有している。除去工程では、幅広部２２ｃの上端部と下端部を押さえジグ６０、６２で固定する。幅広部２２ｃは、第１幅狭部２２ａと第２幅狭部２２ｂよりも幅が大きいので、押さえジグ６０、６２により容易に幅広部２２ｃを固定できる。幅広部２２ｃを固定することで、ランナー突きピン７０の力を効率よくランナー５２にかけて確実にランナー５２を除去できる。
また、タイバー２２を切断する際には、幅広部２２ｃよりも幅の狭い第１幅狭部２２ａと第２幅狭部２２ｂを切断する。したがって、タイバーカット時のクランプ圧を低くしたり、クランプ回数を少なくしたりすることができる。つまり、容易にタイバー２２を切断できる。
除去工程では押さえジグ６０、６２で幅広部２２ｃの上端部と下端部を固定したが、上端部と下端部のずれか一方を固定してもよい。また、幅広部の上端部と下端部のいずれか一方を省略してもよい。例えば、図１において、幅広部の上端は第１幅狭部２２ａと第２幅狭部２２ｂの上端よりもｙ正方向に長く伸びた状態を維持しつつ、幅広部の下端のｙ座標を第１幅狭部２２ａと第２幅狭部２２ｂの下端のｙ座標と一致させてもよい。この場合、押さえジグで幅広部の上端部を固定する。半導体素子の裏面側に絶縁シートを設けてもよい。半導体素子としてＩＧＢＴとダイオード以外のデバイスを利用しても良い。
これらの変形は以下の実施の形態に係るリードフレームと半導体装置の製造方法にも応用できる。なお、以下の実施の形態に係るリードフレーム及び半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
図９は、実施の形態２に係るリードフレームの一部平面図である。幅広部２２ｅは平面視で上に凸となる台形部分２２ｆ（上端部分）と、平面視で下に凸となる台形部分２２ｇ（下端部分）を備えている。リードフレームは、金属板をパンチング金型でパンチングプレスすることにより生産する。パンチング金型のリードフレームに対するクランプ圧力は小さい方がよい。そこで、幅広部２２ｅに台形部分２２ｆ、２２ｇを設けた。これにより、矩形形状の幅広部を形成する場合よりも、パンチング金型のクランプ圧力を小さくすることができる。
図１０は、変形例に係るリードフレームの一部平面図である。幅広部２２ｈの上端部分２２ｉと下端部分２２ｊは平面視で半円状に形成されている。これにより、幅広部２２ｈの外縁は曲線となっている。幅広部の外縁を曲線とすることで、パンチング金型のクランプ圧力を小さくすることができる。
実施の形態３．
図１１は、実施の形態３に係るリードフレーム等の一部平面図である。ランナーが形成される領域は一点鎖線で示されている。第１幅狭部２２ａと第２幅狭部２２ｂの幅（ｙ１）は、ランナーの幅（ｙ２）より小さい。よって、タイバーカット時のクランプ圧を低くしたり、クランプ回数を少なくしたりすることができる。また、ランナーの幅（ｙ２）を第１幅狭部２２ａと第２幅狭部２２ｂの幅（ｙ１）より大きくすることで、十分な幅のランナー流路を確保できる。
実施の形態４．
図１２は、実施の形態４に係るリードフレームの一部平面図である。幅広部２２ｃの上端側には上端側貫通孔２２ｋが形成され、幅広部２２ｃの下端側には下端側貫通孔２２ｍが形成されている。貫通孔２２ｄは、上端側貫通孔２２ｋと下端側貫通孔２２ｍに挟まれた位置にある。
図１３は、除去工程における押さえジグ等の断面図である。図１３に示されるタイバーの幅広部２２ｃは、図１２のＸＩＩＩ−ＸＩＩＩ線における幅広部である。押さえジグ６０は上部６０ａと一体形成された凸部６０ｃを有し、押さえジグ６２は上部６２ａと一体形成された凸部６２ｃを有している。除去工程では、凸部６０ｃを上端側貫通孔２２ｋに挿入し、凸部６２ｃを下端側貫通孔２２ｍに挿入する。これにより、リードフレームの位置を予め定められた位置にすることができるので、確実にランナー突きピンを貫通孔２２ｄに通すことができる。
上端側貫通孔２２ｋと下端側貫通孔２２ｍに挿入された凸部６０ｃ、６２ｃは、リードフレームの左右方向の変位を抑制する。したがって、ランナー５２の成型収縮によるリードフレームの変位及び浮きを防ぐことができる。しかも、上端側貫通孔２２ｋと下端側貫通孔２２ｍがタイバー２２の一部に設けられているので、これらに挿入される凸部６０ｃ、６２ｃはランナー５２に近接している。そのため、リードフレームの変位を十分に抑制することができる。なお、上端側貫通孔と下端側貫通孔のいずれか一方だけを設けてもよい。
実施の形態５．
図１４は、実施の形態５に係るリードフレームの一部平面図である。幅広部２２ｃの上端側には上端側凹部２２ｏが形成され、幅広部２２ｃの下端側には下端側凹部２２ｐが形成されている。貫通孔２２ｄは、幅広部２２ｃの上端部にある上端側凹部２２ｏと幅広部２２ｃの下端部にある下端側凹部２２ｐに挟まれた位置にある。
図１５は、除去工程における押さえジグ等の断面図である。押さえジグ６０、６２はそれぞれ凸部６０ｃ、６２ｃを有している。除去工程では、凸部６０ｃを上端側凹部２２ｏに挿入し、凸部６２ｃを下端側凹部２２ｐに挿入する。これにより、リードフレームを予め定められた場所に位置させることができる。しかも、凸部６０ｃ、６２ｃが幅広部２２ｃに押し付けられるので、リードフレームの浮きを防止する効果を高めることができる。
なお、上記の各実施の形態に係るリードフレームと半導体装置の製造方法の特徴を適宜に組み合わせても良い。
１０ リードフレーム、 １２ 外枠、 １４ 第１リード端子、 １６ 第２リード端子、 １８ 第３リード端子、 ２０ 第４リード端子、 ２２ タイバー、 ２２ａ 第１幅狭部、 ２２ｂ 第２幅狭部、 ２２ｃ 幅広部、 ２２ｄ 貫通孔、 ２２ｋ 上端側貫通孔、 ２２ｍ 下端側貫通孔、 ２２ｏ 上端側凹部、 ２２ｐ 下端側凹部、 ２４ 制御端子、 ３０,３２,３４,３６ 半導体素子、 ５０ カル、 ５２ ランナー、 ５４ ゲート、 ５６ パッケージ、 ６０,６２ 押さえジグ、 ７０ ランナー突きピン

Claims (9)

  1. 第１リード端子と、
    前記第１リード端子と平行に設けられた第２リード端子と、
    前記第１リード端子と前記第２リード端子を接続するタイバーと、を備え、
    前記タイバーは、
    前記第１リード端子に接する第１幅狭部と、
    前記第２リード端子に接する第２幅狭部と、
    前記第１幅狭部と前記第２幅狭部よりも幅が広く、前記第１幅狭部と前記第２幅狭部をつなぐ幅広部と、を備え、
    前記幅広部のうち前記第１幅狭部と前記第２幅狭部の間の部分には貫通孔が形成され、
    前記貫通孔は前記幅広部だけにあることを特徴とするリードフレーム。
  2. 前記幅広部は平面視で上に凸となる台形部分と、平面視で下に凸となる台形部分を備えたことを特徴とする請求項１に記載のリードフレーム。
  3. 前記幅広部の外縁は曲線であることを特徴とする請求項１に記載のリードフレーム。
  4. 前記幅広部の上端側には上端側貫通孔が形成され、前記幅広部の下端側には下端側貫通孔が形成されたことを特徴とする請求項１〜３のいずれか１項に記載のリードフレーム。
  5. 前記幅広部の上端側には上端側凹部が形成され、前記幅広部の下端側には下端側凹部が形成されたことを特徴とする請求項１〜３のいずれか１項に記載のリードフレーム。
  6. 第１リード端子と、第２リード端子と、前記第１リード端子と前記第２リード端子を接続するタイバーを備えるリードフレームに半導体素子を固定する工程と、
    前記タイバーに沿ったランナー流路を設け前記半導体素子を覆う樹脂を形成するトランスファーモールド工程と、
    前記第１リード端子に接する第１幅狭部と、前記第２リード端子に接する第２幅狭部と、前記第１幅狭部と前記第２幅狭部よりも幅が広く、前記第１幅狭部と前記第２幅狭部をつなぐ幅広部と、を備える前記タイバーの前記幅広部の上端部又は下端部を押さえジグで固定しつつ、前記幅広部のうち前記第１幅狭部と前記第２幅狭部の間の部分に設けられた貫通孔にランナー突きピンを挿入し、前記タイバーに付着したランナーを打ち落とす除去工程と、
    前記第１幅狭部と前記第２幅狭部を切断する工程と、を備えたことを特徴とする半導体装置の製造方法。
  7. 前記第１幅狭部と前記第２幅狭部の幅は、前記ランナーの幅より小さいことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記幅広部には、前記上端部に設けられた上端側貫通孔、又は前記下端部に設けられた下端側貫通孔が形成され、
    前記押さえジグは凸部を有し、前記除去工程では、前記凸部を前記上端側貫通孔又は前記下端側貫通孔に挿入し、前記リードフレームの位置を予め定められた位置にすることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記幅広部には、前記上端部に設けられた上端側凹部、又は前記下端部に設けられた下端側凹部が形成され、
    前記押さえジグは凸部を有し、前記除去工程では、前記凸部を前記上端側凹部又は前記下端側凹部に挿入し、前記リードフレームの位置を予め定められた位置にすることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
JP2016551455A 2014-10-03 2014-10-03 リードフレーム、半導体装置の製造方法 Active JP6237919B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/076571 WO2016051595A1 (ja) 2014-10-03 2014-10-03 リードフレーム、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016051595A1 JPWO2016051595A1 (ja) 2017-04-27
JP6237919B2 true JP6237919B2 (ja) 2017-11-29

Family

ID=55629680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016551455A Active JP6237919B2 (ja) 2014-10-03 2014-10-03 リードフレーム、半導体装置の製造方法

Country Status (6)

Country Link
US (2) US10541193B2 (ja)
JP (1) JP6237919B2 (ja)
KR (1) KR101979519B1 (ja)
CN (1) CN106796931B (ja)
DE (1) DE112014007018B4 (ja)
WO (1) WO2016051595A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6926970B2 (ja) * 2017-11-09 2021-08-25 トヨタ自動車株式会社 半導体装置の製造方法
US20240290696A1 (en) * 2021-06-30 2024-08-29 Ams-Osram International Gmbh Lead frame sheet and optoelectronic semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224832B2 (ja) * 1971-09-16 1977-07-04
JPH073849B2 (ja) * 1986-02-28 1995-01-18 九州日本電気株式会社 リ−ドフレ−ム
JPS63170962U (ja) 1987-04-24 1988-11-07
JPH0555424A (ja) * 1991-08-22 1993-03-05 Nec Corp リードフレームにおけるタイバ除去方法
JPH088280A (ja) * 1994-06-22 1996-01-12 Omron Corp 電子部品及びその製造方法
JPH08264702A (ja) * 1995-03-28 1996-10-11 Rohm Co Ltd 半導体装置のリードフレーム及びこれを用いた半導体装置
JPH09134989A (ja) * 1995-11-10 1997-05-20 Hitachi Constr Mach Co Ltd ダムバー切断方法
JPH09200895A (ja) * 1996-01-16 1997-07-31 Star Micronics Co Ltd 電気音響変換器
JP3217957B2 (ja) 1996-01-25 2001-10-15 スター精密株式会社 電気音響変換器
JPH11317484A (ja) * 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法
JP4537620B2 (ja) 2000-06-16 2010-09-01 アピックヤマダ株式会社 ランナー突き貫通穴を有するリードフレーム
CN1337743A (zh) * 2000-08-04 2002-02-27 台湾通用器材股份有限公司 半导体装置的封装组装装置及其制造方法
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
US7525180B2 (en) * 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
JP2007128930A (ja) * 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd 不要樹脂の除去方法および装置ならびにモールド済みリードフレーム
JP4836547B2 (ja) * 2005-11-05 2011-12-14 Ｔｏｗａ株式会社 成形済マトリクス型リードフレームのゲート切断方法
JP2007324149A (ja) 2006-05-30 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置の樹脂封止用金型および樹脂封止方法
JP2008028189A (ja) * 2006-07-21 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008066696A (ja) * 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012015202A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法
CN201749848U (zh) * 2010-08-12 2011-02-16 苏州固锝电子股份有限公司 一种用于制造整流器的引线框架
US8674485B1 (en) * 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE112014007018B4 (de) 2021-04-29
US20170148709A1 (en) 2017-05-25
WO2016051595A1 (ja) 2016-04-07
DE112014007018T5 (de) 2017-07-13
JPWO2016051595A1 (ja) 2017-04-27
KR20170048466A (ko) 2017-05-08
US11387173B2 (en) 2022-07-12
KR101979519B1 (ko) 2019-05-16
CN106796931B (zh) 2019-06-04
US20200091047A1 (en) 2020-03-19
US10541193B2 (en) 2020-01-21
CN106796931A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
KR20170063926A (ko) 전력용 반도체 장치 및 그 제조 방법
KR20190002931U (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
JP6155676B2 (ja) 半導体装置及びその製造方法
US9911628B2 (en) Semiconductor device leadframe
JP6237919B2 (ja) リードフレーム、半導体装置の製造方法
JP2015138843A (ja) 半導体装置及びその製造方法
JP6231459B2 (ja) 半導体デバイスの製造方法
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
US20150294929A1 (en) Semiconductor die package and method of assembling same
JP2007311518A (ja) 半導体装置の製造方法及び半導体装置
CN106409694B (zh) 半导体装置及其制造方法
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
JP7178976B2 (ja) 半導体製造装置および半導体装置の製造方法
JP4973033B2 (ja) パワーモジュールの製造方法
JP5534559B2 (ja) モールドパッケージの製造方法
JP2009152324A (ja) 半導体装置の製造方法
JP3293105B2 (ja) 半導体中間構体及びその樹脂モールド装置
KR20230138980A (ko) 반도체 리드 프레임의 타이바와 인너리드 고정구조
JP2013251489A (ja) モールドパッケージの製造方法
JP2013175795A5 (ja)
JP2012023130A (ja) 樹脂封止型半導体装置の形成方法
JP2006156606A (ja) 半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2006332212A (ja) 樹脂封止装置および樹脂封止装置によって樹脂封止された半導体装置および樹脂封止装置を用いた半導体装置の樹脂封止方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20161216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6237919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250