JP6237919B2 - リードフレーム、半導体装置の製造方法 - Google Patents

Description

この発明は、リードフレーム及びリードフレームを備えた半導体装置の製造方法に関する。

特許文献１には、リードフレームを樹脂で封止した後に、不要樹脂をブレイクピンで突いて除去することが開示されている。

日本特開２００７−１２８９３０号公報

ランナー突きピンで不要樹脂の一部であるランナーを突いて、ランナーを打ち落とす。ランナーの打ち落としは、タイバーの一部を押さえジグで押さえた状態で行うことが好ましい。押さえジグでタイバーを固定するためには、タイバー幅が大きい方が好ましい。

他方、タイバーは製品完成前に切断される部分である。よって、タイバーを容易に切断するためには、タイバー幅が小さい方が好ましい。このように、タイバー幅を小さくすれば押さえジグでタイバーを固定しづらくなり、タイバー幅を大きくすればタイバーを容易に切断できなくなる問題があった。

本発明は上述の問題を解決するためになされたものであり、押さえジグでタイバーを押さえることが容易であり、かつタイバーの切断が容易なリードフレームと、そのリードフレームを用いた半導体装置の製造方法を提供することを目的とする。

本願の発明にかかるリードフレームは、第１リード端子と、該第１リード端子と平行に設けられた第２リード端子と、該第１リード端子と該第２リード端子を接続するタイバーと、を備え、該タイバーは、該第１リード端子に接する第１幅狭部と、該第２リード端子に接する第２幅狭部と、該第１幅狭部と該第２幅狭部よりも幅が広く、該第１幅狭部と該第２幅狭部をつなぐ幅広部と、を備え、該幅広部のうち該第１幅狭部と該第２幅狭部の間の部分には貫通孔が形成され、該貫通孔は該幅広部だけにあることを特徴とする。

本願の発明にかかる半導体装置の製造方法は、第１リード端子と、第２リード端子と、該第１リード端子と該第２リード端子を接続するタイバーを備えるリードフレームに半導体素子を固定する工程と、該タイバーに沿ったランナー流路を設け該半導体素子を覆う樹脂を形成するトランスファーモールド工程と、該第１リード端子に接する第１幅狭部と、該第２リード端子に接する第２幅狭部と、該第１幅狭部と該第２幅狭部よりも幅が広く、該第１幅狭部と該第２幅狭部をつなぐ幅広部と、を備える該タイバーの該幅広部の上端部又は下端部を押さえジグで固定しつつ、該幅広部のうち該第１幅狭部と該第２幅狭部の間の部分に設けられた貫通孔にランナー突きピンを挿入し、該タイバーに付着したランナーを打ち落とす除去工程と、該第１幅狭部と該第２幅狭部を切断する工程と、を備えたことを特徴とする。

本発明のその他の特徴は以下に明らかにする。

この発明によれば、タイバーに幅の大きい部分と幅の小さい部分を設けたので、押さえジグでタイバーを押さえることと、タイバーを切断することを容易に実施できる。

実施の形態１に係るリードフレームの平面図である。 リードフレームと半導体素子を示す平面図である。 ワイヤ接続後の半導体装置の平面図である。 樹脂等の平面図である。 除去工程におけるリードフレーム等の平面図である。 図５のＶＩ−ＶＩ破線における断面図である。 図５のＶＩＩ−ＶＩＩ破線における断面図である。 実施の形態１に係る半導体装置の製造方法で製造された半導体装置の断面図である。 実施の形態２に係るリードフレームの一部平面図である。 変形例に係るリードフレームの一部平面図である。 実施の形態３に係るリードフレーム等の一部平面図である。 実施の形態４に係るリードフレームの一部平面図である。 除去工程における押さえジグ等の断面図である。 実施の形態５に係るリードフレームの一部平面図である。 除去工程における押さえジグ等の断面図である。

本発明の実施の形態に係るリードフレーム及び半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係るリードフレーム１０の平面図である。リードフレーム１０は外枠１２を備えている。外枠１２には、第１リード端子１４、第２リード端子１６、第３リード端子１８、及び第４リード端子２０が接続されている。これらのリード端子は平行に設けられている。

外枠１２と第１リード端子１４、第１リード端子１４と第２リード端子１６、第２リード端子１６と第３リード端子１８、第３リード端子１８と第４リード端子２０は、それぞれタイバー２２で接続されている。タイバー２２は、第１幅狭部２２ａ、第２幅狭部２２ｂ及び幅広部２２ｃを備えている。第１幅狭部２２ａは第１リード端子１４に接する。第２幅狭部２２ｂは第２リード端子１６に接する。幅広部２２ｃは第１幅狭部２２ａと第２幅狭部２２ｂをつなぐ。

幅広部２２ｃは、第１幅狭部２２ａと第２幅狭部２２ｂよりも幅が広い。つまり、幅広部２２ｃは、第１幅狭部２２ａと第２幅狭部２２ｂよりも上方向（ｙ正方向）に長く伸び、かつ下方向（ｙ負方向）に長く伸びている。幅広部２２ｃのうち第１幅狭部２２ａと第２幅狭部２２ｂの間の部分には貫通孔２２ｄが形成されている。

本発明の実施の形態１に係る半導体装置の製造方法を説明する。まず、リードフレームに半導体素子を固定する。図２は、リードフレームと半導体素子を示す平面図である。半導体素子３０、３２は表面にエミッタとベースを有し裏面にコレクタを有するＩＧＢＴ(Insulated Gate Bipolar transistor)チップである。半導体素子３４、３６は表面にアノードを有し裏面にカソードを有するダイオードである。半導体素子３０、３２のコレクタと半導体素子３４、３６のカソードをはんだで第１リード端子１４のダイパッド部分に固定する。同様に、半導体素子を第３リード端子１８のダイパッド部分に固定する。

次いで、必要なワイヤ接続を行う。図３は、ワイヤ接続後の半導体装置の平面図である。ワイヤ４０は、半導体素子３０のエミッタと半導体素子３４のアノードを第２リード端子１６に接続する。ワイヤ４２は、半導体素子３２のエミッタと半導体素子３６のアノードを第２リード端子１６に接続する。ワイヤ４４は、半導体素子３０のゲートと制御端子２４を接続する。ワイヤ４６は、半導体素子３２のゲートと制御端子２４を接続する。こうして、半導体素子とリードフレームの一部をワイヤ接続する。なお、必要に応じて、リードフレームにヒートスプレッダをはんだ接合する。

次いで、トランスファーモールド工程に処理を進める。トランスファーモールド工程では、複数の成形品を１セットの金型で成形する。この成形方式は、サイドランナーゲート方式と呼ばれている。図４は、トランスファーモールド工程により形成された樹脂等の平面図である。トランスファーモールド工程では、リードフレームを金型のキャビティ内にセットし、型締めする。そして、ポット部（カル５０のある場所）、タイバー２２上のランナー流路、及びゲート流路を経由させた樹脂を、キャビティ内に充填する。その後、樹脂を硬化させ、型開きすることで、リードフレームと樹脂が一体化した成形品を金型から取り出す。樹脂は、カル５０、ランナー５２、ゲート５４及びパッケージ５６を含む。ランナー５２はタイバー２２に沿ってタイバー２２の上に設けられる。ランナー５２は幅広部２２ｃの貫通孔２２ｄを埋めるが、幅広部２２ｃの上端部と下端部は覆わない。つまり、幅広部２２ｃの上端部はランナー５２のｙ正方向に露出し、幅広部２２ｃの下端部はランナー５２のｙ負方向に露出している。パッケージ５６は、半導体素子を覆い、半導体素子を保護する部分である。

次いで、除去工程に処理を進める。除去工程は、タイバー２２に付着したランナー５２を打ち落とす工程である。図５は、除去工程におけるリードフレーム等の平面図である。除去工程ではまず、タイバー２２の幅広部２２ｃの上端部を押さえジグ６０で固定し、幅広部２２ｃの下端部を押さえジグ６２で固定する。

図６は、図５のＶＩ−ＶＩ破線における断面図である。押さえジグ６０は上部６０ａと下部６０ｂを備えている。上部６０ａが幅広部２２ｃの上端部の上面に接し、下部６０ｂが幅広部２２ｃの上端部の下面に接する。そして、上部６０ａと下部６０ｂの距離を小さくすることで、幅広部２２ｃの上端部を固定する。押さえジグ６２は上部６２ａと下部６２ｂを備えている。上部６２ａが幅広部２２ｃの下端部の上面に接し、下部６２ｂが幅広部２２ｃの下端部の下面に接する。そして、上部６２ａと下部６２ｂの距離を小さくすることで、幅広部２２ｃの下端部を固定する。

このように、幅広部２２ｃの上端部と下端部を押さえジグ６０、６２により固定した状態で、ランナー５２を打ち落とす。図７は、図５のＶＩＩ−ＶＩＩ破線における断面図である。幅広部２２ｃに設けられた貫通孔２２ｄにランナー突きピン７０を挿入し、ランナー５２を打ち落とす。つまり、貫通孔２２ｄに形成された樹脂をランナー突きピン７０で突いて、ランナー５２を打ち落とす。ランナー突きピン７０でランナー５２を打ち落とすためには、貫通孔２２ｄにランナー５２の一部の樹脂が形成されていなければならない。こうして、ランナー５２をタイバー２２から分離させる。

次いで、パッケージ５６を完全硬化させるための加熱工程を実施する。次いで、タイバー２２の第１幅狭部２２ａと第２幅狭部２２ｂを切断する。さらに、例えば外枠１２等のリードフレーム１０の不要部分を切断する。その後、リード端子の成形、製品テスト等を経て、半導体装置が完成する。図８は、本発明の実施の形態１に係る半導体装置の製造方法で製造された半導体装置の断面図である。上記の各工程を実施することで、図８に示す半導体装置が複数個形成される。

実施の形態１に係るリードフレーム１０のタイバー２２は、第１幅狭部２２ａ、第２幅狭部２２ｂ及び幅広部２２ｃを有している。除去工程では、幅広部２２ｃの上端部と下端部を押さえジグ６０、６２で固定する。幅広部２２ｃは、第１幅狭部２２ａと第２幅狭部２２ｂよりも幅が大きいので、押さえジグ６０、６２により容易に幅広部２２ｃを固定できる。幅広部２２ｃを固定することで、ランナー突きピン７０の力を効率よくランナー５２にかけて確実にランナー５２を除去できる。

また、タイバー２２を切断する際には、幅広部２２ｃよりも幅の狭い第１幅狭部２２ａと第２幅狭部２２ｂを切断する。したがって、タイバーカット時のクランプ圧を低くしたり、クランプ回数を少なくしたりすることができる。つまり、容易にタイバー２２を切断できる。

除去工程では押さえジグ６０、６２で幅広部２２ｃの上端部と下端部を固定したが、上端部と下端部のずれか一方を固定してもよい。また、幅広部の上端部と下端部のいずれか一方を省略してもよい。例えば、図１において、幅広部の上端は第１幅狭部２２ａと第２幅狭部２２ｂの上端よりもｙ正方向に長く伸びた状態を維持しつつ、幅広部の下端のｙ座標を第１幅狭部２２ａと第２幅狭部２２ｂの下端のｙ座標と一致させてもよい。この場合、押さえジグで幅広部の上端部を固定する。半導体素子の裏面側に絶縁シートを設けてもよい。半導体素子としてＩＧＢＴとダイオード以外のデバイスを利用しても良い。

これらの変形は以下の実施の形態に係るリードフレームと半導体装置の製造方法にも応用できる。なお、以下の実施の形態に係るリードフレーム及び半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。

実施の形態２．
図９は、実施の形態２に係るリードフレームの一部平面図である。幅広部２２ｅは平面視で上に凸となる台形部分２２ｆ（上端部分）と、平面視で下に凸となる台形部分２２ｇ（下端部分）を備えている。リードフレームは、金属板をパンチング金型でパンチングプレスすることにより生産する。パンチング金型のリードフレームに対するクランプ圧力は小さい方がよい。そこで、幅広部２２ｅに台形部分２２ｆ、２２ｇを設けた。これにより、矩形形状の幅広部を形成する場合よりも、パンチング金型のクランプ圧力を小さくすることができる。

図１０は、変形例に係るリードフレームの一部平面図である。幅広部２２ｈの上端部分２２ｉと下端部分２２ｊは平面視で半円状に形成されている。これにより、幅広部２２ｈの外縁は曲線となっている。幅広部の外縁を曲線とすることで、パンチング金型のクランプ圧力を小さくすることができる。

実施の形態３．
図１１は、実施の形態３に係るリードフレーム等の一部平面図である。ランナーが形成される領域は一点鎖線で示されている。第１幅狭部２２ａと第２幅狭部２２ｂの幅（ｙ１）は、ランナーの幅（ｙ２）より小さい。よって、タイバーカット時のクランプ圧を低くしたり、クランプ回数を少なくしたりすることができる。また、ランナーの幅（ｙ２）を第１幅狭部２２ａと第２幅狭部２２ｂの幅（ｙ１）より大きくすることで、十分な幅のランナー流路を確保できる。

実施の形態４．
図１２は、実施の形態４に係るリードフレームの一部平面図である。幅広部２２ｃの上端側には上端側貫通孔２２ｋが形成され、幅広部２２ｃの下端側には下端側貫通孔２２ｍが形成されている。貫通孔２２ｄは、上端側貫通孔２２ｋと下端側貫通孔２２ｍに挟まれた位置にある。

図１３は、除去工程における押さえジグ等の断面図である。図１３に示されるタイバーの幅広部２２ｃは、図１２のＸＩＩＩ−ＸＩＩＩ線における幅広部である。押さえジグ６０は上部６０ａと一体形成された凸部６０ｃを有し、押さえジグ６２は上部６２ａと一体形成された凸部６２ｃを有している。除去工程では、凸部６０ｃを上端側貫通孔２２ｋに挿入し、凸部６２ｃを下端側貫通孔２２ｍに挿入する。これにより、リードフレームの位置を予め定められた位置にすることができるので、確実にランナー突きピンを貫通孔２２ｄに通すことができる。

上端側貫通孔２２ｋと下端側貫通孔２２ｍに挿入された凸部６０ｃ、６２ｃは、リードフレームの左右方向の変位を抑制する。したがって、ランナー５２の成型収縮によるリードフレームの変位及び浮きを防ぐことができる。しかも、上端側貫通孔２２ｋと下端側貫通孔２２ｍがタイバー２２の一部に設けられているので、これらに挿入される凸部６０ｃ、６２ｃはランナー５２に近接している。そのため、リードフレームの変位を十分に抑制することができる。なお、上端側貫通孔と下端側貫通孔のいずれか一方だけを設けてもよい。

実施の形態５．
図１４は、実施の形態５に係るリードフレームの一部平面図である。幅広部２２ｃの上端側には上端側凹部２２ｏが形成され、幅広部２２ｃの下端側には下端側凹部２２ｐが形成されている。貫通孔２２ｄは、幅広部２２ｃの上端部にある上端側凹部２２ｏと幅広部２２ｃの下端部にある下端側凹部２２ｐに挟まれた位置にある。

図１５は、除去工程における押さえジグ等の断面図である。押さえジグ６０、６２はそれぞれ凸部６０ｃ、６２ｃを有している。除去工程では、凸部６０ｃを上端側凹部２２ｏに挿入し、凸部６２ｃを下端側凹部２２ｐに挿入する。これにより、リードフレームを予め定められた場所に位置させることができる。しかも、凸部６０ｃ、６２ｃが幅広部２２ｃに押し付けられるので、リードフレームの浮きを防止する効果を高めることができる。

なお、上記の各実施の形態に係るリードフレームと半導体装置の製造方法の特徴を適宜に組み合わせても良い。

１０ リードフレーム、 １２ 外枠、 １４ 第１リード端子、 １６ 第２リード端子、 １８ 第３リード端子、 ２０ 第４リード端子、 ２２ タイバー、 ２２ａ 第１幅狭部、 ２２ｂ 第２幅狭部、 ２２ｃ 幅広部、 ２２ｄ 貫通孔、 ２２ｋ 上端側貫通孔、 ２２ｍ 下端側貫通孔、 ２２ｏ 上端側凹部、 ２２ｐ 下端側凹部、 ２４ 制御端子、 ３０,３２,３４,３６ 半導体素子、 ５０ カル、 ５２ ランナー、 ５４ ゲート、 ５６ パッケージ、 ６０,６２ 押さえジグ、 ７０ ランナー突きピン

Claims (9)

1. 第１リード端子と、
   前記第１リード端子と平行に設けられた第２リード端子と、
   前記第１リード端子と前記第２リード端子を接続するタイバーと、を備え、
   前記タイバーは、
   前記第１リード端子に接する第１幅狭部と、
   前記第２リード端子に接する第２幅狭部と、
   前記第１幅狭部と前記第２幅狭部よりも幅が広く、前記第１幅狭部と前記第２幅狭部をつなぐ幅広部と、を備え、
   前記幅広部のうち前記第１幅狭部と前記第２幅狭部の間の部分には貫通孔が形成され、
   前記貫通孔は前記幅広部だけにあることを特徴とするリードフレーム。
2. 前記幅広部は平面視で上に凸となる台形部分と、平面視で下に凸となる台形部分を備えたことを特徴とする請求項１に記載のリードフレーム。
3. 前記幅広部の外縁は曲線であることを特徴とする請求項１に記載のリードフレーム。
4. 前記幅広部の上端側には上端側貫通孔が形成され、前記幅広部の下端側には下端側貫通孔が形成されたことを特徴とする請求項１〜３のいずれか１項に記載のリードフレーム。
5. 前記幅広部の上端側には上端側凹部が形成され、前記幅広部の下端側には下端側凹部が形成されたことを特徴とする請求項１〜３のいずれか１項に記載のリードフレーム。
6. 第１リード端子と、第２リード端子と、前記第１リード端子と前記第２リード端子を接続するタイバーを備えるリードフレームに半導体素子を固定する工程と、
   前記タイバーに沿ったランナー流路を設け前記半導体素子を覆う樹脂を形成するトランスファーモールド工程と、
   前記第１リード端子に接する第１幅狭部と、前記第２リード端子に接する第２幅狭部と、前記第１幅狭部と前記第２幅狭部よりも幅が広く、前記第１幅狭部と前記第２幅狭部をつなぐ幅広部と、を備える前記タイバーの前記幅広部の上端部又は下端部を押さえジグで固定しつつ、前記幅広部のうち前記第１幅狭部と前記第２幅狭部の間の部分に設けられた貫通孔にランナー突きピンを挿入し、前記タイバーに付着したランナーを打ち落とす除去工程と、
   前記第１幅狭部と前記第２幅狭部を切断する工程と、を備えたことを特徴とする半導体装置の製造方法。
7. 前記第１幅狭部と前記第２幅狭部の幅は、前記ランナーの幅より小さいことを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記幅広部には、前記上端部に設けられた上端側貫通孔、又は前記下端部に設けられた下端側貫通孔が形成され、
   前記押さえジグは凸部を有し、前記除去工程では、前記凸部を前記上端側貫通孔又は前記下端側貫通孔に挿入し、前記リードフレームの位置を予め定められた位置にすることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
9. 前記幅広部には、前記上端部に設けられた上端側凹部、又は前記下端部に設けられた下端側凹部が形成され、
   前記押さえジグは凸部を有し、前記除去工程では、前記凸部を前記上端側凹部又は前記下端側凹部に挿入し、前記リードフレームの位置を予め定められた位置にすることを特徴とする請求項６又は７に記載の半導体装置の製造方法。

Images