KR101979519B1 - 리드 프레임, 반도체 장치의 제조 방법 - Google Patents

리드 프레임, 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101979519B1
KR101979519B1 KR1020177008409A KR20177008409A KR101979519B1 KR 101979519 B1 KR101979519 B1 KR 101979519B1 KR 1020177008409 A KR1020177008409 A KR 1020177008409A KR 20177008409 A KR20177008409 A KR 20177008409A KR 101979519 B1 KR101979519 B1 KR 101979519B1
Authority
KR
South Korea
Prior art keywords
lead terminal
narrow
narrow portion
wide
hole
Prior art date
Application number
KR1020177008409A
Other languages
English (en)
Other versions
KR20170048466A (ko
Inventor
켄 사카모토
다케토시 시카노
히로시 가와시마
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170048466A publication Critical patent/KR20170048466A/ko
Application granted granted Critical
Publication of KR101979519B1 publication Critical patent/KR101979519B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

제 1 리드 단자와, 해당 제 1 리드 단자와 평행하게 마련된 제 2 리드 단자와, 해당 제 1 리드 단자와 해당 제 2 리드 단자를 접속하는 타이 바를 구비하며, 해당 타이 바는 해당 제 1 리드 단자에 접하는 제 1 협폭부와, 해당 제 2 리드 단자에 접하는 제 2 협폭부와, 해당 제 1 협폭부와 해당 제 2 협폭부보다 폭이 넓고, 해당 제 1 협폭부와 해당 제 2 협폭부를 연결하는 광폭부를 구비하고, 해당 광폭부 중 해당 제 1 협폭부와 해당 제 2 협폭부의 사이의 부분에는 관통 구멍이 형성된 것을 특징으로 한다.

Description

리드 프레임, 반도체 장치의 제조 방법{LEAD FRAME AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEⅥCE}
본 발명은 리드 프레임 및 리드 프레임을 구비한 반도체 장치의 제조 방법에 관한 것이다.
특허문헌 1에는, 리드 프레임을 수지로 밀봉한 후에, 불필요한 수지를 브레이크 핀(break pin)으로 찔러 제거하는 것이 개시되어 있다.
특허문헌 1: 일본 특개 제2007-128930호 공보
러너 푸싱 핀(runner pushing pin)으로 불필요한 수지의 일부인 러너를 찔러, 러너를 제거한다(flicker away). 러너의 제거는 타이 바(tie bar)의 일부를 홀딩 지그(hoding jig)로 누른 상태에서 행하는 것이 바람직하다. 홀딩 지그로 타이 바를 고정하기 위해서는, 타이 바 폭이 큰 것이 바람직하다.
한편, 타이 바는 제품 완성 전에 절단되는 부분이다. 따라서, 타이 바를 용이하게 절단하기 위해서는, 타이 바 폭이 작은 것이 바람직하다. 이와 같이, 타이 바 폭을 작게 하면 홀딩 지그로 타이 바를 고정하기 어려워지고, 타이 바 폭을 크게 하면 타이 바를 용이하게 절단할 수 없게 된다는 문제가 있었다.
본 발명은 상술한 문제를 해결하기 위해서 이루어진 것으로, 홀딩 지그로 타이 바를 누르는 것이 용이하고, 또한 타이 바의 절단이 용이한 리드 프레임과, 그 리드 프레임을 이용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명에 따른 리드 프레임은 제 1 리드 단자와, 해당 제 1 리드 단자와 평행하게 마련된 제 2 리드 단자와, 해당 제 1 리드 단자와 해당 제 2 리드 단자를 접속하는 타이 바를 구비하며, 해당 타이 바는 해당 제 1 리드 단자에 접하는 제 1 협폭부(a first narrow-width section)와, 해당 제 2 리드 단자에 접하는 제 2 협폭부와, 해당 제 1 협폭부와 해당 제 2 협폭부보다 폭이 넓고, 해당 제 1 협폭부와 해당 제 2 협폭부를 연결하는 광폭부를 구비하고, 해당 광폭부 중 해당 제 1 협폭부와 해당 제 2 협폭부의 사이의 부분에는 관통 구멍이 형성된 것을 특징으로 한다.
본원 발명에 따른 반도체 장치의 제조 방법은 제 1 리드 단자와, 제 2 리드 단자와, 해당 제 1 리드 단자와 해당 제 2 리드 단자를 접속하는 타이 바를 구비하는 리드 프레임에 반도체 소자를 고정하는 공정과, 해당 타이 바에 따른 러너 유로(流路)를 마련하고 해당 반도체 소자를 덮는 수지를 형성하는 트랜스퍼 몰딩(transfer molding) 공정과, 해당 제 1 리드 단자에 접하는 제 1 협폭부와, 해당 제 2 리드 단자에 접하는 제 2 협폭부와, 해당 제 1 협폭부와 해당 제 2 협폭부보다 폭이 넓고, 해당 제 1 협폭부와 해당 제 2 협폭부를 연결하는 광폭부를 구비하는 해당 타이 바의 해당 광폭부의 상단부 또는 하단부를 홀딩 지그로 고정하면서, 해당 광폭부 중 해당 제 1 협폭부와 해당 제 2 협폭부의 사이의 부분에 마련된 관통 구멍에 러너 푸싱 핀을 삽입하고, 해당 타이 바에 부착된 러너를 제거하는 제거 공정과, 해당 제 1 협폭부와 해당 제 2 협폭부를 절단하는 공정을 구비한 것을 특징으로 한다.
본 발명의 그 외의 특징은 이하에 명확히 하고 있다.
본 발명에 의하면, 타이 바에 폭이 큰 부분과 폭이 작은 부분을 마련했으므로, 홀딩 지그로 타이 바를 누르는 것과, 타이 바를 절단하는 것을 용이하게 실시할 수 있다.
도 1은 실시 형태 1에 따른 리드 프레임의 평면도이다.
도 2는 리드 프레임과 반도체 소자를 나타내는 평면도이다.
도 3은 와이어 접속 후의 반도체 장치의 평면도이다.
도 4는 수지 등의 평면도이다.
도 5는 제거 공정에서의 리드 프레임 등의 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ 파선에 있어서의 단면도이다.
도 7은 도 5의 Ⅶ-Ⅶ 파선에 있어서의 단면도이다.
도 8은 실시 형태 1에 따른 반도체 장치의 제조 방법으로 제조된 반도체 장치의 단면도이다.
도 9는 실시 형태 2에 따른 리드 프레임의 일부 평면도이다.
도 10은 변형예에 따른 리드 프레임의 일부 평면도이다.
도 11은 실시 형태 3에 따른 리드 프레임 등의 일부 평면도이다.
도 12는 실시 형태 4에 따른 리드 프레임의 일부 평면도이다.
도 13은 제거 공정에서의 홀딩 지그 등의 단면도이다.
도 14는 실시 형태 5에 따른 리드 프레임의 일부 평면도이다.
도 15는 제거 공정에 있어서의 홀딩 지그 등의 단면도이다.
본 발명의 실시 형태에 따른 리드 프레임 및 반도체 장치의 제조 방법에 대해 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시 형태 1
도 1은 본 발명의 실시 형태 1에 따른 리드 프레임(10)의 평면도이다. 리드 프레임(10)은 외측 프레임(12)을 구비하고 있다. 외측 프레임(12)에는, 제 1 리드 단자(14), 제 2 리드 단자(16), 제 3 리드 단자(18), 및 제 4 리드 단자(20)가 접속되어 있다. 이들 리드 단자는 평행하게 마련되어 있다.
외측 프레임(12)과 제 1 리드 단자(14), 제 1 리드 단자(14)와 제 2 리드 단자(16), 제 2 리드 단자(16)와 제 3 리드 단자(18), 제 3 리드 단자(18)와 제 4 리드 단자(20)는 각각 타이 바(22)로 접속되어 있다. 타이 바(22)는, 제 1 협폭부(22a), 제 2 협폭부(22b) 및 광폭부(22c)를 구비하고 있다. 제 1 협폭부(22a)는 제 1 리드 단자(14)에 접한다. 제 2 협폭부(22b)는 제 2 리드 단자(16)에 접한다. 광폭부(22c)는 제 1 협폭부(22a)와 제 2 협폭부(22b)를 연결한다.
광폭부(22c)는 제 1 협폭부(22a)와 제 2 협폭부(22b)보다 폭이 넓다. 즉, 광폭부(22c)는 제 1 협폭부(22a)와 제 2 협폭부(22b)보다 위쪽 방향(양의 y방향)으로 길게 연장되고, 또한 아래쪽 방향(음의 y방향)으로 길게 연장되어 있다. 광폭부(22c) 중 제 1 협폭부(22a)와 제 2 협폭부(22b)의 사이의 부분에는 관통 구멍(22d)이 형성되어 있다.
본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법을 설명한다. 우선, 리드 프레임에 반도체 소자를 고정한다. 도 2는 리드 프레임과 반도체 소자를 나타내는 평면도이다. 반도체 소자(30, 32)는 표면에 이미터와 베이스를 갖고 이면에 콜렉터를 가지는 IGBT(Insulated Gate Bipolar transistor) 칩이다. 반도체 소자(34, 36)는 표면에 애노드를 갖고 이면에 캐소드를 가지는 다이오드이다. 반도체 소자(30, 32)의 콜렉터와 반도체 소자(34, 36)의 캐소드를 땜납으로 제 1 리드 단자(14)의 다이 패드 부분에 고정한다. 마찬가지로, 반도체 소자를 제 3 리드 단자(18)의 다이 패드 부분에 고정한다.
다음에, 필요한 와이어 접속을 행한다. 도 3은 와이어 접속 후의 반도체 장치의 평면도이다. 와이어(40)는 반도체 소자(30)의 이미터와 반도체 소자(34)의 애노드를 제 2 리드 단자(16)에 접속한다. 와이어(42)는 반도체 소자(32)의 이미터와 반도체 소자(36)의 애노드를 제 2 리드 단자(16)에 접속한다. 와이어(44)는 반도체 소자(30)의 게이트와 제어 단자(24)를 접속한다. 와이어(46)는 반도체 소자(32)의 게이트와 제어 단자(24)를 접속한다. 이렇게 해서, 반도체 소자와 리드 프레임의 일부를 와이어 접속한다. 또, 필요에 따라, 리드 프레임에 히트 스프레더(heat spreader)를 땜납 접합한다.
다음에, 트랜스퍼 몰드 공정으로 처리를 진행시킨다. 트랜스퍼 몰드 공정에서는, 복수의 성형품을 1세트의 금형으로 성형한다. 이 성형 방식은 사이드 러너 게이트 방식(side runner gate method)라고 불리고 있다. 도 4는 트랜스퍼 몰드 공정에 의해 형성된 수지 등의 평면도이다. 트랜스퍼 몰드 공정에서는, 리드 프레임을 금형의 캐비티 내에 세트하고, 금형을 닫는다. 그리고, 포트부(컬(cull)(50)이 있는 장소), 타이 바(22) 상의 러너 유로, 및 게이트 유로를 경유시킨 수지를 캐비티 내에 충전한다. 그 후, 수지를 경화시키고, 금형을 오픈함으로써, 리드 프레임과 수지가 일체화된 성형품을 금형으로부터 꺼낸다. 수지는 컬(50), 러너(52), 게이트(54) 및 패키지(56)를 포함한다. 러너(52)는 타이 바(22)를 따라 타이 바(22) 상에 마련된다. 러너(52)는 광폭부(22c)의 관통 구멍(22d)을 메우지만, 광폭부(22c)의 상단부와 하단부는 덮지 않는다. 즉, 광폭부(22c)의 상단부는 러너(52)의 양의 y방향으로 노출되고, 광폭부(22c)의 하단부는 러너(52)의 음의 y방향으로 노출되어 있다. 패키지(56)는 반도체 소자를 덮어, 반도체 소자를 보호하는 부분이다.
다음에, 제거 공정으로 처리를 진행시킨다. 제거 공정은 타이 바(22)에 부착된 러너(52)를 떨어뜨려 제거하는 공정이다. 도 5는 제거 공정에서의 리드 프레임 등의 평면도이다. 제거 공정에서는 우선, 타이 바(22)의 광폭부(22c)의 상단부를 홀딩 지그(60)로 고정하고, 광폭부(22c)의 하단부를 홀딩 지그(62)로 고정한다.
도 6은 도 5의 Ⅵ-Ⅵ 파선에 있어서의 단면도이다. 홀딩 지그(60)는 상부(60a)와 하부(60b)를 구비하고 있다. 상부(60a)가 광폭부(22c)의 상단부의 상면에 접하고, 하부(60b)가 광폭부(22c)의 상단부의 하면에 접한다. 그리고, 상부(60a)와 하부(60b)의 거리를 작게 함으로써, 광폭부(22c)의 상단부를 고정한다. 홀딩 지그(62)는 상부(62a)와 하부(62b)를 구비하고 있다. 상부(62a)가 광폭부(22c)의 하단부의 상면에 접하고, 하부(62b)가 광폭부(22c)의 하단부의 하면에 접한다. 그리고, 상부(62a)와 하부(62b)의 거리를 작게 함으로써, 광폭부(22c)의 하단부를 고정한다.
이와 같이, 광폭부(22c)의 상단부와 하단부를 홀딩 지그(60, 62)에 의해 고정한 상태에서, 러너(52)를 떨어뜨려 제거한다. 도 7은 도 5의 Ⅶ-Ⅶ 파선에 있어서의 단면도이다. 광폭부(22c)에 마련된 관통 구멍(22d)에 러너 푸싱 핀(70)을 삽입하여, 러너(52)를 떨어뜨려 제거한다. 즉, 관통 구멍(22d)에 형성된 수지를 러너 푸싱 핀(70)으로 찔러, 러너(52)를 떨어뜨려 제거한다. 러너 푸싱 핀(70)으로 러너(52)를 떨어뜨려 제거하기 위해서는, 관통 구멍(22d)에 러너(52)의 일부의 수지가 형성되어 있어야 한다. 이렇게 해서, 러너(52)를 타이 바(22)로부터 분리시킨다.
다음에, 패키지(56)를 완전 경화시키기 위한 가열 공정을 실시한다. 다음에, 타이 바(22)의 제 1 협폭부(22a)와 제 2 협폭부(22b)를 절단한다. 또, 예를 들면 외측 프레임(12) 등의 리드 프레임(10)의 불필요한 부분을 절단한다. 그 후, 리드 단자의 성형, 제품 테스트 등을 거쳐서 반도체 장치가 완성된다. 도 8은 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법으로 제조된 반도체 장치의 단면도이다. 상기의 각 공정을 실시함으로써, 도 8에 나타내는 반도체 장치가 복수개 형성된다.
실시 형태 1에 따른 리드 프레임(10)의 타이 바(22)는 제 1 협폭부(22a), 제 2 협폭부(22b) 및 광폭부(22c)를 가지고 있다. 제거 공정에서는, 광폭부(22c)의 상단부와 하단부를 홀딩 지그(60, 62)로 고정한다. 광폭부(22c)는 제 1 협폭부(22a)와 제 2 협폭부(22b)보다 폭이 크기 때문에, 홀딩 지그(60, 62)에 의해 용이하게 광폭부(22c)를 고정할 수 있다. 광폭부(22c)를 고정함으로써, 러너 푸싱 핀(70)의 힘을 효율적으로 러너(52)에 가하여 확실히 러너(52)를 제거할 수 있다.
또한, 타이 바(22)를 절단할 때에는, 광폭부(22c)보다 폭이 좁은 제 1 협폭부(22a)와 제 2 협폭부(22b)를 절단한다. 따라서, 타이 바 커트시의 클램프 압력을 낮게 하거나, 클램프 회수를 줄이거나 할 수 있다. 즉, 용이하게 타이 바(22)를 절단할 수 있다.
제거 공정에서는 홀딩 지그(60, 62)로 광폭부(22c)의 상단부와 하단부를 고정했지만, 상단부와 하단부의 어느 한쪽을 고정해도 좋다. 또한, 광폭부의 상단부와 하단부의 어느 한쪽을 생략해도 좋다. 예를 들면, 도 1에 있어서, 광폭부의 상단은 제 1 협폭부(22a)와 제 2 협폭부(22b)의 상단보다 양의 y방향으로 길게 연장된 상태를 유지하면서, 광폭부의 하단의 y좌표를 제 1 협폭부(22a)와 제 2 협폭부(22b)의 하단의 y좌표와 일치시켜도 좋다. 이 경우, 홀딩 지그로 광폭부의 상단부를 고정한다. 반도체 소자의 이면측에 절연 시트를 마련해도 좋다. 반도체 소자로서 IGBT와 다이오드 이외의 디바이스를 이용해도 좋다.
이들 변형은 이하의 실시 형태에 따른 리드 프레임과 반도체 장치의 제조 방법에도 응용할 수 있다. 또, 이하의 실시 형태에 따른 리드 프레임 및 반도체 장치의 제조 방법은 실시 형태 1과의 공통점이 많기 때문에 실시 형태 1과의 차이점을 중심으로 설명한다.
실시 형태 2
도 9는 실시 형태 2에 따른 리드 프레임의 일부 평면도이다. 광폭부(22e)는 평면에서 보아 위쪽으로 볼록하게 되는 사다리꼴 부분(22f)(상단 부분)과, 평면에서 보아 아래쪽으로 볼록하게 되는 사다리꼴 부분(22g)(하단 부분)을 구비하고 있다. 리드 프레임은 금속판을 펀칭 금형으로 펀칭 프레스하는 것에 의해 생산된다. 펀칭 금형의 리드 프레임에 대한 클램프 압력은 작은 것이 좋다. 그래서, 광폭부(22e)에 사다리꼴 부분(22f, 22g)을 마련하였다. 이것에 의해, 직사각형 형상의 광폭부를 형성하는 경우보다, 펀칭 금형의 클램프 압력을 작게 할 수 있다.
도 10은 변형예에 따른 리드 프레임의 일부 평면도이다. 광폭부(22h)의 상단 부분(22i)과 하단 부분(22j)은 평면에서 보아 반원 모양으로 형성되어 있다. 이것에 의해, 광폭부(22h)의 외측 에지는 곡선으로 되어 있다. 광폭부의 외측 에지를 곡선으로 함으로써, 펀칭 금형의 클램프 압력을 작게 할 수 있다.
실시 형태 3
도 11은 실시 형태 3에 따른 리드 프레임 등의 일부 평면도이다. 러너가 형성되는 영역은 일점 쇄선으로 나타내어져 있다. 제 1 협폭부(22a)와 제 2 협폭부(22b)의 폭(y1)은 러너의 폭(y2)보다 작다. 따라서, 타이 바 커트시의 클램프 압력을 낮게 하거나, 클램프 회수를 줄이거나 할 수 있다. 또한, 러너의 폭(y2)을 제 1 협폭부(22a)와 제 2 협폭부(22b)의 폭(y1)보다 크게 함으로써, 충분한 폭의 러너 유로를 확보할 수 있다.
실시 형태 4
도 12는 실시 형태 4에 따른 리드 프레임의 일부 평면도이다. 광폭부(22c)의 상단측에는 상단측 관통 구멍(22k)이 형성되고, 광폭부(22c)의 하단측에는 하단측 관통 구멍(22m)이 형성되어 있다. 관통 구멍(22d)은 상단측 관통 구멍(22k)과 하단측 관통 구멍(22m) 사이에 끼워진 위치에 있다.
도 13은 제거 공정에서의 홀딩 지그 등의 단면도이다. 도 13에 나타나는 타이 바의 광폭부(22c)는 도 12의 ⅩⅢ-ⅩⅢ선에 있어서의 광폭부이다. 홀딩 지그(60)는 상부(60a)와 일체로 형성된 볼록부(60c)를 갖고, 홀딩 지그(62)는 상부(62a)와 일체로 형성된 볼록부(62c)를 가지고 있다. 제거 공정에서는, 볼록부(60c)를 상단측 관통 구멍(22k)에 삽입하고, 볼록부(62c)를 하단측 관통 구멍(22m)에 삽입한다. 이것에 의해, 리드 프레임의 위치를 미리 정해진 위치로 할 수 있으므로, 확실히 러너 푸싱 핀을 관통 구멍(22d)에 통과시킬 수 있다.
상단측 관통 구멍(22k)과 하단측 관통 구멍(22m)에 삽입된 볼록부(60c, 62c)는 리드 프레임의 좌우 방향의 변위를 억제한다. 따라서, 러너(52)의 성형 수축에 의한 리드 프레임의 변위 및 리프팅을 방지할 수 있다. 또, 상단측 관통 구멍(22k)과 하단측 관통 구멍(22m)이 타이 바(22)의 일부에 마련되어 있으므로, 이것들에 삽입되는 볼록부(60c, 62c)는 러너(52)에 근접하고 있다. 그 때문에, 리드 프레임의 변위를 충분히 억제할 수 있다. 또, 상단측 관통 구멍과 하단측 관통 구멍의 어느 한쪽만을 마련해도 좋다.
실시 형태 5
도 14는 실시 형태 5에 따른 리드 프레임의 일부 평면도이다. 광폭부(22c)의 상단측에는 상단측 오목부(22o)가 형성되고, 광폭부(22c)의 하단측에는 하단측 오목부(22p)가 형성되어 있다. 관통 구멍(22d)은 광폭부(22c)의 상단부에 있는 상단측 오목부(22o)와 광폭부(22c)의 하단부에 있는 하단측 오목부(22p)의 사이에 끼워진 위치에 있다.
도 15는 제거 공정에 있어서의 홀딩 지그 등의 단면도이다. 홀딩 지그(60, 62)는 각각 볼록부(60c, 62c)를 가지고 있다. 제거 공정에서는, 볼록부(60c)를 상단측 오목부(22o)에 삽입하고, 볼록부(62c)를 하단측 오목부(22p)에 삽입한다. 이것에 의해, 리드 프레임을 미리 정해진 장소에 위치시킬 수 있다. 게다가, 볼록부(60c, 62c)가 광폭부(22c)로 꽉 눌리므로, 리드 프레임의 리프팅을 방지하는 효과를 높일 수 있다.
또, 상기의 각 실시 형태에 따른 리드 프레임과 반도체 장치의 제조 방법의 특징을 적절히 조합해도 좋다.
10: 리드 프레임
12: 외측 프레임
14: 제 1 리드 단자
16: 제 2 리드 단자
18: 제 3 리드 단자
20: 제 4 리드 단자
22: 타이 바
22a: 제 1 협폭부
22b: 제 2 협폭부
22c: 광폭부
22d: 관통 구멍
22k: 상단측 관통 구멍
22m: 하단측 관통 구멍
22o: 상단측 오목부
22p: 하단측 오목부
24: 제어 단자
30, 32, 34, 36: 반도체 소자
50: 컬
52: 러너
54: 게이트
56: 패키지
60, 62: 홀딩 지그
70: 러너 푸싱 핀

Claims (9)

  1. 제 1 리드 단자와,
    상기 제 1 리드 단자와 평행하게 마련된 제 2 리드 단자와,
    상기 제 1 리드 단자와 상기 제 2 리드 단자를 접속하는 타이 바
    를 구비하며,
    상기 타이 바는,
    상기 제 1 리드 단자에 접하는 제 1 협폭부(a first narrow-width section)와,
    상기 제 2 리드 단자에 접하는 제 2 협폭부와,
    상기 제 1 협폭부와 상기 제 2 협폭부보다 폭이 넓고, 상기 제 1 협폭부와 상기 제 2 협폭부를 연결하는 광폭부를 구비하고,
    상기 광폭부 중 상기 제 1 협폭부와 상기 제 2 협폭부의 사이의 부분에는 관통 구멍이 형성되고,
    상기 관통 구멍은 상기 광폭부에만 있는 구성을 복수 개 가지며, 상기 관통 구멍 모두는 일렬로 늘어선 것
    을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 광폭부는 평면에서 보아 위쪽으로 볼록하게 되는 사다리꼴 부분과, 평면에서 보아 아래쪽으로 볼록하게 되는 사다리꼴 부분을 구비한 것
    을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    상기 광폭부의 외측 에지(outer edge)는 곡선인 것
    을 특징으로 하는 리드 프레임.
  4. 제 1 리드 단자와,
    상기 제 1 리드 단자와 평행하게 마련된 제 2 리드 단자와,
    상기 제 1 리드 단자와 상기 제 2 리드 단자를 접속하는 타이 바
    를 구비하며,
    상기 타이 바는,
    상기 제 1 리드 단자에 접하는 제 1 협폭부와,
    상기 제 2 리드 단자에 접하는 제 2 협폭부와,
    상기 제 1 협폭부와 상기 제 2 협폭부보다 폭이 넓고, 상기 제 1 협폭부와 상기 제 2 협폭부를 연결하는 광폭부를 구비하고,
    상기 광폭부 중 상기 제 1 협폭부와 상기 제 2 협폭부의 사이의 부분에는 관통 구멍이 형성되고,
    상기 관통 구멍은 상기 광폭부에만 있으며,
    상기 광폭부의 상단측에는 상단측 관통 구멍이 형성되고, 상기 광폭부의 하단측에는 하단측 관통 구멍이 형성된 것
    을 특징으로 하는 리드 프레임.
  5. 제 1 리드 단자와,
    상기 제 1 리드 단자와 평행하게 마련된 제 2 리드 단자와,
    상기 제 1 리드 단자와 상기 제 2 리드 단자를 접속하는 타이 바
    를 구비하며,
    상기 타이 바는,
    상기 제 1 리드 단자에 접하는 제 1 협폭부와,
    상기 제 2 리드 단자에 접하는 제 2 협폭부와,
    상기 제 1 협폭부와 상기 제 2 협폭부보다 폭이 넓고, 상기 제 1 협폭부와 상기 제 2 협폭부를 연결하는 광폭부를 구비하고,
    상기 광폭부 중 상기 제 1 협폭부와 상기 제 2 협폭부의 사이의 부분에는 관통 구멍이 형성되고,
    상기 관통 구멍은 상기 광폭부에만 있으며,
    상기 광폭부의 상단측에는 상단측 오목부가 형성되고, 상기 광폭부의 하단측에는 하단측 오목부가 형성된 것
    을 특징으로 하는 리드 프레임.
  6. 제 1 리드 단자와, 제 2 리드 단자와, 상기 제 1 리드 단자와 상기 제 2 리드 단자를 접속하는 타이 바를 구비하는 리드 프레임에 반도체 소자를 고정하는 공정과,
    상기 타이 바에 따른 러너 유로를 마련하고 상기 반도체 소자를 덮는 수지를 형성하는 트랜스퍼 몰드(transfer molding) 공정과,
    상기 제 1 리드 단자에 접하는 제 1 협폭부와, 상기 제 2 리드 단자에 접하는 제 2 협폭부와, 상기 제 1 협폭부와 상기 제 2 협폭부보다 폭이 넓고, 상기 제 1 협폭부와 상기 제 2 협폭부를 연결하는 광폭부를 구비하는 상기 타이 바의 상기 광폭부의 상단부 또는 하단부를 홀딩 지그로 고정하면서, 상기 광폭부 중 상기 제 1 협폭부와 상기 제 2 협폭부의 사이의 부분에 마련된 관통 구멍에 러너 푸싱 핀을 삽입하여, 상기 타이 바에 부착된 러너를 떨어뜨려 제거하는 제거 공정과,
    상기 제 1 협폭부와 상기 제 2 협폭부를 절단하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 협폭부와 상기 제 2 협폭부의 폭은 상기 러너의 폭보다 작은 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 광폭부에는, 상기 상단부에 마련된 상단측 관통 구멍, 또는 상기 하단부에 마련된 하단측 관통 구멍이 형성되고,
    상기 홀딩 지그는 볼록부를 갖고, 상기 제거 공정에서는 상기 볼록부를 상기 상단측 관통 구멍 또는 상기 하단측 관통 구멍에 삽입하여, 상기 리드 프레임의 위치를 미리 정해진 위치로 하는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 광폭부에는, 상기 상단부에 마련된 상단측 오목부, 또는 상기 하단부에 마련된 하단측 오목부가 형성되고,
    상기 홀딩 지그는 볼록부를 갖고, 상기 제거 공정에서는 상기 볼록부를 상기 상단측 오목부 또는 상기 하단측 오목부에 삽입하여, 상기 리드 프레임의 위치를 미리 정해진 위치로 하는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
KR1020177008409A 2014-10-03 2014-10-03 리드 프레임, 반도체 장치의 제조 방법 KR101979519B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/076571 WO2016051595A1 (ja) 2014-10-03 2014-10-03 リードフレーム、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170048466A KR20170048466A (ko) 2017-05-08
KR101979519B1 true KR101979519B1 (ko) 2019-05-16

Family

ID=55629680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008409A KR101979519B1 (ko) 2014-10-03 2014-10-03 리드 프레임, 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US10541193B2 (ko)
JP (1) JP6237919B2 (ko)
KR (1) KR101979519B1 (ko)
CN (1) CN106796931B (ko)
DE (1) DE112014007018B4 (ko)
WO (1) WO2016051595A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6926970B2 (ja) * 2017-11-09 2021-08-25 トヨタ自動車株式会社 半導体装置の製造方法
DE112021007505T5 (de) * 2021-06-30 2024-02-22 Ams-Osram International Gmbh Lead frame sheet und optoelektronische halbleiteranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128930A (ja) 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd 不要樹脂の除去方法および装置ならびにモールド済みリードフレーム
JP2007129113A (ja) 2005-11-05 2007-05-24 Towa Corp 成形済マトリクス型リードフレームのゲート切断方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224832B2 (ko) * 1971-09-16 1977-07-04
JPH073849B2 (ja) * 1986-02-28 1995-01-18 九州日本電気株式会社 リ−ドフレ−ム
JPS63170962U (ko) * 1987-04-24 1988-11-07
JPH0555424A (ja) * 1991-08-22 1993-03-05 Nec Corp リードフレームにおけるタイバ除去方法
JPH088280A (ja) * 1994-06-22 1996-01-12 Omron Corp 電子部品及びその製造方法
JPH08264702A (ja) * 1995-03-28 1996-10-11 Rohm Co Ltd 半導体装置のリードフレーム及びこれを用いた半導体装置
JPH09134989A (ja) * 1995-11-10 1997-05-20 Hitachi Constr Mach Co Ltd ダムバー切断方法
JPH09200895A (ja) * 1996-01-16 1997-07-31 Star Micronics Co Ltd 電気音響変換器
JP3217957B2 (ja) * 1996-01-25 2001-10-15 スター精密株式会社 電気音響変換器
JPH11317484A (ja) * 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法
JP4537620B2 (ja) 2000-06-16 2010-09-01 アピックヤマダ株式会社 ランナー突き貫通穴を有するリードフレーム
CN1337743A (zh) * 2000-08-04 2002-02-27 台湾通用器材股份有限公司 半导体装置的封装组装装置及其制造方法
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
US7525180B2 (en) * 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
JP2007324149A (ja) 2006-05-30 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置の樹脂封止用金型および樹脂封止方法
JP2008028189A (ja) * 2006-07-21 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008066696A (ja) * 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012015202A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法
CN201749848U (zh) * 2010-08-12 2011-02-16 苏州固锝电子股份有限公司 一种用于制造整流器的引线框架
US8674485B1 (en) * 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128930A (ja) 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd 不要樹脂の除去方法および装置ならびにモールド済みリードフレーム
JP2007129113A (ja) 2005-11-05 2007-05-24 Towa Corp 成形済マトリクス型リードフレームのゲート切断方法

Also Published As

Publication number Publication date
CN106796931B (zh) 2019-06-04
US20200091047A1 (en) 2020-03-19
KR20170048466A (ko) 2017-05-08
DE112014007018T5 (de) 2017-07-13
US11387173B2 (en) 2022-07-12
CN106796931A (zh) 2017-05-31
US20170148709A1 (en) 2017-05-25
WO2016051595A1 (ja) 2016-04-07
DE112014007018B4 (de) 2021-04-29
US10541193B2 (en) 2020-01-21
JP6237919B2 (ja) 2017-11-29
JPWO2016051595A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
KR20070112095A (ko) 반도체 장치의 제조 방법
KR102011559B1 (ko) 반도체 장치 및 그 제조 방법
KR20170063926A (ko) 전력용 반도체 장치 및 그 제조 방법
US11387173B2 (en) Method for manufacturing semiconductor device
US8518751B2 (en) Method for manufacturing semiconductor device including removing a resin burr
CN108538728B (zh) 制造半导体器件的方法
JP2016092021A (ja) 半導体デバイスの製造方法
US20150294929A1 (en) Semiconductor die package and method of assembling same
CN115547969A (zh) 制造半导体器件的方法、对应的基板和半导体器件
KR20180021192A (ko) 반도체 장치의 제조 방법
JP2009188147A (ja) 回路装置の製造方法
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
JP6338406B2 (ja) 半導体装置の製造方法
JP7178976B2 (ja) 半導体製造装置および半導体装置の製造方法
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
JP2009152324A (ja) 半導体装置の製造方法
JPH11260991A (ja) 半導体装置用リードフレームの製造方法
JP6729245B2 (ja) リードフレーム
JPH02265721A (ja) 半導体装置用封入金型
JP4973033B2 (ja) パワーモジュールの製造方法
JP2736123B2 (ja) 半導体用リードフレーム
JP2012023130A (ja) 樹脂封止型半導体装置の形成方法
KR20090001103U (ko) 반도체 소자 패키징용 몰딩구조
JPH03225930A (ja) 半導体装置の樹脂封止装置
JP2006332212A (ja) 樹脂封止装置および樹脂封止装置によって樹脂封止された半導体装置および樹脂封止装置を用いた半導体装置の樹脂封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right