KR960006713A - 칩 탑재기관 모듈 및 실패칩 보수방법 - Google Patents

칩 탑재기관 모듈 및 실패칩 보수방법 Download PDF

Info

Publication number
KR960006713A
KR960006713A KR1019940016711A KR19940016711A KR960006713A KR 960006713 A KR960006713 A KR 960006713A KR 1019940016711 A KR1019940016711 A KR 1019940016711A KR 19940016711 A KR19940016711 A KR 19940016711A KR 960006713 A KR960006713 A KR 960006713A
Authority
KR
South Korea
Prior art keywords
chip
module
pad
pads
semiconductor
Prior art date
Application number
KR1019940016711A
Other languages
English (en)
Other versions
KR970010108B1 (en
Inventor
안승호
김구성
김종국
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR94016711A priority Critical patent/KR970010108B1/ko
Publication of KR960006713A publication Critical patent/KR960006713A/ko
Application granted granted Critical
Publication of KR970010108B1 publication Critical patent/KR970010108B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 칩 탑재기판 모듈에 관한 것으로, 타회로단과 전기적신호를 인터페이스하는 다수의 탭들, 반도체 칩을 탑재하기 위한 복수의 모듈칩 패드들, 상기 탑재된 반도체 칩의 실패칩을 보수하기 위한 반도체 칩을 탑재하는 여분의 모듈칩 패드, 상기 복수의 모듈칩 패드와 상기 여분의 모듈칩 패드 주변에 각각 놓여있는 다수의 모듈 본딩패드, 및 상기 각각의 반도체 칩의 출력 데이타단들과 접속되는 모듈 본딩패드들과 상기 탭들을 여분의 반도체 칩을 이용한 실패칩의 보수가 가능하도록 작동데이타에 따라 전기적으로 상호 연결시킨 와이어패턴이 인쇄된 회로기판의 상기 모듈칩 패드들상에 반도체 칩들이 실장되어 이루어져 있으며, 상기한 이 발명의 칩 탑재기판 모듈에 따르면, 기존 칩 탑재기판 모듈의 인쇄회로기판 및 조립공을 크게 변화시키지 않고 간단한 접속 와이어의 제거 및 연결공정에 의해 실패칩의 보수가 가능하므로 보수공정시 주변의 양호한 반도체 칩이 실패되는 문제를 해소할 수 있으므로, 제품의 신뢰성을 향상시키고, 또한 실패에 따른 제조비용을 절감할 수 있는 효과가 있다.

Description

칩 탑재기관 모듈 및 실패칩 보수방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명의 칩 탑재기판 모듈의 작동데이타에 따라 인쇄회로가 설계되어 있는 인쇄회로기판의 일실시예를 나타낸 도면.
제4도는 제3도의 이 발명의 인쇄회로기판에 따른 칩 탑재기판 모듈의 블록회로도.
제5도는 이 발명에 따른 칩 탑재기판 모듈에 있어서 하나의 실패칩이 보수된 경우의 일실시예를 도시한 블록회로도.

Claims (13)

  1. 타회로단과 전기적신호를 인터페이스하는 다수의 탭들, 반도체 칩을 탑재하기 위한 복수의 모듈칩 패드들, 상기 탑재된 반도체 칩의 실패칩을 보수하기 위한 반도체 칩을 탑재하는 여분의 모듈칩 패드, 상기 복수의 모듈칩 패드와 상기 여분의 모듈칩 패드 주변에 각각 놓여있는 다수의 모듈 본딩패드, 및 상기 각각의 반도체 칩의 출력 데이타단들과 접속되는 모듈 본딩패드들과 상기 탭들을 여분의 반도체 칩을 이용한 실패칩의 보수가 가능하도록 작동데이타에 따라 전기적으로 상호 연결시킨 와이어패턴이 인쇄된 회로기판의 상기 모듈칩 패드들상에 반도체 칩들이 실장되어 이루어진 것을 특징으로 하는 칩 탑재기판 모듈.
  2. 제1항에 있어서, 상기 회로기판은 세라믹기판인 것을 특징으로 하는 칩 탑재기판 모듈.
  3. 제1항에 있어서, 상기 모듈칩 패드는 주변기판 표면보다 낮게 단차가 형성되어 있는 것을 특징으로 하는 칩 탑재기판 모듈.
  4. 제1항에 있어서, 상기 모듈 본딩패드와 반도체칩은 와이어로 접속된 것을 특징으로 하는 칩 탑재기판 모듈.
  5. 제4항에 있어서, 상기 모듈 본딩패드는 고전도성의 금으로 이루어진 것을 특징으로 하는 칩 탑재기판 모듈.
  6. 타회로단과 전기적신호를 인터페이스하는 다수의 탭들, 반도체 칩을 탑재하기 위한 복수의 모듈칩 패드들, 상기 탑재된 반도체 칩의 실패칩을 보수하기 위한 반도체 칩을 탑재하는 여분의 모듈칩 패드, 상기 복수의 모듈칩 패드와 상기 여분의 모듈칩 패드 주변에 각각 놓여있는 다수의 모듈 본딩패드, 상기 각각의 반도체 칩의 출력 데이타단들에 접속되는 모듈 본딩패드들과 상기 탭들을 여분의 반도체 칩을 이용한 실패칩의 보수가 가능하도록 작동데이타에 따라 전기적으로 상호 연결시킨 와이어패턴, 및 상기 와이어패턴의 소정부분에 위치하고 상기 와이어패턴의 양단에 연결된 복수의 옵션패턴이 인쇄되어 있는 회로기판의 상기 모듈칩 패드들 상에 반도체집들이 실장되어 이루어진 것을 특징으로 하는 칩 탑재기판 모듈.
  7. 제6항에 있어서, 상기 회로기판은 인쇄회로기판, 또는 세라믹기판의 어느 하나인 것을 특징으로 하는 칩 탑재기판 모듈.
  8. 제6항에 있어서, 상기 모듈칩 패드는 주변기판 표면보다 낮게 단차가 형성되어 있는 것을 특징으로 하는 칩 탑재기판 모듈.
  9. 제6항에 있어서, 상기 모듈 본딩패드와 반도체칩은 와이어로 접속된 것을 특징으로 하는 칩 탑재기판 모듈.
  10. 제9항에 있어서, 상기 모듈 본딩패드는 고전도성의 금으로 이루어진 것을 특징으로 하는 칩 탑재기판 모듈.
  11. 제6항에 있어서, 상기 옵션패드는 외부로 부터의 보수를 위하여 전기적인 연결이 용이하게 양단자가 구비된 것을 특징으로 하는 칩 탑재기판 모듈.
  12. 제11항에 있어서, 상기 옵션패드의 양단자는 0옴 저항의 와이어로 연결된 것을 특징으로 하는 칩 탑재기판 모듈.
  13. 실패칩의 복수의 데이타 출력단자에 대응하여 접속된 복수의 와이어패턴을 제거하여 실패칩의 출력데이타를 탭단자와 전기적으로 개방시키고, 여분의 반도체칩을 여분의 모듈칩 패드에 다이부착하여 여분의 모듈 본딩패드를 와이어본딩한 다음, 옵션패드의 양단자를 와이어로 연결하여 여분의 반도체칩의 출력데이타를 상기 옵션패드를 통하여 상기 탭단자에 연결시킨 후, 보호막을 코팅하는 과정으로 이루어진 것을 특징으로 하는 칩 탑재기판 모듈의 실패칩 보수방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR94016711A 1994-07-12 1994-07-12 Chip mounting board module and repairing method of failing chip KR970010108B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR94016711A KR970010108B1 (en) 1994-07-12 1994-07-12 Chip mounting board module and repairing method of failing chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR94016711A KR970010108B1 (en) 1994-07-12 1994-07-12 Chip mounting board module and repairing method of failing chip

Publications (2)

Publication Number Publication Date
KR960006713A true KR960006713A (ko) 1996-02-23
KR970010108B1 KR970010108B1 (en) 1997-06-21

Family

ID=19387785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR94016711A KR970010108B1 (en) 1994-07-12 1994-07-12 Chip mounting board module and repairing method of failing chip

Country Status (1)

Country Link
KR (1) KR970010108B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891214B1 (ko) * 2005-08-29 2009-04-01 교세라 가부시키가이샤 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법
US8692136B2 (en) 2010-07-13 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891214B1 (ko) * 2005-08-29 2009-04-01 교세라 가부시키가이샤 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법
US8692136B2 (en) 2010-07-13 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same

Also Published As

Publication number Publication date
KR970010108B1 (en) 1997-06-21

Similar Documents

Publication Publication Date Title
USRE36469E (en) Packaging for semiconductor logic devices
US4992850A (en) Directly bonded simm module
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
KR950021447A (ko) 반도체 장치 및 그 제조방법
KR970030750A (ko) 반도체장치 및 그것을 사용한 전자장치
JP2568748B2 (ja) 半導体装置
KR970024035A (ko) 더미볼을 이용한 비지에이(bga) 패키지 및 그 보수방법
EP0166401B1 (en) Circuit module
USRE36325E (en) Directly bonded SIMM module
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
US5640308A (en) Field programmable circuit module
KR960006713A (ko) 칩 탑재기관 모듈 및 실패칩 보수방법
AU611446B2 (en) Improved vlsi package having multiple power planes
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JPH04129250A (ja) 薄型混成集積回路基板
JPH06169033A (ja) 半導体チップの実装方法
JPH0685150A (ja) 集積回路
JPH0367345B2 (ko)
US20030057541A1 (en) Un-packaged or semi-packaged electrically tested electronic device free from infantile mortality and process for manufacture thereof
KR940006872Y1 (ko) 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조
JP3182943B2 (ja) ハイブリッドｉｃ
JP2786047B2 (ja) 樹脂封止型半導体装置
JP3172292B2 (ja) 混成集積回路装置
US6782612B2 (en) Manufacturing process of IC module
KR930011117B1 (ko) 반도체 패키지 및 그 실장방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee