CN202330470U - 一种集成电路芯片测试接口板 - Google Patents

一种集成电路芯片测试接口板 Download PDF

Info

Publication number
CN202330470U
CN202330470U CN2011204442489U CN201120444248U CN202330470U CN 202330470 U CN202330470 U CN 202330470U CN 2011204442489 U CN2011204442489 U CN 2011204442489U CN 201120444248 U CN201120444248 U CN 201120444248U CN 202330470 U CN202330470 U CN 202330470U
Authority
CN
China
Prior art keywords
chip
tie point
integrated circuit
pin
test interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011204442489U
Other languages
English (en)
Inventor
于明
冯建科
王鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING RESEARCH INST OF AUTOMATIC MEASUREMENT TECHNOLOGY
Original Assignee
BEIJING RESEARCH INST OF AUTOMATIC MEASUREMENT TECHNOLOGY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING RESEARCH INST OF AUTOMATIC MEASUREMENT TECHNOLOGY filed Critical BEIJING RESEARCH INST OF AUTOMATIC MEASUREMENT TECHNOLOGY
Priority to CN2011204442489U priority Critical patent/CN202330470U/zh
Application granted granted Critical
Publication of CN202330470U publication Critical patent/CN202330470U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本实用新型公开了一种集成电路芯片测试接口板，在被测集成电路芯片的管脚连接点和测试机通道的连接点之间加入可选择连接模块，将集成电路芯片管脚与测试机通道相连。电源和地呈环形分布在被测集成电路芯片的管脚四周。开发人员通过可选择连接模块配置测试管脚，即可使原本只适用于一种集成电路芯片的连接模式变为可以为多种集成电路芯片所适用，从而提高了本集成电路芯片测试接口板的通用性，降低了开发成本。

Description

一种集成电路芯片测试接口板
技术领域
本实用新型涉及一种集成电路芯片测试接口板，属于集成电路测试技术领域。
背景技术
在集成电路芯片的测试过程中，集成电路芯片测试接口板(简称测试接口板)是必不可少的部分。它的作用是将集成电路芯片的管脚和集成电路测试设备的测试机通道一一对应地连接起来，使得在测试过程中，集成电路测试设备发出的驱动信号可以通过测试接口板准确无误地传输到指定的目标管脚或测试点上。同时，集成电路测试机接收到的集成电路芯片反馈信号通过测试接口板返回给集成电路测试设备。集成电路测试设备将返回的信号值与预期的信号值进行对比，判断出所测试的集成电路芯片的好坏。
目前，对于大规模多管脚集成电路芯片的测试工作，一般都采用为每种集成电路芯片专门订制测试接口板的方式。这是因为对于不同种类的集成电路芯片，其电源、地、还有各种数据线、地址线、时钟线、测试线、配置线等的位置都各有不同，很难用同一种测试接口板适配不同型号的集成电路芯片。但是，这种测试接口板与集成电路芯片的适配方式会造成巨大的资源浪费。
在专利号为ZL 200610116563.2的中国发明专利中，公开了一种用于半导体集成电路测试的器件接口板。它包括一个具有24引脚的双列直插式插座，在该插座的左右两侧各设置一个跳线结构，每一跳线结构，具有12行跳线，每一行跳线具有左、中、右三根跳线引针；左侧的跳线结构，每一行中间的跳线引针与所述插座对应的引脚相连接，左边的跳线引针与测试台的GND端相连接，右边的跳线引针与测试台的数字通道相连；右侧的跳线结构，每一行中间的跳线引针与所述插座对应的引脚相连接，右边的跳线引针与测试台的VDD端相连接，左边的跳线引针与测试台的数字通道相连。该器件接口板能够灵活调节其GND端和VDD端，从而用一块通用器件接口板完成对应多种引脚的器件的测试功能，既满足了具有不同管脚的半导体集成电路器件的测试要求，又降低了测试的成本。
发明内容
本实用新型所要解决的技术问题在于提供一种新型的集成电路芯片测试接口板。该测试接口板克服了现有技术中测试接口板固化无法改动的缺陷，可以根据不同集成电路芯片的需要灵活连线，达到一板多用的目的。
为实现上述的目的，本实用新型采用下述的技术方案：
一种集成电路芯片测试接口板，其特征在于：
所述集成电路芯片测试接口板包括可选择连接模块、测试机通道、电源连接点和接地点；
所述可选择连接模块和所述测试机通道分布在被测集成电路芯片的周围，所述可选择连接模块位于被测集成电路芯片的管脚连接点和测试机通道的连接点之间；
所述电源连接点和所述接地点环绕被测集成电路芯片分布。
其中较优地，所述电源连接点包括第一电源连接点和第二电源连接点，所述第一电源连接点位于被测集成电路芯片周围偏内侧的位置，所述第二电源连接点位于被测集成电路芯片周围偏外侧的位置。
其中较优地，所述接地点与所述电源连接点对应设置，且位于相应电源连接点的内侧。
其中较优地，所述接地点与所述电源连接点之间设有滤波电容。
其中较优地，被测集成电路芯片的管脚连接点到可选择连接模块的管脚连接点之间的连线位于同一层电路板内。
本实用新型所提供的测试接口板通过在集成电路芯片的管脚连接点和测试机通道的连接点之间加入可选择连接模块的方式，使原本只适用于一种集成电路芯片的连接模式变为可以为多种集成电路芯片所适用，提高了测试接口板的通用性，降低了开发成本。
附图说明
下面结合附图和具体实施例对本实用新型作进一步的详细说明。
图1为本测试接口板的一个实施例的整体结构示意图；
图2为本测试接口板的一个实施例中，管脚连接点、电源连接点和接地点的分布示意图；
图3为本测试接口板的一个实施例中，可选择连接模块的结构及布局示意图。
具体实施方式
在现有的集成电路封装产业中，采用176脚封装方式的集成电路芯片由于可以包括DSP等多种类型的芯片产品，因此该种封装方式的使用范围日益扩大。另一方面，通常为了节省集成电路测试设备的资源，需要将176脚封装方式的集成电路芯片通过128测试机通道进行测试。在这个测试过程中，现有技术不能很好地解决复杂的连线变更问题。本测试接口板是基于该实际需求而提出的，能够根据不同集成电路芯片的需要灵活连线，很好地解决这一问题。
为此，在本实用新型的一个实施例中，将总体上需要的176脚封装转128测试机通道分为四个44脚转32测试机通道的可选择连接模块，对称围绕在被测集成电路芯片的四周。测试接口板上的测试机通道对称分布在被测集成电路芯片的两侧。电源与地(GND)分别环绕分布，使得第一电源和地处在被测集成电路芯片周围偏内侧的位置，第二电源和地分布在被测集成电路芯片周围偏外侧的位置。
图1为本测试接口板的一个实施例的整体结构示意图。在该实施例中，测试机通道根据集成电路测试设备的位置定位，对称分布在被测集成电路芯片的两侧。可选择连接模块B上的连接点5对应连接到测试机通道A上的连接点3上。同时，可选择连接模块C上的连接点6对应连接到测试机通道A上的连接点4上。可选择连接模块D的连接点7接到可选择连接模块A的连接点1。可选择连接模块D的连接点8接到可选择连接模块A的连接点2上。在图1中，位于左右两侧的可选择连接模块的连接点分别直连到同侧测试机通道的连接点上，位于上下两侧的可选择连接模块的左半侧连接点依次连接到测试机通道A的左列连接点，右半侧连接点依次连接到测试机通道E的右列连接点。各连接点之间的具体连线依此规律完成，在此不予赘述。
图2为本测试接口板的一个实施例中，管脚连接点、电源连接点和接地点的分布示意图。其中，第一电源连接点及相应的接地点采用双层方形环绕方式。第一电源连接点位于方形的外侧一周，相应的接地点位于方形的内侧一周。在方形的四边均匀分布四组管脚连接点。在图2所示的实施例中，每一组管脚连接点均为44个(该数量与可选择连接模块相对应)，四组合计为176个。第二电源连接点及相应的接地点也分为四组，分别分布在四组管脚连接点的外侧。在每一组中，第二电源连接点位于靠外侧的位置，相应的接地点位于靠内侧的位置。由于电源连接点和接地点呈对称方式分布在管脚连接点的四周，可以确保各个信号的稳定性。另外，图2所示的布局方式可以方便地在各个电源连接点和接地点之间加入滤波电容(一般为20uF电容)，以确保电源信号稳定无毛刺。
图3为本测试接口板的一个实施例中，可选择连接模块的结构及布局示意图。四个可选择连接模块对称设置在集成电路芯片的管脚连接点的四周，从集成电路芯片的管脚连接点到可选择连接模块上的管脚连接点的连线在同一层电路板内连接完成。这种连接方式保证了相邻管脚到测试机通道的距离在最小的范围内，可增强测试信号的可靠性以及稳定性。保护板定位孔共有四个，对称设置在四个可选择连接模块的相邻处，其目的在于实现保护板的定位。镶嵌的保护板可以起到对电路连接核心部分的保护作用。
在集成电路芯片的电源和地连接到指定位置以后，剩余的管脚连接点连接到可选择连接模块上的管脚连接点上。然后，根据具体的测试需要，可以有选择地把管脚连接点连接到测试机通道的连接点上。由于集成电路测试机上的不同组测试机通道所具有的电压驱动属性可以设定，可以通过可选择连接模块将需要单独设定驱动的集成电路芯片管脚连接到指定的测试机通道上。
当基于可选择连接模块建立一款采用176脚封装方式的集成电路芯片的测试接口板时，集成电路芯片所规定的两组电源可以分别接到测试接口板背面已经规划好的第一电源和第二电源上。除去电源和地的连接，剩下的集成电路芯片管脚根据需要连接到可选择连接模块的管脚连接点上，176个管脚连接点可以保证集成电路芯片全部管脚的连接。通过可选择连接模块，将集成电路芯片测试中需要用到的信号连接到模块另一侧的128个测试机通道连接点，进而最终引接到测试接口板的测试机通道上，完成该款集成电路芯片的信号连接。
本测试接口板由于采用可选择连接模块，可以根据不同集成电路芯片的需要灵活连线，达到一板多用的目的。多款集成电路芯片可以基于同一种测试接口板开发测试程序，从而降低了开发成本，缩短了开发周期，且方便开发人员更改以及优化。
需要说明的是，上面虽然以176脚封装转128测试机通道为例对本测试接口板进行了详细解说，但本测试接口板并不局限于此。通过适当修改可选择连接模块的管脚分布方式，本测试接口板也可以实现200脚(或256脚)封装转128测试机通道的测试。上述管脚分布方式的修改是集成电路测试领域普通技术人员都能掌握的常规技术，在此就不详细说明了。
上面对本实用新型所提供的集成电路芯片测试接口板进行了详细的说明。对本领域的一般技术人员而言，在不背离本实用新型实质精神的前提下对它所做的任何显而易见的改动，都将构成对本实用新型专利权的侵犯，将承担相应的法律责任。

Claims (5)

1.一种集成电路芯片测试接口板，其特征在于：
所述集成电路芯片测试接口板包括可选择连接模块、测试机通道、电源连接点和接地点；
所述可选择连接模块和所述测试机通道分布在被测集成电路芯片的周围，所述可选择连接模块位于被测集成电路芯片的管脚连接点和测试机通道的连接点之间；
所述电源连接点和所述接地点环绕被测集成电路芯片分布。
2.如权利要求1所述的集成电路芯片测试接口板，其特征在于：
所述电源连接点包括第一电源连接点和第二电源连接点，所述第一电源连接点位于被测集成电路芯片周围偏内侧的位置，所述第二电源连接点位于被测集成电路芯片周围偏外侧的位置。
3.如权利要求1所述的集成电路芯片测试接口板，其特征在于：
所述接地点与所述电源连接点对应设置，且位于相应电源连接点的内侧。
4.如权利要求1所述的集成电路芯片测试接口板，其特征在于；
所述接地点与所述电源连接点之间设有滤波电容。
5.如权利要求1所述的集成电路芯片测试接口板，其特征在于：
被测集成电路芯片的管脚连接点到可选择连接模块的管脚连接点之间的连线位于同一层电路板内。
CN2011204442489U 2011-11-10 2011-11-10 一种集成电路芯片测试接口板 Expired - Fee Related CN202330470U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011204442489U CN202330470U (zh) 2011-11-10 2011-11-10 一种集成电路芯片测试接口板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011204442489U CN202330470U (zh) 2011-11-10 2011-11-10 一种集成电路芯片测试接口板

Publications (1)

Publication Number Publication Date
CN202330470U true CN202330470U (zh) 2012-07-11

Family

ID=46442446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011204442489U Expired - Fee Related CN202330470U (zh) 2011-11-10 2011-11-10 一种集成电路芯片测试接口板

Country Status (1)

Country Link
CN (1) CN202330470U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149388A (zh) * 2013-02-06 2013-06-12 深圳欧菲光科技股份有限公司 集成电路测试连接装置和方法
CN103345916A (zh) * 2013-06-21 2013-10-09 深圳市华星光电技术有限公司 一种短路棒的万能电路板
CN104678276A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 模块化芯片多脚位同时测试系统及其方法
CN105677524A (zh) * 2016-01-07 2016-06-15 北京小米移动软件有限公司 测试组件、连接器和测试主板
CN106033093A (zh) * 2015-03-10 2016-10-19 中芯国际集成电路制造(上海)有限公司 测试辅助装置
CN106249001A (zh) * 2016-05-05 2016-12-21 苏州能讯高能半导体有限公司 一种测试板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149388A (zh) * 2013-02-06 2013-06-12 深圳欧菲光科技股份有限公司 集成电路测试连接装置和方法
CN103149388B (zh) * 2013-02-06 2016-05-04 深圳欧菲光科技股份有限公司 集成电路测试连接装置和方法
CN103345916A (zh) * 2013-06-21 2013-10-09 深圳市华星光电技术有限公司 一种短路棒的万能电路板
CN103345916B (zh) * 2013-06-21 2016-05-04 深圳市华星光电技术有限公司 一种短路棒的万能电路板
CN104678276A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 模块化芯片多脚位同时测试系统及其方法
CN106033093A (zh) * 2015-03-10 2016-10-19 中芯国际集成电路制造(上海)有限公司 测试辅助装置
CN105677524A (zh) * 2016-01-07 2016-06-15 北京小米移动软件有限公司 测试组件、连接器和测试主板
CN105677524B (zh) * 2016-01-07 2019-11-15 北京小米移动软件有限公司 测试组件、连接器和测试主板
CN106249001A (zh) * 2016-05-05 2016-12-21 苏州能讯高能半导体有限公司 一种测试板
CN106249001B (zh) * 2016-05-05 2019-06-14 苏州能讯高能半导体有限公司 一种测试板

Similar Documents

Publication Publication Date Title
CN202330470U (zh) 一种集成电路芯片测试接口板
JP5826926B2 (ja) 電気的に結合された複数の半導体ダイをウェハのスクライブライン内に位置する検査アクセスインタフェースと接触させる方法、装置、及びシステム
JP5765889B2 (ja) 集積回路の並行検査の方法、装置及びシステム
CN102103185A (zh) 用于测量芯片间信号的方法和装置
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
CN104965168B (zh) 一种用于集成电路测试的fpga配置系统及方法
ITMI20080365A1 (it) Collaudo di circuiti integrati mediante poche sonde di collaudo
CN102655101A (zh) 3d芯片tsv互连的内建自测试及内建自修复技术
CN103630824B (zh) 芯片同测系统
KR20160036703A (ko) 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
CN110619136B (zh) 优化引线键合封装芯片的电压降的方法及应用
CN102176440B (zh) 一种放置在划片槽内的改进型可寻址测试芯片及制作方法
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
US6584606B1 (en) Fast method of I/O circuit placement and electrical rule checking
CN102446557B (zh) 一种芯片和一种芯片并行测试的方法
JP6405346B2 (ja) スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路
CN109725250B (zh) 一种片上系统芯片模拟电路的测试系统及测试方法
JP2010537187A (ja) マルチサイトプローブ
CN107271888A (zh) 一种单个测试芯片实现多个ip芯片测试的方法
CN212965302U (zh) 一种能扩展并行测试的高密度可寻址测试芯片
CN102540047A (zh) 一种测试覆盖率的评估方法
CN107621602A (zh) 集成电路芯片载板的测试方法
CN101154658B (zh) 有数个模块单元的芯片和有数个功能区块的存储器芯片
TWI473107B (zh) 可程式加速測試訊號之測試界面板
US8122416B2 (en) Arrangement verification apparatus

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20201110

CF01 Termination of patent right due to non-payment of annual fee