CN104678276A - 模块化芯片多脚位同时测试系统及其方法 - Google Patents

模块化芯片多脚位同时测试系统及其方法 Download PDF

Info

Publication number
CN104678276A
CN104678276A CN201310625961.7A CN201310625961A CN104678276A CN 104678276 A CN104678276 A CN 104678276A CN 201310625961 A CN201310625961 A CN 201310625961A CN 104678276 A CN104678276 A CN 104678276A
Authority
CN
China
Prior art keywords
chip
circuit board
relay
control
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310625961.7A
Other languages
English (en)
Inventor
姜宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201310625961.7A priority Critical patent/CN104678276A/zh
Publication of CN104678276A publication Critical patent/CN104678276A/zh
Pending legal-status Critical Current

Links

Abstract

本发明公开一种模块化芯片多脚位同时测试系统及其方法,将控制芯片设置于控制电路板上,亦可同步将继电器阵列设置于继电器电路板上,在插接电路板上设置插槽以让控制电路板以及继电器电路板可插设于插接电路板,以及在插接电路板上设置连接端口以让测试电路板可电性连接于插接电路板,藉此可以达成控制芯片以及继电器阵列模块化,以控制电路板的大小并便于更换继电器阵列与控制芯片的技术功效。

Description

模块化芯片多脚位同时测试系统及其方法
技术领域
本发明涉及一种测试系统及其方法,尤其是指一种通过模块化以提供芯片多脚位同时测试的系统及其方法。
背景技术
目前对于集成电路或是芯片(integrated circuit,IC)的测试方式是将集成电路或是芯片电性连接于电路板上,并直接将测试信号连接到集成电路或是芯片的脚位上,以进行集成电路或是芯片的测试。
当需要对多个集成电路或是芯片同时进行相同或是不相同脚位的测试时,一般是采用继电器阵列以将测试信号连接到集成电路或是芯片的脚位上,当同时测试越多个集成电路或是芯片时,则需要平面面积够大的电路板才能通过继电器阵列将测试信号连接到集成电路或是芯片的脚位上。
然而,采用平面面积越大的电路板会造成以下的问题:
首先,由于继电器阵列、控制芯片以及电路板自身的重量,往往会造成电路板受力不均匀而产生桥曲的现象,电路板桥曲现象则会造成继电器阵列或是控制芯片电性连接于电路板上的脚位松脱或是断裂,这样子会造成无法产生正确测试信号的问题。
接着,当产生继电器阵列或是控制芯片电性连接于电路板上的脚位松脱或是断裂的情况时,则需要对脚位松脱或是断裂的继电器阵列或是控制芯片进行更换,但由于继电器阵列以及控制芯片在电路板上的排列密集,在更换继电器阵列或是控制芯片会因为继电器阵列以及控制芯片在电路板上的排列密集的原因而导致更换不易,亦有可能影响到其他正常良好的继电器阵列以及控制芯片,而造成除错上的困扰。
为了避免上述问题,当产生继电器阵列或是控制芯片电性连接于电路板上的脚位松脱或是断裂的情况时,往往则是直接替换电路板,而造成测试成本的增加。
综上所述,可知现有技术中长期以来一直存在对多个芯片同时进行脚位测试使用平面面积较大电路板所产生继电器阵列或是控制芯片电性连接于电路板上的脚位松脱或是断裂,且更换继电器阵列或是控制芯片不易的问题,因此有必要提出改进的技术手段,来解决此一问题。
发明内容
有鉴于现有技术存在对多个芯片同时进行脚位测试使用平面面积较大电路板所产生继电器阵列或是控制芯片电性连接于电路板上的脚位松脱或是断裂,且更换继电器阵列或是控制芯片不易的问题,本发明遂揭露一种模块化芯片多脚位同时测试系统及其方法,其中:
本发明所揭露第一实施态样的模块化芯片多脚位同时测试系统,其包含:插接电路板、多个控制电路板以及多个测试电路板。
插接电路板包含有继电器阵列组、多个控制板插槽以及多个测试板连接端口,继电器阵列组包含多组继电器阵列,每一组继电器阵列分别与控制板插槽以及测试板连接端口一对一对应,每组继电器阵列依据每一个继电器的状态生成测试信号。
每一个控制电路板插入控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片。
每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制,以及每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制。
每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过测试板连接端口其中之一与插接电路板电性连接,以自对应的继电器阵列获得测试信号。
每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
本发明所揭露第一实施态样的模块化芯片多脚位同时测试方法,其包含下列步骤:
首先,提供包含有继电器阵列组、多个控制板插槽以及多个测试板连接端口的插接电路板,继电器阵列组包含多组继电器阵列,每一组继电器阵列分别与控制板插槽以及测试板连接端口一对一对应,每组继电器阵列依据每一个继电器的状态生成测试信号;接着,提供多个控制电路板,每一个控制电路板插入控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片;接着,每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制;接着,每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制;接着,提供多个测试电路板,每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过测试板连接端口其中之一与插接电路板电性连接,以自对应的继电器阵列获得测试信号;接着,每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试;最后,每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
本发明所揭露第二实施态样的模块化芯片多脚位同时测试系统,其包含:插接电路板、多个继电器电路板、多个控制电路板以及多个测试电路板。
插接电路板包含有多个继电器板插槽、多个控制板插槽以及多个测试板连接端口,且多个继电器板插槽、多个控制板插槽与多个测试板连接端口彼此之间一对一对应。
每一个继电器电路板包含有继电器阵列,每一个继电器电路板插入继电器板插槽其中之一,且每一个继电器电路板依据继电器阵列中每一个继电器的状态生成测试信号。
每一个控制电路板插入控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片。
每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应继电器电路板的继电器阵列中每一个继电器状态的控制,以及每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器电路板的继电器阵列中每一个继电器状态的控制。
每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过测试板连接端口其中之一与插接电路板电性连接,以自对应的继电器电路板获得测试信号。
每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
本发明所揭露第二实施态样的模块化芯片多脚位同时测试方法,其包含下列步骤:
首先,提供包含有多个继电器板插槽、多个控制板插槽以及多个测试板连接端口的插接电路板,且多个继电器板插槽、多个控制板插槽与多个测试板连接端口彼此之间一对一对应;接着,提供多个继电器电路板,每一个继电器电路板包含有继电器阵列,每一个继电器电路板插入继电器板插槽其中之一,且每一个继电器电路板依据继电器阵列中每一个继电器的状态生成测试信号;接着,提供多个控制电路板,每一个控制电路板插入控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片;接着,每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应继电器电路板的继电器阵列中每一个继电器状态的控制;接着,每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器电路板的继电器阵列中每一个继电器状态的控制;接着,提供多个测试电路板,每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过测试板连接端口其中之一与插接电路板电性连接,以自对应的继电器电路板获得测试信号;接着,每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试;最后,每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
本发明所揭露的系统以及方法如上,与现有技术之间的差异在于本发明将控制芯片设置于控制电路板上,亦可同步将继电器阵列设置于继电器电路板上,在插接电路板上设置插槽以让控制电路板以及继电器电路板可插设于插接电路板,以及在插接电路板上设置连接端口以让测试电路板可电性连接于插接电路板,藉此可以有效的进行插接电路板、控制电路板与继电器电路板大小的控制,以避免将继电器阵列以及控制芯片同时设置于单一电路板上,而产生现有技术中所述的问题。
通过上述的技术手段,本发明可以通过控制芯片以及继电器阵列模块化,以控制电路板的大小并便于更换继电器阵列与控制芯片的技术功效。
附图说明
图1绘示为本发明第一实施态样模块化芯片多脚位同时测试系统的系统方块图。
图2绘示为本发明第一实施态样模块化芯片多脚位同时测试方法的方法流程图。
图3绘示为本发明第二实施态样模块化芯片多脚位同时测试系统的系统方块图。
图4绘示为本发明第二实施态样模块化芯片多脚位同时测试方法的方法流程图。
【符号说明】
10     插接电路板
11     继电器阵列组
111    继电器阵列
12     控制板插槽
13     测试板连接端口
14     继电器板插槽
20     控制电路板
21     控制芯片
30     测试电路板
31     待测试芯片
40     继电器电路板
41     继电器阵列
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式,藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下首先要说明本发明所揭露第一实施态样的模块化芯片多脚位同时测试系统,以及同时解说第一实施态样的运作方式及流程,并请参考「图1」以及「图2」所示,「图1」绘示为本发明第一实施态样模块化芯片多脚位同时测试系统的系统方块图;「图2」绘示为本发明第一实施态样模块化芯片多脚位同时测试方法的方法流程图。
本发明所揭露第一实施态样的模块化芯片多脚位同时测试系统,其包含:插接电路板10、多个控制电路板20以及多个测试电路板30。
插接电路板10包含有继电器阵列组11、多个控制板插槽12以及多个测试板连接端口13,继电器阵列组11包含多组继电器阵列111,每一组继电器阵列111分别与控制板插槽12以及测试板插槽13一对一对应(步骤101),控制板插槽12包含PCI插槽、AGP插槽、PCI-E插槽以及存储器插槽…等,在此仅为举例说明之,并不以此局限本发明的应用范畴,测试板连接端口13包含USB连接端口、RS232连接端口、网络连接端口以及打印机连接端口…等,在此仅为举例说明之,并不以此局限本发明的应用范畴。
每一个控制电路板20包含有多个控制芯片21,每一个控制电路板20插入控制板插槽12其中之一(步骤102),每一个控制电路板20上的每一个控制芯片21与同一个控制电路板20上其他的控制芯片21同时进行对应的继电器阵列111中每一个继电器状态的控制(步骤103),以及每一个控制电路板20上的每一个控制芯片21与其他控制电路板20上的每一个控制芯片21同时进行对应的继电器阵列111中每一个继电器状态的控制(步骤104)。
通过控制电路板20进行对应继电器阵列111中每一个继电器状态的控制后,此时每组继电器阵列111即可依据每一个继电器的状态生成测试信号。
每一个测试电路板30包含有多个待测试芯片31,每一个测试电路板30通过测试板连接端口13其中之一与插接电路板10电性连接,且测试电路板30即可自对应的继电器阵列获得测试信号(步骤105)。
在每一个测试电路板30自对应的继电器阵列获得测试信号时,每一个测试电路板30上的每一个待测试芯片31与同一个测试电路板30上其他的待测试芯片31依据测试信号同时进行相同脚位的多脚位测试(步骤106),以及每一个测试电路板30上的每一个待测试芯片31与其他测试电路板30上的每一个待测试芯片31测试信号同时进行相同脚位的多脚位测试(步骤107)。
在每一个测试电路板30自对应的继电器阵列获得测试信号时,每一个测试电路板30上的每一个待测试芯片31与同一个测试电路板30上其他的待测试芯片31依据测试信号同时进行不同脚位的多脚位测试(步骤106),以及每一个测试电路板30上的每一个待测试芯片31与其他测试电路板30上的每一个待测试芯片31测试信号同时进行不同脚位的多脚位测试(步骤107)。
藉由将控制芯片21分散设置于多个控制电路板20上,藉此可以有效的进行控制电路板20大小以及插接电路板10大小的控制,以有效的避免现有技术中所提到的问题,且亦可方便的进行控制电路板20的更换以及控制电路板20上所设置控制芯片21的更换。
以下接着要说明本发明所揭露第二实施态样的模块化芯片多脚位同时测试系统,以及同时解说第二实施态样的运作方式及流程,并请参考「图3」以及「图4」所示,「图3」绘示为本发明第一实施态样模块化芯片多脚位同时测试系统的系统方块图;「图4」绘示为本发明第一实施态样模块化芯片多脚位同时测试方法的方法流程图。
本发明所揭露第二实施态样的模块化芯片多脚位同时测试系统,其包含:插接电路板10、多个继电器电路板40、多个控制电路板20以及多个测试电路板30。
插接电路板10包含有多个继电器板插槽14、多个控制板插槽12以及多个测试板连接端口13,且多个继电器板插槽14、多个控制板插槽12与多个测试板连接端口13彼此之间一对一对应(步骤201),控制板插槽12与继电器板插槽14包含PCI插槽、AGP插槽、PCI-E插槽以及存储器插槽…等,在此仅为举例说明之,并不以此局限本发明的应用范畴,测试板连接端口13包含USB连接端口、RS232连接端口、网络连接端口以及打印机连接端口…等,在此仅为举例说明之,并不以此局限本发明的应用范畴。
每一个继电器电路板40包含有继电器阵列41,每一个继电器电路板40插入继电器板插槽14其中之一(步骤202),每一个控制电路板20包含有多个控制芯片21,每一个控制电路板20插入控制板插槽12其中之一(步骤203),每一个控制电路板20上的每一个控制芯片21与同一个控制电路板20上其他的控制芯片21同时进行对应的继电器阵列41中每一个继电器状态的控制(步骤204),以及每一个控制电路板20上的每一个控制芯片21与其他控制电路板20上的每一个控制芯片21同时进行对应的继电器阵列41中每一个继电器状态的控制(步骤205)。
通过控制电路板20进行对应继电器阵列41中每一个继电器状态的控制后,此时每组继电器阵列41即可依据每一个继电器的状态生成测试信号。
每一个测试电路板30包含有多个待测试芯片31,每一个测试电路板30通过测试板连接端口13其中之一与插接电路板10电性连接,且测试电路板30即可自对应的继电器电路板40获得测试信号(步骤206)。
在每一个测试电路板30自对应的继电器电路板40获得测试信号时,每一个测试电路板30上的每一个待测试芯片31与其他的待测试芯片31依据测试信号同时进行相同脚位的多脚位测试(步骤207),以及每一个测试电路板30上的每一个待测试芯片31与其他测试电路板30上的每一个待测试芯片31测试信号同时进行相同脚位的多脚位测试(步骤208)。
在每一个测试电路板30自对应的继电器电路板40获得测试信号时,每一个测试电路板30上的每一个待测试芯片31与其他的待测试芯片31依据测试信号同时进行不同脚位的多脚位测试(步骤207),以及每一个测试电路板30上的每一个待测试芯片31与其他测试电路板30上的每一个待测试芯片31测试信号同时进行不同脚位的多脚位测试(步骤208)。
藉由将控制芯片21分散设置于多个控制电路板20上,以及藉由将继电器分散设置于多个继电器电路板40上,藉此可以有效的进行控制电路板20大小与继电器电路板40大小的控制,以有效的避免现有技术中所提到的问题,且亦可方便的进行控制电路板20与继电器电路板40的更换以及控制电路板20上所设置控制芯片21与继电器电路板40上所设置继电器的更换。
综上所述,可知本发明与现有技术之间的差异在于本发明将控制芯片设置于控制电路板上,亦可同步将继电器阵列设置于继电器电路板上,在插接电路板上设置插槽以让控制电路板以及继电器电路板可插设于插接电路板,以及在插接电路板上设置连接端口以让测试电路板可电性连接于插接电路板,藉此可以有效的进行插接电路板、控制电路板与继电器电路板大小的控制,以避免将继电器阵列以及控制芯片同时设置于单一电路板上,而产生现有技术中所述的问题。
藉由此一技术手段可以来解决现有技术所存在对多个芯片同时进行脚位测试使用平面面积较大电路板所产生继电器阵列或是控制芯片电性连接于电路板上的脚位松脱或是断裂,且更换继电器阵列或是控制芯片不易的问题,进而通过控制芯片以及继电器阵列模块化,以控制电路板的大小并便于更换继电器阵列与控制芯片的技术功效。
虽然本发明所揭露的实施方式如上,惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围,仍须以所附的权利要求书所界定者为准。

Claims (8)

1.一种模块化芯片多脚位同时测试系统,其特征在于,包含:
一插接电路板,所述插接电路板包含有一继电器阵列组、多个控制板插槽以及多个测试板连接端口,所述继电器阵列组包含多组继电器阵列,每一组继电器阵列分别与所述控制板插槽以及所述测试板连接端口一对一对应,每组继电器阵列依据每一个继电器的状态生成测试信号;
多个控制电路板,每一个控制电路板插入所述控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片,每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制,以及每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制;及
多个测试电路板,每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过所述测试板连接端口其中之一与所述插接电路板电性连接,以自对应的继电器阵列获得测试信号,且每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
2.如权利要求1所述的模块化芯片多脚位同时测试系统,其特征在于,每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试。
3.一种模块化芯片多脚位同时测试方法,其特征在于,包含下列步骤:
提供包含有一继电器阵列组、多个控制板插槽以及多个测试板连接端口的一插接电路板,所述继电器阵列组包含多组继电器阵列,每一组继电器阵列分别与所述控制板插槽以及所述测试板连接端口一对一对应,每组继电器阵列依据每一个继电器的状态生成测试信号;
提供多个控制电路板,每一个控制电路板插入所述控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片;
每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制;
每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器阵列中每一个继电器状态的控制;
提供多个测试电路板,每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过所述测试板连接端口其中之一与插接电路板电性连接,以自对应的继电器阵列获得测试信号;
每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试;及
每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
4.如权利要求3所述的模块化芯片多脚位同时测试方法,其特征在于,每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试。
5.一种模块化芯片多脚位同时测试系统,其特征在于,包含:
一插接电路板,所述插接电路板包含有多个继电器板插槽、多个控制板插槽以及多个测试板连接端口,且多个继电器板插槽、多个控制板插槽与多个测试板连接端口彼此之间一对一对应;
多个继电器电路板,每一个继电器电路板包含有一继电器阵列,每一个继电器电路板插入所述继电器板插槽其中之一,且每一个继电器电路板依据所述继电器阵列中每一个继电器的状态生成测试信号;
多个控制电路板,每一个控制电路板插入所述控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片,每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应继电器电路板的所述继电器阵列中每一个继电器状态的控制,以及每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器电路板的所述继电器阵列中每一个继电器状态的控制;及
多个测试电路板,每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过所述测试板连接端口其中之一与所述插接电路板连接,以自对应的继电器电路板获得测试信号,且每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
6.如权利要求5所述的模块化芯片多脚位同时测试系统,其特征在于,每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试。
7.一种模块化芯片多脚位同时测试方法,其特征在于,包含下列步骤:
提供包含有多个继电器板插槽、多个控制板插槽以及多个测试板连接端口的一插接电路板,且多个继电器板插槽、多个控制板插槽与测试板连接端口彼此之间一对一对应;
提供多个继电器电路板,每一个继电器电路板包含有一继电器阵列,每一个继电器电路板插入所述继电器板插槽其中之一,且每一个继电器电路板依据所述继电器阵列中每一个继电器的状态生成测试信号;
提供多个控制电路板,每一个控制电路板插入所述控制板插槽其中之一,且每一个控制电路板包含有多个控制芯片;
每一个控制电路板上的每一个控制芯片与其他的控制芯片同时进行对应继电器电路板的所述继电器阵列中每一个继电器状态的控制;
每一个控制电路板上的每一个控制芯片与其他控制电路板上的每一个控制芯片同时进行对应的继电器电路板的所述继电器阵列中每一个继电器状态的控制;
提供多个测试电路板,每一个测试电路板包含有多个待测试芯片,每一个测试电路板通过所述测试板连接端口其中之一与所述插接电路板电性连接,以自对应的继电器电路板获得测试信号;
每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行多脚位测试;及
每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行多脚位测试。
8.如权利要求7所述的模块化芯片多脚位同时测试方法,其特征在于,每一个测试电路板上的每一个待测试芯片与其他的待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试,以及每一个测试电路板上的每一个待测试芯片与其他测试电路板上的每一个待测试芯片依据测试信号同时进行相同或不同脚位的多脚位测试。
CN201310625961.7A 2013-11-28 2013-11-28 模块化芯片多脚位同时测试系统及其方法 Pending CN104678276A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310625961.7A CN104678276A (zh) 2013-11-28 2013-11-28 模块化芯片多脚位同时测试系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310625961.7A CN104678276A (zh) 2013-11-28 2013-11-28 模块化芯片多脚位同时测试系统及其方法

Publications (1)

Publication Number Publication Date
CN104678276A true CN104678276A (zh) 2015-06-03

Family

ID=53313614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310625961.7A Pending CN104678276A (zh) 2013-11-28 2013-11-28 模块化芯片多脚位同时测试系统及其方法

Country Status (1)

Country Link
CN (1) CN104678276A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109490754A (zh) * 2018-11-24 2019-03-19 苏州旗开得电子科技有限公司 一种电路板并行测试系统
CN110716126A (zh) * 2019-10-14 2020-01-21 珠海亿智电子科技有限公司 芯片老化测试系统、方法及装置
CN116047271A (zh) * 2023-01-16 2023-05-02 荣湃半导体(上海)有限公司 一种自动化测试系统以及自动化测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2676218Y (zh) * 2003-08-22 2005-02-02 株洲时代电子技术有限公司 一种测试数字电路的装置
US20050215081A1 (en) * 2004-03-25 2005-09-29 Samantha Bench Method and apparatus for testing PCBA subcomponents
CN101545947A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 通用于多种产品的老化测试板及老化测试方法
CN201422137Y (zh) * 2009-03-23 2010-03-10 上海金灿电子科技有限公司 矩阵切换器
CN201716331U (zh) * 2010-05-27 2011-01-19 北京新润泰思特测控技术有限公司 老化测试系统
CN202033663U (zh) * 2011-04-21 2011-11-09 王艳红 印刷电路板的plc控制功能检测系统
CN202330470U (zh) * 2011-11-10 2012-07-11 北京自动测试技术研究所 一种集成电路芯片测试接口板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2676218Y (zh) * 2003-08-22 2005-02-02 株洲时代电子技术有限公司 一种测试数字电路的装置
US20050215081A1 (en) * 2004-03-25 2005-09-29 Samantha Bench Method and apparatus for testing PCBA subcomponents
CN101545947A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 通用于多种产品的老化测试板及老化测试方法
CN201422137Y (zh) * 2009-03-23 2010-03-10 上海金灿电子科技有限公司 矩阵切换器
CN201716331U (zh) * 2010-05-27 2011-01-19 北京新润泰思特测控技术有限公司 老化测试系统
CN202033663U (zh) * 2011-04-21 2011-11-09 王艳红 印刷电路板的plc控制功能检测系统
CN202330470U (zh) * 2011-11-10 2012-07-11 北京自动测试技术研究所 一种集成电路芯片测试接口板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109490754A (zh) * 2018-11-24 2019-03-19 苏州旗开得电子科技有限公司 一种电路板并行测试系统
CN109490754B (zh) * 2018-11-24 2021-03-09 苏州旗开得电子科技有限公司 一种电路板并行测试系统
CN110716126A (zh) * 2019-10-14 2020-01-21 珠海亿智电子科技有限公司 芯片老化测试系统、方法及装置
CN116047271A (zh) * 2023-01-16 2023-05-02 荣湃半导体(上海)有限公司 一种自动化测试系统以及自动化测试方法

Similar Documents

Publication Publication Date Title
CN104865457B (zh) 一种通用检测板卡
CN104246521B (zh) 智能变电站继电保护功能自动测试的方法及装置
CN113128148B (zh) 基于延时链的触发信号同步系统、方法及半导体测试设备
CN104516798B (zh) 无线一对多测试系统
CN109856522A (zh) 一种测试板和测试系统
CN102929758B (zh) 一种用于pxi智能测试平台设备的集成触发路由装置
US20130290594A1 (en) Core-driven translation and loopback test
CN104407279A (zh) 一种用于自动测试芯片mdio总线协议的码型数据、装置及测试方法
CN104678276A (zh) 模块化芯片多脚位同时测试系统及其方法
CN103200044A (zh) 背板测试系统及验证100g背板互连信号质量的方法
CN107462786A (zh) 一种矩阵综合测试仪及测试方法
CN103699112A (zh) 基于io信号故障仿真的航电自检测验证设备及其验证方法
CN102944852A (zh) 测试设备及其测试方法
CN207440685U (zh) 多路服务器的模块化主板
CN102402474A (zh) 可编程逻辑器件原型验证装置
CN103530166B (zh) 一种基于虚拟ram的面向多通道芯片的验证平台和验证方法
CN103366827B (zh) 存储器、通过测试机台对存储器进行测试的方法
CN106649162A (zh) 一种Pci‑Express多端口聚合系统及其使用方法
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
CN106200623B (zh) 堆芯测量系统逻辑模块的半物理仿真测试装置
CN103777136B (zh) 一种现场可编程门阵列的配置方法
CN101046793B (zh) 总线信号控制方法、系统、接口单板及网络设备内部单板
CN104331350A (zh) 一种ic卡电子设备串口调试的方法及装置
CN207248927U (zh) 一种开关矩阵
CN105223489A (zh) 一种互锁电路测试设备及测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150603

WD01 Invention patent application deemed withdrawn after publication