CN103777136B

CN103777136B - 一种现场可编程门阵列的配置方法

Info

Publication number: CN103777136B
Application number: CN201210410389.8A
Authority: CN
Inventors: 赵岩; 于芳
Original assignee: Institute of Microelectronics of CAS
Current assignee: Zhongke era technology Co., Ltd.
Priority date: 2012-10-24
Filing date: 2012-10-24
Publication date: 2016-06-08
Anticipated expiration: 2032-10-24
Also published as: CN103777136A

Abstract

本发明公开了一种现场可编程门阵列的配置方法，该现场可编程门阵列包括多个逻辑模块、多个X方向上的布线资源和多个Y方向上的布线资源，激励信号输入端和响应信号输出端；所说逻辑模块由逻辑单元组成，并且包括下边输入端，下边输出端，左边输入端，左边输出端，上边输入端，上边输出端，右边输入端和右边输出端；该方法对每一个逻辑模块采用“四入四出”的配置方式，最大限度地利用了逻辑模块的输入端和输出端，还大大减少了所需要端口的数量，适用于现场可编程门阵列中逻辑模块与局部互连资源连接的故障检测。

Description

一种现场可编程门阵列的配置方法

技术领域

本发明涉及现场可编程门阵列的局部互连资源故障检测技术领域，特别涉及一种现场可编程门阵列的配置方法。

背景技术

现场可编程门阵列(FPGA)的用户可编程性和低开发成本使它成为实现现代电路和系统的一种重要技术。与专用集成电路(ApplicationSpecificIntegratedCircuits，ASIC)相比，FPGA的研发成本低和开发周期短等特性使它成为实现现代数字电路和系统的一种重要核心技术，其市场占有额也在逐年增加。而对FPGA的测试工作也变得越来越重要，特别是对FPGA的局部互连资源故障检测。

一般来说，FPGA的测试分为中测和成测，即在FPGA芯片流片结束而没有划片时的测试和划片并封装后的测试。而对中测和成测都有很多不同针对性的测试模型。例如，对时钟网络故障的检测、对局部互连资源故障的检测、对I/O故障的检测和对LUT故障的检测等。而对局部互连资源故障的检测尤其关键，一个原因是布线资源是FPGA中实现信号互连功能的主要部分，另一个原因是对局部互连资源故障的有效检测是其他检测的前提保证。

现有的局部互连资源故障检测方法或者采用自测试结构的配置方法，或者采用多线段并行的配置方法。

采用自测试结构的配置方法，是将现场可编程门阵列中的部分逻辑模块作为激励的生成逻辑，检测其余的逻辑模块，自测试结构的优点是不用外加激励信号来源，缺点是因为要对生成激励信号的逻辑模块另行检测，所以配置的次数需要比外加激励信号的方法多一倍。例如，假定在现场可编程门阵列中包含A、B两部分逻辑模块，用A部分的逻辑模块作为激励生成逻辑，测试B部分逻辑模块，需要X次配置；那么，当用B部分的逻辑模块作为激励生成逻辑，测试A部分逻辑模块，同样需要X次配置，所以共需要2X测试配置次数。

采用多线段并行的配置方法，是从外部并行加入激励信号，同时检测各行或者各列的逻辑模块，优点是配置方法简单，配置次数少，缺点是需要更多的端口数量。例如，假定在现场可编程门阵列中包含N*N个逻辑模块，每个逻辑模块需要Y个输入测试信号，Z个输出测试信号，则总共需要N*Y个并行的激励信号，即N*Y个输入端口，N*Z个输出端口，所以测试所需的端口与现场可编程逻辑阵列的规模成正相关，也就是需要非常多的端口。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种现场可编程门阵列的配置方法，以解决在对SRAM基现场可编程门阵列局部互连资源故障检测时，配置次数多、端口数量多的技术问题，从而提高FPGA资源故障检测的效率。

(二)技术方案

为解决上述技术问题，本发明提供了一种现场可编程门阵列的配置方法，该现场可编程门阵列包括多个逻辑模块、多个X方向上的布线资源(CBX)和多个Y方向上的布线资源(CBY)，激励信号输入端和响应信号输出端；所述逻辑模块由逻辑单元组成，且包括下边输入端，下边输出端，左边输入端，左边输出端，上边输入端，上边输出端，右边输入端和右边输出端；其特征在于，该方法包括：

步骤1：对于每一个所述逻辑单元，利用所述逻辑模块内部的逻辑单元，将所述逻辑模块的下边输入端与左边输出端配置连接，将所述逻辑模块的左边输入端与上边输出端配置连接，将所述逻辑模块的上边输入端与右边输出端配置连接，将所述逻辑模块的右边输入端与下边输出端配置连接；

步骤2：将激励信号的输入端与坐标为(1，1)的逻辑模块的下边输入端配置连接，将坐标为(1，m)的逻辑模块的下边输出端与响应信号的输出端配置连接；

步骤3：将坐标为(x_i，y_j)逻辑模块左边输出端通过坐标为(x_i-1，y_j)的Y方向上的布线资源与坐标为(x_i，y_j)逻辑模块左边输入端配置连接；将坐标为(x_i，y_j)逻辑模块右边输出端通过坐标为(x_i，y_j)的Y方向上的布线资源与坐标为(x_i，y_j)逻辑模块右边输入端配置连接；

步骤4：对于坐标(x_i，y_j)满足1＜j＜n的逻辑模块，将坐标为(x_i，y_j)逻辑模块上边输出端通过坐标为(x_i，y_j)的X方向上的布线资源与坐标为(x_i，y_j+1)逻辑模块下边输入端配置连接；将坐标为(x_i，y_j)逻辑模块下边输出端通过坐标为(x_i，y_j-1)的X方向上的布线资源与坐标为(x_i，y_j-1)逻辑模块上边输入端配置连接；

步骤5：对于坐标(x_i，y_j)满足j＝n的逻辑模块，其下边输入端和输出端的配置与步骤4中的逻辑模块的配置相同；将坐标为(x_i，y_j)逻辑模块上边输出端通过坐标为(x_i，y_j)的X方向上的布线资源与坐标为(x_i，y_j)逻辑模块上边输入端配置连接；

步骤6：对于坐标(x_i，y_j)满足j＝1的逻辑模块，其上边输入端和输出端的配置与步骤4中的逻辑模块的配置相同；将坐标为(x_i，y_j)逻辑模块下边输出端通过坐标为(x_i，y_j-1)的X方向上的布线资源和坐标为(x_i+1，y_j-1)的X方向上的布线资源与坐标为(x_i+1，y_j)逻辑模块下边输入端配置连接；

其中，一个逻辑模块与X方向上右侧相邻的Y方向上的布线资源以及Y方向上上侧相邻的X方向上的布线资源共用一个坐标(x_i，y_j)；x_i为X方向坐标，y_j为Y方向坐标；i∈(1，m]且为整数，m为大于2的整数；j∈(1，n]且为整数，n为大于2的整数。

优选地，所述逻辑单元由可配置组合电路和可配置时序电路组成，并且将所述可配置组合电路配置成为输出等于输入的组合逻辑功能，并将所述可配置时序电路配置为输出等于输入的时序逻辑功能。所述布线资源中的每一个被使用的连线只能用于连接一个输入端和一个输出端。

(三)有益效果

本发明通过对现场可编程门阵列中每一个逻辑模块采用“四入四出”的配置方法，最大限度地利用了逻辑模块的输入端和输出端，并且没有采用自测试结构的配置方法，配置所需次数由输入端或输出端与布线资源的最大可配置连接数决定，是当前同类型配置方法中较少的配置次数；另外还大大减少了所需要端口的数量，适用于现场可编程门阵列中逻辑模块与局部互连资源连接的故障检测。

附图说明

图1是根据本发明的现场可编程门阵列的配置方法的配置示意图；

图2是根据本发明的逻辑单元的示意图；

图3是根据本发明的单个逻辑模块与布线资源连接关系示意图；

图4是根据本发明的单个逻辑模块与布线资源逐次配置的结构示意图；

图5是根据本发明全局结构配置的一个具体实例的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图1是根据本发明的现场可编程门阵列的配置方法的配置示意图。

如图1所示，101为激励信号的输入端，102为响应信号的输出端；103、104、105、106为Y方向上的布线资源(CBY)；107、108、109、110为X方向上的布线资源(CBX)；111、112、113、114为逻辑模块(LB)。

为了清晰地定义CBX、CBY、LB的位置以及方便表述，特建立图1中所示的坐标系。其中，定义水平方向为X方向，定义垂直方向为Y方向。根据CBX、CBY、LB等的位置与其所在方向上的数量有关的特点，图1中坐标系采用整数坐标，即所有有效的坐标值均为整数。定义在X方向上最左侧的CBY的X方向上坐标为0；定义在Y方向上最下侧的CBX的Y方向上的坐标为0；定义LB与X方向上右侧相邻的CBY以及Y方向上上侧相邻的CBX组成坐标系上的一个整数宽度，即共用一个整数坐标。定义X方向上LB的数量m为坐标系上X轴的最大有效值；定义Y方向上LB的数量n为坐标系上Y轴的最大有效值。

每组CBX、CBY、LB都有自己的坐标(x_i，y_j)，其中x_i为X方向坐标，y_j为Y方向坐标；i∈(1，m]且为整数，m为大于2的整数；j∈(1，n]且为整数，n为大于2的整数。

其中，X方向坐标x_i为1、或X方向坐标x_i为m、或Y方向坐标y_j为1、或Y方向坐标y_j为n的逻辑模块，称为边界逻辑模块；其余的逻辑模块，称为非边界逻辑模块。

本发明提出的现场可编程门阵列的配置方法，包括：

步骤1：对于所述每一个逻辑模块，利用其内部的逻辑单元，在该逻辑模块内部，将该逻辑模块的下边输入端与该逻辑模块的左边输出端配置连接，将该逻辑模块的左边输入端与该逻辑模块的上边输出端配置连接，将该逻辑模块的上边输入端与该逻辑模块的右边输出端配置连接，将该逻辑模块的右边输入端与该逻辑模块的下边输出端配置连接。

步骤2：将激励信号的输入端与坐标为(1，1)的逻辑模块的下边输入端配置连接(该端口不再受限于下边的描述)，将坐标为(1，m)的逻辑模块的下边输出端(该端口不再受限于下边的描述)与响应信号的输出端配置连接。

步骤3：将坐标为(x_i，y_j)逻辑模块左边输出端通过坐标为(x_i-1，y_j)的CBY与坐标为(x_i，y_j)逻辑模块左边输入端配置连接；将坐标为(x_i，y_j)逻辑模块右边输出端通过坐标为(x_i，y_j)的CBY与坐标为(x_i，y_j)逻辑模块右边输入端配置连接。

步骤4：对于坐标(x_i，y_j)满足1＜j＜n的逻辑模块，将坐标为(x_i，y_j)逻辑模块上边输出端通过坐标为(x_i，y_j)的CBX与坐标为(x_i，y_j+1)逻辑模块下边输入端配置连接；将坐标为(x_i，y_j)逻辑模块下边输出端通过坐标为(x_i，y_j-1)的CBX与坐标为(x_i，y_j-1)逻辑模块上边输入端配置连接。

步骤5：对于坐标(x_i，y_j)满足j＝n的边界逻辑模块，逻辑模块下边输入端和输出端的配置步骤与步骤4中的逻辑模块相同；将坐标为(x_i，y_j)逻辑模块上边输出端通过坐标为(x_i，y_j)的CBX与坐标为(x_i，y_j)逻辑模块上边输入端配置连接。

步骤6：对于坐标(x_i，y_j)满足j＝1的边界逻辑模块，逻辑模块上边输入端和输出端的配置步骤与步骤4中的逻辑模块相同；将坐标为(x_i，y_j)逻辑模块下边输出端通过坐标为(x_i，y_j-1)的CBX和坐标为(x_i+1，y_j-1)的CBX与坐标为(x_i+1，y_j)逻辑模块下边输入端配置连接。

下面将结合附图对上述步骤进行详细描述。

首先，介绍逻辑单元，即最小单元的配置方法。逻辑单元(LC)是组成逻辑模块(LB)的单元，也是组成现场可编程阵列的最小单元。对逻辑单元的配置包括：配置组合电路，即将逻辑单元中组合电路的功能配置成为输出等于输入的组合功能；配置时序电路，即将逻辑单元中时序电路的功能配置成为输出等于输入的时序功能。图2是根据本发明的逻辑单元的配置方法示意图。如图2所示，逻辑单元201，其由可配置组合电路202和可配置时序电路203组成。逻辑单元201是逻辑模块的组成单元。在配置逻辑单元时，将可配置组合电路202配置成为输出等于输入的组合逻辑功能，将可配置时序电路203配置为输出等于输入的时序逻辑功能，即将逻辑单元201配置成为一个两输入分别等于两输出的电路。需要在此说明的是，在配置逻辑单元时，是将逻辑单元配置成为两输入两输出的电路，即组合电路的输出等于且仅等于一个输入端，时序电路的输出等于且仅等于一个输入端(与组合电路的输入端不同)。不同的现场可编程阵列中的逻辑单元结构不同，但是本发明提出的对逻辑单元的配置方法为最简单的配置方法，在各种现场可编程阵列中均可实现。

接下来介绍逻辑模块的配置方法。逻辑模块是组成现场可编程阵列的基本单元，依照本发明，对逻辑模块的配置包括：

输入端和输出端的选择。不同的逻辑模块均包含多个输入端和多个输出端，且分布在逻辑模块的四边上。本发明采用的是四入四出的逻辑模块的配置方法，即对每个逻辑模块，选择四个处于不同边的输入端以及四个处于不同边的输出端进行配置，即：下边输入端，下边输出端，左边输入端，左边输出端，上边输入端，上边输出端，右边输入端，右边输出端，共八个端口。

输入端和输出端与逻辑单元的连接。逻辑模块的输入端和输出端均可以通过逻辑模块中的布线资源与逻辑单元的输入端和输出端一一连接。本发明采用的输入端和输出端与逻辑单元的连接策略是：位于逻辑模块下边输入端连接逻辑单元输入端，该逻辑单元输出端(该输出端在逻辑上等于输入端)连接逻辑模块左边输出端，即下入左出；位于逻辑模块左边输入端连接逻辑单元输入端，该逻辑单元输出端(该输出端在逻辑上等于输入端)连接逻辑模块上边输出端，即左入上出；位于逻辑模块上边输入端连接逻辑单元输入端，该逻辑单元输出端(该输出端在逻辑上等于输入端)连接逻辑模块右边输出端，即上入右出；位于逻辑模块右边输入端连接逻辑单元输入端，该逻辑单元输出端(该输出端在逻辑上等于输入端)连接逻辑模块下边输出端，即右入下出；以上总称四入四出。

需要说明的是，选择四边上输入端和输出端口的时候，选择范围限于逻辑端口，而不包括用于提供逻辑模块电源的电源端口以及提供逻辑模块特殊信号的端口(如时钟端口，全局置位/复位端口等)；在配置输入端口输出端与逻辑单元连接的时候，下入左出、左入上出、上入右出、右入下出之间是相互独立的，同时配置的；对逻辑模块的配置需要四个输入端和四个输出端，而每个逻辑单元可以提供两个输入端和两个输出端，所以，需要逻辑模块中至少包括两个逻辑单元，才能适用于本发明方法；如介绍逻辑单元配置时所说，逻辑单元中包含组合电路和时序电路，在四入四出连接时，各个逻辑模块的端口与逻辑单元的连接，并不要求是与组合电路的输入端或者输出端连接，所以保证了连接的灵活性。

下面介绍逻辑模块与局部互连资源的配置方法，即逻辑模块与其四周布线资源的配置方法，该方法包括以下步骤：

步骤1：配置逻辑模块四边端口与局部互连资源的连接。

在这一步中，要实现以下连接：将逻辑模块左边输出端与逻辑模块左边输入端连接到同一个连线上；将逻辑模块右边输出端与逻辑模块右边输入端连接到同一个连线上；将上下相邻的两个逻辑模块的相邻边的输入端和输出端交互连接到同一个连线上，即将逻辑模块下边输出端与下方逻辑模块上边输入端连接到同一个连线上，将逻辑模块上边输出端与上方逻辑模块下边输入端连接到同一个连线上(对于最上方或者最下方的逻辑模块的情形，在全局结构配置中说明)。

步骤2：重复上述操作，改变每次配置时所用的连线，直到遍历所有的局部互连资源。

下面结合图3、4说明这两个步骤。图3是单个逻辑模块与布线资源连接关系示意图。如图3所示，301为逻辑模块，302为逻辑模块输出端与布线资源之间的可配置连接点的集合，303为逻辑模块输入端与布线资源之间的可配置连接点的集合。在上述步骤1中，可将301左边的opin4(或opin5)与ipin6(或ipin8)同时连接到s4<2>(或s4<1>)连线上；将301右边的opin6(或opin7)与ipin9(或ipin11)同时连接到s0<0>(或s0<1>)连线上；将301下边的ipin0(或ipin2)连接到s4<2>(或s4<1>)连线上，opin0(或opin1)连接到s0<0>(或s0<1>)连线上；将301上边的opin2(或opin3)连接到s4<2>(或s4<1>)连线上，ipin3(或ipin5)连接到s0<0>(或s0<1>)连线上。图3是单个逻辑模块与布线资源逐次配置的结构示意图，即图2中302或者303的部分实例。

图4是根据本发明的单个逻辑模块与布线资源逐次配置的结构示意图。如图4所示，401、402、403和404分别是逻辑模块与布线资源之间的可配置连接点。在上述步骤2中，第一次配置将401配置成为连接状态，其余可配置连接点成为断开状态；第二次配置将402配置成为连接状态，其余可配置连接点成为断开状态；第三次配置将403配置成为连接状态，其余可配置连接点成为断开状态；第四次配置将404配置成为连接状态，其余可配置连接点成为断开状态，通过改变逻辑模块端口与互连资源的连接，实现对局部互连资源的遍历。

需要说明的是：每个逻辑模块的输入端(ipin)所连接的布线资源需要与其信号来源逻辑模块的输出端(opin)所连接的布线资源相同，这样才能实现信号的传递。强调这一点的原因是，每个逻辑模块的输入端和输出端可能连接的布线的范围不同，例如图3中opin4可以连接到s4<0>连线上，无法连接到s4<1>和s4<2>连线上，ipin6可以连接到s4<1>和s4<2>连线上，无法连接到s4<0>连线上，如果需要将opin4与ipin6配置连接到同一个连线上，就不能利用s4<2>、s4<1>和s4<0>这三个连线，只能利用类似于s3<0>这种同时可以连接opin4和ipin6的连续。

每次配置时每一个被使用的连线只能用于连接一个输入端和一个输出端。强调这一点的原因是，每一个逻辑模块四周的局部互连资源均是由相邻的逻辑模块共享的，所以在每次配置的时候，要保证连线使用的唯一性，即不能出现一个连线连接到两个输入端和两个输出端上的情形。

以下是根据本发明所提供的全局结构的配置方法。所谓全局结构配置指的是在对所有逻辑模块配置后，采用何种拓扑结构将各个相对独立的逻辑模块配置成为一个整体功能的过程。

全局结构的配置包含两个部分，即对非边界逻辑模块与局部互连资源连接的配置和对边界逻辑模块与局部互连资源连接的配置。其中，对非边界逻辑模块与局部互连资源连接的配置即为上文中所介绍的逻辑模块与局部互连资源的配置方法。

下面对边界逻辑模块与局部互连资源连接的配置作详细阐述。边界逻辑模块左边上的输入端和输出端与局部互连资源连接的配置，以及右边上的输入端和输出端与局部互连资源连接的配置，与非边界逻辑模块与局部互连资源连接的配置相同。区别在于，在配置现场可配置阵列中上边的逻辑模块时，要将逻辑模块上边输出端和输入端配置连接到同一个连线上；在配置现场可配置阵列中下边的逻辑模块时，要将逻辑模块下边输入端与位于该逻辑模块左边逻辑模块的输出端配置连接到同一个连线上，左下角的逻辑模块的下边输入端连接到全局的输入端上，右下角的逻辑模块的下边输出端连接到全局的输出端上。

此处所谓边界逻辑模块与非边界逻辑模块，指的是逻辑模块在现场可编程阵列中的位置特点，进一步的说，现场可编程阵列是由多个逻辑模块按照矩形阵列的形式组成的，本文中所说的边界逻辑模块，指的是处于矩形阵列的边界上的逻辑模块，其余部分的逻辑模块即为非边界逻辑模块。

为了更加清楚地阐释上述对边界逻辑模块与局部互连资源连接的配置，下面结合图5进行详细说明。

图5是根据本发明全局结构配置的一个具体实例的示意图。如图5所示，其中501、506、507、508、509、510、511、512、513、514、515、516为边界逻辑模块。502为与逻辑模块501连接的Y方向的布线资源(CBY)；503为与逻辑模块501连接的X方向的布线资源(CBX)；518为与逻辑模块512连接的Y方向的布线资源。图5中501、506、507、508均为现场可配置阵列中上边的逻辑模块，它们上边输出端与同边的输入端连接到同一个连线上；图5中511、514、515、516均为现场可配置阵列中下边的逻辑模块，511为左下角的逻辑模块，其下边输入端连接到全局的输入端505上，514为右下角的逻辑模块，其下边输出端连接到全局的输出端504上，516下边输入端与511下边输出端连接到同一个连线上，515下边输入端与516下边输出端连接到同一个连线上，514下边输入端与515下边输出端连接到同一个连线上。

下面再结合图5对前面各部分配置方法进行补充说明。

以图5中的逻辑模块511为例说明四入四出的逻辑模块的配置。输入信号505经过逻辑模块511下侧的X方向的布线资源(CBX)连接到逻辑模块511下边输入端上，此为一入；该信号在逻辑模块511中经过配置后从逻辑模块511左边输出端送出，此为一出；该信号经过逻辑模块511左边的Y方向的布线资源(CBY)后再次送回到逻辑模块511左边输入端，此为二入；该信号进入逻辑模块511后经过配置从逻辑模块511上边输出端送出，此为二出；该信号经过逻辑模块510、509、508等后从逻辑模块511上边输入端，此为三入；该信号进入逻辑模块511后经过配置从逻辑模块511右边输出端送出，此为三出；该信号经过逻辑模块511右边的Y方向的布线资源(CBY)后再次送回到逻辑模块511右边输入端，此为四入；信号进入逻辑模块511后经过配置从逻辑模块511下边输出端送出，此为四出。

以图5中的逻辑模块511为例说明串行链式结构。串行链式结构是指：在信号流向的正方向上(即信号由“源”端到“漏”端的方向)，激励信号的输入端连接且仅连接一个逻辑模块的输入端，每一个逻辑模块的输入端连接且仅连接该逻辑模块的一个输出端，每一个逻辑模块的输出端连接且仅连接该逻辑模块输入端、或另一个逻辑模块的输入端或者响应信号的输出端，信号依次串行经过激励信号的输入端，每一个被使用到的输入端、输出端和连线，最终到达响应信号的输出端。如图5所示，逻辑模块511下边输入端的来源是信号的总输入端505；逻辑模块511左边输出端只能连接逻辑模块511左边输入端，不能连接510左边输入端。这样输入端与输出端一一对应的结构，称为串行链式结构。

以图5为例说明“每次配置时每一个被使用的连线只能用于连接一个输入端和一个输出端”。如图5所示，逻辑模块511左边输出端与逻辑模块511左边输入端应该用同一个物理连线连接到一起，那么逻辑模块511左边输出端就与逻辑模块511左边输入端是一对“连接的输入端与输出端”；而除了逻辑模块511左边输入端以外，逻辑模块511左边输出端不应该与其他任何一个逻辑模块的输入端通过一个物理连线连接在一起，既不能与逻辑模块510左边输入端通过一个物理连线连接在一起，也不能与逻辑模块509左边输入端通过一个物理连线连接在一起，那么除了逻辑模块511左边输入端以外，逻辑模块511左边输出端与任意一个输入端都是“非连接的输入端与输出端”，都不能连接到同一个物理连线上，即“每次配置时每一个被使用的连线只能用于连接一个输入端和一个输出端”。

本发明与现有配置方法的比较。以图3和图5为例，规模为4*4的现场可编程门阵列，假定检测每个逻辑模块的局部互连资源需要X次配置次数。采用自测试结构的配置方法，需要配置的总次数为2X次，至少需要1个输入端(用于激励信号的启动)和1个输出端(用于检测结果的输出)；采用多线段并行的配置方法，如采用行(列)并行施加激励的方法，每行(列)需要1个输入端，1个输出端，共4个输入端，4个输出端，X次配置次数。而采用本发明的配置方法，共需要1个输入端，1个输出端，X次配置次数。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种现场可编程门阵列的配置方法，该现场可编程门阵列包括多个逻辑模块、多个X方向上的布线资源(CBX)和多个Y方向上的布线资源(CBY)，激励信号输入端和响应信号输出端；所述逻辑模块由逻辑单元组成，且包括下边输入端，下边输出端，左边输入端，左边输出端，上边输入端，上边输出端，右边输入端和右边输出端；

其特征在于，该方法包括：

步骤2：将激励信号的输入端与坐标为(x₁，y₁)的逻辑模块的下边输入端配置连接，将坐标为(x_m，y₁)的逻辑模块的下边输出端与响应信号的输出端配置连接；

2.如权利要求1所述的方法，其特征在于，所述逻辑单元由可配置组合电路和可配置时序电路组成。

3.如权利要求2所述的方法，其特征在于，将所述可配置组合电路配置成为输出等于输入的组合逻辑功能，并将所述可配置时序电路配置为输出等于输入的时序逻辑功能。

4.如权利要求1所述的方法，其特征在于，所述布线资源中的每一个被使用的连线只能用于连接一个输入端和一个输出端。