CN106156402A - Fpga逻辑块阵列的版图布局方法及版图布局 - Google Patents
Fpga逻辑块阵列的版图布局方法及版图布局 Download PDFInfo
- Publication number
- CN106156402A CN106156402A CN201610427073.8A CN201610427073A CN106156402A CN 106156402 A CN106156402 A CN 106156402A CN 201610427073 A CN201610427073 A CN 201610427073A CN 106156402 A CN106156402 A CN 106156402A
- Authority
- CN
- China
- Prior art keywords
- row
- logical block
- fpga logic
- block
- upset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种FPGA逻辑块阵列的版图布局方法及版图布局。所述方法包括：将所述FPGA逻辑块阵列的左起第一列逻辑块或右起第一列逻辑块水平翻转180°，使得翻转后的左起第一列逻辑块中的CIM和左边界的I/O模块相邻，翻转后的右起第一列逻辑块中的CIM和右边界的I/O模块相邻；将翻转后的左起第一列逻辑块中的CIM与其相邻的左边界的I/O模块连接，将翻转后的右起第一列逻辑块中的CIM与其相邻的右边界的I/O模块连接。本发明能够提高互连线资源块走线资源的利用率。
Description
技术领域
本发明涉及集成电路版图布局技术领域，尤其涉及一种FPGA逻辑块阵列的版图布局方法及版图布局。
背景技术
在FPGA(Field-Programmable Gate Array，现场可编程门阵列)内部，逻辑块是由互连线资源块和CIM(Configuration Interface Module，可配置接口模块)拼在一起构成的，其中CIM包括和I/O(Input/Output，输入输出)模块进行连接的相关接口。
在布局时，逻辑块是以阵列形式分布，互连线资源块可以布在CIM左边，也可以布在CIM右边，现以互连线资源块位于CIM左边为例，一种简单的FPGA结构示意图如图1所示，图中逻辑块以3X3阵列形式分布。
逻辑块与I/O模块进行连接时，在逻辑块阵列的右边界，逻辑块内的CIM离I/O模块很近，二者之间的信号可以很方便地连接，如图2所示；同样地，在逻辑块阵列的上下边界，CIM和I/O模块连接也很容易，但是在逻辑块阵列的左边界，逻辑块内的CIM需要穿过互连线资源块才能和I/O模块连接，如图3所示，因此在设计互连线资源块的时候，需要提前考虑到CIM和I/O模块的连线，预留一些走线空间。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
在互连线资源块中为CIM和I/O模块连线预留走线空间，当互连线资源块布在CIM左边时，只对位于逻辑块阵列左边界的逻辑块有意义，同理当互连线资源块布在CIM右边时，只对位于逻辑块阵列右边界的逻辑块有意义，因此非常浪费走线资源。
发明内容
本发明提供的FPGA逻辑块阵列的版图布局方法及版图布局，能够提高互连线资源块走线资源的利用率。
第一方面，本发明提供一种FPGA逻辑块阵列的版图布局方法，包括：
将所述FPGA逻辑块阵列的左起第一列逻辑块或右起第一列逻辑块水平翻转180°，使得翻转后的左起第一列逻辑块中的CIM和左边界的I/O模块相邻，翻转后的右起第一列逻辑块中的CIM和右边界的I/O模块相邻；
将翻转后的左起第一列逻辑块中的CIM与其相邻的左边界的I/O模块连接，将翻转后的右起第一列逻辑块中的CIM与其相邻的右边界的I/O模块连接。
可选地，将所述FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°后，将翻转后的左起第一列逻辑块向左侧移动，以满足布线在竖直方向的线道需求。
可选地，对翻转前位于所述FPGA逻辑块阵列的左起第一列逻辑块左边界处的回转线进行调整，使所述回转线位于所述FPGA逻辑块阵列的左起第二列逻辑块左边界处。
可选地，利用所述FPGA逻辑块阵列的左起第一列逻辑块和左起第二列逻辑块之间的空间完成跳线连接，以使所述FPGA逻辑块阵列的左起第一列逻辑块在翻转前后具有相同的连线关系。
可选地，将所述FPGA逻辑块阵列的右起第一列逻辑块水平翻转180°后，将翻转后的右起第一列逻辑块向右侧移动，以满足布线在竖直方向的线道需求。
可选地，对翻转前位于所述FPGA逻辑块阵列的右起第一列逻辑块右边界处的回转线进行调整，使所述回转线位于所述FPGA逻辑块阵列的右起第二列逻辑块右边界处。
可选地，利用所述FPGA逻辑块阵列的右起第一列逻辑块和右起第二列逻辑块之间的空间完成跳线连接，以使所述FPGA逻辑块阵列的右起第一列逻辑块在翻转前后具有相同的连线关系。
第二方面，本发明提供一种FPGA逻辑块阵列的版图布局，所述版图布局包括：所述FPGA逻辑块阵列的左起第一列逻辑块中的CIM和左边界的I/O模块相邻并与其连接；所述FPGA逻辑块阵列的右起第一列逻辑块中的CIM和右边界的I/O模块相邻并与其连接。
本发明提供的FPGA逻辑块阵列的版图布局方法及版图布局，将所述FPGA逻辑块阵列的左起第一列逻辑块或右起第一列逻辑块水平翻转180°，使得翻转后的左起第一列逻辑块中的CIM和左边界的I/O模块相邻，翻转后的右起第一列逻辑块中的CIM和右边界的I/O模块相邻，在连接CIM和I/O模块时，不用穿过互连线资源块，因此不需要在互连线资源块中为CIM和I/O模块连线预留走线空间，与现有技术相比，提高了互连线资源块走线资源的利用率，解决了由于信号线过长引起的信号速度慢的问题。
附图说明
图1为现有技术中互连线资源块位于CIM左边时，一种简单的FPGA结构示意图；
图2为现有技术中互连线资源块位于CIM左边时，FPGA逻辑块阵列的右起第一列逻辑块中的CIM与右边界的I/O模块连接示意图；
图3为现有技术中互连线资源块位于CIM左边时，FPGA逻辑块阵列的左起第一列逻辑块中的CIM与左边界的I/O模块连接示意图；
图4为本发明一实施例FPGA逻辑块阵列的版图布局方法的流程图；
图5为本发明一实施例当互连线资源块位于CIM左边时，将FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°后，所述FPGA逻辑块阵列的左起第一列逻辑块中的CIM与左边界的I/O模块连接示意图；
图6为本发明一实施例当互连线资源块位于CIM左边时，将FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°后，回转线及跳线的示意图；
图7为本发明一实施例当互连线资源块位于CIM右边时，将FPGA逻辑块阵列的右起第一列逻辑块水平翻转180°后，回转线及跳线的示意图；
图8为本发明一实施例当互连线资源块位于CIM左边时，将FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°后，所述FPGA逻辑块阵列的版图布局的结构示意图；
图9为本发明一实施例当互连线资源块位于CIM右边时，将FPGA逻辑块阵列的右起第一列逻辑块水平翻转180°后，所述FPGA逻辑块阵列的版图布局的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种FPGA逻辑块阵列的版图布局方法，如图4所示，所述方法包括：
S11、将所述FPGA逻辑块阵列的左起第一列逻辑块或右起第一列逻辑块水平翻转180°，使得翻转后的左起第一列逻辑块中的CIM和左边界的I/O模块相邻，翻转后的右起第一列逻辑块中的CIM和右边界的I/O模块相邻；
S12、将翻转后的左起第一列逻辑块中的CIM与其相邻的左边界的I/O模块连接，将翻转后的右起第一列逻辑块中的CIM与其相邻的右边界的I/O模块连接。
具体地，当所述FPGA逻辑块阵列中的逻辑块的互连线资源块位于CIM左边时，将所述FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°，翻转后，所述左起第一列逻辑块中的CIM和左边界的I/O模块相邻，将所述左起第一列逻辑块中的CIM与其相邻的左边界的I/O模块连接，如图5所示；当所述FPGA逻辑块阵列中的逻辑块的互连线资源块位于CIM右边时，将所述FPGA逻辑块阵列的右起第一列逻辑块水平翻转180°，翻转后，所述右起第一列逻辑块中的CIM和右边界的I/O模块相邻，将所述右起第一列逻辑块中的CIM与其相邻的右边界的I/O模块连接，连接效果等同于互连线资源块位于CIM左边时，将所述FPGA逻辑块阵列的右起第一列逻辑块中的CIM与右边界的I/O模块连接，如图2所示。
可选地，因为逻辑块有方向性，将所述FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°后，之前的连线会发生错位，为了保证逻辑块翻转前后具有相同的连线关系，需要对连线进行调整。如果在互连线资源块内部调整连线，不仅工作量较大，而且会增加互连线资源块的版图版本，同时走线的一致性较差，尤其会对敏感的时钟线产生较大影响，所以选择在互连线资源块外部进行跳线。由于逻辑块是水平翻转，不影响竖直方向的连线关系，只需要跳线能保证水平方向的连线关系在翻转前后保持一致即可。为了完成跳线，左起第一列逻辑块需要有足够的水平方向的线道和竖直方向的线道来布线。根据单个互连线资源块内布线所占线道及其走线规律，水平方向的跳线线道足够，竖直方向的跳线线道可以通过调整所述左起第一列逻辑块和左起第二列逻辑块之间的距离来保证。因此，在所述左起第一列逻辑块水平翻转后，会将其向左侧移动一定距离，以满足布线在竖直方向的线道需求。
可选地，对翻转前位于所述FPGA逻辑块阵列的左起第一列逻辑块左边界处的回转线进行调整，使所述回转线位于所述FPGA逻辑块阵列的左起第二列逻辑块左边界处。如图6所示，上半部分表示翻转前连线，下半部分表示翻转后连线，根据连线属性，在逻辑块阵列的四个边界处都有回转区，翻转前W1-W2-W3-E4-E5构成一条连线，分成W1、W2、W3、E4、E5五段，其中W1、E5和所在互连线资源块有连接关系，并确定连线的方向性，61为起点，62为终点，其余W2、W3、E4三段只是穿过互连线资源块但与各自穿过的互连线资源块没有连接关系。该连线在左起第一列逻辑块左边界处进行回转，回转线601连接W3和E4，逻辑块翻转后，将回转线601进行调整，使所述回转线601位于所述FPGA逻辑块阵列的左起第二列逻辑块左边界处，即回转线601连接W2和E5，相当于回转线601提前回转，此时W3和E4会成为悬空的线，可以作为其他连线的跳线。
可选地，利用所述FPGA逻辑块阵列的左起第一列逻辑块和左起第二列逻辑块之间的空间完成跳线连接，以使所述FPGA逻辑块阵列的左起第一列逻辑块在翻转前后具有相同的连线关系，如图6所示，翻转前W11和E21构成一条连线，分成W11和E21两段，63为起点，64为终点，回转线602连接W11和E21，逻辑块翻转后，回转线602不起作用，可以删掉，为保证逻辑块翻转前后连线关系保持不变，需用跳线603连接W11和E21。
类似地，将所述FPGA逻辑块阵列的右起第一列逻辑块水平翻转180°后，将翻转后的右起第一列逻辑块向右侧移动，以满足布线在竖直方向的线道需求。
可选地，对翻转前位于所述FPGA逻辑块阵列的右起第一列逻辑块右边界处的回转线进行调整，使所述回转线位于所述FPGA逻辑块阵列的右起第二列逻辑块右边界处。如图7所示，上半部分表示翻转前连线，下半部分表示翻转后连线，根据连线属性，在逻辑块阵列的四个边界处都有回转区，翻转前E1-E2-E3-W4-W5构成一条连线，分成E1、E2、E3、W4、W5五段，其中E1、W5和所在互连线资源块有连接关系，并确定连线的方向性，71为起点，72为终点，其余E2、E3、W4三段只是穿过互连线资源块但与各自穿过的互连线资源块没有连接关系。该连线在右起第一列逻辑块右边界处进行回转，回转线701连接E3和W4，逻辑块翻转后，将回转线701进行调整，使所述回转线701位于所述FPGA逻辑块阵列的右起第二列逻辑块右边界处，即回转线701连接E2和W5，相当于回转线701提前回转，此时E3和W4会成为悬空的线，可以作为其他连线的跳线。
可选地，利用所述FPGA逻辑块阵列的右起第一列逻辑块和右起第二列逻辑块之间的空间完成跳线连接，以使所述FPGA逻辑块阵列的右起第一列逻辑块在翻转前后具有相同的连线关系，如图7所示，翻转前E11和W21构成一条连线，分成E11和W21两段，73为起点，74为终点，回转线702连接E11和W21，逻辑块翻转后，回转线702不起作用，可以删掉，为保证逻辑块翻转前后连线关系保持不变，需用跳线703连接E11和W21。
本发明实施例提供的FPGA逻辑块阵列的版图布局方法，将所述FPGA逻辑块阵列的左起第一列逻辑块或右起第一列逻辑块水平翻转180°，使得翻转后的左起第一列逻辑块中的CIM和左边界的I/O模块相邻，翻转后的右起第一列逻辑块中的CIM和右边界的I/O模块相邻，在连接CIM和I/O模块时，不用穿过互连线资源块，因此不需要在互连线资源块中为CIM和I/O模块连线预留走线空间，与现有技术相比，提高了互连线资源块走线资源的利用率，解决了由于信号线过长引起的信号速度慢的问题。
本发明实施例还提供一种FPGA逻辑块阵列的版图布局，所述版图布局包括：所述FPGA逻辑块阵列的左起第一列逻辑块中的CIM和左边界的I/O模块相邻并与其连接；所述FPGA逻辑块阵列的右起第一列逻辑块中的CIM和右边界的I/O模块相邻并与其连接。
当所述FPGA逻辑块阵列中的逻辑块的互连线资源块位于CIM左边时，所述FPGA逻辑块阵列的版图布局的结构示意图如图8所示；当所述FPGA逻辑块阵列中的逻辑块的互连线资源块位于CIM右边时，所述FPGA逻辑块阵列的版图布局的结构示意图如图9所示。
本发明实施例提供的FPGA逻辑块阵列的版图布局，所述FPGA逻辑块阵列的左起第一列逻辑块中的CIM和左边界的I/O模块相邻并与其连接；所述FPGA逻辑块阵列的右起第一列逻辑块中的CIM和右边界的I/O模块相邻并与其连接，在连接CIM和I/O模块时，不用穿过互连线资源块，因此不需要在互连线资源块中为CIM和I/O模块连线预留走线空间，与现有技术相比，提高了互连线资源块走线资源的利用率，解决了由于信号线过长引起的信号速度慢的问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种FPGA逻辑块阵列的版图布局方法，其特征在于，所述方法包括：
将所述FPGA逻辑块阵列的左起第一列逻辑块或右起第一列逻辑块水平翻转180°，使得翻转后的左起第一列逻辑块中的CIM和左边界的I/O模块相邻，翻转后的右起第一列逻辑块中的CIM和右边界的I/O模块相邻；
将翻转后的左起第一列逻辑块中的CIM与其相邻的左边界的I/O模块连接，将翻转后的右起第一列逻辑块中的CIM与其相邻的右边界的I/O模块连接。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述FPGA逻辑块阵列的左起第一列逻辑块水平翻转180°后，将翻转后的左起第一列逻辑块向左侧移动，以满足布线在竖直方向的线道需求。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
对翻转前位于所述FPGA逻辑块阵列的左起第一列逻辑块左边界处的回转线进行调整，使所述回转线位于所述FPGA逻辑块阵列的左起第二列逻辑块左边界处。
4.根据权利要求2所述的方法，其特征在于，所述方法还包括：
利用所述FPGA逻辑块阵列的左起第一列逻辑块和左起第二列逻辑块之间的空间完成跳线连接，以使所述FPGA逻辑块阵列的左起第一列逻辑块在翻转前后具有相同的连线关系。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述FPGA逻辑块阵列的右起第一列逻辑块水平翻转180°后，将翻转后的右起第一列逻辑块向右侧移动，以满足布线在竖直方向的线道需求。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
对翻转前位于所述FPGA逻辑块阵列的右起第一列逻辑块右边界处的回转线进行调整，使所述回转线位于所述FPGA逻辑块阵列的右起第二列逻辑块右边界处。
7.根据权利要求5所述的方法，其特征在于，所述方法还包括：
利用所述FPGA逻辑块阵列的右起第一列逻辑块和右起第二列逻辑块之间的空间完成跳线连接，以使所述FPGA逻辑块阵列的右起第一列逻辑块在翻转前后具有相同的连线关系。
8.一种FPGA逻辑块阵列的版图布局，其特征在于，所述FPGA逻辑块阵列的左起第一列逻辑块中的CIM和左边界的I/O模块相邻并与其连接；所述FPGA逻辑块阵列的右起第一列逻辑块中的CIM和右边界的I/O模块相邻并与其连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610427073.8A CN106156402A (zh) | 2016-06-15 | 2016-06-15 | Fpga逻辑块阵列的版图布局方法及版图布局 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610427073.8A CN106156402A (zh) | 2016-06-15 | 2016-06-15 | Fpga逻辑块阵列的版图布局方法及版图布局 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106156402A true CN106156402A (zh) | 2016-11-23 |
Family
ID=57353345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610427073.8A Pending CN106156402A (zh) | 2016-06-15 | 2016-06-15 | Fpga逻辑块阵列的版图布局方法及版图布局 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106156402A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107368643A (zh) * | 2017-07-13 | 2017-11-21 | 湖南中云飞华信息技术有限公司 | 基于rtl的模块划分方法、装置及终端设备 |
| WO2023155239A1 (zh) * | 2022-02-18 | 2023-08-24 | 长鑫存储技术有限公司 | 版图布局布线方法、电路版图、电子设备以及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060248273A1 (en) * | 2005-04-29 | 2006-11-02 | Network Appliance, Inc. | Data allocation within a storage system architecture |
| CN1894692A (zh) * | 2003-12-18 | 2007-01-10 | 皇家飞利浦电子股份有限公司 | 基于模板的领域特定的可重构逻辑 |
| CN1967833A (zh) * | 2005-11-17 | 2007-05-23 | 中国科学院电子学研究所 | 可编程逻辑器件的对称型连线通道 |
| CN101771408A (zh) * | 2010-01-05 | 2010-07-07 | 中国人民解放军信息工程大学 | 一种fpga硬件构件的生成方法及装置 |
| CN102763334A (zh) * | 2010-03-05 | 2012-10-31 | 吉林克斯公司 | 具有镜像互连结构的可编程集成电路 |
-
2016
- 2016-06-15 CN CN201610427073.8A patent/CN106156402A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1894692A (zh) * | 2003-12-18 | 2007-01-10 | 皇家飞利浦电子股份有限公司 | 基于模板的领域特定的可重构逻辑 |
| US20060248273A1 (en) * | 2005-04-29 | 2006-11-02 | Network Appliance, Inc. | Data allocation within a storage system architecture |
| CN1967833A (zh) * | 2005-11-17 | 2007-05-23 | 中国科学院电子学研究所 | 可编程逻辑器件的对称型连线通道 |
| CN101771408A (zh) * | 2010-01-05 | 2010-07-07 | 中国人民解放军信息工程大学 | 一种fpga硬件构件的生成方法及装置 |
| CN102763334A (zh) * | 2010-03-05 | 2012-10-31 | 吉林克斯公司 | 具有镜像互连结构的可编程集成电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107368643A (zh) * | 2017-07-13 | 2017-11-21 | 湖南中云飞华信息技术有限公司 | 基于rtl的模块划分方法、装置及终端设备 |
| CN107368643B (zh) * | 2017-07-13 | 2020-12-01 | 湖南中易利华信息技术有限公司 | 基于rtl的模块划分方法、装置及终端设备 |
| WO2023155239A1 (zh) * | 2022-02-18 | 2023-08-24 | 长鑫存储技术有限公司 | 版图布局布线方法、电路版图、电子设备以及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108205279B (zh) | 异构多芯片智能驾驶控制器 | |
| CN106412049A (zh) | 智能交通云控制系统 | |
| CN108141549A (zh) | 图像传感器和具有图像传感器的电子设备 | |
| CN104316866B (zh) | 芯片的测试结构及测试方法 | |
| CN204463447U (zh) | 一种基于gsm和arm的红绿灯控制系统 | |
| CN203456071U (zh) | Led显示屏异步控制卡及led显示屏系统 | |
| CN104386094A (zh) | 一种轨道交通站场线路图的生成方法及装置 | |
| CN104319878A (zh) | 一种芯片化数字化继电保护系统 | |
| CN106156402A (zh) | Fpga逻辑块阵列的版图布局方法及版图布局 | |
| CN103427371A (zh) | 一种电缆路径智能寻优方法 | |
| CN102306294A (zh) | 一种从pdf格式文件页面中提取图像的方法及系统 | |
| CN103369415B (zh) | 基于微环谐振器的全光片上网络 | |
| CN109831546A (zh) | Plc交互信号转换方法、移动终端及存储介质 | |
| CN109800510A (zh) | 一种fpga布局布线的方法、系统及设备 | |
| CN103809769B (zh) | 一种block ram级联实现结构 | |
| CN103777136B (zh) | 一种现场可编程门阵列的配置方法 | |
| CN105528319B (zh) | 基于fpga的加速卡及其加速方法 | |
| CN103728961A (zh) | 数据采集方法、中转设备及电袋复合除尘器监控系统 | |
| CN203909724U (zh) | 一种block ram级联实现结构 | |
| CN105099743A (zh) | 一种列车冗余动态配置方法及系统 | |
| CN202049618U (zh) | 基于融合超声检测与视频检测技术的智能交通信号控制器 | |
| CN204497381U (zh) | 一种lte三频全通型电调天线 | |
| CN104299429A (zh) | 一种基于spi总线控制的信号机 | |
| CN204667360U (zh) | 利用自容特性的多屏同步触控装置 | |
| CN203502958U (zh) | 一种arm处理器的gpio扩展电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161123 |
|
| RJ01 | Rejection of invention patent application after publication |