CN105391442B - 用于可编程逻辑装置的路由网络 - Google Patents

用于可编程逻辑装置的路由网络 Download PDF

Info

Publication number
CN105391442B
CN105391442B CN201510507420.3A CN201510507420A CN105391442B CN 105391442 B CN105391442 B CN 105391442B CN 201510507420 A CN201510507420 A CN 201510507420A CN 105391442 B CN105391442 B CN 105391442B
Authority
CN
China
Prior art keywords
switch
network
programmable logic
logic device
network switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510507420.3A
Other languages
English (en)
Other versions
CN105391442A (zh
Inventor
V·A·帕蒂尔
K·B·普拉尚塔
W·W·希奥
T·帕加拉尼
P·查克拉博蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QuickLogic Corp
Original Assignee
QuickLogic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QuickLogic Corp filed Critical QuickLogic Corp
Publication of CN105391442A publication Critical patent/CN105391442A/zh
Application granted granted Critical
Publication of CN105391442B publication Critical patent/CN105391442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Abstract

本申请案涉及一种用于可编程逻辑装置的路由网络。路由网络与可编程逻辑装置的逻辑块中的逻辑岛相关联且包含用于反馈网络、街道网络及公路网络以及时钟网络中的每一者的交换器。所述交换器中的一些交换器包含多个级。所述反馈网络交换器从所述逻辑岛以及从相邻逻辑块接收信号，且将输出提供到所述街道网络交换器的一或多个级。所述街道网络交换器从所述反馈网络交换器接收所述信号并从相邻公路网络交换器接收信号，且将输出提供到所述逻辑岛。时钟网络交换器可接收专用时钟信号或高扇出信号作为输入，且将输出提供到所述街道网络交换器。所述公路网络交换器从所述逻辑岛并从相邻公路网络交换器接收信号，且将输出提供到相邻公路网络交换器。

Description

用于可编程逻辑装置的路由网络
相关申请案的交叉参考
本申请案依据35USC 119主张在2014年8月27日提出申请的第62/042,720号美国临时申请案的优先权，所述美国临时申请案以全文引用方式并入本文中。
技术领域
本发明涉及可编程逻辑装置，且更具体来说涉及在可编程逻辑装置中使用的路由网络。
背景技术
可编程逻辑装置(有时称为可编程专用集成电路(PASIC)、现场可编程门阵列(FPGA)或复杂可编程逻辑装置(CPLD))是一种通用集成电路芯片，其内部电路可由个别用户配置以实现用户特定电路。为了配置可编程逻辑装置，用户将可编程逻辑装置的芯片上互连结构配置为使得选定芯片上电路组件的选定输入端子及选定输出端子是以使得所得电路成为用户所要的特定电路的方式电连接在一起。
可编程逻辑装置包含由可编程路由网络(有时称为互连网络)互连的若干个可编程逻辑块。
发明内容
路由网络与可编程逻辑装置的逻辑块中的逻辑岛相关联且包含用于反馈网络、街道网络及公路网络以及时钟网络中的每一者的交换器。所述交换器中的一些交换器包含多个级。所述反馈网络交换器从所述逻辑岛以及从相邻逻辑块接收信号，且将输出提供到所述街道网络交换器的一或多个级。所述街道网络交换器从所述反馈网络交换器接收所述信号并从相邻公路网络交换器接收信号，且将输出提供到所述逻辑岛。时钟网络交换器可接收专用时钟信号或高扇出信号作为输入，且将输出提供到所述街道网络交换器。所述公路网络交换器经由局部路由导线从所述逻辑岛并经由公路互连导线从相邻公路网络交换器接收信号，且将输出提供到相邻公路网络交换器。
在一个实施方案中，一种可编程逻辑装置包含：多个逻辑块及一互连网络；其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：第一级，其包括第一多个交换盒；及第二级，其包括第二多个交换盒，其中所述第一级的所述第一多个交换盒与所述第二级的所述第二多个交换盒互连；其中所述第一级中的至少一个交换盒具有第一数目个输入端子及第二数目个输出端子，所述输出端子中的至少一者可以接达少于所有所述输入端子。
在一个实施方案中，一种可编程逻辑装置包含：多个逻辑块及一互连网络；其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：网络交换器，其包括第一交换盒级、第二交换盒级及第三交换盒级，其中所述第二交换盒级的第一输出端子部分直接连接到所述逻辑岛，且所述第二交换盒级的剩余输出端子部分直接连接到所述第三交换盒级的输入端子。
在一个实施方案中，一种可编程逻辑装置包含：多个逻辑块及一互连网络；其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：反馈网络，其包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且产生反馈输出信号；及街道网络，其包括街道网络交换器，所述街道网络交换器包括第一交换盒级、连接到所述第一交换盒级的第二交换盒级及连接到所述第二交换盒级的第三交换盒级，其中所述第二交换盒级及所述第三交换盒级中的至少一者具有直接耦合到所述反馈网络交换器以接收所述反馈输出信号的输入端子，所述街道网络交换器产生由所述逻辑岛接收的街道输出信号。
在一个实施方案中，一种可编程逻辑装置包含：多个逻辑块及一互连网络；其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：时钟网络交换器，其具有载运时钟信号的多个输出端子；及街道网络，其包括街道网络交换器，所述街道网络交换器包括第一交换盒级、连接到所述第一交换盒级的第二交换盒级及连接到所述第二交换盒级的第三交换盒级，其中所述时钟网络交换器的所述多个所述输出端子的至少一部分经耦合以将所述时钟信号提供到所述第二交换盒级及所述第三交换盒级中的至少一者，所述街道网络交换器产生由所述逻辑岛接收的街道输出信号。
在一个实施方案中，一种可编程逻辑装置包含：多个逻辑块及一互连网络；其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：反馈网络，其包括反馈网络交换器，所述反馈网络交换器包括第一交换盒级及第二交换盒级，所述第一交换盒级中的每一交换盒具有多个输入端子，其中所述多个输入端子的第一子集耦合到所述逻辑岛，且所述多个输入端子的第二子集耦合到紧邻所述逻辑块的相邻逻辑块中的相邻逻辑岛，所述反馈网络产生反馈输出信号；及街道网络，其包括街道网络交换器，所述街道网络交换器接收所述反馈输出信号且产生由所述逻辑岛接收的街道输出信号。
在一个实施方案中，一种可编程逻辑装置包含：多个逻辑块及一互连网络；其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：反馈网络，其包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且接收GND及VCC，所述反馈网络交换器产生包含GND及VCC的反馈输出信号；及街道网络，其包括街道网络交换器，所述街道网络交换器接收包含GND及VCC的所述反馈输出信号且产生由所述逻辑岛接收的街道输出信号。
附图说明
图1展示岛状可编程逻辑装置的示意图。
图2图解说明可用作可编程逻辑装置的逻辑块中的逻辑岛或用作逻辑岛的组件的逻辑单元的组件的实例。
图3图解说明用多个如图2中所展示的逻辑单元实施的为逻辑元件群集的超逻辑单元，其可用作可编程逻辑装置中的逻辑块的逻辑岛。
图4是图解说明具有逻辑岛及包含街道网络交换器、反馈网络交换器、公路网络交换器及时钟网络交换器的相关联路由网络的逻辑块的框图。
图4A图解说明来自图4的反馈网络交换器的实施例。
图4B图解说明来自图4的街道网络交换器的实施例。
图4C图解说明来自图4的公路网络交换器的实施例。
图5图解说明具有逻辑岛及相关联路由网络的逻辑块。
图6图解说明街道网络交换器的架构。
图7图解说明反馈网络交换器的架构。
图8图解说明来自街道网络交换器的第二级的交换盒。
图9图解说明来自街道网络交换器的第三级的交换盒。
图10图解说明时钟网络交换器。
图11图解说明公路网络交换器的架构。
图12图解说明可在公路网络交换器中使用的多路复用器。
具体实施方式
图1展示岛状可编程逻辑装置100(例如可编程专用集成电路(PASIC)、现场可编程门阵列(FPGA)或复杂可编程逻辑装置(CPLD)或类似装置)的示意图。可编程装置100被图解说明为具有拥有互连网络104(例如，互连导线)的若干个逻辑块102行及列，所述行及列被示意性地展示为水平线及垂直线。每一逻辑块102包含一或多个逻辑单元(本文中有时称为逻辑岛)以及相关联网络交换器，所述网络交换器可包含(例如)街道网络交换器、反馈网络交换器、公路网络交换器及时钟网络交换器中的一或多者，如本文中所论述。可编程装置100可具有比图1中所图解说明的更多或更少的逻辑块102。图1中还展示连接到互连网络104的若干个输入/输出(“I/O”)单元106。每一逻辑块102中的网络交换器可包含可经编程以按用户所要的各种配置互连所要逻辑块102与I/O单元106的可编程元件(例如SRAM、EPROM等)。
图2图解说明可用作可编程逻辑装置100(例如图1中所图解说明的可编程逻辑装置)中的逻辑块102内的逻辑岛的逻辑单元200的实例。逻辑单元200被图解说明为包含两个四输入查找表(LUT)202及204以及三个二输入多路复用器206、208及212，以及寄存器210。如果需要，那么可变更LUT的数目、LUT的输入数目以及多路复用器的输入数目。每一LUT202及204均具有四个输入端子，对于顶部LUT 202，所述输入端子在输入TI0、TI1、TI2、TI3处且对于底部LUT 204在输入BI0、BI1、BI2、BI3处耦合到路由网络201。顶部LUT 202的输出端子可作为输出TZ而提供且底部LUT 204的输出端子可作为输出BZ而产生。
顶部LUT 202及底部LUT 204的输出端子也作为输入耦合到2x1多路复用器206。多路复用器206的选择端子耦合到输入TBS。多路复用器206在其输出端子207上产生组合逻辑信号。如所图解说明，输入TBS还连同多路复用器206的输出端子207一起耦合到第二2x1多路复用器208的输入端子。多路复用器208的输出端子耦合到寄存器210的数据D输入。多路复用器208的选择端子可在可编程逻辑装置的起始时间固定(例如，SRAM位编程)到系结高(VDD)信号或系结低(GND)信号。
被图解说明为D型触发器的寄存器210具有耦合到多路复用器208的输出端子的数据D输入端子以及由输入QCK驱动的时钟端子。寄存器210可进一步包含由输入QEN驱动的触发器启用输入端子E、由QST驱动的设定信号输入端子及由QRT驱动的复位信号输入端子。寄存器210包含耦合到第三2x1多路复用器212的第一输入端子的输出端子Q。如可见，第一多路复用器206的输出端子207也可耦合到第三多路复用器212的输入端子。因此，多路复用器212的选择端子在寄存器210的输出与由LUT 202及204以及多路复用器206提供的组合逻辑的输出之间进行选择。多路复用器212的输出端子可作为输出CQZ而提供。多路复用器212的选择端子可在可编程逻辑装置的起始时间固定(例如，SRAM位编程)到系结高(VDD)信号或系结低(GND)信号。
图3图解说明用多个如图2中所图解说明的逻辑单元200实施的为逻辑元件群集的超逻辑单元300。在由维什奴A.帕蒂尔(Vishnu A.Patil)等人与本文同时提出申请的标题为“用于可编程逻辑装置的逻辑单元(Logic Cell for Programmable Logic Device)”的第14/476,515号美国专利中描述了逻辑单元200及超逻辑单元300，所述美国专利以全文引用方式并入本文中。超逻辑单元300可用作图1中所展示的可编程逻辑装置100中的逻辑块102内的逻辑岛。如所图解说明，超逻辑单元300包含四个逻辑单元2000、2001、2002及2003(有时统称为逻辑单元200)。如果需要，那么超逻辑单元300内可含有更多或更少的逻辑单元。所有四个逻辑单元200可针对其相应寄存器而共享来自路由网络的相同时钟输入QCK、复位输入QRT及设定输入QST，如以所述逻辑单元内的虚线所图解说明。然而，逻辑单元200中的每一者可接收独立触发器启用信号Q0EN、Q1EN、Q2EN及Q3EN。可经由路由网络从超逻辑单元300将分别来自逻辑单元2000、2001、2002及2003的八个输出(即，T0Z、CQ0Z、T1Z、CQ1Z、T2Z、CQ2Z、T3Z及CQ3Z)提供到其它超逻辑单元。然而，分别来自逻辑单元2000、2001、2002及2003的输出B0Z、B1Z、B2Z及B3Z可并不经由路由网络被提供到其它超逻辑单元，而是可在逻辑路径形成期间在需要的情况下用于例如经由专用反馈网络反馈到相同超逻辑单元300。如果需要，那么分别来自逻辑单元2000、2001、2002及2003的八个输出T0Z、CQ0Z、T1Z、CQ1Z、T2Z、CQ2Z、T3Z及CQ3Z也可例如经由专用反馈网络(未展示)而用作到相同超逻辑单元300的反馈。
图4是图解说明图1中所展示的可编程逻辑装置100中的逻辑块102的实施例的框图。逻辑块102被图解说明为包含逻辑岛400，逻辑岛400可包含多个逻辑单元(标示为逻辑单元0、逻辑单元1、逻辑单元2及逻辑单元3)且可被实施为图3中的超逻辑单元300。如所属领域的普通技术人员根据本发明将理解，逻辑岛400并不限于图3中的超逻辑单元300中所图解说明的特定配置，且可以包含额外或更少逻辑单元的其它逻辑单元配置来实施。逻辑块102进一步被图解说明为包含路由网络410，路由网络410可包含(例如)选自包含街道网络交换器500、反馈网络交换器600、公路网络交换器700及时钟网络交换器800的群组的一或多个网络交换器，以及附随路由资源(例如，导线及可经编程以按用户所要的各种配置来互连所要逻辑块102与I/O单元106的可编程元件(例如SRAM、EPROM等))。由于逻辑岛400以及街道网络交换器500、反馈网络交换器600、公路网络交换器700及时钟网络交换器800处于相同逻辑块102内，因此各种网络交换器500、600、700及800有时被称为与逻辑岛400相关联且反之亦然。图1中所展示的可编程逻辑装置100可用逻辑块102(包含逻辑岛400及相关联路由网络410)的阵列来实施，使得每一逻辑块102具有在顶部(t)、底部(b)、左侧(l)及右侧(r)的至少四个相邻逻辑块。逻辑块102可被称为进一步包含沿着对角线方向(例如，在左上方(lt)、左下方(lb)、右上方(rt)及右下方(rb)处)的相邻逻辑块。当然，如果逻辑块102位于可编程逻辑装置100的一侧或拐角处，那么存在较少相邻逻辑块。应理解，在逻辑块102中，路由网络410(包含街道网络交换器500、反馈网络交换器600、公路网络交换器700及时钟网络交换器800中的一或多者)与逻辑岛400相关联，且因此相邻逻辑块或相邻逻辑块的组件可互换地指代路由网络410(或街道网络交换器500、反馈网络交换器600、公路网络交换器700及时钟网络交换器800中的所包含的一或多者)或相关联逻辑岛400。
如图4中所图解说明，逻辑岛400从街道网络交换器500接收输入数据(逻辑输入)，且产生到反馈网络交换器600及公路网络交换器700的输出数据(逻辑输出)。所述输出数据(逻辑输出)可例如为来自超逻辑单元的每一逻辑单元的TZ、BZ及CQZ输出(如图2及3中所图解说明)，且有时统称为Z输出。反馈网络交换器600可从逻辑岛400接收输出数据(逻辑输出)的至少一部分。举例来说，如图4中所图解说明，反馈网络交换器600可从逻辑岛400接收4x 3Z输出信号，因为其可从逻辑岛400的四个逻辑单元(例如，图2中所展示的逻辑单元200)中的每一者接收三个输出TZ、BZ及CQZ中的任一者。另外，反馈网络交换器600可从例如在逻辑块102的紧接的左侧(l)、右侧(r)、顶部(t)及底部(b)的紧邻逻辑块中的逻辑岛接收Z输出信号的至少一部分。以实例的方式，反馈网络交换器600可接收来自在紧接的左侧的逻辑岛中的四个逻辑单元的Z输出信号(4lZ输出)、来自在紧接的右侧的逻辑岛中的四个逻辑单元的Z输出信号(4rZ输出)、来自在紧接的顶部的逻辑岛中的四个逻辑单元的Z输出信号(4tZ输出)及来自在紧接的底部的逻辑岛中的四个逻辑单元的Z输出信号(4bZ输出)。从紧邻逻辑块中的逻辑岛接收的Z输出信号可例如为来自相邻逻辑岛的CQZ输出及/或TZ输出。反馈网络交换器600将其输出(反馈输出)提供到街道网络交换器500。
此外，反馈网络交换器600可从额外相邻逻辑岛(例如，相对于逻辑块102沿对角线定位的逻辑块中的四个额外逻辑岛)接收Z输出信号。因此，反馈网络交换器600可从总共八个相邻逻辑块接收Z输出信号。举例来说，图4A图解说明反馈网络交换器600’，其类似于图4中所展示的反馈网络交换器600并可代替其而使用，且从八个相邻逻辑块接收Z输出信号，包含来自在紧接的左上方的逻辑岛中的四个逻辑单元的额外Z输出信号(4ltZ输出)、来自在紧接的右上方的逻辑岛中的四个逻辑单元的Z输出信号(4rtZ输出)、来自在紧接的左上方的逻辑岛中的四个逻辑单元的Z输出信号(4lbZ输出)及来自在紧接的右下方的逻辑岛中的四个逻辑单元的Z输出信号(4rbZ输出)。
街道网络交换器500从反馈网络交换器600接收输出信号(反馈输出)。街道网络交换器500还可从时钟网络交换器800接收时钟信号。街道网络交换器500还从多个相邻公路网络交换器(即，在每一方向上(例如，相对于街道网络交换器500在左侧(l)、右侧(r)、顶部(t)及底部(b))的多个(i)相邻逻辑块中的公路网络交换器)接收信号。举例来说，在一个实施方案中，i＝4，且因此，街道网络交换器500可从在左侧的四个相邻公路网络交换器li(i＝1、2、3、4)、在右侧的四个相邻公路网络交换器ri(i＝1、2、3、4)、在顶部的四个相邻公路网络交换器ti(i＝1、2、3、4)及在底部的四个相邻公路网络交换器bi(i＝1、2、3、4)接收信号。因此，如图4中所图解说明，街道网络交换器500可从与在左侧的四个相邻逻辑块(l1、l2、l3、l4)相关联的公路网络交换器、与在右侧的四个相邻逻辑块(r1、r2、r3、r4)相关联的公路网络交换器、与在顶部的四个相邻逻辑块(t1、t2、t3、t4)相关联的公路网络交换器及与在底部的四个相邻逻辑块(b1、b2、b3、b4)相关联的公路网络交换器接收信号。街道网络交换器500可将所接收信号(包含来自反馈网络交换器600的数据、来自与相邻逻辑块相关联的公路网络交换器的数据及来自时钟网络交换器800的时钟信号)的至少一部分作为输入数据(逻辑输入)而输出到相关联逻辑岛400。
此外，街道网络交换器500可另外从相对于逻辑块102在对角线方向上的多个相邻公路网络交换器接收信号。举例来说，图4B图解说明街道网络交换器500’，其类似于图4中所展示的街道网络交换器500并可代替其而使用且从在八个方向上(包含左侧(l)、右侧(r)、顶部(t)及底部(b)以及左上方(lt)、右上方(rt)、左下方(lb)及右上方(rb))的多个(j)公路网络交换器接收信号，其中j可与i相同或不同。因此，在j＝4的情况下，街道网络交换器500’可例如从与在左上方的四个相邻逻辑块(lt1、lt2、lt3、lt4)相关联的公路网络交换器、与在右上方的四个相邻逻辑块(rt1、rt2、rt3、rt4)相关联的公路网络交换器、与在左下方的四个相邻逻辑块(lb1、lb2、lb3、lb4)相关联的公路网络交换器及与在右下方的四个相邻逻辑块(rb1、rb2、rb3、rb4)相关联的公路网络交换器接收额外信号。
公路网络交换器700还可从逻辑岛400接收输出数据(逻辑输出)的至少一部分。举例来说，如所图解说明，公路网络交换器700可接收4x 2Z输出，因为其可经由局部路由导线从逻辑岛400的四个逻辑单元中的每一者接收两个输出TZ及CQZ中的任一者。另外，公路网络交换器700还可经由公路互连导线(例如，图1中的互连网络104)从多个相邻公路网络交换器(即，在每一方向上(例如，相对于公路网络交换器700在左侧(l)、右侧(r)、顶部(t)及底部(b))的多个(i)相邻逻辑块中的公路网络交换器)接收信号。举例来说，在一个实施方案中，i＝4，且因此，公路网络交换器700可从在左侧的四个相邻公路网络交换器li(i＝1、2、3、4)、在右侧的四个相邻公路网络交换器ri(i＝1、2、3、4)、在顶部的四个相邻公路网络交换器ti(i＝1、2、3、4)及在底部的四个相邻公路网络交换器bi(i＝1、2、3、4)接收信号。因此，如图4中所图解说明，公路网络交换器700可从与在左侧的四个相邻逻辑块(l1、l2、l3、l4)相关联的公路网络交换器、与在右侧的四个相邻逻辑块(r1、r2、r3、r4)相关联的公路网络交换器、与在顶部的四个相邻逻辑块(t1、t2、t3、t4)相关联的公路网络交换器及与在底部的四个相邻逻辑块(b1、b2、b3、b4)相关联的公路网络交换器接收信号。公路网络交换器700可经由公路互连导线将所接收信号(包含来自逻辑岛400的数据及来自相邻公路网络交换器的数据)作为输出信号提供到在每一方向上的相邻逻辑块(例如，相对于公路网络交换器700在左侧(l)、右侧(r)、顶部(t)及底部(b)的i个相邻逻辑块)中的街道网络交换器及公路网络交换器，其中，在一个实施方案中，i＝4。因此，如远离公路网络交换器700指向的虚线箭头所图解说明，输出数据被提供到在左侧的四个相邻逻辑块(l1、l2、l3、l4)中、在右侧的四个相邻逻辑块(r1、r2、r3、r4)中、在顶部的四个相邻逻辑块(t1、t2、t3、t4)中及在底部的四个相邻逻辑块(b1、b2、b3、b4)中的街道网络交换器及公路网络交换器。
此外，公路网络交换器700可另外从相对于逻辑块102在对角线方向上的多个相邻公路网络交换器接收信号并将信号输出到所述多个相邻公路网络交换器。举例来说，图4C图解说明公路网络交换器700’，其类似于公路网络交换器700并可代替其而使用且从在八个方向上(包含左侧(l)、右侧(r)、顶部(t)及底部(b)以及左上方(lt)、右上方(rt)、左下方(lb)及右下方(rb))的多个(j)公路网络交换器接收信号并将信号输出到所述多个(j)公路网络交换器，其中j可与i相同或不同。因此，在j＝4的情况下，公路网络交换器700’从与在左上方的四个相邻逻辑块(lt1、lt2、lt3、lt4)相关联的公路网络交换器、与在右上方的四个相邻逻辑块(rt1、rt2、rt3、rt4)相关联的公路网络交换器、与在左下方的四个相邻逻辑块(lb1、lb2、lb3、lb4)相关联的公路网络交换器及与在右下方的四个相邻逻辑块(rb1、rb2、rb3、rb4)相关联的公路网络交换器接收额外信号并将信号提供到所述相邻逻辑块(如以实线箭头及虚线箭头所图解说明)。
图4中所图解说明的时钟网络交换器800可接收专用时钟信号或高扇出信号Clock<0:4>作为输入并将输出(clk<0:4>)提供到街道网络交换器500。
图5以实例的方式图解说明逻辑块102，其包含逻辑岛400(被实施为来自图3的超逻辑单元300)及路由网络410(包含街道网络交换器500、反馈网络交换器600及公路网络交换器700以及路由资源(包含导线及可编程元件))。应理解，图5中图解说明了路由资源的仅一部分以便避免使图5过度复杂，但所属领域的普通技术人员可根据本发明实施到逻辑块102中的各种网络交换器及相关联逻辑岛及到其它逻辑块的路由资源。图5图解说明：耦合到街道网络交换器500的街道网络资源500a；耦合到反馈网络交换器600的反馈网络资源600a及600b，其中反馈网络资源600a是来自相关联逻辑岛输出的路由导线，且反馈网络资源600b是来自相邻逻辑块的路由导线；及耦合到公路网络交换器700的公路网络资源700a及700b，其中公路网络资源700a是耦合到相关联逻辑岛输出的路由导线，且公路网络资源700b是来自相邻逻辑块的路由导线。如所图解说明，逻辑岛400将输出信号提供到反馈网络资源600a及公路网络资源700a，且街道网络资源500a将输入提供到相关联逻辑岛400。另外，可看出，反馈网络资源600b及公路网络资源700b从左侧、右侧、顶部及底部逻辑块接收信号。来自在左侧、右侧、顶部及底部的相邻逻辑块的反馈网络资源600b及公路网络资源700b耦合到街道网络资源500a。
图6图解说明街道网络交换器500的架构，且图7图解说明反馈网络交换器600的架构。街道网络交换器500及反馈网络交换器600是对于不同类型的信号具有不同数目个交换盒级的混合式交换网络。如在图6及7中可见，街道网络交换器500及反馈网络交换器600包含多个级，包含街道网络交换器500中的S1、S2及S3以及反馈网络交换器600中的级S1A及S2A。
街道网络交换器500是概率性多级电路交换网络(PMCSN)，其在结构上不同于常规多级无阻塞通信网络拓扑(例如Clos网络)，因为街道网络交换器500针对所关注的电路类别在穿过各级的可能路径数目方面确保恰好足够数目的交叉点来满足概率性目标。在具有传统多级无阻塞通信网络拓扑的分级网络系统中，输入信号可在不阻塞任何其它信号的情况下到达输出。因此，任何输入信号到达输出的概率是1。另一方面，在PMCSN中，尽管存在用于在输出处实现任何输入的措施，但可存在多个输入信号的同时输出需求的情形，且因此为了使另一输入信号通过，阻塞一或多个输入信号是不可避免的。PMCSN的设计强调不阻塞被确定为在需求上较高的信号，而在需求上较低的信号可被阻塞。因此，在PMCSN中，概率上高需求信号将最可能不被阻塞，这就是街道网络交换器500本质上为概率性的原因。
如图6中所图解说明，街道网络交换器500的每一级可含有多个交换盒。举例来说，级S1可含有标示为0-5的六个交换盒，其中级S1中的每一交换盒可具有16个输入端子(标示为0-15)及4个输出端子(标示为0-3)。级S1可从与在街道网络交换器500的左侧、右侧、顶部及底部的多个相邻逻辑块相关联的公路网络交换器接收输入信号。举例来说，级S1可在每一方向上从四个公路网络交换器接收信号。所述公路网络交换器中的每一者可在每一方向上提供例如六个信号。因此，级S1可从每一方向接收24个输入信号，因此产生到街道网络交换器500的级S1的96个输入信号。当然，如果需要，可使用来自每一公路网络交换器的不同数目个信号以及在每一方向上的不同数目个公路网络交换器。
街道网络交换器500的级S1中的至少一个交换盒包含并不能完全接达所述交换盒中的所有输入端子的至少一个输出端子。举例来说，如以级S1中的交换盒中的虚线所图解说明，每一交换盒的输出端子并能不完全接达每一交换盒中的所有输入端子。换句话说，在级S1中的每一交换盒0-5中，每一输出端子0-3可以接达少于所有输入端子0-15。以实例的方式，如交换盒502中所图解说明，每一输出端子0-3借助多路复用器5040、5041、5042及5043连接到输入端子0-15的真子集。如果需要，那么所述输入端子的一半可由每一输出端子接达，如在交换盒502中可见，交换盒502具有16个输入端子以及连接到每一输出端子的8x1多路复用器504a、504b、504c及504d。如果需要，那么可使用输入端子的真子集的其它大小。另外，输出端子0及1可以接达为输入端子0-15中的任一者的一半的子集a，而输出端子2及3可以接达输入端子0-15的为子集a的补集的子集b，即，子集a中的输入端子中的任一者均不处于子集b中。如果需要，那么级S1中的每一交换盒中的每一输出端子0-3可以接达输入端子0-15的不同子集。可在可编程逻辑装置的起始时间编程可由每一输出端子接达的特定输入端子。
街道网络交换器500中的第二级S2也含有多个交换盒。以实例的方式，级S2被图解说明为含有4个交换盒(标示为0-3)，每一交换盒具有连接到来自级S1中的交换盒0-5中的输出端子的6个输入端子(标示为0-5)。如图6中所图解说明，例如来自图7中所展示的反馈网络交换器600中的级S2A的反馈输出信号可由街道网络交换器500的第二级S2及第三级S3中的至少一者接收。举例来说，级S2中的交换盒0-3各自另外包含连接到来自图7中所展示的反馈网络交换器600中的级S2A的输出端子的一部分的输入端子。如图6中所图解说明，时钟信号可经由第二级S2及第三级S3中的至少一者被提供到相关联逻辑岛400。举例来说，级S2中的交换盒0-3可各自另外包含连接到来自图10中所展示的时钟网络交换器800的输出端子的一部分的输入端子。如图6中所图解说明，交换盒510包含从时钟网络交换器800的输出端子0接收输入的输入端子(指定为800_0)，如同级S2中的交换盒1一样。级S2中的交换盒2(未展示)及3两者均从时钟网络交换器800的输出端子1接收输入(指定为800_1)。级S2中的每一交换盒0-3可包含例如11个输出端子。级S2中的每一交换盒0-3的输出端子的一部分(例如，输出端子0、1及10)直接连接到第三级S3中的交换盒的输入端子。级S2中的每一交换盒0-3的输出端子的剩余部分直接连接到逻辑岛400。举例来说，级S2中的交换盒510被图解说明为包含标示为T0I0、B3I0、T1I0、B1I0、T2I0、B2I0、T3I0及B0I0的8个输出端子，所述输出端子可直接连接到逻辑岛400。以实例的方式，来自第二级S2中的每一交换盒的直接连接到逻辑岛400的输出端子可连接到逻辑岛400中的每一逻辑单元中的LUT的输入端子，例如，如以图6与图3中的匹配的端子标示所图解说明。
图8以实例的方式图解说明来自级S2的交换盒510。级S2中的剩余交换盒可如交换盒510所图解说明被类似地配置。如图8中所图解说明，交换盒510经由6个输入端子(标示为0-5)(以“x”共同地指定)接收来自S1的输入。另外，交换盒510还可在标示为T0I0、B3I0、T1I0、B1I0、T2I0、B2I0、T3I0及B0I0的8个输入端子处接收来自S2A的输入，所述8个输入端子连接到图7中所展示的反馈网络交换器S2A的第二级的输出端子的一部分(具有对应端子标示)。交换盒510可进一步从时钟网络交换器800的输出端子0接收来自时钟网络交换器800的输入(指定为800_0)。交换盒510包含直接连接到街道网络交换器500的第三级S3中的交换盒的输入端子的输出端子0、1及10，如图6中所图解说明。如在图8中可见，每一输出端子0、1及10可以接达所有输入端子0-5，如由6x1多路复用器5121、5122、51210所图解说明，其中输入端子以“x”标示。交换盒510的输出端子的剩余部分中的每一者也可以接达所有输入端子0-5以及输入端子中接收来自连接到反馈网络交换器的S2A的输入(即，来自S2A的输入)的至少一个输入端子。另外，输出端子中的一或多者(例如，输出端子B0I0)可以接达来自输入端子800_0的时钟信号。因此，举例来说，输出端子T0I0可以接达所有输入端子0-5以及具有相同标示T0I0的输入端子，如由7x1多路复用器514T010所图解说明。类似地，输出端子B3I0及B0I0可以接达所有输入端子0-5以及具有相同相应标示B3I0及B0I0的输入端子，如由7x1多路复用器514B3I0及8x1多路复用器516B0I0所图解说明。剩余输出端子可以类似地经由7x1多路复用器接达输入端子，其中输出端子B010另外可以接达来自输入端子800_0的时钟信号且因此使用8x1多路复用器516B0I0。应理解，尽管在交换盒510中图解说明了6x1、7x1及8x1多路复用器，但可使用其它等效电路，举例来说，7x1多路复用器可用6x1多路复用器及2x1多路复用器来替换。
返回参考图6，街道网络交换器500中的第三级S3也含有多个交换盒。以实例的方式，级S3被图解说明为含有3个交换盒(标示为0-2)，每一交换盒具有连接到来自级S2中的交换盒0-3的输出端子0、1及10的4个输入端子(标示为0-3)。级S3中的交换盒0-2各自另外包含连接到来自图7中所展示的反馈网络交换器600中的级S2A的输出端子的一部分的若干个输入端子。以实例的方式，交换盒520及540可各自具有连接到来自级S2A的输出端子的四个输入端子，而交换盒530可具有连接到来自级S2A的输出端子的三个输入端子。另外，级S3中的每一交换盒520、530及540包含连接到来自图10中所展示的时钟网络交换器800的输出端子的输入端子。举例来说，如图6中所图解说明，交换盒520包含从时钟网络交换器800的输出端子2接收输入的输入端子(指定为800_2)，而交换盒530及540分别从时钟网络交换器800的输出端子3及4接收输入(指定为800_3及800_4)。级S3中的交换盒0-2可具有若干个输出端子，例如，级S3中的每一交换盒0-2具有4个输出端子(标示为0-3)，其中可不使用级S3中的交换盒1的端子3。或者，可省略交换盒1的端子3，但存在未使用输入/输出可为有利的，因为其在使用能力方面提供更多灵活性。来自级S3的输出端子例如在图3中所图解说明的具有匹配的端子标示的输入端子(其为不连接到LUT的输入端子)处直接连接到逻辑岛400。
图9以实例的方式图解说明来自级S3的交换盒520。级S3中的剩余交换盒可如交换盒520所图解说明被类似地配置。如图9中所图解说明，交换盒520经由4个输入端子(标示为0-3)(以“y”共同地指定)接收来自S2的输入。另外，交换盒520还可在标示为TB0S、TB1S、TB2S及TB3S的4个输入端子处接收来自S2A的输入，所述4个输入端子连接到图7中所展示的反馈网络交换器S2A的第二级的输出端子的一部分(具有对应端子标示)。交换盒520可进一步从时钟网络交换器800的输出端子2接收来自时钟网络交换器800的输入(指定为800_2)。交换盒520包含4个输出端子TB0S、TB1S、TB2S及TB3S，所述输出端子中的每一者可以经由6x1多路复用器而经由以“y”标示的输入端子接达所有输入端子0-3。所述6x1多路复用器进一步经由端子800_2从来自S2A的输入的信号中的至少一者以及时钟信号接收输入。因此，举例来说，输出端子TB0S可以经由6x1多路复用器522TB0S而经由端子800_2接达所有输入端子0-3以及具有相同标示TB0S的输入端子及时钟信号。类似地，输出端子TB3S可以经由6x1多路复用器522TB3S而经由端子800_2接达所有输入端子0-3以及具有相同相应标示TB3S的输入端子及时钟信号。剩余输出端子可以类似地接达输入端子。应理解，尽管在交换盒520中图解说明了6x1多路复用器，但可使用其它等效电路，举例来说，6x1多路复用器可用4x1多路复用器及3x1多路复用器来替换。
图7图解说明反馈网络交换器600的架构，其包含两个级S1A及S2A。如所图解说明，反馈网络交换器600的每一级可含有多个交换盒。举例来说，级S1A可含有标示为0-2的三个交换盒。级S1A中的交换盒可具有不同数目个输入端子。举例来说，级S1A的交换盒610及620各自具有8个输入端子，而级S1A的交换盒630具有12个输入端子。举例来说，如图7中所图解说明，级S1A的交换盒0-2经连接以从相关联逻辑岛400接收12个输出信号，例如，输出T0Z、…、T3Z、CQ0z、…、CQ3Z、B0Z、…、B3Z，如图3中所图解说明。级S1A的交换盒0-2还经连接以从紧邻逻辑块中的每一者中的逻辑岛接收4个输出信号，例如，来自在右侧(R)、在左侧(L)、在顶部(T)及在底部(B)的4个相邻逻辑块中的每一者的输出CQxZ(x＝0、…、3)。如果需要，那么级S1A的交换盒0-2还可经连接以从在对角线方向上的紧邻逻辑块中的逻辑岛接收4个输出信号。
反馈网络交换器600的级S1A中的至少一个交换盒包含不能完全接达所述交换盒中的所有输入端子的至少一个输出端子。如图7中所图解说明，级S1A中的每一交换盒0-2可具有图解说明为标示为0-3的输出端子的相同数目个输出端子。在级S1A中，输出端子可能不能完全接达交换盒中的所有输入端子。换句话说，在级S1A中的每一交换盒0-2中，每一输出端子0-3可以接达少于所有输入端子。以实例的方式，如由交换盒610中的多路复用器612所图解说明，每一输出端子0-3可以接达输入端子0-7的真子集。多路复用器612被图解说明为6x1多路复用器，且因此每一输出端子可以接达交换盒610及620中的8个输入端子中的6个输入端子。另外，如交换盒630中所图解说明，多路复用器632被图解说明为6x1多路复用器，且因此交换盒630的每一输出端子可以接达标示为0-11的12个输入端子中的6个输入端子。如果需要，那么级S1A中的每一交换盒中的每一输出端子0-3可以接达输入端子的不同子集。可在可编程逻辑装置的起始时间编程可由每一输出端子接达的特定输入端子。
反馈网络交换器600的第二级S2A也包含多个交换盒。以实例的方式，级S2A被图解说明为含有4个交换盒(标示为0-3)，每一交换盒具有5个输入端子(标示为0-4)。第二级S2A中的每一交换盒中的输入端子的一部分连接到来自级S1A中的交换盒0-2的输出端子。另外，级S2A中的每一交换盒包含连接到GND及VCC输入的两个输入端子(3及4)。级S2A中的每一交换盒包含11个输出端子，其中可不使用或可省略交换盒670的输出端子1。每一输出端子可以完全接达交换盒的输入端子0-3，而仅选择性输出端子可以例如经由适当大小的多路复用器接达VCC。如上文所论述，来自级S2A中的每一交换盒的输出端子的一部分被提供到街道网络交换器500的第二级S2，且来自级S2A中的每一交换盒的输出端子的剩余部分被提供到街道网络交换器500的第三级S3。
图10图解说明时钟网络交换器800，其准许将专用时钟信号及/或高扇出信号分配到去往逻辑岛的不同输入。如所图解说明，时钟网络交换器800可包含5个输入端子(标示为0-4)，其接收时钟信号(clk0、clk1、clk2、clk3及clk4)。时钟网络交换器800进一步包含标示为0-4的5个输出端子。当然，如果需要，那么可使用不同数目个时钟输入或输出。每一输出端子可以例如经由5x1多路复用器完全接达时钟网络交换器的输入端子。通过将时钟信号提供到街道网络交换器500中的级S2及S3(所述时钟信号可被直接提供到逻辑岛400的输入端子)，逻辑岛400可以较好时序接达专用时钟信号、时序临界信号或高扇出信号。
图11及12以组合方式图解说明公路网络交换器700的架构。如图11中所图解说明，公路网络交换器700可为单级交换器且可从与在公路网络交换器700的左侧、右侧、顶部及底部以及对角线方向(如果需要)上的多个相邻逻辑块相关联的公路网络交换器接收输入信号。举例来说，公路网络交换器700可接收来自四个公路网络交换器的六个输入信号，达总共来自左侧的24个输入(I0-I23)、来自右侧的24个输入(I24-I47)、来自顶部的24个输入(I48-I71)及来自底部的24个输入(I72-I95)。公路网络交换器700可另外从相关联逻辑岛400接收输入信号，例如，从相关联逻辑岛400的四个逻辑单元中的每一者接收两个输入信号(TZ及CQZ)，达总共8个输入信号(I96-I103)。所述公路网络交换器可在每一方向上产生六个输出信号(例如，在左侧(O0-O5)、在右侧(O6-O11)、在顶部(O12-O17)及在底部(O18-O23))(达总共24个输出)以及如果需要那么在对角线方向上产生信号。在每一方向上，使用六个Mx1多路复用器，其中在到每一多路复用器的M个输入中，“p”个输入来自相邻公路网络交换器且q个输入来自相关联逻辑岛400。图12以实例的方式图解说明可在公路网络交换器700中使用的11x1多路复用器702的实例(例如，其中M＝11)。在此非限制性实例中，p＝7，即，7个输入来自相邻公路网络交换器，且q＝4，其中4个输入来自相关联逻辑岛400。在此实例中，多路复用器接收由来自顶部的三个信号(FTY_IXX)、来自底部的三个信号(FBY_IXX)、来自左侧的一个信号(FLY_IXX)及来自相关联逻辑岛400的四个信号(TiZ_XXX、CQiZ_XXX)组成的11个输入并产生一个输出(TR_OX)，其中Y指示距公路网络交换器700的距离，X指代公路网络交换器700的输入引脚的序号，i表示超逻辑单元中的逻辑单元的索引，FT表示“来自顶部”、FL表示“来自左侧”、FB表示“来自底部”，且TR表示“在右侧”。举例来说，FB2_I78指示信号来自远离公路网络交换器700的底部两个单位处，且此信号被馈送到公路网络交换器700的I78输入引脚/端子中。类似地，TR_O6意指信号去往公路网络交换器700的右侧，且此信号可在公路网络交换器700的输出引脚/端子O6上实现。
以实例的方式，公路网络交换器700可类似于威尔顿(Wilton)交换器结构，其中一些相邻信号来自紧接的四个相邻者且可转弯(即，改变方向)，且一个信号来自第4个相邻者，其直接通过而不会改变任何方向。对于路由，使用固定长度的导线段，其中长度为四个单位。换句话说，源于公路网络交换器的导线可行进到相距四个公路网络交换器的另一公路网络交换器而不会转向。然而，为了提供连接较近公路网络交换器的灵活性，可存在从每一单位长度处(即，在每一公路网络交换器处)的导线的分接。因此，信号可快速行进到最远公路网络交换器以及到达较近公路网络交换器，而不会形成实质性路由拥塞。
虽然出于指导性目的而结合特定实施例图解说明了本发明，但本发明并不限于此。可在不背离本发明的范围的情况下作出各种变更及修改。举例来说，特定输入端子、输出端子以及在每一输入端子及输出端子上提供的信号可视需要而变化。此外，尽管论述了特定电路元件(例如7x1多路复用器)，但可使用等效电路元件(例如，多个多路复用器)。因此，所附权利要求书的精神及范围不应限于前述说明。

Claims (74)

1.一种可编程逻辑装置，其包括：
多个逻辑块及一互连网络；
其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：
第一级，其包括第一多个交换盒；及
第二级，其包括第二多个交换盒，其中所述第一级的所述第一多个交换盒与所述第二级的所述第二多个交换盒互连；
其中所述第一级中的至少一个交换盒具有第一数目个输入端子及第二数目个输出端子，所述输出端子中的至少一者可以接达少于所有所述输入端子。
2.根据权利要求1所述的可编程逻辑装置，其中所述至少一个交换盒的所述输出端子中的所述至少一者可以接达所述第一数目个输入端子的一半。
3.根据权利要求1所述的可编程逻辑装置，其中所述至少一个交换盒的第一输出端子集合可以接达第一输入端子子集，且所述至少一个交换盒的第二输出端子集合可以接达不同于所述第一输入端子子集的第二输入端子子集。
4.根据权利要求3所述的可编程逻辑装置，其中所述第二输入端子子集是所述第一输入端子子集的补集。
5.根据权利要求1所述的可编程逻辑装置，其中所述至少一个交换盒的所述输出端子中的每一者可以接达不同输入端子子集。
6.根据权利要求1所述的可编程逻辑装置，其中所述路由网络包括：
反馈网络，其包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且产生反馈输出信号；及
街道网络，其包括街道网络交换器，所述街道网络交换器接收所述反馈输出信号且产生由所述逻辑岛接收的街道输出信号。
7.根据权利要求6所述的可编程逻辑装置，其中所述第一级中的所述至少一个交换盒处于所述反馈网络交换器中。
8.根据权利要求7所述的可编程逻辑装置，其中所述反馈网络交换器包括所述第一级中的所述第一多个交换盒，其中所述反馈网络交换器的所述第一级中的所述多个交换盒中的每一交换盒具有可以接达少于所有输入端子的输出端子。
9.根据权利要求6所述的可编程逻辑装置，其中所述第一级中的所述至少一个交换盒处于所述街道网络交换器中。
10.根据权利要求9所述的可编程逻辑装置，其中所述街道网络交换器包括所述第一级中的所述第一多个交换盒，其中所述街道网络交换器的所述第一级中的所述多个交换盒中的每一交换盒具有可以接达少于所有输入端子的输出端子。
11.根据权利要求6所述的可编程逻辑装置，其中所述逻辑块的所述反馈网络交换器进一步从相邻逻辑块接收第二输出信号集合、第三输出信号集合、第四输出信号集合及第五输出信号集合。
12.根据权利要求11所述的可编程逻辑装置，其中所述相邻逻辑块包括最接近所述逻辑块的顶部、底部、右侧及左侧的第一逻辑块、第二逻辑块、第三逻辑块及第四逻辑块。
13.根据权利要求12所述的可编程逻辑装置，其中所述反馈网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻逻辑块接收第六输出信号集合、第七输出信号集合、第八输出信号集合及第九输出信号集合。
14.根据权利要求6所述的可编程逻辑装置，其中所述街道网络交换器进一步接收时钟信号。
15.根据权利要求6所述的可编程逻辑装置，其中所述路由网络进一步包括：
公路网络，其包括公路网络交换器，所述公路网络交换器从所述逻辑岛接收第二输出信号集合，且从相邻公路网络接收第一输入信号集合、第二输入信号集合、第三输入信号集合及第四输入信号集合，所述公路网络交换器将第一输出信号集合、第二输出信号集合、第三输出信号集合及第四输出信号集合提供到所述相邻公路网络。
16.根据权利要求15所述的可编程逻辑装置，其中所述相邻公路网络包括在所述逻辑块的顶部、底部、右侧及左侧的第一公路网络集合、第二公路网络集合、第三公路网络集合及第四公路网络集合。
17.根据权利要求16所述的可编程逻辑装置，其中所述逻辑块的所述公路网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻公路网络接收第五输入信号集合、第六输入信号集合、第七输入信号集合及第八输入信号集合。
18.根据权利要求15所述的可编程逻辑装置，其中所述街道网络交换器进一步从所述相邻公路网络接收所述第一输入信号集合、所述第二输入信号集合、所述第三输入信号集合及所述第四输入信号集合。
19.一种可编程逻辑装置，其包括：
多个逻辑块及一互连网络；
其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：
网络交换器，其包括第一交换盒级、第二交换盒级及第三交换盒级，其中所述第二交换盒级的第一输出端子部分直接连接到所述逻辑岛，且所述第二交换盒级的剩余输出端子部分直接连接到所述第三交换盒级的输入端子。
20.根据权利要求19所述的可编程逻辑装置，其中所述逻辑岛包括多个查找表、多个多路复用器及一寄存器，其中所述第二交换盒级的所述第一输出端子部分连接到所述多个查找表的输入端子。
21.根据权利要求20所述的可编程逻辑装置，其中所述第三交换盒级的输出端子连接到所述逻辑岛的剩余输入端子。
22.根据权利要求19所述的可编程逻辑装置，其中所述网络交换器进一步接收时钟信号，其中所述时钟信号经由所述第二交换盒级及所述第三交换盒级中的至少一者被提供到所述逻辑岛。
23.根据权利要求19所述的可编程逻辑装置，其中所述路由网络进一步包括：
反馈网络，其包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且产生反馈输出信号，其中所述反馈输出信号由所述网络交换器的所述第二交换盒级及所述第三交换盒级中的至少一者接收。
24.根据权利要求23所述的可编程逻辑装置，其中所述逻辑块的所述反馈网络交换器进一步从相邻逻辑块接收第二输出信号集合、第三输出信号集合、第四输出信号集合及第五输出信号集合。
25.根据权利要求24所述的可编程逻辑装置，其中所述相邻逻辑块包括最接近所述逻辑块的顶部、底部、右侧及左侧的第一逻辑块、第二逻辑块、第三逻辑块及第四逻辑块。
26.根据权利要求25所述的可编程逻辑装置，其中所述反馈网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻逻辑块接收第六输出信号集合、第七输出信号集合、第八输出信号集合及第九输出信号集合。
27.根据权利要求23所述的可编程逻辑装置，其中所述路由网络进一步包括：
公路网络，其包括公路网络交换器，所述公路网络交换器从所述逻辑岛接收第二输出信号集合且从相邻公路网络接收第一输入信号集合、第二输入信号集合、第三输入信号集合及第四输入信号集合，所述公路网络交换器将第一输出信号集合、第二输出信号集合、第三输出信号集合及第四输出信号集合提供到所述相邻公路网络。
28.根据权利要求27所述的可编程逻辑装置，其中所述相邻公路网络包括在所述逻辑块的顶部、底部、右侧及左侧的第一公路网络集合、第二公路网络集合、第三公路网络集合及第四公路网络集合。
29.根据权利要求28所述的可编程逻辑装置，其中所述逻辑块的所述公路网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻公路网络接收第五输入信号集合、第六输入信号集合、第七输入信号集合及第八输入信号集合。
30.根据权利要求27所述的可编程逻辑装置，其中所述网络交换器进一步从所述相邻公路网络接收所述第一输入信号集合、所述第二输入信号集合、所述第三输入信号集合及所述第四输入信号集合。
31.一种可编程逻辑装置，其包括：
多个逻辑块及一互连网络；
其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：
反馈网络，其包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且产生反馈输出信号；及
街道网络，其包括街道网络交换器，所述街道网络交换器包括第一交换盒级、连接到所述第一交换盒级的第二交换盒级及连接到所述第二交换盒级的第三交换盒级，其中所述第二交换盒级及所述第三交换盒级具有直接耦合到所述反馈网络交换器以接收所述反馈输出信号的输入端子，所述街道网络交换器产生由所述逻辑岛接收的街道输出信号。
32.根据权利要求31所述的可编程逻辑装置，其中所述反馈输出信号由所述街道网络交换器中的所述第二交换盒级及所述第三交换盒级两者接收。
33.根据权利要求31所述的可编程逻辑装置，其中所述街道网络交换器中的所述第二交换盒级的第一输出端子部分直接连接到所述逻辑岛，且所述第二交换盒级的剩余输出端子部分直接连接到所述街道网络交换器中的所述第三交换盒级的输入端子。
34.根据权利要求33所述的可编程逻辑装置，其中所述逻辑岛包括多个查找表、多个多路复用器及一寄存器，其中所述第二交换盒级的所述第一输出端子部分连接到所述多个查找表的输入端子。
35.根据权利要求34所述的可编程逻辑装置，其中所述街道网络交换器中的所述第三交换盒级的输出端子连接到所述逻辑岛的剩余输入端子。
36.根据权利要求33所述的可编程逻辑装置，其中所述街道网络交换器进一步接收时钟信号，其中所述时钟信号经由所述第二交换盒级及所述第三交换盒级中的至少一者被提供到所述逻辑岛。
37.根据权利要求31所述的可编程逻辑装置，其中所述逻辑块的所述反馈网络交换器进一步从相邻逻辑块接收第二输出信号集合、第三输出信号集合、第四输出信号集合及第五输出信号集合。
38.根据权利要求37所述的可编程逻辑装置，其中所述相邻逻辑块包括最接近所述逻辑块的顶部、底部、右侧及左侧的第一逻辑块、第二逻辑块、第三逻辑块及第四逻辑块。
39.根据权利要求38所述的可编程逻辑装置，其中所述反馈网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻逻辑块接收第六输出信号集合、第七输出信号集合、第八输出信号集合及第九输出信号集合。
40.根据权利要求31所述的可编程逻辑装置，其中所述路由网络进一步包括：
公路网络，其包括公路网络交换器，所述公路网络交换器从所述逻辑岛接收第二输出信号集合，且从相邻公路网络接收第一输入信号集合、第二输入信号集合、第三输入信号集合及第四输入信号集合，所述公路网络交换器将第一输出信号集合、第二输出信号集合、第三输出信号集合及第四输出信号集合提供到所述相邻公路网络。
41.根据权利要求40所述的可编程逻辑装置，其中所述相邻公路网络包括在所述逻辑块的顶部、底部、右侧及左侧的第一公路网络集合、第二公路网络集合、第三公路网络集合及第四公路网络集合。
42.根据权利要求41所述的可编程逻辑装置，其中所述逻辑块的所述公路网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻公路网络接收第五输入信号集合、第六输入信号集合、第七输入信号集合及第八输入信号集合。
43.根据权利要求40所述的可编程逻辑装置，其中所述街道网络交换器的所述第一交换盒级经耦合以从所述相邻公路网络接收所述第一输入信号集合、所述第二输入信号集合、所述第三输入信号集合及所述第四输入信号集合。
44.根据权利要求31所述的可编程逻辑装置，其中所述反馈网络交换器接收GND及VCC，且将GND及VCC提供到所述第二交换盒级的直接耦合到所述反馈网络交换器的所述输入端子。
45.一种可编程逻辑装置，其包括：
多个逻辑块及一互连网络；
其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：
时钟网络交换器，其具有载运时钟信号的多个输出端子；及
街道网络，其包括街道网络交换器，所述街道网络交换器包括第一交换盒级、连接到所述第一交换盒级的第二交换盒级及连接到所述第二交换盒级的第三交换盒级，其中所述时钟网络交换器的所述多个所述输出端子的至少一部分经耦合以将所述时钟信号提供到所述第二交换盒级及所述第三交换盒级中的至少一者，所述街道网络交换器产生由所述逻辑岛接收的街道输出信号。
46.根据权利要求45所述的可编程逻辑装置，其中所述时钟网络交换器的所述多个所述输出端子的第一部分经耦合以将所述时钟信号的第一部分提供到所述第二交换盒级，且所述时钟网络交换器的所述多个所述输出端子的第二部分经耦合以将所述时钟信号的第二部分提供到所述第三交换盒级。
47.根据权利要求45所述的可编程逻辑装置，其中所述街道网络交换器中的所述第二交换盒级的第一输出端子部分直接连接到所述逻辑岛，且所述第二交换盒级的剩余输出端子部分直接连接到所述街道网络交换器中的所述第三交换盒级的输入端子。
48.根据权利要求47所述的可编程逻辑装置，其中所述逻辑岛包括多个查找表、多个多路复用器及一寄存器，其中所述第二交换盒级的所述第一输出端子部分连接到所述多个查找表的输入端子。
49.根据权利要求48所述的可编程逻辑装置，其中所述街道网络交换器中的所述第三交换盒级的输出端子连接到所述逻辑岛的剩余输入端子。
50.根据权利要求45所述的可编程逻辑装置，其中所述路由网络进一步包括反馈网络，所述反馈网络包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且产生由所述街道网络交换器接收的反馈输出信号。
51.根据权利要求50所述的可编程逻辑装置，其中所述第二交换盒级具有直接耦合到所述反馈网络交换器以接收所述反馈输出信号的输入端子。
52.根据权利要求50所述的可编程逻辑装置，其中所述第三交换盒级具有直接耦合到所述反馈网络交换器以接收所述反馈输出信号的输入端子。
53.根据权利要求50所述的可编程逻辑装置，其中所述逻辑块的所述反馈网络交换器进一步从相邻逻辑块接收第二输出信号集合、第三输出信号集合、第四输出信号集合及第五输出信号集合。
54.根据权利要求53所述的可编程逻辑装置，其中所述相邻逻辑块包括最接近所述逻辑块的顶部、底部、右侧及左侧的第一逻辑块、第二逻辑块、第三逻辑块及第四逻辑块。
55.根据权利要求54所述的可编程逻辑装置，其中所述反馈网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻逻辑块接收第六输出信号集合、第七输出信号集合、第八输出信号集合及第九输出信号集合。
56.根据权利要求50所述的可编程逻辑装置，其中所述路由网络进一步包括：
公路网络，其包括公路网络交换器，所述公路网络交换器从所述逻辑岛接收第二输出信号集合，且从相邻公路网络接收第一输入信号集合、第二输入信号集合、第三输入信号集合及第四输入信号集合，所述公路网络交换器将第一输出信号集合、第二输出信号集合、第三输出信号集合及第四输出信号集合提供到所述相邻公路网络。
57.根据权利要求56所述的可编程逻辑装置，其中所述相邻公路网络包括在所述逻辑块的顶部、底部、右侧及左侧的第一公路网络集合、第二公路网络集合、第三公路网络集合及第四公路网络集合。
58.根据权利要求57所述的可编程逻辑装置，其中所述逻辑块的所述公路网络交换器进一步从最接近所述逻辑块的左上方、右上方、左下方及右下方的相邻公路网络接收第五输入信号集合、第六输入信号集合、第七输入信号集合及第八输入信号集合。
59.根据权利要求56所述的可编程逻辑装置，其中所述街道网络交换器进一步从所述相邻公路网络接收所述第一输入信号集合、所述第二输入信号集合、所述第三输入信号集合及所述第四输入信号集合。
60.一种可编程逻辑装置，其包括：
多个逻辑块及一互连网络；
其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：
反馈网络，其包括反馈网络交换器，所述反馈网络交换器包括第一交换盒级及第二交换盒级，所述第一交换盒级中的每一交换盒具有多个输入端子，其中所述多个输入端子的第一子集耦合到所述逻辑岛，且所述多个输入端子的第二子集耦合到紧邻所述逻辑块的相邻逻辑块中的相邻逻辑岛，所述反馈网络产生反馈输出信号；及
街道网络，其包括街道网络交换器，所述街道网络交换器接收所述反馈输出信号且产生由所述逻辑岛接收的街道输出信号。
61.根据权利要求60所述的可编程逻辑装置，其中所述第一交换盒级中的每一交换盒包含多个输出端子，且其中在所述第一交换盒级中的每一交换盒中，所述多个输出端子中的至少一个输出端子可以接达少于所有所述多个输入端子。
62.根据权利要求61所述的可编程逻辑装置，其中所述第一交换盒级中的不同交换盒具有不同数目个输入端子。
63.根据权利要求60所述的可编程逻辑装置，其中所述相邻逻辑块包括最接近所述逻辑块的顶部、底部、右侧及左侧的第一逻辑块、第二逻辑块、第三逻辑块及第四逻辑块。
64.根据权利要求63所述的可编程逻辑装置，其中所述相邻逻辑块进一步包括最接近所述逻辑块的左上方、右上方、左下方及右下方的第五逻辑块、第六逻辑块、第七逻辑块及第八逻辑块。
65.根据权利要求60所述的可编程逻辑装置，其中所述路由网络进一步包括：
公路网络，其包括公路网络交换器，所述公路网络交换器从所述逻辑岛接收第二输出信号集合，且从相邻公路网络接收第一输入信号集合、第二输入信号集合、第三输入信号集合及第四输入信号集合，所述公路网络交换器将第一输出信号集合、第二输出信号集合、第三输出信号集合及第四输出信号集合提供到所述相邻公路网络。
66.根据权利要求65所述的可编程逻辑装置，其中所述相邻公路网络包括在所述逻辑块的顶部、底部、右侧及左侧的第一公路网络集合、第二公路网络集合、第三公路网络集合及第四公路网络集合。
67.根据权利要求66所述的可编程逻辑装置，其中所述相邻公路网络进一步包括在所述逻辑块的左上方、右上方、左下方及右下方的第五公路网络集合、第六公路网络集合、第七公路网络集合及第八公路网络集合。
68.根据权利要求65所述的可编程逻辑装置，其中所述街道网络交换器经耦合以从所述相邻公路网络接收所述第一输入信号集合、所述第二输入信号集合、所述第三输入信号集合及所述第四输入信号集合。
69.一种可编程逻辑装置，其包括：
多个逻辑块及一互连网络；
其中所述多个逻辑块中的每一逻辑块包括逻辑岛及与所述逻辑岛相关联的路由网络，其中所述路由网络包括：
反馈网络，其包括反馈网络交换器，所述反馈网络交换器从所述逻辑岛接收第一输出信号集合且接收GND及VCC，所述反馈网络交换器产生包含GND及VCC的反馈输出信号；及
街道网络，其包括街道网络交换器，所述街道网络交换器接收包含GND及VCC的所述反馈输出信号且产生由所述逻辑岛接收的街道输出信号。
70.根据权利要求69所述的可编程逻辑装置，其中所述街道网络交换器包括第一交换盒级、连接到所述第一交换盒级的第二交换盒级及连接到所述第二交换盒级的第三交换盒级，所述第二交换盒级具有直接耦合到所述反馈网络交换器以接收所述反馈输出信号的输入端子。
71.根据权利要求69所述的可编程逻辑装置，其中所述路由网络进一步包括：
公路网络，其包括公路网络交换器，所述公路网络交换器从所述逻辑岛接收第二输出信号集合，且从相邻公路网络接收第一输入信号集合、第二输入信号集合、第三输入信号集合及第四输入信号集合，所述公路网络交换器将第一输出信号集合、第二输出信号集合、第三输出信号集合及第四输出信号集合提供到所述相邻公路网络。
72.根据权利要求71所述的可编程逻辑装置，其中所述相邻公路网络包括在所述逻辑块的顶部、底部、右侧及左侧的第一公路网络集合、第二公路网络集合、第三公路网络集合及第四公路网络集合。
73.根据权利要求72所述的可编程逻辑装置，其中所述相邻公路网络进一步包括在所述逻辑块的左上方、右上方、左下方及右下方的第五公路网络集合、第六公路网络集合、第七公路网络集合及第八公路网络集合。
74.根据权利要求71所述的可编程逻辑装置，其中所述街道网络交换器经耦合以从所述相邻公路网络接收所述第一输入信号集合、所述第二输入信号集合、所述第三输入信号集合及所述第四输入信号集合。
CN201510507420.3A 2014-08-27 2015-08-18 用于可编程逻辑装置的路由网络 Active CN105391442B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462042720P 2014-08-27 2014-08-27
US62/042,720 2014-08-27
US14/476,518 2014-09-03
US14/476,518 US9118325B1 (en) 2014-08-27 2014-09-03 Routing network for programmable logic device

Publications (2)

Publication Number Publication Date
CN105391442A CN105391442A (zh) 2016-03-09
CN105391442B true CN105391442B (zh) 2021-01-05

Family

ID=53838563

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510507420.3A Active CN105391442B (zh) 2014-08-27 2015-08-18 用于可编程逻辑装置的路由网络
CN201510535534.9A Active CN105391443B (zh) 2014-08-27 2015-08-27 用于可编程逻辑装置的逻辑单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510535534.9A Active CN105391443B (zh) 2014-08-27 2015-08-27 用于可编程逻辑装置的逻辑单元

Country Status (2)

Country Link
US (2) US9287868B1 (zh)
CN (2) CN105391442B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108182303B (zh) * 2017-12-13 2020-08-28 京微齐力(北京)科技有限公司 基于混合功能存储单元的可编程器件结构
DE102019006293A1 (de) * 2019-09-05 2021-03-11 PatForce GmbH Switchbox
US11037069B1 (en) * 2020-01-17 2021-06-15 Tegze P. Haraszti Method for creating gates and circuits for greatly improved computing apparatus by using symbol transformer
US11791821B2 (en) * 2021-02-02 2023-10-17 Efinix Inc. Fast FPGA interconnect stitching for wire highways
US12095891B2 (en) 2022-10-07 2024-09-17 International Business Machines Corporation Communication systems for power supply noise reduction
CN116069721A (zh) * 2022-11-22 2023-05-05 深圳市紫光同创电子有限公司 一种可编程逻辑单元结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507285A (zh) * 2002-12-06 2004-06-23 中国科学院计算技术研究所 用fpga器件实现机群交换网络路由芯片的方法
CN1938950A (zh) * 2004-03-30 2007-03-28 利益逻辑公司 可编程逻辑的可扩展非阻断交换网络

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122685A (en) 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US6759870B2 (en) * 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
US5682107A (en) * 1994-04-01 1997-10-28 Xilinx, Inc. FPGA architecture with repeatable tiles including routing matrices and logic matrices
US5818254A (en) * 1995-06-02 1998-10-06 Advanced Micro Devices, Inc. Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices
US6531890B1 (en) * 1995-06-02 2003-03-11 Lattice Semiconductor Corporation Programmable optimized-distribution logic allocator for a high-density complex PLD
US6107822A (en) * 1996-04-09 2000-08-22 Altera Corporation Logic element for a programmable logic integrated circuit
US5986465A (en) * 1996-04-09 1999-11-16 Altera Corporation Programmable logic integrated circuit architecture incorporating a global shareable expander
US5923195A (en) 1997-03-28 1999-07-13 Cypress Semiconductor Corp. Fast clock generator and clock synchronizer for logic derived clock signals with synchronous clock suspension capability for a programmable device
US6191611B1 (en) 1997-10-16 2001-02-20 Altera Corporation Driver circuitry for programmable logic devices with hierarchical interconnection resources
US6118300A (en) 1998-11-24 2000-09-12 Xilinx, Inc. Method for implementing large multiplexers with FPGA lookup tables
US6693456B2 (en) * 2000-08-04 2004-02-17 Leopard Logic Inc. Interconnection network for a field programmable gate array
US6476636B1 (en) 2000-09-02 2002-11-05 Actel Corporation Tileable field-programmable gate array architecture
US6538470B1 (en) * 2000-09-18 2003-03-25 Altera Corporation Devices and methods with programmable logic and digital signal processing regions
US6426649B1 (en) 2000-12-29 2002-07-30 Quicklogic Corporation Architecture for field programmable gate array
CN1307586C (zh) 2001-10-16 2007-03-28 捷豹逻辑股份有限公司 高效逻辑打包的现场可编程门阵列核心单元
CN1666417A (zh) * 2002-07-10 2005-09-07 皇家飞利浦电子股份有限公司 具有可编程逻辑单元阵列的电子电路
US7028281B1 (en) * 2002-07-12 2006-04-11 Lattice Semiconductor Corporation FPGA with register-intensive architecture
EP1606878A1 (en) * 2003-02-19 2005-12-21 Koninklijke Philips Electronics N.V. Electronic circuit with array of programmable logic cells
US7375552B1 (en) * 2005-06-14 2008-05-20 Xilinx, Inc. Programmable logic block with dedicated and selectable lookup table outputs coupled to general interconnect structure
US7295035B1 (en) 2005-08-09 2007-11-13 Lattice Semiconductor Corporation Programmable logic device with enhanced logic block architecture
US7902864B1 (en) 2005-12-01 2011-03-08 Altera Corporation Heterogeneous labs
US7397276B1 (en) 2006-06-02 2008-07-08 Lattice Semiconductor Corporation Logic block control architectures for programmable logic devices
US7605606B1 (en) * 2006-08-03 2009-10-20 Lattice Semiconductor Corporation Area efficient routing architectures for programmable logic devices
US7924052B1 (en) * 2008-01-30 2011-04-12 Actel Corporation Field programmable gate array architecture having Clos network-based input interconnect
CN101404491B (zh) * 2008-05-23 2012-03-28 雅格罗技（北京）科技有限公司 一种具有交叉链接的可编程互连网络的集成电路
CN102176673B (zh) * 2011-02-25 2013-03-27 中国科学院半导体研究所 4输入查找表、fpga逻辑单元和fpga逻辑块
CN104321967B (zh) * 2012-05-25 2018-01-09 株式会社半导体能源研究所 可编程逻辑装置及半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507285A (zh) * 2002-12-06 2004-06-23 中国科学院计算技术研究所 用fpga器件实现机群交换网络路由芯片的方法
CN1938950A (zh) * 2004-03-30 2007-03-28 利益逻辑公司 可编程逻辑的可扩展非阻断交换网络

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Architecture of field-programmable gate arrays";J. Rose等;《Proceedings of the IEEE》;19930731;第81卷(第7期);第1013-1029页 *

Also Published As

Publication number Publication date
US9287868B1 (en) 2016-03-15
CN105391442A (zh) 2016-03-09
CN105391443B (zh) 2021-01-05
US9118325B1 (en) 2015-08-25
CN105391443A (zh) 2016-03-09
US20160065213A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN105391442B (zh) 用于可编程逻辑装置的路由网络
US7570077B2 (en) Storage elements for a configurable IC and method and apparatus for accessing data stored in the storage elements
US7317331B2 (en) Reconfigurable IC that has sections running at different reconfiguration rates
JP4588068B2 (ja) プログラム可能論理用のスケーラブル・ノンブロッキング・スイッチング・ネットワーク
US7224181B1 (en) Clock distribution in a configurable IC
US7545167B2 (en) Configurable IC with interconnect circuits that also perform storage operations
US7532030B2 (en) Method and apparatus for accessing stored data in a reconfigurable IC
US7276933B1 (en) Reconfigurable IC that has sections running at different looperness
US9529958B2 (en) VLSI layouts of fully connected generalized and pyramid networks with locality exploitation
EP0744835A2 (en) Improved programmable gate array
US9628083B1 (en) Local routing network with selective fast paths for programmable logic device
Quinton et al. Concentrator access networks for programmable logic cores on SoCs
CN102647181B (zh) 一种具有改进的逻辑单元的集成电路
US7482834B2 (en) Programmable multiplexer
US7777519B2 (en) Permutable switching network with enhanced multicasting signals routing for interconnection fabric
US7928764B2 (en) Programmable interconnect network for logic array
US20100171524A1 (en) Programmable interconnect network for logic array
US5900742A (en) Interface cell for a programmable integrated circuit employing antifuses
US8395415B2 (en) Enhanced permutable switching network with multicasting signals for interconnection fabric

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant