JPH11260945A - 半導体装置の実装構造及び実装方法 - Google Patents
半導体装置の実装構造及び実装方法Info
- Publication number
- JPH11260945A JPH11260945A JP5943398A JP5943398A JPH11260945A JP H11260945 A JPH11260945 A JP H11260945A JP 5943398 A JP5943398 A JP 5943398A JP 5943398 A JP5943398 A JP 5943398A JP H11260945 A JPH11260945 A JP H11260945A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- resin
- wiring board
- mounting structure
- reinforcing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
条件からのデバイスの電気特性の不都合な変化を抑制
し、かつ信頼性に問題を生じない有効な半導体装置の実
装構造及び実装方法を提供する。 【解決手段】ベアチップ1より大きい面積の補強材4を
ベアチップの裏面1Bに固着し、補強材4と配線基板2
との間に樹脂5を設けることにより両者を固着し、これ
によりベアチップ1が中空10の封止構造になっている
半導体装置の実装構造。
Description
造及び実装方法に係わり、特に回路素子を形成した半導
体チップ(ICチップ)であるベアチップを配線基板に
フェースダウン方式で搭載する実装構造及び実装方法に
関する。
を図5に示す。
基板等の配線基板2の回路配線が形成された上表面に対
面させ、ベアチップをその電極パッドと回路配線の端子
部とを金バンプ電極3により接続するフェースダウン方
式で搭載している。
基板2間に封止樹脂18を充填することにより、回路基
板とベアチップとの密着強度を確保してバンプ接続部の
保護を行うのが一般的な実装方法であった。そしてこの
封止樹脂18はベアチップ1と配線基板2間の狭い間隔
に充填するので、流れ込み性が重視され粘度が低い材
料、例えばエポキシ樹脂を用いる必要がある。
ップ実装方式は、高周波デバイス、特にMMICなどに
おいて、従来のワイヤーボンディングによる実装よりも
接続長が短くできることでデバイスの電気特性に与える
影響を最小限にできるということで注目されている。
プ接続部保護の為に必要な樹脂封止を行うことによって
デバイスの電気特性が大幅に変化してしまうという問題
点があった。
は気体、例えば空気であるという前提条件により設計が
なされる為に、空気より比誘電率の大きいエポキシ樹脂
などで被覆された場合、その前提条件が崩れ、結果とし
て特性変化に結びつくためである。
バンプ接続部を熱的、機械的な負荷から保護する目的で
封止樹脂をベアチップ回路面と基板表面との間にエポキ
シ系を主成分とする樹脂を流し込むが、高周波デバイス
の場合このような封止樹脂がベアチップ表面に付着する
とその電気特性が変化する。この傾向は搭載されるデバ
イスが扱う周波数が高くなると顕著となり、特に60G
Hz以上の周波数では樹脂封入することによって中心周
波数が7〜10GHzシフトしてしまう。
るという前提でデバイス設計を行うか、樹脂封止をしな
いかどちらかが必要となるが、前者の手段では汎用性を
失い、後者では信頼性上の問題を抱えることになる。
回路素子面は空気等の気体に露出している設計条件から
のデバイスの電気特性の不都合な変化を抑制し、かつ信
頼性に問題を生じない有効な半導体装置の実装構造及び
実装方法を提供することにある。
ップ、例えばGaAsチップの回路素子を形成した表面
を配線基板に対面させ、バンプ電極により前記ベアチッ
プと前記配線基板のそれぞれの所定部を電気的に接続し
た半導体装置の実装構造において、前記ベアチップより
大きい面積の補強材を前記ベアチップの裏面に固着し、
前記補強材と前記配線基板との間に樹脂を設けることに
より両者を固着し、これにより前記ベアチップが中空封
止構造になっている半導体装置の実装構造にある。ここ
で、前記樹脂はチクソ性が有り、粘度が高く、かつ硬化
時に粘度が下がることがない紫外線(UV)硬化型の樹
脂であることが好ましい。また、前記補強材はアルミナ
材もしくは窒化アルミ材であることができる。また、前
記補強材の外面にヒートシンクが取り付けることができ
る。また、前記ベアチップの全裏面に接着剤により前記
補強材が固着していることが好ましい。さらに、前記ベ
アチップより突出した前記補強材の部分と前記配線基板
とが前記樹脂により固着されていることが好ましい。さ
らに、前記樹脂の外側に導電性樹脂が設けられているこ
とができる。この場合、前記ベアチップと固着する前記
補強材の面に導体メッキ膜が形成されており、前記導電
性樹脂は前記導体メッキ膜に電気的に接続していること
ができる。
子を形成した表面を配線基板に対面させバンプ電極を間
にした熱圧着により前記ベアチップと前記配線基板のそ
れぞれの所定部を電気的に接続して前記ベアチップを前
記回路基板上に固定する工程と、前記ベアチップの裏面
に接着剤を塗布する工程と、前記ベアチップより大きい
面積の補強材を前記接着剤により前記ベアチップの裏面
に固着する工程と、前記ベアチップより突出した前記補
強材の部分と前記配線基板との間に、前記ベアチップを
取り囲んで樹脂を塗布する工程とを有する半導体装置の
実装方法にある。ここで、前記樹脂は塗布後に紫外線
(UV)を照射することにより硬化させることができる
紫外線(UV)硬化型樹脂であることが好ましい。ま
た、前記樹脂の塗布は樹脂塗布用ニードルを用いて行う
ことができる。
空封止されている。すなわちベアチップの回路素子を形
成している表面(搭載状態で下面)は空気に晒されてい
る。したがって、例えば、GaAsをベースとしたMM
IC等高周波デバイスに対するフリップチップ実装を行
う場合にその電気特性変化を最小限とすることができ
る。
sベース材料自体が脆く、かつベアチップ厚は40μm
〜150μmと通常シリコンベースのベアチップの1/
3〜1/10程度と薄いのでバンプ接続部以外にもベア
チップ自身壊れやすい構造であるが、本発明では機械的
衝撃、熱的衝撃によるストレスからベアチップ自体の損
傷を防ぐ為にベアチップ裏面に補強材を接着してある。
すなわちベアチップ裏面にアルミナ基板等の補強材を接
着することで補強し、バンプ接続部保護を含めベアチッ
プの破損を防止してその信頼性を確保できる構造になっ
ている。
止構造であるから、中空にするための他の封止加工部品
を用いる必要が無くかつ実装工数が少なくてすむから、
経済的な実装構造及び実装方法となる。
する。
を示す断面図であり、図1(B)はその斜視図である。
プ(ICチップ)であるベアチップ1がセラミック(代
表的のものとしてアルミナ)基板等の配線基板(回路基
板)2にフェースダウン方式で搭載されている。そして
ベアチップ1の回路素子が形成されている表面1Aの電
極パッドと配線基板2の上面2Aに形成されている信号
/電源配線の接続部とが金バンプ電極3により接続され
ている。GaAsベース材料のベアチップ1は厚さが
0.04mmから0.15mmである。
プよりも大きな平面積のセラミック板が補強材4として
接着剤により固着している。これにより、ベアチップ1
の四辺のそれぞれから補強材が突出した形態になってい
る。
であり、一辺が1mm〜3mmの四辺形状であり、ベア
チップが正方形の場合はこの補強材も正方形になり、ベ
アチップが長方形の場合はこの補強材も長方形になる。
材2の部分である補強材の側面と配線基板2の上面2A
間に紫外線硬化型樹脂5が設けられて両者が固着されて
いる。紫外線硬化型樹脂5は補強材の4個の側面から、
内側に配線基板上を0.2mm〜0.3mm程度流れ込
み、また外側に配線基板上を0.4mm〜0.6mm程
度流れ出して形成されている。
に囲まれてベアチップ1は中空の密閉状態になってい
る。すなわち、補強材4と配線基板2とベアチップを一
周取り囲む紫外線硬化型樹脂5の側壁とにより空気を充
填した中空封止構造となり、中空10の高さ、すなわち
ベアチップ1の表面1Aと配線基板2の上面2Aの距離
(圧着状態の金パンプ3の高さ)は0.02mm程度で
あり、ここに充満している空気にベアチップ1の回路素
子を形成している表面1Aが晒されている。
製造方法を説明する。
マウンタを用い、配線基板2の所定の位置上にベアチッ
プ1を位置させ、矢印で示すように加圧する。この搭載
方法としては、配線基板2とベアチップ1を300℃程
度に加熱し、配線基板1の上面の配線の接続部に形成さ
れている金バンプ電極3とベアチップ1の表面1Aの金
パッドとを押しつけ金−金間の固相拡散接合を行う熱圧
着工法を用いることができる。40μm厚のGaAsベ
アチップでもこの手段により実装可能である。ここで、
金バンプ電極3の形成はボールボンディング法を用いる
から、ベアチップ側にバンプ電極を設けるとバンプ形成
時にベアチップがクラックなどのダメージを起こす可能
性がある。したがってクラックの懸念がないセラミック
ス基板の配線基板上にボールボンディング法を用いてバ
ンプ電極を形成する方が安全である。
ードル8により、ベアチップ1の裏面1Bに接着剤7を
滴下塗布する。このように塗布をディスペンス方式で行
うと塗布量コントロールが容易になる。
大きい面積のアルミナ基板である補強材4をベアチップ
1に位置合わせして搭載する。この搭載にはフリップチ
ップボンダ等がそのまま適用可能である。その後、矢印
に示すように加圧することにより接着剤7を裏面1Aの
全面にゆきわたらせて補強材4をベアチップ1の裏面1
Aの全面に固着する。この接着剤は機械的な補強が目的
であるから導電性である必要はない。熱硬化で即硬化樹
脂であれば接着させる時間が短く、搭載タクト向上に向
く。接着剤としてエポキシ系即硬化型樹脂を用いる場
合、150℃で15〜30sec程度で固着可能であ
る。また、即硬化型接着材の場合、搭載時と同時に加熱
・硬化させることも可能である。
ドル9により中空構造の側壁となる紫外線硬化型樹脂5
を補強材4の全側面に沿って塗布形成する。
つ硬化時に樹脂の粘度が下がることがない樹脂である紫
外線硬化型樹脂5を用いることにより、塗布後に塗布形
状が変わらず、塗布後ベアチップと配線基板との間に流
れ込まないようにすることが本発明のポイントの一つで
ある。そして塗布後、UV照射装置を用いてUV(紫外
線)を照射することにより樹脂5を硬化させる。
樹脂5が配線基板2とベアチップ1及びベアチップ裏面
1Bのアルミナ補強材4とを固定する為、振動、衝撃と
いった機械的ストレス及び、熱ストレスからバンプ接合
部を保護する。
ルミナ補強材4がベアチップ自身にかかるストレスを保
護する。
2との間に樹脂が入りこまない構造を実現している。
面図である。尚、図3において図1と同一もしくは類似
の箇所は同じ符号で示しているので重複する説明は省略
する。高発熱ベアチップを実装する場合、MMIC裏面
への放熱を効率よく行う為に補強材11の材質をアルミ
ナ(熱伝導率=30W/m・K)から窒化アルミ(熱伝
導率=180W/m・K)へ変え、またベアチップ裏面
の接着材を熱伝導率の高い材料(例えばダイマット社の
DM6030Hk等)に変更することにより外部への放
熱効率を向上させることが可能である。また補強材11
上に接着剤等によりさらにヒートシンク12などを実装
することも可能となる。また図3の実施の形態の実装方
法は、ヒートシンク12の搭載を除き図2の方法と同様
にすることができる。
面図である。尚、図4において図1と同一もしくは類似
の箇所は同じ符号で示しているので重複する説明は省略
する。ベアチップ裏面GND対応マイクロストリップ線
路型MMICの様に基板裏面にGND面がある場合、補
強材4のベアチップ側に全面にメッキ処理により導体メ
ッキ膜13を形成し、ベアチップ裏面と補強材とを接着
する接着剤も導電性樹脂を用いることで補強材の全面メ
ッキ処理された面とベアチップ裏面とを同電位とし、周
囲に紫外線硬化型樹脂5を塗布して硬化させた後、その
外側にさらに導電性接着剤15を塗布して補強材と基板
のGND面とを接合し、ベアチップ裏面と基板のGND
面との電位を同電位にする。また図4の実施の形態の実
装方法は、導体メッキ膜13を補強材に形成すること及
び導電性樹脂15を形成することを除き図2の方法と同
様にすることができる。
するための樹脂がベアチップと基板の間に入り込まない
為に、高周波デバイスの電気特性変化を最小限に抑え、
かつバンプ接合による接続配線長最短を実現することが
できる構造となっている。
作られたMMIC等の高周波デバイスをそのままフェイ
スダウン実装することが可能になり、接続長最短を生か
した高周波デバイス実装を実現できる。
強材を接着することによって、ベアチップ自身へのスト
レスからも保護することができ、フリップチップ実装パ
ッケージの信頼性を向上させることが可能になる。40
μm程度の薄いデバイスに対してもフリップチップ実装
が可能となる。
とによって周囲に塗布する樹脂の入り込み長が長くな
り、樹脂の入り込みを抑えベアチップ側面に樹脂を塗布
するより確実に内部中空構造が実現できる。
(A)は断面図、(B)は斜視図である。
す断面図である。
る。
る。
Claims (13)
- 【請求項1】 ベアチップの回路素子を形成した表面を
配線基板に対面させ、バンプ電極により前記ベアチップ
と前記配線基板のそれぞれの所定部を電気的に接続した
半導体装置の実装構造において、前記ベアチップより大
きい面積の補強材を前記ベアチップの裏面に固着し、前
記補強材と前記配線基板との間に樹脂を設けることによ
り両者を固着し、これにより前記ベアチップが中空封止
構造になっていることを特徴とする半導体装置の実装構
造。 - 【請求項2】 前記樹脂は紫外線硬化型の樹脂で有るこ
とを特徴とする請求項1記載の半導体装置の実装構造。 - 【請求項3】 前記補強材はアルミナ材もしくは窒化ア
ルミ材であることを特徴とする請求項1記載の半導体装
置の実装構造。 - 【請求項4】 前記ベアチップの全裏面に接着剤により
前記補強材が固着していることを特徴とする請求項1記
載の半導体装置の実装構造。 - 【請求項5】 前記ベアチップより突出した前記補強材
の部分と前記配線基板とが前記樹脂により固着されてい
ることを特徴とする請求項1記載の半導体装置の実装構
造。 - 【請求項6】 前記補強材の外面にヒートシンクが取り
付けられていることを特徴とする請求項1記載の半導体
装置の実装構造。 - 【請求項7】 前記樹脂の外側に導電性樹脂が設けられ
ていることを特徴とする請求項1記載の半導体装置の実
装構造。 - 【請求項8】 前記ベアチップと固着する前記補強材の
面に導体メッキ膜が形成されており、前記導電性樹脂が
前記導体メッキ膜に電気的に接続していることを特徴と
する請求項7記載の半導体装置の実装構造。 - 【請求項9】 前記ベアチップはGaAs材のチップで
あることを特徴とする請求項1記載の半導体装置の実装
構造。 - 【請求項10】 ベアチップの回路素子を形成した表面
を配線基板に対面させバンプ電極を間にした熱圧着によ
り前記ベアチップと前記配線基板のそれぞれの所定部を
電気的に接続して前記ベアチップを前記回路基板上に固
定する工程と、前記ベアチップの裏面に接着剤を塗布す
る工程と、前記ベアチップより大きい面積の補強材を前
記接着剤により前記ベアチップの裏面に固着する工程
と、前記ベアチップより突出した前記補強材の部分と前
記配線基板との間に前記ベアチップを取り囲んで樹脂を
塗布する工程とを有することを特徴とする半導体装置の
実装方法。 - 【請求項11】 前記樹脂は紫外線硬化型樹脂であり、
前記塗布後に紫外線を照射することにより硬化させるこ
とを特徴とする請求項10記載の半導体装置の実装方
法。 - 【請求項12】 前記樹脂の塗布は樹脂塗布用ニードル
を用いて行うことを特徴とする請求項10記載の半導体
装置の実装方法。 - 【請求項13】 請求項1乃至請求項9のいずれかに記
載の実装構造を得ることを特徴とする請求項10記載の
半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5943398A JP3132458B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置の実装構造及び実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5943398A JP3132458B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置の実装構造及び実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11260945A true JPH11260945A (ja) | 1999-09-24 |
JP3132458B2 JP3132458B2 (ja) | 2001-02-05 |
Family
ID=13113146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5943398A Expired - Fee Related JP3132458B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置の実装構造及び実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3132458B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270717A (ja) * | 2001-03-12 | 2002-09-20 | Rohm Co Ltd | 半導体装置 |
US6797544B2 (en) | 2000-10-20 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, method of manufacturing the device and method of mounting the device |
JP2006029253A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | キャンドポンプ |
CN110289218A (zh) * | 2019-06-18 | 2019-09-27 | 北京猎户星空科技有限公司 | 一种集成电路板生产方法及集成电路板 |
-
1998
- 1998-03-11 JP JP5943398A patent/JP3132458B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6797544B2 (en) | 2000-10-20 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, method of manufacturing the device and method of mounting the device |
JP2002270717A (ja) * | 2001-03-12 | 2002-09-20 | Rohm Co Ltd | 半導体装置 |
JP2006029253A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | キャンドポンプ |
CN110289218A (zh) * | 2019-06-18 | 2019-09-27 | 北京猎户星空科技有限公司 | 一种集成电路板生产方法及集成电路板 |
Also Published As
Publication number | Publication date |
---|---|
JP3132458B2 (ja) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US10879203B2 (en) | Stud bump structure for semiconductor package assemblies | |
KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
JPH11219984A (ja) | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 | |
JP2000114413A (ja) | 半導体装置、その製造方法および部品の実装方法 | |
KR20010082628A (ko) | 전자 회로 장치의 제조 방법 | |
JP2000269411A (ja) | 半導体装置及びその製造方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JP2000208675A (ja) | 半導体装置およびその製造方法 | |
KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
JP2994555B2 (ja) | 半導体実装構造 | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002170848A (ja) | 回路基板 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 | |
JP2817425B2 (ja) | 半導体装置の実装方法 | |
JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100488489B1 (ko) | 칩 싸이즈 패키지 그 제조 방법 | |
JP2008021712A (ja) | 半導体モジュールならびにその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |