TWI711177B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI711177B
TWI711177B TW108114392A TW108114392A TWI711177B TW I711177 B TWI711177 B TW I711177B TW 108114392 A TW108114392 A TW 108114392A TW 108114392 A TW108114392 A TW 108114392A TW I711177 B TWI711177 B TW I711177B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
conductive layer
display device
substrate
Prior art date
Application number
TW108114392A
Other languages
English (en)
Other versions
TW202008578A (zh
Inventor
陳榆柔
Original Assignee
創王光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創王光電股份有限公司 filed Critical 創王光電股份有限公司
Publication of TW202008578A publication Critical patent/TW202008578A/zh
Application granted granted Critical
Publication of TWI711177B publication Critical patent/TWI711177B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭示內容提出一種顯示裝置。所述顯示裝置包含一基板，其具有一上表面，以及一電路層，堆疊於基板的上表面上。所述電路層包含介電層及導線。導線延伸於Y方向中，其中Y方向實質上和X方向不同。所述X方向垂直於基板的上表面。所述導線包含複數個導電互連件，設於介電層中，相鄰的導電互連件電性連接，且相鄰的導電互連件經設置為與基板的上表面有不同的距離。

Description

顯示裝置
(優先權主張與交互參照)
本揭示內容主張臺灣專利申請案No.107126708的優先權，其申請日為2018年8月1日，此處將其整體納入作為參照。
本揭示內容係關於顯示裝置。
有機發光二極體(organic light-emmiting diodes,OLEDs)與可撓式顯示裝置在顯示裝置有極大的應用潛力，故近來在消費者科技社群與顯示器產業極受重視，相關領域已投注了非常多的研究與開發心力。
然而，顯示器技術的開發近來遇到了一些瓶頸。首先，隨著面板尺寸變大，在電路部分中連接至像素導線(如，掃描線或信號線)長度也相應地增加。因此，顯示面板長度變長會導致導線(譬如連接至電路布局之電路部分的掃描線、資料線或VDD線的導線)的長度變長。因此，可能發生所謂的天線效應(antenna effect)，其中在使用電漿的製程步驟(如乾式蝕刻)中會出現電荷累積，而天線效應會釋出累積於導線中的電荷因而提高了導線靜電破壞的發生機率。因此，導線發生靜電破壞的機率會隨著導線長度變長而提高，因而降低了顯示裝置的產率。
此外，當在製程步驟中蝕刻導電材料時，導線長度變長也會導致負載效應，尤其是導線密度非常高的時候。負載效應會使得對較小蝕刻窗的蝕刻效率低於較大蝕刻窗。蝕刻可難通過小的蝕刻窗，且蝕刻產生的複合物較難擴散。如此一來，負載效應會造成顯示裝置的短路，這也會降低顯示裝置的產率。
其次，若顯示裝置包含可撓式基板，則顯示裝置為可撓的。彎曲可撓式顯示裝置會在顯示裝置內造成應力，而此種應力會對導線造成不同破壞，譬如斷裂，這對顯示裝置的可靠度(reliability)有極大的影響。
本揭示內容提出一種顯示裝置。所述顯示裝置包含一基板，其具有一上表面，以及一電路層，堆疊於基板的上表面上。所述電路層包含介電層及導線。導線延伸於Y方向中，其中Y方向實質上和X方向不同。所述X方向垂直於基板的上表面。所述導線包含複數個導電互連件，設於介電層中，相鄰的導電互連件電性連接，且相鄰的導電互連件經設置為與基板的上表面有不同的距離。
3:像素驅動電路
11、201:基板
12:電路層
13:像素層
14:緩衝層
15:密封層
16:保護層
20:電路部分
31:發光單元
32:驅動部分
81:接觸區域
82:非接觸區域
83:重疊區域
85:周邊
110:上表面
121:介電層
121a、121b、121c:子介電層
122:導線
122a:導電互連件
122p:突起部分
123:導電通路
124、124a、124b、124c、211、212、213、214、216、221、222、223、224、226:導電層
131:第一像素電極
132:像素界定層
133、241、242、243、244、245、246、247、248:導電通路
134:發光層
135:第二像素電極
200:顯示裝置
202、251:表面
210:第一部分
215、225:導電通道層
215a、215b、225a、225b:導電通道膜
220:第二部分
231:橋接層
212a、212b、213a、213b:導電膜
250:介電層
D1、D2、D3、D4、D5、D6、D7:距離
C1:電容器
B、W:寬度
DL:資料線
L:長度
SL:掃描線
T1:第一電晶體
T2:第二電晶體
VDD:VDD線
X、Y、Z:方向
X1、X2、X3:節點
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本揭露的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。
圖1為根據本揭示內容某些實施例的顯示裝置之概要圖式。
圖2為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖3根據本揭示內容某些實施例之導電互連件的透視圖。
圖4根據本揭示內容某些實施例之導電互連件的透視圖。
圖5根據本揭示內容某些實施例之導電互連件的透視圖。
圖6根據本揭示內容某些實施例之導電互連件的透視圖。
圖7為根據本揭示內容某些實施例的導線之上視圖。
圖8為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖9為根據本揭示內容某些實施例的導線之上視圖。
圖10為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖11為根據本揭示內容某些實施例的導線之上視圖。
圖12為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖13為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖14根據本揭示內容某些實施例之導電互連件的透視圖。
圖15根據本揭示內容某些實施例之導電互連件的透視圖。
圖16為根據本揭示內容某些實施例的導線之上視圖。
圖17為根據本揭示內容某些實施例的導線之上視圖。
圖18為根據本揭示內容某些實施例的導線之上視圖。
圖19為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖20為一像素驅動電路的電子電路圖。
圖21為根據本揭示內容某些實施例的顯示裝置之一實施方式的上視圖。
圖22為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖23為根據本揭示內容某些實施例的顯示裝置的剖面圖。
圖24為根據本揭示內容某些實施例的顯示裝置的剖面圖。
以下揭示內容提供了多種實施方式或例示，其能用以實現本揭示內容的不同特徵。下文所述之元件與配置的具體例子係用以簡化本揭示內容。當可想見，這些敘述僅為例示，其本意並非用於限制本揭示內容。
在進一步討論所示的實施方式時，先概略地討論例示性實施方式的優勢特徵與某些態樣。此處所述之實施例的一般態樣包含一導線，其包含複數個導電互連件，其中該些導電互連件彼此電性連接。
此外，當可理解，若將一部件描述為與另一部件「連接(connected to)」或「耦接(coupled to)」，則兩者可直接連接或耦接，或兩者間可能出現其他中間(intervening)部件。
圖1為根據本揭示內容某些實施例的顯示裝置之概要圖式，圖中示出顯示裝置於一方向中被彎折。如圖1所示，於某些實施方式中，顯示裝置於Z方向中被彎折，且於本實施例中，顯示裝置經彎曲而成凸起狀，然本揭示內容不限於此。於某些實施方式中，顯示裝置經彎曲而使顯示裝置呈凸起狀。Z方向與X方向、Y方向不同，且Y方向與Z方向可彼此垂直，或兩者間的夾角大於0。於某些實施方式中，Z方向實質垂直於X方向與Y方向。於某些實施方式中，顯示裝置在Y方向或Z方向中被彎折。
圖2為根據本揭示內容某些實施例的顯示裝置的剖面圖。如圖2所示，顯示裝置包含一基板11、一電路層12及一像素層13。於某些實施方式中，電路層12包含一電路部分。所述電路部分包含一電路。基板11有一上表面110，且電路層12堆疊於基板11的上表面110上。電路層12包 含介電層121及導線122。所述像素層13設於電路層12上。
於某些實施方式中，導線於Y方向中延伸，其中Y方向與X方向不同。X方向垂直於基板的上表面。於某些實施方式中，Y方向實質垂直於X方向。導線122包含複數個導電互連件122a，其設於介電層121中，且相鄰的導電互連件122a彼此電性連接。一相鄰的兩個導電互連件122a所在位置和基板11的上表面110的距離不同。換句話說，相鄰的導電互連件122a彼此偏位排置。相較於一體成型的導線，當彎曲顯示裝置時，透過複數個導電互連件122a電性連接的導線122所受到的拉伸應力較小，因而使得導線122較不易斷裂且更為耐用，故可增加顯示裝置的可靠度。再者，導線122的配置方式可防止因為天線效應而導致在單一導電互連件122a中的電荷累積，故亦可減低製造過程中發生負載效應的機會。於某些實施方式中，可依實際需求將導電互連件122a耦接至一半導體元件。半導體元件可包含但不限於多晶矽。
可視需求將每一導電互連件122a設計成具有相同或不同的尺寸、形狀與寬度，且可包含相同或不同的導電材料。於某些實施方式中，導電材料可以是，但不限於，金屬或合金。於某些實施方式中，每一導電互連件122a為條狀。於某些實施方式中，導電互連件122a實質上排置於相同方向中。於某些實施方式中，每一導電互連件122a可排置於任何與X方向垂直的方向。於某些實施方式中，該些導電互連件122a可包含排置於Y方向中的導電互連件122a以及排置於Z方向中的導電互連件122a。於某些實施方式中，該些導電互連件122a排置於Y方向中。於某些實施方式 中，該些導電互連件122a排置於Z方向中。
藉由控制導電互連件122a的長度，可將導線122製成適合反覆彎折的結構。於某些實施方式中，每一導電互連件122a的長度為100um至500um。
於某些實施方式中，電路層12還包含一導電通路123，用以電性連接相鄰的導電互連件122a。於某些實施方式中，電路層12包含複數個導電通路123，其中每一導電通路123電性連接至相鄰導電互連件122a，且導電互連件122a經電性連接以形成導線122。
於某些實施方式中，每一導電通路123的形狀與大小不受限制，且可根據實際需求調整。可視需要將導電通路123設計為具有相同或不同的尺寸及形狀，且每一導電通路123可包含相同或不同的導電材料。於某些實施方式中，導電材料可以是，例如但不限於，金屬或合金。
於某些實施方式中，導電互連件122a包含一或更多個接觸區域81，及一或更多個非接觸區域82。接觸區域81和相鄰導電互連件122a或導電通路123接觸。接觸區域81以外的區域為非接觸區域82。於某些實施方式中，非接觸區域82實質上被介電層121所覆蓋。
於某些實施方式中，每一導電互連件122a有兩個接觸區域81，且這兩個接觸區域81彼此分離。於某些實施方式中，每一導電互連件122a有兩個接觸區域81位於相對側，而一非接觸區域82則設置於兩個接觸區域81間。於某些實施方式中，每一導電互連件122a的兩個接觸區域81可具有相同或不同的面積與形狀，且可設於導電互連件122a的相同或不同面 上。
圖3為根據本揭示內容某些實施例之導電互連件122a的透視圖。於某些實施方式中，如圖3所示，接觸區域81位於導電互連件122a相同面的兩端，而接觸區域81以外的區域為非接觸區域82。
圖4至6為根據本揭示內容某些實施例之導電互連件122a的透視圖。於某些實施方式中，位於導電互連件122a之相同面的接觸區域81及非接觸區域82可排列成例如圖4至6所示，但不限於此。
於某些實施方式中，接觸區域81可設於導電互連件122a之兩端以外的區域中。如圖4所示，非接觸區域82設於導電互連件122a的兩端，而接觸區域81彼此分離並設於兩端間。於某些實施方式中，導電互連件122a之周邊85與接觸區域81間的距離大於0。
於某些實施方式中，如圖5所示，一個接觸區域81設於導電互連件122a的一端，而非接觸區域82設於另一端。另一個接觸區域81設於導電互連件122a的兩端間。導電互連件122a之周邊85與接觸區域81間的距離大於0。
於某些實施方式中，如圖6所示，接觸區域81有不同的面積及形狀，且每一接觸區域81比起導電互連件122a的寬度W來得窄。
圖7為根據本揭示內容某些實施例之導線的一部分之上視圖。於某些實施方式中，如圖2所示的導電互連件122a透過導電通路123電性連接。如圖2、3與7所示，導電通路123設於相鄰導電互連件122a之接觸區域81間。於某些實施方式中，每一導電互連件122a的接觸區域81設於導電 互連件122a同一面的相對端，其排置方式類似圖3所示。於某些實施方式中，相鄰導電互連件122a的寬度相同。
於某些實施方式中，可將導電互連件122a及導電通路123排置成例如圖8至11所示，但不限於此。圖8為根據本揭示內容某些實施例的顯示裝置的剖面圖。圖9為圖8所示之導線122的一部分的上視圖。圖10為根據本揭示內容某些實施例的顯示裝置的剖面圖。圖11為圖10所示之導線122的一部分的上視圖。於某些實施方式中，相鄰導電互連件122a擁有不同的寬度W。
於某些實施方式中，如圖8與圖9所示，圖3與圖4所示的導電互連件122a透過導電通路123電性連接。於一實施例中，導電通路123在Z方向中所測得的最大寬度等於導電互連件122a的寬度W。於一實施例中，導電通路123在Z方向中所測得的最大寬度大於導電互連件122a的寬度W。於某些實施方式中，下方導電互連件122a的寬度W小於上方導電互連件122a的寬度W。於某些實施方式中，下方導電互連件122a在Y方向中突起超過導電通路123(其中圖9的虛線代表下方導電互連件122a的突起部分122p)，且從上方可以看出，下方導電互連件122a與上方導電互連件122a的接觸區域81與非接觸區域82重疊。
於某些實施方式中，如圖10及11所示，接觸區域81彼此分離且設於兩端間，且導電互連件122a之周邊85和接觸區域81間的距離大於0。於某些實施方式中，圖4及圖6所示的導電互連件122a透過導電通路123而電性連接。於某些實施方式中，導電通路123的寬度小於某些導電互連 件122a的寬度W。於某些實施方式中，下方導電互連件122a的接觸區域81具有不同面積與形狀，及下方導電互連件122a的寬度W小於上方導電互連件122a的寬度W。於某些實施方式中，下方導電互連件122a於Y方向中延伸超過導電通路123(其中圖11的虛線代表下方導電互連件122a的突起部分122p)，且從上方可以看出，下方導電互連件122a與上方導電互連件122a的接觸區域81與非接觸區域82重疊。
於某些實施方式中，如圖12所示，導線122包含複數個導電層124，彼此偏位排置。於某些實施方式中，每一導電層124a、124b、124c包含至少一導電互連件122a。不同導電層124a、124b、124c的導電互連件122a可包含相同或不同的導電材料。
圖12為根據本揭示內容某些實施例的顯示裝置的剖面圖。導線122中所包含的導電層124數目並無特殊限制，且可視實際需求調整。
於某些實施方式中，如圖12所示，導線122包含第一導電層124a、第二導電層124b及第三導電層124c。於某些實施方式中，每一第一導電層124a、第二導電層124b及第三導電層124c包含至少一導電互連件122a。於某些實施方式中，第三導電層124c、第二導電層124b及第一導電層124a依序設於基板11的上表面110上方。第一導電層124a、第二導電層124b及第三導電層124c彼此偏位排置。
於某些實施方式中，第一導電層124a包含導電互連件122a的一部分、第二導電層124b包含導電互連件122a的另一部分、且第三導電層124c包含剩餘的導電互連件122a。
於某些實施方式中，從上方看來，相鄰導電互連件122a彼此部分重疊，這使得導電互連件122a電性連接以形成導線122。導電互連件122a重疊的方式並無特別限制，只要導線122是透過電性連接導電互連件122a所形成即可。
圖13為根據本揭示內容某些實施例的顯示裝置的剖面圖。圖14及圖15為圖13所示顯示裝置之導電互連件122a的透視圖。圖17及圖18為圖13所示導線122之一部分的上視圖。
於某些實施方式中，如圖13所示，相鄰導電互連件122a部分重疊且形成階差。於某些實施方式中，導電互連件122a位在相對於基板11的上表面110上方三種不同距離處。
於某些實施方式中，每一導電互連件122a電性耦接於兩個相鄰導電互連件122a。於某些實施方式中，導電互連件122a包含至少一重疊區域83以及一或更多個非接觸區域82。由上方觀之，重疊區域83經設置和相鄰導電互連件122a重疊，並電性耦接於相鄰導電互連件122a，且位於重疊區域83外的區域為非接觸區域82。於某些實施方式中，非接觸區域82實質上為一介電層121所覆蓋。
於一實施例中，每一導電互連件122a有兩個重疊區域83，且重疊區域83彼此分離。於某些實施方式中，每一導電互連件122a有兩個重疊區域83，其設於相對側，且兩個重疊區域83間設有一非接觸區域82。於某些實施方式中，每一導電互連件122a的兩個重疊區域83可具有相同或不同的面積與形狀，且可設於相應導電互連件122a的相同或不同表面上。
於某些實施方式中，如圖14及15所示，重疊區域83及非接觸區域82位於導電互連件122a的同一面。於其他實施例中，重疊區域83可位於譬如導電互連件122a同一面的兩端，且非接觸區域82包括導電互連件122a的剩餘區域。於某些實施方式中，每一導電互連件122a的兩個重疊區域83具有不同的面積與形狀。於某些實施方式中，每一導電互連件122a經設置為條狀，且每一重疊區域83在Y方向中有一長度L、在Z方向中有一寬度B。於某些實施方式中，長度L大於0且小於或等於任一相鄰導電互連件122a於Y方向中測得之長度。於某些實施方式中，寬度B大於0且小於或等於任一相鄰導電互連件122a於Z方向中測得之寬度W。
於某些實施方式中，如圖14所示，長度L大於0且小於導電互連件122a於Y方向中測得之長度。於某些實施方式中，寬度B等於導電互連件122a於Z方向中測得之寬度W。
於某些實施方式中，如圖15所示，長度L大於0且小於導電互連件122a於Y方向中測得之長度。於某些實施方式中，寬度B大於0且小於導電互連件122a於Z方向中測得之寬度W。
於某些實施方式中，如圖16所示，相鄰導電互連件122a有相同的寬度W，且於Z方向中測得之重疊區域83的寬度B等於導電互連件122a的寬度W。對於設於上方及下方導電互連件122a間的導電互連件122a，重疊區域83分別設於導電互連件122a的相反面上。
於某些實施方式中，由上方觀之，相鄰導電互連件122a可具有不同寬度W，且/或可彼此偏位排置。於某些實施方式中，如圖17所示，相鄰 導電互連件122a具有不同的寬度W，某些導電互連件122a的寬度B小於相應導電互連件122a的寬度W，且某些導電互連件122a的寬度B等於相應導電互連件122a的寬度W。於某些實施方式中，對於設於上方及下方導電互連件122a間的導電互連件122a，重疊區域83的寬度B等於導電互連件122a的寬度W，且寬度B小於每一上方及下方導電互連件122a的寬度W。
於某些實施方式中，如圖18所示，相鄰導電互連件122a具有相等的寬度W，且列於Y、Z二方向中皆偏位排置。於某些實施方式中，某些導電互連件122a的兩個重疊區域83設於不同面上。於某些實施方式中，對於設於上方及下方導電互連件122a間的導電互連件122a，重疊區域83分別設於導電互連件122a之上方面及下方面的相對角，且重疊區域83於Z方向中測得之的寬度B小於導電互連件122a的寬度w。
於某些實施方式中，基板11為可撓式的，且在受到外力而彎折時可正常運作。於某些實施方式中，基板11隨著其組成與結構的不同，而有不同的可彎折程度，且可視需求而以不同材料所製成。於某些實施方式中，基板11可包含，例如但不限於，聚對苯二甲酸乙酯(polyethylene terephthalate，PET)、聚矽氧烷、聚亞胺(polyimine，PI)、聚丙烯(polypropylene，PP)、聚萘二甲酸(polyethylene naphthalate，PEN)、聚碳酸酯(polycarbonates，PC)、聚酯(polyesters，PES)、環烯烴共聚物(cyclic olefin copolymers，COC)及組合物。於某些實施方式中，基板11包含PI。
於某些實施方式中，電路部分電路可以是但不限於像素驅動電路或電 晶體電路。於某些實施方式中，電晶體電路可以是但不限於，非晶鍺薄膜電晶體(amorphous germanium thin film transistor，a-Si TFT)、多晶矽電晶體(polycrystalline silicon transistor，poly-Si TFT)、或氧化物薄膜電晶體(oxide thin film transistor，oxide TFT)。
於某些實施方式中，介電層121包含低介電常數(low-k dielectric)材料。低介電常數材料的介電常數(k值)可小於3.0或小於約2.5，且因此可將所述介電材料稱為超低介電常數(extreme low-k，ELK)材料。介電層121的材料可包含有機介電材料，如有機矽酸鹽玻璃(organic silicate glass，OSG)、多孔甲基矽倍半氧烷(porous methyl silsesquioxane，p-MSQ)、氫矽倍半氧烷(HSQ)、上述之組合或任何其他是何的有機低介電常數或超低介電常數材料。於某些實施方式中，介電層121的材料可包含無機介電材料譬如碳摻雜氧化矽、氟摻雜矽酸鹽玻璃(fluorine-doped silicate glass，FSG)上述之組合或任何其他適當的無機低介電常數或超低介電常數材料。於某些實施方式中，亦可使用其他適當的介電材料，譬如氧化矽或磷矽酸鹽玻璃(phosphosilicate glass，PSG)。於某些實施方式中，介電層121包含氧化矽。
圖19為根據本揭示內容某些實施例的顯示裝置的剖面圖。於某些實施方式中，如圖19所示，像素層13包含複數個第一像素電極131設於電路層12上，以及至少一凸塊132，其實質上覆蓋相鄰第一像素電極131間的間隙。每一第一像素電極131用以透過一導電通路133而連接至埋設於電路層12中的一導線122之一側，且可其另一側與一發光層134接觸。 於某些實施方式中，每一第一像素電極131係部分為凸塊132所覆蓋。於某些實施方式中，第一像素電極131的圖樣經設計可供像素排至。於某些實施例中，圖樣化的凸塊132亦稱為像素界定層(pixel defined layer，PDL)。凸塊132可以具有不同的形狀。於某些實施方式中，發光層134經設置為多個區段，每一區段與一第一像素電極131垂直排置，且每一區段可包含相同或不同的發光材料。於某些實施方式中，像素層13還包含一第二像素電極135。於某些實施例中，第二像素電極135連續地覆設於數個凸塊132及發光層134上。於某些實施方式中，第一像素電極131為陽極且第二像素電極135為陰極。
於某些實施方式中，顯示裝置還包含一緩衝層14。於某些實施方式中，緩衝層14設於基板11的上表面110與電路層12間，其可用以防止不純物穿透基板11，且可使基板11的表面110平坦化。於某些實施方式中，顯示裝置還包含一密封層15，設於像素層13上。於一實施例中，顯示裝置還包含一保護層16，設於密封層15上。於一實施例中，介電層121有複數個堆疊於X方向中的子介電層121a、121b、121c。
於一實施例中，電路層12包含複數個導線122。導線122電性連接之方式、尺寸與方位可有所不同，且可視實際需求而調整。於某些實施方式中，導線122可設於子介電層121a、121b、121c之內或之間。於某些實施方式中，導線122可設於一或多個子介電層121a、121b、121c內。於某些實施方式中，一或更多個導線122可穿過每一子介電層121a、121b、121c。於某些實施方式中，某些子介電層121a、121b、121c可不 和任何導線122接觸。
於某些實施方式中，第一像素電極131可包含氧化銦錫(indium tin oxide，ITO)、氧化銦鋅(indium zinc oxide，IZO)、氧化鋅(ZnO)、氧化銦(In2O3)、氧化銦鎵(IGO)或鋁鋅氧化物(AZO)，但不限於此。於某些實施方式中，像素界定層132可以是任何用來界定像素的實體結構。於某些實施方式中，像素界定層132可包含圖樣化的有機絕緣材料譬如，但不限於，聚亞胺(PI)、多胺(polyamine)、聚丙烯酸(polyacrylic acid)、苯並環丁烯(benzocyclobutene)、酚醛樹脂(phenol resin)或其組合。
於某些實施方式中，緩衝層14可以由多種材料所形成，包含無機材料、有機材料其組合。無機材料可以是，例如但不限於，氧化矽、氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧化鈦或氮化鈦。有機材料可以是，例如但不限於，聚亞胺、聚酯或聚丙烯。於某些實施方式中，緩衝層14為可撓性的。
於某些實施方式中，密封層15完全覆蓋像素層13，以防止外部水氣或氧氣進入顯示裝置中。於某些實施方式中，密封層15可包含一無機材料譬如，但不限於，錫氟磷酸鹽玻璃(tin fluorophosphate glass)、鉍玻璃(bismuth glass)、亞碲酸鹽玻璃(tellurite glass)、硼酸鹽玻璃(borate glass)及磷酸鹽玻璃。
於某些實施方式中，保護層16係用以防止密封層15受到外力而破壞。
於某些實施方式中，顯示裝置運用複數個經排置於陣列中的像素驅動電路，且可發出不同顏色的光線以實現顯示影響的功能。參照圖20，於某 些實施方式中，一像素驅動電路3包含一發光單元31及一驅動部分32。驅動部分32係用以傳送一驅動電流通過發光單元31。發光單元31由來自驅動部分32的驅動電流所驅動以發出亮度符合驅動電流強度的光線。於某些實施方式中，發光單元31包含一有機發光二極體(OLED)。
有多種電路可作為用以驅動發光單元31之驅動電路，且驅動部分32可採用包含以下驅動電路之配置方式：5T/1C型、4T/1C型、3T/1C型、2T/1C型或與其相似者。在此處，所謂「αT/1C型」中的α係指電晶體的數目，且「1C」代表此電容部分包含一保持電容。
於某些實施方式中，像素驅動電路1採用2T/1C型驅動配置。驅動部分32包含一第一電晶體T1、一第二電晶體T2以及一電容器C1。第一及第二電晶體T1、T2分別包含一第一終端、一第二終端及一閘極端。
第一電晶體T1的閘極端於節點X1耦接至一掃描線SL，以供接收來自掃描線SL的掃描訊號。第一電晶體T1的第一終端於節點X2耦接至一資料線DL，以供接收來自資料線DL的資料訊號。第一電晶體T1的第二終端、第二電晶體T2的閘極端以及電容器C1的一端電性連接。電容器C1的另一端於節點X3耦接至一VDD線VDD。第二電晶體T2的第一終端耦於節點X3接至VDD線VDD。第二電晶體T2的第二終端電性耦接於發光單元31。
每一第一及第二電晶體T1、T2可以是P-通道電晶體或N-通道電晶體。於一實施例中，第一及第二電晶體T1、T2為相同類型的電晶體，即，皆為P-通道或N-通道。當注意到，亦可採用電晶體形成於一半導體基板或 與其相似者之上的結構。於某些實施方式中，每一電晶體的結構包含驅動部分32並非其限制，且可運用一及閘極場效應電晶體(通常為薄膜電晶體(TFT))，譬如MOSFET(金屬氧化物半導體場效應電晶體)。於某些實施方式中，每一電晶體所包含的驅動部分32可以是加強式(enhance type)或空乏式(depletion type)，或也可是單閘極式或雙閘極式。
雖然此處並未詳述，電路陣列部分可包含複數個像素驅動電路3，其係以二維的方式配置於一矩陣中。亦即，複數個垂直掃描線SL經連接以對應於像素驅動電路3的列，而複數個資料線DL經連接以對應於像素驅動電路3的行。
圖21為本揭示內容於某些實施方式之態樣的顯示裝置之上視圖。圖22為沿著圖21中A-A'線段繪製的概要剖面圖。圖23為沿著圖21中B-B'線段繪製的概要剖面圖。圖24為沿著圖21中C-C'線段繪製的概要剖面圖。於某些實施方式中，顯示裝置200為一顯示裝置。
參照圖21及22，顯示裝置200包含一電路部分20，設於基板201的表面202上方。電路部分20包含第一部分210，用以驅動一發光像素；第二部分220，用以驅動另一發光像素；以及橋接層231。第一部分210包含第一導電層211。第一導電層211延伸於Y方向中，其中Y方向與X方向不同。X方向垂直於基板的上表面。第二部分220包含第二導電層221。第二導電層221延伸於Y方向中。橋接層231係用以電性連接第一導電層211至第二導電層221。橋接層231經排置而和第一導電層211及第二導電層221偏位。於某些實施方式中，Y方向實質垂直於X方向。
相較於一體成形的導電層，單獨的第一及第二導電層211、221的組態可防止因為天線效應而使電荷累積於單一導電層中、減低製造過程中發生負載效應的機會，並可顯著減低當顯示裝置200彎折時的拉伸應力。單獨的第一導電層211及第二導電層221彼此分離並透過橋接層231電性連接，其經排置與第一導電層211及第二導電層221偏為。可視需求設計而使第一導電層211與第二導電層221具有相同或不同的尺寸、形狀及線寬度，且可包含相同或不同的導電材料。於某些實施方式中，導電材料可以是，例如但不限於，金屬或合金。於某些實施方式中，由上方觀之，第一導電層211、第二導電層221及橋接層231皆設置為條狀。於某些實施方式中，橋接層231的條帶長度小於第一導電層211的條帶長度或第二導電層221的條帶長度。於某些實施方式中，第一導電層211及第二導電層221可排置於任何與X方向垂直的方向中。於某些實施方式中，可將第一導電層211及第二導電層221皆排置於Y方向中或皆排置於Z方向中，其中Z方向不同於X方向及Y方向，且Y方向及Z方向可彼此垂直，或可形成一大於0的夾角。於某些實施方式中，Z方向實質垂直於X方向及Y方向。
於某些實施方式中，第一導電層211與基板201的表面202間的距離D1可以是等於或不同於第二導電層221與基板201的表面202間的距離D2。橋接層231與基板201的表面202間的距離D3可以等於或不同於距離D1且不同於距離D2。於某些實施方式中，距離D1及距離D2相等，且在製造時顯示裝置200，可將第一導電層211與第二導電層221形成於相同的階差中。於某些實施方式中，距離D3大於距離D1及距離D2，如 圖22所示。於某些實施方式中，距離D3小於距離D1及距離D2。
於某些實施方式中，橋接層231與第一導電層211及/或第二導電層221直接接觸。於某些實施方式中，電路部分20還包含複數個導電通路241，用以電性連接第一導電層211至橋接層231，或電性連接第二導電層221至橋接層231。於某些實施方式中，每一導電通路241的形狀與大小並無特別的限制，且可視實際需求而調整。可視需求設計導電通路241以具有相同或不同的尺寸及形狀，且相鄰導電通路241可包含相同或不同的導電材料。於某些實施方式中，導電材料可以是，例如但不限於，金屬或合金。圖22中所示的導電通路241設於橋接層231的兩端。
於某些實施方式中，半導體結構200的電路部分20為一電路陣列部分。於某些實施方式中，電路部分20對應於圖20所示之像素驅動電路3的一或更多個驅動部分32。於某些實施方式中，複數個部分，譬如第一部分210及第二部分220係排置於電路部分20的矩陣中，其中示出了兩個例示部分。於某些實施方式中，第一部分210及第二部分220皆對應於圖20所示的驅動部分32。
於某些實施方式中，第一導電層211、第二導電層221及橋接層231電性連接以形成掃描線SL。於某些實施方式中，掃描線SL包含複數個第一導電層211及複數個第二導電層221，兩者交替排列，且掃描線SL還包含複數個橋接層231，其電性連接至相鄰的第一導電層211與相鄰的第二導電層221。於某些實施方式中，掃描線SL，包含第一導電層211、第二導電層221及橋接層231，亦作為第一電晶體T1的閘極端。於某些實施方 式中，掃描線SL延伸於Y方向中。
於某些實施方式中，電路部分20的每一第一部分210及第二部分220還包含一第三導電層214、224。第三導電層214、224電性隔離。可設計每一第三導電層214、224以具有相同或不同的尺寸及形狀，且可包含相同或不同的導電材料。於某些實施方式中，導電材料可以是，例如但不限於，金屬或合金。於某些實施方式中，每一第三導電層214、224從上方觀之呈矩形或方形。
於某些實施方式中，每一第三導電層214、224係用以作為相應第一部分210或第二部分220之第二電晶體T2的閘極端。
於某些實施方式中，第三導電層214與基板201的表面202間的距離D4可等於或不同於距離D1。第三導電層224與基板201的表面202間的距離可等於或不同於距離D2。於某些實施方式中，距離D1及距離D4相同。於某些實施方式中，距離D2以及第三導電層224和基板201的表面202間的距離相同。於某些實施方式中，距離D1、距離D2、距離D4以及第三導電層224和基板201的表面202間的距離相同，且在製造顯示裝置200時，第一導電層211、第二導電層221及第三導電層214、224可形成於相同階差中。
於某些實施方式中，距離D3和距離D4不同，也和第三導電層224與表面202間的距離不同。於某些實施方式中，距離D3大於距離D4且大於第三導電層224與表面202間的距離。
於某些實施方式中，由上方觀之，第三導電層214、224連接之第一 導電層211、第二導電層221及橋接層231的相同側上。
參照圖21，23及24，於某些實施方式中，第一部分210還包含第四導電層212，且第二部分220還包含第四導電層222。於某些實施方式中，可將第四導電層212、222排置於任何與X方向垂直的方向中。於某些實施方式中，第四導電層212、222延伸於Z方向中。
於某些實施方式中，第一部分210還包含第五導電層213，且第二部分220還包含第五導電層223。第一導電層211、橋接層231、第四導電層212及第五導電層213彼此偏位排置。於某些實施方式中，第四導電層212及第五導電層213電性連接。於某些實施方式中，可將第五導電層213、223排置於任何與X方向垂直的方向中。於某些實施方式中，第五導電層213、223延伸於Z方向中。於某些實施方式中，第四導電層212、222及第五導電層213、223延伸於相同的方向中。
可視需求將第四導電層212、222及第五導電層213、223設計為具有相同或不同的尺寸、形狀及線寬，且可包含相同或不同的導電材料。於某些實施方式中，導電材料可以是，例如但不限於，金屬或合金。於某些實施方式中，由上方觀之，第四導電層212、222及第五導電層213、223皆設置為條狀。
於某些實施方式中，第四導電層212與基板201的表面202間的距離D5大於距離D1。於某些實施方式中，距離D5大於距離D3。於某些實施方式中，第五導電層213與基板201的表面202間的距離D6和距離D5不同。亦即，距離D6可大於或小於距離D5。於某些實施方式中，距離 D1、距離D3、距離D5及距離D6不同。於某些實施方式中，距離D6大於距離D5。
於某些實施方式中，第四導電層212包含一導電膜212a及一導電膜212b。於某些實施方式中，導電膜212a係用以作為資料線DL的一部分，且導電膜212b係用以作為第一部分210之VDD線VDD的一部分。
於某些實施方式中，第五導電層213包含導電膜213a與導電膜213b。於某些實施方式中，導電膜212a與導電膜213a電性連接，且用以作為第一部分210的、資料線DL。於某些實施方式中，第四導電層222及第五導電層223電性連接，且用以作為第二部分220的資料線DL。於某些實施方式中，導電膜212b及導電膜213b電性連接，且用以作為第二部分220之VDD線VD。
於某些實施方式中，第五導電層213的導電膜213a、213b分別和第四導電層212的導電膜212a、212b直接接觸。於某些實施方式中，電路部分20還包含複數個導電通路242，用以將導電膜212a電性連接至導電膜213a，且/或將電性連接導電膜212b電性連接至導電膜213b。於某些實施方式中，導電通路242的設計與材料可和導電通路241的設計與材料相似或不同，此處為求簡潔省略其詳細說明。
於某些實施方式中，資料線DL及第一部分210的VDD線VDD延伸於與X方向垂直的方向中。於某些實施方式中，資料線DL及VDD線VDD延伸於與Y方向不同的方向中。於某些實施方式中，由上方觀之，資料線DL和VDD線VDD平行。於某些實施方式中，第一部分210的資料線DL 與VDD線VDD皆延伸於Z方向中。
於某些實施方式中，VDD線VDD由第一部分210與第二部分220共用。於某些實施方式中，VDD線VDD代表第一部分210與第二部分220間的界線。
於某些實施方式中，由上方觀之，第四導電層212及第五導電層213交替排列。於某些實施方式中，由上方觀之，第四導電層212的導電膜212a與第五導電層213的導電膜213b相鄰。於某些實施方式中，由上方觀之，第四導電層212的導電膜212b與第五導電層213的導電膜213a相鄰。
於某些實施方式中，電路部分20的第一部分210及第二部分220還包含第六導電層216、226。於某些實施方式中，第六導電層216、226為一體成形。於某些實施方式中，每一第六導電層216、226係用以作為相應第一及第二部分210、220之電容器C1。
於某些實施方式中，第六導電層216與基板201的表面202間的距離D7可等於或不同於距離D3。於某些實施方式中，距離D7大於距離D4且小於距離D6。於某些實施方式中，距離D7大於距離D4且小於距離D5。於某些實施方式中，距離D7及距離D3相同，且在製造顯示裝置200時，橋接層231及第六導電層216、226可形成於相同階差中。
於某些實施方式中，由上方觀之，第六導電層216、226分別設於第三導電層214、224上方。於某些實施方式中，由上方觀之，第六導電層216、226分別設於第四導電層212、222下方。
於某些實施方式中，電路部分20還包含一導電通路243，用以將第 六導電層216、226電性連接至第四導電層212的導電膜212b或第五導電層213的導電膜213b。於某些實施方式中，導電通路243係用以將VDD線VDD電性連接至一體成形的第六導電層216、226。於某些實施方式中，導電通路243可對應於圖20所示之像素驅動電路3的節點X3。於某些實施方式中，導電通路243的設計與材料可和導電通路241的設計與材料類似或不同，此處為求簡潔省略其詳細說明。
於某些實施方式中，第一部分210還包含一導電通道層215，設於基板201的表面202上，且第二部分220還包含一導電通道層225，設於基板201的表面202上。於某些實施方式中，導電通道層215、225包含多晶矽。於某些實施方式中，導電通道層215、225和基板201的表面202間的距離小於距離D1。於某些實施方式中，導電通道層215、225直接設於基板201的表面202上。
於某些實施方式中，第一部分210的導電通道層215包含第一導電通道膜215a及第二導電通道膜215b。於某些實施方式中，第一導電通道膜215a電性連接至第一導電層211。於某些實施方式中，第二導電通道膜215b電性連接至第三導電層214。於某些實施方式中，第二部分220的導電通道層225包含第一導電通道膜225a及第二導電通道膜225b。於某些實施方式中，第一導電通道膜225a電性連接至第二導電層221。於某些實施方式中，第二導電通道膜225b電性連接至第三導電層224。
於某些實施方式中，第一部分210的第一導電通道膜215a與第一導電層211接觸。於某些實施方式中，第一部分210的第二導電通道膜215b 與第三導電層214接觸。於某些實施方式中，第二部分220的第一導電通道膜225a與第二導電層221接觸。於某些實施方式中，第二部分220的第二導電通道膜225b與第三導電層224接觸。於某些實施方式中，電路部分20還包括複數個導電通路244，用以將第一導電層211電性連接至第一導電通道膜215a、將第三導電層214電性連接至第二導電通道膜215b、將第二導電層221電性連接至第一導電通道膜225a，或將第三導電層224電性連接至第二導電通道膜225b。於某些實施方式中，導電通路244的設計與材料可和導電通路241的設計與材料類似或不同，此處為求簡潔省略其詳細說明。
於某些實施方式中，每一第一導電通道膜215a、225a係用以作為第一終端及圖20所示像素驅動電路3的第一電晶體T1的第二終端。於某些實施方式中，每一第二導電通道膜215b、225b係用以作為第一終端及圖20所示像素驅動電路3的第二電晶體T2的第二終端。
於某些實施方式中，每一第一及第二導電通道膜215a、215b、225a、225b的形狀可以是但不限於，一長條帶狀。於某些實施方式中，由上方觀之，每一第一及第二導電通道膜215a、215b、225a、225b的形狀是彎折成S形的長條帶狀。於某些實施方式中，由上方觀之，每一第一及第二導電通道膜215a、215b、225a、225b的形狀是有多個彎折的長條帶狀。
於某些實施方式中，第一導電通道膜215a的一端電性連接至第四導電層212的導電膜212a或第五導電層213的導電膜213a。於某些實施方式中，第一導電通道膜215a的一端電性連接至資料線DL。於某些實施方 式中，第一導電通道膜215a及資料線DL的電性連接可對應於圖20所示之像素驅動電路3的節點X2。於某些實施方式中，一導電通路245係用以將第一導電通道膜215a的一端電性連接至第四導電層212的導電膜212a。於某些實施方式中，導電通路245係用以將第一導電通道膜225a的一端電性連接到第四導電層222的導電膜222a。於某些實施方式中，導電通路245的設計與材料和導電通路241的設計與材料類似或不同，此處為求簡潔省略其詳細說明。
於某些實施方式中，第一導電通道膜215a的另一端電性連接至第三導電層214及第六導電層216。於某些實施方式中，導電通路246係用以將第一導電通道膜215a的另一端電性連接至第五導電層214及第六導電層216。於某些實施方式中，導電通路246係用以將第一導電通道膜225a的另一端電性連接至第五導電層224及第六導電層226。於某些實施方式中，導電通路246的設計與材料可和導電通路241的設計與材料類似或不同，此處為求簡潔省略其詳細說明。
於某些實施方式中，第二導電通道膜215b的一端電性連接至第四導電層212的導電膜212b或第五導電層213的導電膜213b。於某些實施方式中，第二導電通道膜215b的一端電性連接至VDD線VDD。於某些實施方式中，第二導電通道膜215b與VDD線VDD間的電性連接可對應於圖20所示之像素驅動電路3的節點X3。於某些實施方式中，導電通路247係用以將第二導電通道膜215b的一端電性連接至第四導電層212的導電膜212b。於某些實施方式中，導電通路247係用以將第二導電通道膜225b 的一端電性連接至第四導電層212的導電膜212b。於某些實施方式中，第二導電通道膜215b的另一端電性連接至電致發光層240。於某些實施方式中，導電通路248係用以將第二導電通道膜215b的另一端電性連接至電致發光層240。於某些實施方式中，導電通路248係用以將第二導電通道膜225b的另一端電性連接至電致發光層240。
於某些實施方式中，基板201為可撓式，且在受到外力彎折時可正常運作。於某些實施方式中，基板11隨其組成與結構擁有不同的彎折能力，且可基於不同需求而以不同材料製成。基板201的材料可和上文所述基板11的材料相似或不同，此處為求簡潔省略了關於基板201之材料細節的描述。
於某些實施方式中，顯示裝置200包含介電層250。介電層250設於位於電路部分20中之基板200的表面202上方，且導電層及導電通路係設於介電層250中。介電層250的材料可和上文所述介電層121的材料相似或不同，此處為求簡潔省略了關於介電層250之材料細節的描述。
於某些實施方式中，發光層240設於位於電路部分20中之介電層250的表面251上方。於某些實施方式中，發光層240可對應於圖20所示之像素驅動電路3的發光單元31。發光層240的材料可和上文所述像素層13的材料相似或不同，此處為求簡潔省略了關於發光層240之材料細節的描述。
因此，本揭示內容提出一種顯示裝置。顯示裝置包含基板及堆疊於基板上的電路層。電路層包含導線。導線延伸於Y方向中，其中Y方向與垂 直於基板上表面的X方向不同。導線包含複數個導電互連件，其中相鄰導電互連件電性連接且設於距離基板上表面不同位置處。如此一來，當顯示裝置受到彎折時，導線122的配置可明顯減低導線122中產生的拉伸應力、防止因天線效應導致單一導電互連件122a中的電荷累積，並可減少製造過程中發生負載效應的機會。
上文的敘述簡要地提出了本發明某些實施例之特徵，而使得本發明所屬技術領域具有通常知識者能夠更全面地理解本揭示內容的多種態樣。本發明所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本揭示內容為基礎，來設計或更動其他製程與結構，以實現與此處所述之實施方式相同的目的和/或達到相同的優點。本發明所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於揭示內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離揭示內容之精神與範圍。
11‧‧‧基板
12‧‧‧電路層
13‧‧‧像素層
81‧‧‧接觸區域
82‧‧‧非接觸區域
110‧‧‧上表面
121‧‧‧介電層
122‧‧‧導線
122a‧‧‧導電互連件
123‧‧‧導電通路
X、Y、Z‧‧‧方向

Claims (16)

  1. 一種顯示裝置，包括：一電路部分，設於一基板的一表面上，該電路部分包括：一第一部分，用以驅動一發光單元，其中該第一部分包含一第一導電層，且該第一導電層延伸於一Y方向中，其中該Y方向其中該Y方向與一X方向不同，該X方向垂直於該基板的該上表面；一第二部分，用以驅動另一發光單元，其中該第二部分包含一第二導電層，其中該第二導電層延伸於該Y方向中；及一橋接層延伸於Y方向中，其中該橋接層用以電性連接該第一導電層至該第二導電層，且該橋接層與該第一導電層及該第二導電層偏位排置。
  2. 如請求項1所述的顯示裝置，其中該Y方向實質上與該X方向垂直。
  3. 如請求項1所述的顯示裝置，其中該電路部分還包括複數個導電通路，用以電性連接該第一導電層至該橋接層或電性連接該第二導電層至該橋接層。
  4. 如請求項1所述的顯示裝置，其中該第一導電層與該基板之該表面間的一距離和該第二導電層與該基板之該表面間的一距離相等。
  5. 如請求項1所述的顯示裝置，其中該第一導電層、該第二導電層及該橋接層電性連接以形成一掃描線。
  6. 如請求項1所述的顯示裝置，其中該電路部分的該第一部分以及該電路部分的該第二部分該電路部分分別還包含一第三導電層，且每一該第三導電層作為一閘極端。
  7. 如請求項6所述的顯示裝置，其中該第三導電層與該基板之該表面間的一距離和該第一導電層與該基板之該表面間的該距離相等。
  8. 如請求項1所述的顯示裝置，其中該每一該第一部分及該第二部分還包含：一第四導電層延伸於一Z方向中，其中該Z方向不同於該X方向與該Y方向；及一第五導電層延伸於該Z方向中；其中該第一導電層、該橋接層、該第三導電層及該第四導電層彼此偏位排置，且該第三導電層與該第四導電層電性連接。
  9. 如請求項8所述的顯示裝置，其中該Z方向實質上與該X方向垂直。
  10. 如請求項8所述的顯示裝置，其中該第四導電層與該第五導電層電性連接以形成一資料線，且該資料線電性連接至一第一電晶體。
  11. 如請求項8所述的顯示裝置，其中該第四導電層及該第五導電層電性連接以形成一VDD線，且該第一部分與該第二部分皆包含該VDD線。
  12. 如請求項11所述的顯示裝置，其中該VDD線電性連接至一電容器及一第二電晶體，
  13. 如請求項6或8所述的顯示裝置，其中每一該第一部分及該第二部分還包含一第六導電層，作為一電容器，其中該第三導電層、該第四導電層及該第五導電層彼此偏位排置。
  14. 如請求項1所述的顯示裝置，其中該每一該第一部分及該第二部分還包含一導電通道層設於該基板上，其中該導電通道與該基板間的最小距離小於該第一導電層與該基板間的最小距離。
  15. 如請求項10、12或14所述的顯示裝置，其中該導電通道層包含複數個導電通道膜，作為該第一電晶體與該第二電晶體的源極電極及汲極電極。
  16. 如請求項14所述的顯示裝置，還包括一發光層，設於該電路部分上，其中該發光層電性連接至該導電通道層。
TW108114392A 2018-08-01 2019-04-24 顯示裝置 TWI711177B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107126708 2018-08-01
TW107126708 2018-08-01

Publications (2)

Publication Number Publication Date
TW202008578A TW202008578A (zh) 2020-02-16
TWI711177B true TWI711177B (zh) 2020-11-21

Family

ID=69227861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114392A TWI711177B (zh) 2018-08-01 2019-04-24 顯示裝置

Country Status (3)

Country Link
US (1) US20200044007A1 (zh)
CN (2) CN110797372A (zh)
TW (1) TWI711177B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045268A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
TWI252347B (en) * 2001-04-16 2006-04-01 Hitachi Ltd Liquid crystal display device
CN104123021A (zh) * 2013-04-23 2014-10-29 中华大学 触控面板及其制备方法
TW201547015A (zh) * 2014-05-15 2015-12-16 Luxvue Technology Corp 可撓式顯示器及具有犧牲釋放層之形成方法
TW201614616A (en) * 2014-09-23 2016-04-16 Samsung Display Co Ltd Curved display device
TWI532162B (zh) * 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090055772A (ko) * 2007-11-29 2009-06-03 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
CN101656263A (zh) * 2008-07-08 2010-02-24 三星移动显示器株式会社 有机发光显示器、制造有机发光显示器的方法及显示设备
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US9209207B2 (en) * 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
US9367094B2 (en) * 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
CN106206545B (zh) * 2016-07-14 2018-11-23 深圳市华星光电技术有限公司 标记、显示装置及利用标记曝光和蚀刻制程稳定性的方法
CN106206613B (zh) * 2016-08-24 2020-12-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示基板及其制备方法
CN107134259B (zh) * 2017-06-28 2019-04-30 京东方科技集团股份有限公司 像素电路、驱动方法、显示模组、驱动方法和显示装置
CN108091679B (zh) * 2017-12-27 2020-09-18 武汉华星光电半导体显示技术有限公司 柔性oled显示面板弯折区的走线结构、柔性oled显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI252347B (en) * 2001-04-16 2006-04-01 Hitachi Ltd Liquid crystal display device
JP2005045268A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
CN104123021A (zh) * 2013-04-23 2014-10-29 中华大学 触控面板及其制备方法
TWI532162B (zh) * 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
TW201547015A (zh) * 2014-05-15 2015-12-16 Luxvue Technology Corp 可撓式顯示器及具有犧牲釋放層之形成方法
TW201614616A (en) * 2014-09-23 2016-04-16 Samsung Display Co Ltd Curved display device

Also Published As

Publication number Publication date
CN110797374A (zh) 2020-02-14
CN110797372A (zh) 2020-02-14
US20200044007A1 (en) 2020-02-06
TW202008578A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
US11631728B2 (en) Array substrate structure and display device
US11152434B2 (en) Organic light emitting diode display
US9871089B2 (en) Display device
US12058900B2 (en) Organic light-emitting display device having reduced compensated step from electrode lines to prevent cracking of encapsulation laver
JP6726973B2 (ja) 表示装置
KR20120072173A (ko) 유기전계 발광소자용 기판
US20100066232A1 (en) Organic light emitting diode display
US11574975B2 (en) Light emitting diode display device with channel region covered by drain electrode
KR20140064553A (ko) 유기 발광 표시 장치 및 그 제조 방법
TW202002350A (zh) 顯示面板
TWI711177B (zh) 顯示裝置
KR102269099B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN114503274A (zh) 显示基板及显示装置
US20240107830A1 (en) Display subsrate and display device
TW202329485A (zh) 發光元件以及包含其之顯示裝置
CN115955874A (zh) 显示装置和提供该显示装置的方法