CN110797374A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110797374A
CN110797374A CN201910649969.4A CN201910649969A CN110797374A CN 110797374 A CN110797374 A CN 110797374A CN 201910649969 A CN201910649969 A CN 201910649969A CN 110797374 A CN110797374 A CN 110797374A
Authority
CN
China
Prior art keywords
conductive
layer
conductive layer
display device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910649969.4A
Other languages
English (en)
Inventor
陈榆柔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INT Tech Co Ltd
Original Assignee
INT Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INT Tech Co Ltd filed Critical INT Tech Co Ltd
Publication of CN110797374A publication Critical patent/CN110797374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭示内容提出一种显示装置。所述显示装置包含一基板，其具有一上表面，以及一电路层，堆叠于基板的上表面上。所述电路层包含介电层及导线。导线延伸于Y方向中，其中Y方向实质上和X方向不同。所述X方向垂直于基板的上表面。所述导线包含复数个导电互连件，设于介电层中，相邻的导电互连件电性连接，且相邻的导电互连件经设置为与基板的上表面有不同的距离。

Description

显示装置
技术领域
(优先权主张与交互参照)
本揭示内容主张中国台湾专利申请案No.107126708的优先权，其申请日为2018年8月1日，此处将其整体纳入作为参照。
本揭示内容是关于显示装置。
背景技术
有机发光二极体(organic light-emmiting diodes,OLEDs)与可挠式显示装置在显示装置有极大的应用潜力，故近来在消费者科技社群与显示器产业极受重视，相关领域已投注了非常多的研究与开发心力。
然而，显示器技术的开发近来遇到了一些瓶颈。首先，随着面板尺寸变大，在电路部分中连接至像素导线(如，扫描线或信号线)长度也相应地增加。因此，显示面板长度变长会导致导线(譬如连接至电路布局的电路部分的扫描线、资料线或VDD线的导线)的长度变长。因此，可能发生所谓的天线效应(antenna effect)，其中在使用电浆的制程步骤(如干式蚀刻)中会出现电荷累积，而天线效应会释出累积于导线中的电荷因而提高了导线静电破坏的发生机率。因此，导线发生静电破坏的机率会随着导线长度变长而提高，因而降低了显示装置的产率。
此外，当在制程步骤中蚀刻导电材料时，导线长度变长也会导致负载效应，尤其是导线密度非常高的时候。负载效应会使得对较小蚀刻窗的蚀刻效率低于较大蚀刻窗。蚀刻物难通过小的蚀刻窗，且蚀刻产生的复合物较难扩散。如此一来，负载效应会造成显示装置的短路，这也会降低显示装置的产率。
其次，若显示装置包含可挠式基板，则显示装置为可挠的。弯曲可挠式显示装置会在显示装置内造成应力，而此种应力会对导线造成不同破坏，譬如断裂，这对显示装置的可靠度(reliability)有极大的影响。
发明内容
本揭示内容提出一种显示装置。所述显示装置包含一基板，其具有一上表面，以及一电路层，堆叠于基板的上表面上。所述电路层包含介电层及导线。导线延伸于Y方向中，其中Y方向实质上和X方向不同。所述X方向垂直于基板的上表面。所述导线包含复数个导电互连件，设于介电层中，相邻的导电互连件电性连接，且相邻的导电互连件经设置为与基板的上表面有不同的距离。
附图说明
在阅读了下文实施方式以及附随图式时，能够最佳地理解本揭露的多种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小某些特征的尺寸。
图1为根据本揭示内容某些实施例的显示装置的概要图式；
图2为根据本揭示内容某些实施例的显示装置的剖面图；
图3为根据本揭示内容某些实施例的导电互连件的透视图；
图4为根据本揭示内容某些实施例的导电互连件的透视图；
图5为根据本揭示内容某些实施例的导电互连件的透视图；
图6为根据本揭示内容某些实施例的导电互连件的透视图；
图7为根据本揭示内容某些实施例的导线的俯视图；
图8为根据本揭示内容某些实施例的显示装置的剖面图；
图9为根据本揭示内容某些实施例的导线的俯视图；
图10为根据本揭示内容某些实施例的显示装置的剖面图；
图11为根据本揭示内容某些实施例的导线的俯视图；
图12为根据本揭示内容某些实施例的显示装置的剖面图；
图13为根据本揭示内容某些实施例的显示装置的剖面图；
图14为根据本揭示内容某些实施例的导电互连件的透视图；
图15为根据本揭示内容某些实施例的导电互连件的透视图；
图16为根据本揭示内容某些实施例的导线的俯视图；
图17为根据本揭示内容某些实施例的导线的俯视图；
图18为根据本揭示内容某些实施例的导线的俯视图；
图19为根据本揭示内容某些实施例的显示装置的剖面图；
图20为一像素驱动电路的电子电路图；
图21为根据本揭示内容某些实施例的显示装置的一实施方式的俯视图；
图22为根据本揭示内容某些实施例的显示装置的剖面图；
图23为根据本揭示内容某些实施例的显示装置的剖面图；
图24为根据本揭示内容某些实施例的显示装置的剖面图。
具体实施方式
以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述的元件与配置的具体例子是用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。
在进一步讨论所示的实施方式时，先概略地讨论例示性实施方式的优势特征与某些态样。此处所述的实施例的一般态样包含一导线，其包含复数个导电互连件，其中这些导电互连件彼此电性连接。
此外，当可理解，若将一部件描述为与另一部件「连接(connected to)」或「耦接(coupled to)」，则两者可直接连接或耦接，或两者间可能出现其他中间(intervening)部件。
图1为根据本揭示内容某些实施例的显示装置的概要图式，图中示出显示装置于一方向中被弯折。如图1所示，在某些实施方式中，显示装置于Z方向中被弯折，且于本实施例中，显示装置经弯曲而成凸起状，然本揭示内容不限于此。在某些实施方式中，显示装置经弯曲而使显示装置呈凸起状。Z方向与X方向、Y方向不同，且Y 方向与Z方向可彼此垂直，或两者间的夹角大于0。在某些实施方式中，Z方向实质垂直于X方向与Y方向。在某些实施方式中，显示装置在Y方向或Z方向中被弯折。
图2为根据本揭示内容某些实施例的显示装置的剖面图。如图2 所示，显示装置包含一基板11、一电路层12及一像素层13。在某些实施方式中，电路层12包含一电路部分。所述电路部分包含一电路。基板11有一上表面110，且电路层12堆叠于基板11的上表面110上。电路层12包含介电层121及导线122。所述像素层13设于电路层12上。
在某些实施方式中，导线于Y方向中延伸，其中Y方向与X方向不同。X方向垂直于基板的上表面。在某些实施方式中，Y方向实质垂直于X方向。导线122包含复数个导电互连件122a，其设于介电层121中，且相邻对的导电互连件122a彼此电性连接。一相邻对的两个导电互连件122a所在位置和基板11的上表面110的距离不同。换句话说，相邻的导电互连件122a彼此偏位排置。相较于一体成型的导线，当弯曲显示装置时，透过复数个导电互连件122a电性连接的导线122所受到的拉伸应力较小，因而使得导线122较不易断裂且更为耐用，故可增加显示装置的可靠度。再者，导线122的配置方式可防止因为天线效应而导致在单一导电互连件122a中的电荷累积，故亦可减低制造过程中发生负载效应的机会。在某些实施方式中，可依实际需求将导电互连件122a耦接至一半导体元件。半导体元件可包含但不限于多晶硅。
可视需求将每一导电互连件122a设计成具有相同或不同的尺寸、形状与宽度，且可包含相同或不同的导电材料。在某些实施方式中，导电材料可以是，但不限于，金属或合金。在某些实施方式中，每一导电互连件122a为条状。在某些实施方式中，导电互连件122a实质上排置于相同方向中。在某些实施方式中，每一导电互连件122a 可排置于任何与X方向垂直的方向。在某些实施方式中，这些导电互连件122a可包含排置于Y方向中的导电互连件122a以及排置于Z 方向中的导电互连件122a。在某些实施方式中，这些导电互连件122a排置于Y方向中。在某些实施方式中，这些导电互连件122a排置于 Z方向中。
藉由控制导电互连件122a的长度，可将导线122制成适合反复弯折的结构。在某些实施方式中，每一导电互连件122a的长度为100 μm至500μm。
在某些实施方式中，电路层12还包含一导电通路123，用以电性连接相邻的导电互连件122a。在某些实施方式中，电路层12包含复数个导电通路123，其中每一导电通路123电性连接至相邻导电互连件122a，且导电互连件122a经电性连接以形成导线122。
在某些实施方式中，每一导电通路123的形状与大小不受限制，且可根据实际需求调整。可视需要将导电通路123设计为具有相同或不同的尺寸及形状，且每一导电通路123可包含相同或不同的导电材料。在某些实施方式中，导电材料可以是，例如但不限于，金属或合金。
在某些实施方式中，导电互连件122a包含一或更多个接触区域 81，及一或更多个非接触区域82。接触区域81和相邻导电互连件122a 或导电通路123接触。接触区域81以外的区域为非接触区域82。在某些实施方式中，非接触区域82实质上被介电层121所覆盖。
在某些实施方式中，每一导电互连件122a有两个接触区域81，且这两个接触区域81彼此分离。在某些实施方式中，每一导电互连件122a有两个接触区域81位于相对侧，而一非接触区域82则设置于两个接触区域81间。在某些实施方式中，每一导电互连件122a 的两个接触区域81可具有相同或不同的面积与形状，且可设于导电互连件122a的相同或不同面上。
图3为根据本揭示内容某些实施例的导电互连件122a的透视图。在某些实施方式中，如图3所示，接触区域81位于导电互连件122a 相同面的两端，而接触区域81以外的区域为非接触区域82。
图4至6为根据本揭示内容某些实施例的导电互连件122a的透视图。在某些实施方式中，位于导电互连件122a的相同面的接触区域81及非接触区域82可排列成例如图4至6所示，但不限于此。
在某些实施方式中，接触区域81可设于导电互连件122a的两端以外的区域中。如图4所示，非接触区域82设于导电互连件122a 的两端，而接触区域81彼此分离并设于两端间。在某些实施方式中，导电互连件122a的周边85与接触区域81间的距离大于0。
在某些实施方式中，如图5所示，一个接触区域81设于导电互连件122a的一端，而非接触区域82设于另一端。另一个接触区域 81设于导电互连件122a的两端间。导电互连件122a的周边85与接触区域81间的距离大于0。
在某些实施方式中，如图6所示，接触区域81有不同的面积及形状，且每一接触区域81比起导电互连件122a的宽度W来得窄。
图7为根据本揭示内容某些实施例的导线的一部分的俯视图。在某些实施方式中，如图2所示的导电互连件122a透过导电通路123 电性连接。如图2、3与7所示，导电通路123设于相邻导电互连件 122a的接触区域81间。在某些实施方式中，每一导电互连件122a 的接触区域81设于导电互连件122a同一面的相对端，其排置方式类似图3所示。在某些实施方式中，相邻导电互连件122a的宽度相同。
在某些实施方式中，可将导电互连件122a及导电通路123排置成例如图8至11所示，但不限于此。图8为根据本揭示内容某些实施例的显示装置的剖面图。图9为图8所示的导线122的一部分的俯视图。图10为根据本揭示内容某些实施例的显示装置的剖面图。图11为图10所示的导线122的一部分的俯视图。在某些实施方式中，相邻导电互连件122a拥有不同的宽度W。
在某些实施方式中，如图8与图9所示，图3与图4所示的导电互连件122a透过导电通路123电性连接。于一实施例中，导电通路 123在Z方向中所测得的最大宽度等于导电互连件122a的宽度W。于一实施例中，导电通路123在Z方向中所测得的最大宽度大于导电互连件122a的宽度W。在某些实施方式中，下方导电互连件122a 的宽度W小于上方导电互连件122a的宽度W。在某些实施方式中，下方导电互连件122a在Y方向中突出超过导电通路123(其中图9 的虚线代表下方导电互连件122a的突出部分122p)，且从上方可以看出，下方导电互连件122a与上方导电互连件122a的接触区域81 与非接触区域82重叠。
在某些实施方式中，如图10及11所示，接触区域81彼此分离且设于两端间，且导电互连件122a的周边85和接触区域81间的距离大于0。在某些实施方式中，图4及图6所示的导电互连件122a 透过导电通路123而电性连接。在某些实施方式中，导电通路123 的宽度小在某些导电互连件122a的宽度W。在某些实施方式中，下方导电互连件122a的接触区域81具有不同面积与形状，及下方导电互连件122a的宽度W小于上方导电互连件122a的宽度W。在某些实施方式中，下方导电互连件122a于Y方向中延伸超过导电通路123 (其中图11的虚线代表下方导电互连件121a的突出部分122p)，且从上方可以看出，下方导电互连件122a与上方导电互连件122a的接触区域81与非接触区域82重叠。
在某些实施方式中，如图12所示，导线122包含复数个导电层 124，彼此偏位排置。在某些实施方式中，每一导电层124a、124b、 124c包含至少一导电互连件122a。不同导电层124a、124b、124c的导电互连件122a可包含相同或不同的导电材料。
图12为根据本揭示内容某些实施例的显示装置的剖面图。导线 122中所包含的导电层124数目并无特殊限制，且可视实际需求调整。
在某些实施方式中，如图12所示，导线122包含第一导电层 124a、第二导电层124b及第三导电层124c。在某些实施方式中，每一第一导电层124a、第二导电层124b及第三导电层124c包含至少一导电互连件122a。在某些实施方式中，第三导电层124c、第二导电层124b及第一导电层124a依序设于基板11的上表面110上方。第一导电层124a、第二导电层124b及第三导电层124c彼此偏位排置。
在某些实施方式中，第一导电层124a包含导电互连件122a的一部分、第二导电层124b包含导电互连件122a的另一部分、且第三导电层124c包含剩余的导电互连件122a。
在某些实施方式中，从上方看来，相邻导电互连件122a彼此部分重叠，这使得导电互连件122a电性连接以形成导线122。导电互连件122a重叠的方式并无特别限制，只要导线122是透过电性连接导电互连件122a所形成即可。
图13为根据本揭示内容某些实施例的显示装置的剖面图。图14 及图15为图13所示显示装置的导电互连件122a的透视图。图17 及图18为图13所示导线122的一部分的俯视图。
在某些实施方式中，如图13所示，相邻导电互连件122a部分重叠且形成阶差。在某些实施方式中，导电互连件122a位在相对于基板11的上表面110上方三种不同距离处。
在某些实施方式中，每一导电互连件122a电性耦接于两个相邻导电互连件122a。在某些实施方式中，导电互连件122a包含至少一重叠区域83以及一或更多个非接触区域82。由上方观察，重叠区域 83经设置和相邻导电互连件122a重叠，并电性耦接于相邻导电互连件122a，且位于重叠区域83外的区域为非接触区域82。在某些实施方式中，非接触区域82实质上为一介电层121所覆盖。
于一实施例中，每一导电互连件122a有两个重叠区域83，且重叠区域83彼此分离。在某些实施方式中，每一导电互连件122a有两个重叠区域83，其设于相对侧，且两个重叠区域83间设有一非接触区域82。在某些实施方式中，每一导电互连件122a的两个重叠区域 83可具有相同或不同的面积与形状，且可设于相应导电互连件122a 的相同或不同表面上。
在某些实施方式中，如图14及15所示，重叠区域83及非接触区域82位于导电互连件122a的同一面。于其他实施例中，重叠区域 83可位于譬如导电互连件122a同一面的两端，且非接触区域82包括导电互连件122a的剩余区域。在某些实施方式中，每一导电互连件122a的两个重叠区域83具有不同的面积与形状。在某些实施方式中，每一导电互连件122a经设置为条状，且每一重叠区域83在Y 方向中有一长度L、在Z方向中有一宽度B。在某些实施方式中，长度L大于0且小于或等于任一相邻导电互连件122a于Y方向中测得的长度。在某些实施方式中，宽度B大于0且小于或等于任一相邻导电互连件122a于Z方向中测得的宽度W。
在某些实施方式中，如图14所示，长度L大于0且小于导电互连件122a于Y方向中测得的长度。在某些实施方式中，宽度B等于导电互连件122a于Z方向中测得的宽度W。
在某些实施方式中，如图15所示，长度L大于0且小于导电互连件122a于Y方向中测得的长度。在某些实施方式中，宽度B大于 0且小于导电互连件122a于Z方向中测得的宽度W。
在某些实施方式中，如图16所示，相邻导电互连件122a有相同的宽度W，且于Z方向中测得的重叠区域83的宽度B等于导电互连件122a的宽度W。对于设于上方及下方导电互连件122a间的导电互连件122a，重叠区域83分别设于导电互连件122a的相反面上。
在某些实施方式中，由上方观察，相邻导电互连件122a可具有不同宽度W，且/或可彼此偏位排置。在某些实施方式中，如图17 所示，相邻导电互连件122a具有不同的宽度W，某些导电互连件122a 的宽度B小于相应导电互连件122a的宽度W，且某些导电互连件 122a的宽度B等于相应导电互连件122a的宽度W。在某些实施方式中，对于设于上方及下方导电互连件122a间的导电互连件122a，重叠区域83的宽度B等于导电互连件122a的宽度W，且宽度B小于每一上方及下方导电互连件122a的宽度W。
在某些实施方式中，如图18所示，相邻导电互连件122a具有相等的宽度W，且列于Y、Z二方向中皆偏位排置。在某些实施方式中，某些导电互连件122a的两个重叠区域83设于不同面上。在某些实施方式中，对于设于上方及下方导电互连件122a间的导电互连件122a，重叠区域83分别设于导电互连件122a的上方面及下方面的相对角，且重叠区域83于Z方向中测得的的宽度B小于导电互连件122a的宽度W。
在某些实施方式中，基板11为可挠式的，且在受到外力而弯折时可正常运作。在某些实施方式中，基板11随着其组成与结构的不同，而有不同的可弯折程度，且可视需求而以不同材料所制成。在某些实施方式中，基板11可包含，例如但不限于，聚对苯二甲酸乙酯(polyethylene terephthalate，PET)、聚硅氧烷、聚亚胺(polyimine，PI)、聚丙烯(polypropylene，PP)、聚萘二甲酸(polyethylene naphthalate， PEN)、聚碳酸酯(polycarbonates，PC)、聚酯(polyesters，PES)、环烯烃共聚物(cyclic olefincopolymers，COC)及组合物。在某些实施方式中，基板11包含PI。
在某些实施方式中，电路部分电路可以是但不限于像素驱动电路或晶体管电路。在某些实施方式中，晶体管电路可以是但不限于，非晶锗薄膜晶体管(amorphousgermanium thin film transistor，a-Si TFT)、多晶硅晶体管(polycrystalline silicontransistor，poly-Si TFT)、或氧化物薄膜晶体管(oxide thin film transistor，oxideTFT)。
在某些实施方式中，介电层121包含低介电常数(low-k dielectric) 材料。低介电常数材料的介电常数(k值)可小于3.0或小于约2.5，且因此可将所述介电材料称为超低介电常数(extreme low-k，ELK)材料。介电层121的材料可包含有机介电材料，如有机硅酸盐玻璃(organic silicate glass，OSG)、多孔甲基硅倍半氧烷(porous methylsilsesquioxane，p-MSQ)、氢硅倍半氧烷(HSQ)、上述的组合或任何其他是何的有机低介电常数或超低介电常数材料。在某些实施方式中，介电层121的材料可包含无机介电材料譬如碳掺杂氧化硅、氟掺杂硅酸盐玻璃(fluorine-doped silicate glass，FSG)上述的组合或任何其他适当的无机低介电常数或超低介电常数材料。在某些实施方式中，亦可使用其他适当的介电材料，譬如氧化硅或磷硅酸盐玻璃 (phosphosilicate glass，PSG)。在某些实施方式中，介电层121包含氧化硅。
图19为根据本揭示内容某些实施例的显示装置的剖面图。在某些实施方式中，如图19所示，像素层13包含复数个第一像素电极 131设于电路层12上，以及至少一凸块132，其实质上覆盖相邻第一像素电极131间的间隙。每一第一像素电极131用以透过一导电通路133而连接至埋设于电路层12中的一导线122的一侧，且可其另一侧与一发光层134接触。在某些实施方式中，每一第一像素电极131 是部分为凸块132所覆盖。在某些实施方式中，第一电极131的图样经设计可供像素排至。在某些实施例中，图样化的凸块132亦称为像素界定层(pixel defined layer，PDL)。凸块132可以具有不同的形状。在某些实施方式中，发光层134经设置为多个区段，每一区段与一第一像素电极131垂直排置，且每一区段可包含相同或不同的发光材料。在某些实施方式中，像素层13还包含一第二像素电极135。在某些实施例中，第二像素电极135连续地覆设于数个凸块132及发光层134上。在某些实施方式中，第一电极131为阳极且第二电极135 为阴极。
在某些实施方式中，显示装置还包含一缓冲层14。在某些实施方式中，缓冲层14设于基板11的上表面110与电路层12间，其可用以防止不纯物穿透基板11，且可使基板11的表面110平坦化。在某些实施方式中，显示装置还包含一密封层15，设于像素层13上。于一实施例中，显示装置还包含一保护层16，设于密封层15上。于一实施例中，介电层121有复数个堆叠于X方向中的子介电层121a、 121b、121c。
于一实施例中，电路层12包含复数个导线122。导线122电性连接的方式、尺寸与方位可有所不同，且可视实际需求而调整。在某些实施方式中，导线122可设于子介电层121a、121b、121c之内或之间。在某些实施方式中，导线122可设于一或多个子介电层121a、 121b、121c内。在某些实施方式中，一或更多个导线122可穿过每一子介电层121a、121b、121c。在某些实施方式中，某些子介电层 121a、121b、121c可不和任何导线122接触。
在某些实施方式中，像素电极131可包含氧化铟锡(indium tin oxide，ITO)、氧化铟锌(indium zinc oxide，IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或铝锌氧化物(AZO)，但不限于此。在某些实施方式中，像素界定层132可以是任何用来界定像素的实体结构。在某些实施方式中，像素界定层132可包含图样化的有机绝缘材料譬如，但不限于，聚亚胺(PI)、多胺(polyamine)、聚丙烯酸(polyacrylic acid)、苯并环丁烯(benzocyclobutene)、酚醛树脂(phenol resin)或其组合。
在某些实施方式中，缓冲层14可以由多种材料所形成，包含无机材料、有机材料其组合。无机材料可以是，例如但不限于，氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、氧化钛或氮化钛。有机材料可以是，例如但不限于，聚亚胺、聚酯或聚丙烯。在某些实施方式中，缓冲层14为可挠性的。
在某些实施方式中，密封层15完全覆盖像素层13，以防止外部水气或氧气进入显示装置中。在某些实施方式中，密封层15可包含一无机材料譬如，但不限于，锡氟磷酸盐玻璃(tin fluorophosphate glass)、铋玻璃(bismuth glass)、亚碲酸盐玻璃(telluriteglass)、硼酸盐玻璃(borate glass)及磷酸盐玻璃。
在某些实施方式中，保护层16是用以防止密封层15受到外力而破坏。
在某些实施方式中，显示装置运用复数个经排置于阵列中的像素驱动电路，且可发出不同颜色的光线以实现显示影响的功能。参照图 20，在某些实施方式中，一像素驱动电路3包含一发光单元31及一驱动部分32。驱动部分32是用以传送一驱动电流通过发光单元31。发光单元31由来自驱动部分32的驱动电流所驱动以发出亮度符合驱动电流强度的光线。在某些实施方式中，发光单元31包含一有机发光二极体(OLED)。
有多种电路可作为用以驱动发光单元31的驱动电路，且驱动部分32可采用包含以下驱动电路的配置方式：5T/1C型、4T/1C型、 3T/1C型、2T/1C型或与其相似者。在此处，所谓「αT/1C型」中的α是指晶体管的数目，且「1C」代表此电容部分包含一保持电容。
在某些实施方式中，像素驱动电路1采用2T/1C型驱动配置。驱动部分32包含一第一晶体管T1、一第二晶体管T2以及一电容器 C1。第一及第二晶体管T1、T2分别包含一第一终端、一第二终端及一栅极端。
第一晶体管T1的栅极端于节点X1耦接至一扫描线SL，以供接收来自扫描线SL的扫描讯号。第一晶体管T1的第一终端于节点X2 耦接至一资料线DL，以供接收来自资料线DL的资料讯号。第一晶体管T1的第二终端、第二晶体管T2的栅极端以及电容器C1的一端电性连接。电容器C1的另一端于节点X3耦接至一VDD线VDD。第二晶体管T2的第一终端耦于节点X3接至VDD线VDD。第二晶体管T2的第二终端电性耦接于发光单元31。
每一第一及第二晶体管T1、T2可以是P-通道晶体管或N-通道晶体管。于一实施例中，第一及第二晶体管T1、T2为相同类型的晶体管，即，皆为P-通道或N-通道。当注意到，亦可采用晶体管形成于一半导体基板或与其相似者之上的结构。在某些实施方式中，每一晶体管的结构包含驱动部分32并非其限制，且可运用一及栅极场效应晶体管(通常为薄膜晶体管(TFT))，譬如MOSFET(金属氧化物半导体场效应晶体管)。在某些实施方式中，每一晶体管所包含的驱动部分32可以是加强式(enhance type)或空乏式(depletion type)，或也可是单栅极式或双栅极式。
虽然此处并未详述，电路阵列部分可包含复数个像素驱动电路 3，其是以二维的方式配置于一矩阵中。亦即，复数个垂直扫描线SL 经连接以对应于像素驱动电路3的列，而复数个资料线DL经连接以对应于像素驱动电路3的行。
图21为本揭示内容在某些实施方式的态样的显示装置的俯视图。图22为沿着图21中A-A'线段绘制的概要剖面图。图23为沿着图21中B-B'线段绘制的概要剖面图。图24为沿着图21中C-C'线段绘制的概要剖面图。在某些实施方式中，显示装置200为一显示装置。
参照图21及22，显示装置200包含一电路部分20，设于基板 201的表面202上方。电路部分20包含第一部分210，用以驱动一发光像素；第二部分220，用以驱动另一发光像素；以及桥接层231。第一部分210包含第一导电层211。第一导电层211延伸于Y方向中，其中Y方向与X方向不同。X方向垂直于基板的上表面。第二部分 220包含第二导电层221。第二导电层221延伸于Y方向中。桥接层 231是用以电性连接第一导电层211至第二导电层221。桥接层231 经排置而和第一导电层211及第二导电层221偏位。在某些实施方式中，Y方向实质垂直于X方向。
相较于一体成形的导电层，单独的第一及第二导电层211、221 的组态可防止因为天线效应而使电荷累积于单一导电层中、减低制造过程中发生负载效应的机会，并可显著减低当显示装置200弯折时的拉伸应力。单独的第一导电层211及第二导电层221彼此分离并透过桥接层231电性连接，其经排置与第一导电层211及第二导电层221 偏为。可视需求设计而使第一导电层211与第二导电层221具有相同或不同的尺寸、形状及线宽度，且可包含相同或不同的导电材料。在某些实施方式中，导电材料可以是，例如但不限于，金属或合金。在某些实施方式中，由上方观察，第一导电层211、第二导电层221及桥接层231皆设置为条状。在某些实施方式中，桥接层231的条带长度小于第一导电层211的条带长度或第二导电层221的条带长度。在某些实施方式中，第一导电层211及第二导电层221可排置于任何与X方向垂直的方向中。在某些实施方式中，可将第一导电层211及第二导电层221皆排置于Y方向中或皆排置于Z方向中，其中Z方向不同于X方向及Y方向，且Y方向及Z方向可彼此垂直，或可形成一大于0的夹角。在某些实施方式中，Z方向实质垂直于X方向及Y 方向。
在某些实施方式中，第一导电层211与基板201的表面202间的距离D1可以是等于或不同于第二导电层221与基板201的表面202 间的距离D2。桥接层231与基板201的表面202间的距离D3可以等于或不同于距离D1且不同于距离D2。在某些实施方式中，距离 D1及距离D2相等，且在制造时显示装置200，可将第一导电层211 与第二导电层221形成于相同的阶差中。在某些实施方式中，距离 D3大于距离D1及距离D2，如图22所示。在某些实施方式中，距离D3小于距离D1及距离D2。
在某些实施方式中，桥接层231与第一导电层211及/或第二导电层221直接接触。在某些实施方式中，电路部分20还包含复数个导电通路241，用以电性连接第一导电层211至桥接层231，或电性连接第二导电层221至桥接层231。在某些实施方式中，每一导电通路241的形状与大小并无特别的限制，且可视实际需求而调整。可视需求设计导电通路241以具有相同或不同的尺寸及形状，且相邻导电通路241可包含相同或不同的导电材料。在某些实施方式中，导电材料可以是，例如但不限于，金属或合金。图22中所示的导电通路241 设于桥接层231的两端。
在某些实施方式中，半导体结构200的电路部分20为一电路阵列部分。在某些实施方式中，电路部分20对应于图20所示的像素驱动电路3的一或更多个驱动部分32。在某些实施方式中，复数个部分，譬如第一部分210及第二部分220是排置于电路部分20的矩阵中，其中示出了两个例示部分。在某些实施方式中，第一部分210 及第二部分220皆对应于图20所示的驱动部分32。
在某些实施方式中，第一导电层211、第二导电层221及桥接层 231电性连接以形成扫描线SL。在某些实施方式中，扫描线SL包含复数个第一导电层211及复数个第二导电层221，两者交替排列，且扫描线SL还包含复数个桥接层231，其电性连接至相邻的第一导电层211与相邻的第二导电层221。在某些实施方式中，扫描线SL，包含第一导电层211、第二导电层221及桥接层231，亦作为第一晶体管T1的栅极端。在某些实施方式中，扫描线SL延伸于Y方向中。
在某些实施方式中，电路部分20的每一第一部分210及第二部分220还包含一第三导电层214、224。第三导电层214、224电性隔离。可设计每一第三导电层214、224以具有相同或不同的尺寸及形状，且可包含相同或不同的导电材料。在某些实施方式中，导电材料可以是，例如但不限于，金属或合金。在某些实施方式中，每一第三导电层214、224从上方观察呈矩形或方形。
在某些实施方式中，每一第三导电层214、224是用以作为相应第一部分210或第二部分220的第二晶体管T2的栅极端。
在某些实施方式中，第三导电层214与基板201的表面202间的距离D4可等于或不同于距离D1。第三导电层224与基板201的表面202间的距离可等于或不同于距离D2。在某些实施方式中，距离 D1及距离D4相同。在某些实施方式中，距离D2以及第三导电层 224和基板201的表面202间的距离相同。在某些实施方式中，距离 D1、距离D2、距离D4以及第三导电层224和基板201的表面202 间的距离相同，且在制造显示装置200时，第一导电层211、第二导电层221及第三导电层214、224可形成于相同阶差中。
在某些实施方式中，距离D3和距离D4不同，也和第三导电层 224与表面202间的距离不同。在某些实施方式中，距离D3大于距离D4且大于第三导电层224与表面202间的距离。
在某些实施方式中，由上方观察，第三导电层214、224连接的第一导电层211、第二导电层221及桥接层231的相同侧上。
参照图21，23及24，在某些实施方式中，第一部分210还包含第四导电层212，且第二部分220还包含第四导电层222。在某些实施方式中，可将第四导电层212、222排置于任何与X方向垂直的方向中。在某些实施方式中，第四导电层212、222延伸于Z方向中。
在某些实施方式中，第一部分210还包含第五导电层213，且第二部分220还包含第五导电层223。第一导电层211、桥接层231、第四导电层212及第五导电层213彼此偏位排置。在某些实施方式中，第四导电层212及第五导电层213电性连接。在某些实施方式中，可将第五导电层213、223排置于任何与X方向垂直的方向中。在某些实施方式中，第五导电层213、223延伸于Z方向中。在某些实施方式中，第四导电层212、222及第五导电层213、223延伸于相同的方向中。
可视需求将第四导电层212、222及第五导电层213、223设计为具有相同或不同的尺寸、形状及线宽，且可包含相同或不同的导电材料。在某些实施方式中，导电材料可以是，例如但不限于，金属或合金。在某些实施方式中，由上方观察，第四导电层212、222及第五导电层213、223皆设置为条状。
在某些实施方式中，第四导电层212与基板201的表面202间的距离D5大于距离D1。在某些实施方式中，距离D5大于距离D3。在某些实施方式中，第五导电层213与基板201的表面202间的距离 D6和距离D5不同。亦即，距离D6可大于或小于距离D5。在某些实施方式中，距离D1、距离D3、距离D5及距离D6不同。在某些实施方式中，距离D6大于距离D5。
在某些实施方式中，第四导电层212包含一导电膜212a及一导电膜212b。在某些实施方式中，导电膜212a是用以作为资料线DL 的一部分，且导电膜212b是用以作为第一部分210的VDD线VDD 的一部分。
在某些实施方式中，第五导电层213包含导电膜213a与导电膜 213b。在某些实施方式中，导电膜212a与导电膜213a电性连接，且用以作为第一部分210的、资料线DL。在某些实施方式中，第四导电层222及第五导电层223电性连接，且用以作为第二部分220的资料线DL。在某些实施方式中，导电膜212b及导电膜213b电性连接，且用以作为第二部分220的VDD线VD。
在某些实施方式中，第五导电层213的导电膜213a、213b分别和第四导电层212的导电膜212a、212b直接接触。在某些实施方式中，电路部分20还包含复数个导电通路242，用以将导电膜212a电性连接至导电膜213a，且/或将电性连接导电膜212b电性连接至导电膜213b。在某些实施方式中，导电通路242的设计与材料可和导电通路241的设计与材料相似或不同，此处为求简洁省略其详细说明。
在某些实施方式中，资料线DL及第一部分210的VDD线VDD 延伸于与X方向垂直的方向中。在某些实施方式中，资料线DL及 VDD线VDD延伸于与Y方向不同的方向中。在某些实施方式中，由上方观察，资料线DL和VDD线VDD平行。在某些实施方式中，第一部分210的资料线DL与VDD线VDD皆延伸于Z方向中。
在某些实施方式中，VDD线VDD由第一部分210与第二部分 220共用。在某些实施方式中，VDD线VDD代表第一部分210与第二部分220间的界线。
在某些实施方式中，由上方观察，第四导电层212及第五导电层 213交替排列。在某些实施方式中，由上方观察，第四导电层212的导电膜212a与第五导电层213的导电膜213b相邻。在某些实施方式中，由上方观察，第四导电层212的导电膜212b与第五导电层213的导电膜213a相邻。
在某些实施方式中，电路部分20的第一部分210及第二部分220 还包含第六导电层216、226。在某些实施方式中，第六导电层216、 226为一体成形。在某些实施方式中，每一第六导电层216、226是用以作为相应第一及第二部分210、220的电容器C1。
在某些实施方式中，第六导电层216与基板201的表面202间的距离D7可等于或不同于距离D3。在某些实施方式中，距离D7大于距离D4且小于距离D6。在某些实施方式中，距离D7大于距离D4 且小于距离D5。在某些实施方式中，距离D7及距离D3相同，且在制造显示装置200时，桥接层231及第六导电层216、226可形成于相同阶差中。
在某些实施方式中，由上方观察，第六导电层216、226分别设于第三导电层214、224上方。在某些实施方式中，由上方观察，第六导电层216、226分别设于第四导电层212、222下方。
在某些实施方式中，电路部分20还包含一导电通路243，用以将第六导电层216、226电性连接至第四导电层212的导电膜212b 或第五导电层213的导电膜213b。在某些实施方式中，导电通路243 是用以将VDD线VDD电性连接至一体成形的第六导电层216、226。在某些实施方式中，导电通路243可对应于图20所示的像素驱动电路3的节点X3。在某些实施方式中，导电通路243的设计与材料可和导电通路241的设计与材料类似或不同，此处为求简洁省略其详细说明。
在某些实施方式中，第一部分210还包含一导电通道层215，设于基板201的表面202上，且第二部分220还包含一导电通道层225，设于基板201的表面202上。在某些实施方式中，导电通道层215、 225包含多晶硅。在某些实施方式中，导电通道层215、225和基板201的表面202间的距离小于距离D1。在某些实施方式中，导电通道层215、225直接设于基板201的表面202上。
在某些实施方式中，第一部分210的导电通道层215包含第一导电通道膜215a及第二导电通道膜215b。在某些实施方式中，第一导电通道膜215a电性连接至第一导电层211。在某些实施方式中，第二导电通道膜215b电性连接至第三导电层214。在某些实施方式中，第二部分220的导电通道层225包含第一导电通道膜225a及第二导电通道膜225b。在某些实施方式中，第一导电通道膜225a电性连接至第二导电层221。在某些实施方式中，第二导电通道膜225b电性连接至第三导电层224。
在某些实施方式中，第一部分210的第一导电通道膜215a与第一导电层211接触。在某些实施方式中，第一部分210的第二导电通道膜215b与第三导电层214接触。在某些实施方式中，第二部分220 的第一导电通道膜225a与第二导电层221接触。在某些实施方式中，第二部分220的第二导电通道膜225b与第三导电层224接触。在某些实施方式中，电路部分20还包括复数个导电通路244，用以将第一导电层211电性连接至第一导电通道膜215a、将第三导电层214 电性连接至第二导电通道膜215b、将第二导电层221电性连接至第一导电通道膜225a，或将第三导电层224电性连接至第二导电通道膜225b。在某些实施方式中，导电通路244的设计与材料可和导电通路241的设计与材料类似或不同，此处为求简洁省略其详细说明。
在某些实施方式中，每一第一导电通道膜215a、225a是用以作为第一终端及图20所示像素驱动电路3的第一晶体管T1的第二终端。在某些实施方式中，每一第二导电通道膜215b、225b是用以作为第一终端及图20所示像素驱动电路3的第二晶体管T2的第二终端。
在某些实施方式中，每一第一及第二导电通道膜215a、215b、 225a、225b的形状可以是但不限于，一长条带状。在某些实施方式中，由上方观察，每一第一及第二导电通道膜215a、215b、225a、 225b的形状是弯折成S形的长条带状。在某些实施方式中，由上方观察，每一第一及第二导电通道膜215a、215b、225a、225b的形状是有多个弯折的长条带状。
在某些实施方式中，第一导电通道膜215a的一端电性连接至第四导电层212的导电膜212a或第五导电层213的导电膜213a。在某些实施方式中，第一导电通道膜215a的一端电性连接至资料线DL。在某些实施方式中，第一导电通道膜215a及资料线DL的电性连接可对应于图20所示的像素驱动电路3的节点X2。在某些实施方式中，一导电通路245是用以将第一导电通道膜215a的一端电性连接至第四导电层212的导电膜212a。在某些实施方式中，导电通路245是用以将第一导电通道膜225a的一端电性连接到第四导电层222的导电膜222a。在某些实施方式中，导电通路245的设计与材料和导电通路241的设计与材料类似或不同，此处为求简洁省略其详细说明。
在某些实施方式中，第一导电通道膜215a的另一端电性连接至第三导电层214及第六导电层216。在某些实施方式中，导电通路246 是用以将第一导电通道膜215a的另一端电性连接至第五导电层214 及第六导电层216。在某些实施方式中，导电通路246是用以将第一导电通道膜225a的另一端电性连接至第五导电层224及第六导电层 226。在某些实施方式中，导电通路246的设计与材料可和导电通路 241的设计与材料类似或不同，此处为求简洁省略其详细说明。
在某些实施方式中，第二导电通道膜215b的一端电性连接至第四导电层212的导电膜212b或第五导电层213的导电膜213b。在某些实施方式中，第二导电通道膜215b的一端电性连接至VDD线 VDD。在某些实施方式中，第二导电通道膜215b与VDD线VDD间的电性连接可对应于图20所示的像素驱动电路3的节点X3。在某些实施方式中，导电通路247是用以将第二导电通道膜215b的一端电性连接至第四导电层212的导电膜212b。在某些实施方式中，导电通路247是用以将第二导电通道膜225b的一端电性连接至第四导电层212的导电膜212b。在某些实施方式中，第二导电通道膜215b的另一端电性连接至电致发光层240。在某些实施方式中，导电通路248 是用以将第二导电通道膜215b的另一端电性连接至电致发光层240。在某些实施方式中，导电通路248是用以将第二导电通道膜225b的另一端电性连接至电致发光层240。
在某些实施方式中，基板201为可挠式，且在受到外力弯折时可正常运作。在某些实施方式中，基板11随其组成与结构拥有不同的弯折能力，且可基于不同需求而以不同材料制成。基板201的材料可和上文所述基板11的材料相似或不同，此处为求简洁省略了关于基板201的材料细节的描述。
在某些实施方式中，显示装置200包含介电层250。介电层250 设于位于电路部分20中的基板200的表面202上方，且导电层及导电通路是设于介电层250中。介电层250的材料可和上文所述介电层 121的材料相似或不同，此处为求简洁省略了关于介电层250的材料细节的描述。
在某些实施方式中，发光层240设于位于电路部分20中的介电层250的表面251上方。在某些实施方式中，发光层240可对应于图 20所示的像素驱动电路3的发光单元31。发光层240的材料可和上文所述像素层13的材料相似或不同，此处为求简洁省略了关于发光层240的材料细节的描述。
因此，本揭示内容提出一种显示装置。显示装置包含基板及堆叠于基板上的电路层。电路层包含导线。导线延伸于Y方向中，其中Y 方向与垂直于基板上表面的X方向不同。导线包含复数个导电互连件，其中相邻导电互连件电性连接且设于距离基板上表面不同位置处。如此一来，当显示装置受到弯折时，导线122的配置可明显减低导线122中产生的拉伸应力、防止因天线效应导致单一导电互连件 122a中的电荷累积，并可减少制造过程中发生负载效应的机会。
上文的叙述简要地提出了本发明某些实施例的特征，而使得本发明所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本发明所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容为基础，来设计或更动其他制程与结构，以实现与此处所述的实施方式相同的目的和/或达到相同的优点。本发明所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于揭示内容的精神与范围，且其可进行各种变更、替代与更动，而不会悖离揭示内容的精神与范围。
符号说明：
3 像素驱动电路
11、201 基板
12 电路层
13 像素层
14 缓冲层
15 密封层
16 保护层
20 电路部分
31 发光单元
32 驱动部分
81 接触区域
82 非接触区域
83 重叠区域
85 周边
110 上表面
121 介电层
121a、121b、121c 子介电层
122 导线
122a 导电互连件
122p 突出部分
123 导电通路
124、124a、124b、124c、211、 导电层
212、213、214、216、221、222、 导电层
223、224、226 导电层
131 第一像素电极
132 像素界定层
133、241、242、243、244、245、 导电通路
246、247、248 导电通路
134 发光层
135 第二像素电极
200 显示装置
202、251 表面
210 第一部分
215、225 导电通道层
215a、215b、225a、225b 导电通道膜
220 第二部分
231 桥接层
212a、212b、213a、213b 导电膜
250 介电层
D1、D2、D3、D4、D5、D6、D7 距离
C1 电容器
B、W 宽度
DL 资料线
L 长度
SL 扫描线
T1 第一晶体管
T2 第二晶体管
VDD VDD线
X、Y、Z 方向
X1、X2、X3 节点

Claims (21)

1.一种显示装置，包括：
一基板，包含一上表面；以及
一电路层，堆叠于该基板的该上表面上，
其中，该电路层包含一介电层及一导线，且该导线延伸于一Y方向中，其中该Y方向与一X方向不同，该X方向垂直于该基板的该上表面；
其中，该导线包含复数个导电互连件，设于该介电层中，该相邻的导电互连件电性连接，且相邻导电互连件设置为与该基板的该上表面有不同的距离。
2.如权利要求1所述的显示装置，其中每一该导电互连件的长度介于100μm至500μm。
3.如权利要求1所述的显示装置，其中该电路层还包含一导电通路，用以电性连接相邻导电互连件。
4.如权利要求1所述的显示装置，还包括一发光层，设于该电路层上。
5.如权利要求1所述的显示装置，其中该导线包含复数个导电层彼此偏位排置，且每一该导电层包含至少一导电互连件。
6.一种显示装置，包括：
一电路部分，设于一基板的一表面上，该电路部分包括：
一第一部分，用以驱动一发光单元，其中该第一部分包含一第一导电层，且该第一导电层延伸于一Y方向中，其中该Y方向与一X方向不同，该X方向垂直于该基板的该上表面；
一第二部分，用以驱动另一发光单元，其中该第二部分包含一第二导电层，其中该第二导电层延伸于该Y方向中；及
一桥接层延伸于Y方向中，其中该桥接层用以电性连接该第一导电层至该第二导电层，且该桥接层与该第一导电层及该第二导电层偏位排置。
7.如权利要求6所述的显示装置，其中该Y方向实质上与该X方向垂直。
8.如权利要求6所述的显示装置，其中该电路部分还包括复数个导电通路，用以电性连接该第一导电层至该桥接层或电性连接该第二导电层至该桥接层。
9.如权利要求6所述的显示装置，其中该第一导电层与该基板的该表面间的一距离和该第二导电层与该基板的该表面间的一距离相等。
10.如权利要求6所述的显示装置，其中该第一导电层、该第二导电层及该桥接层电性连接以形成一扫描线。
11.如权利要求6所述的显示装置，其中该电路部分的该第一部分以及该电路部分的该第二部分该电路部分分别还包含一第三导电层，且每一该第三导电层作为一栅极端。
12.如权利要求11所述的显示装置，其中该第三导电层与该基板的该表面间的一距离和该第一导电层与该基板的该表面间的该距离相等。
13.如权利要求6所述的显示装置，其中该每一该第一部分及该第二部分还包含：
一第四导电层延伸于一Z方向中，其中该Z方向不同于该X方向与该Y方向；及
一第五导电层延伸于该Z方向中；
其中该第一导电层、该桥接层、该第三导电层及该第四导电层彼此偏位排置，且该第三导电层与该第四导电层电性连接。
14.如权利要求13所述的显示装置，其中该Z方向实质上与该X方向垂直。
15.如权利要求13所述的显示装置，其中该第四导电层与该第五导电层电性连接以形成一资料线，且该资料线电性连接至一第一晶体管。
16.如权利要求13所述的显示装置，其中该第四导电层及该第五导电层电性连接以形成一VDD线，且该第一部分与该第二部分皆包含该VDD线。
17.如权利要求16所述的显示装置，其中该VDD线电性连接至一电容器及一第二晶体管。
18.如权利要求11或13所述的显示装置，其中每一该第一部分及该第二部分还包含一第六导电层，作为一电容器，其中该第三导电层、该第四导电层及该第五导电层彼此偏位排置。
19.如权利要求6所述的显示装置，其中该每一该第一部分及该第二部分还包含一导电通道层设于该基板上，其中该导电通道与该基板间的最小距离小于该第一导电层与该基板间的最小距离。
20.如权利要求15、17或19所述的显示装置，其中该导电通道层包含复数个导电通道膜，作为该第一晶体管与该第二晶体管的源极电极及漏极电极。
21.如权利要求19所述的显示装置，还包括一发光层，设于该电路部分上，其中该发光层电性连接至该导电通道层。
CN201910649969.4A 2018-08-01 2019-07-18 显示装置 Pending CN110797374A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW107126708 2018-08-01
TW107126708 2018-08-01
US16/394,333 2019-04-25
US16/394,333 US20200044007A1 (en) 2018-08-01 2019-04-25 Display device

Publications (1)

Publication Number Publication Date
CN110797374A true CN110797374A (zh) 2020-02-14

Family

ID=69227861

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810940044.0A Pending CN110797372A (zh) 2018-08-01 2018-08-17 可挠显示器
CN201910649969.4A Pending CN110797374A (zh) 2018-08-01 2019-07-18 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810940044.0A Pending CN110797372A (zh) 2018-08-01 2018-08-17 可挠显示器

Country Status (3)

Country Link
US (1) US20200044007A1 (zh)
CN (2) CN110797372A (zh)
TW (1) TWI711177B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656263A (zh) * 2008-07-08 2010-02-24 三星移动显示器株式会社 有机发光显示器、制造有机发光显示器的方法及显示设备
US20140299884A1 (en) * 2013-04-09 2014-10-09 Apple Inc. Flexible Display With Bent Edge Regions
US20150169011A1 (en) * 2013-12-17 2015-06-18 LuxVue Technology Corporation Display module and system applications
CN106206613A (zh) * 2016-08-24 2016-12-07 昆山工研院新型平板显示技术中心有限公司 一种柔性显示基板及其制备方法
CN108091679A (zh) * 2017-12-27 2018-05-29 武汉华星光电半导体显示技术有限公司 柔性oled显示面板弯折区的走线结构、柔性oled显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603190B2 (ja) * 2001-04-16 2010-12-22 株式会社日立製作所 液晶表示装置
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
KR20090055772A (ko) * 2007-11-29 2009-06-03 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
CN104123021B (zh) * 2013-04-23 2017-04-12 中华大学 触控面板及其制备方法
TWI532162B (zh) * 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
CN106206545B (zh) * 2016-07-14 2018-11-23 深圳市华星光电技术有限公司 标记、显示装置及利用标记曝光和蚀刻制程稳定性的方法
CN107134259B (zh) * 2017-06-28 2019-04-30 京东方科技集团股份有限公司 像素电路、驱动方法、显示模组、驱动方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656263A (zh) * 2008-07-08 2010-02-24 三星移动显示器株式会社 有机发光显示器、制造有机发光显示器的方法及显示设备
US20140299884A1 (en) * 2013-04-09 2014-10-09 Apple Inc. Flexible Display With Bent Edge Regions
US20150169011A1 (en) * 2013-12-17 2015-06-18 LuxVue Technology Corporation Display module and system applications
CN106206613A (zh) * 2016-08-24 2016-12-07 昆山工研院新型平板显示技术中心有限公司 一种柔性显示基板及其制备方法
CN108091679A (zh) * 2017-12-27 2018-05-29 武汉华星光电半导体显示技术有限公司 柔性oled显示面板弯折区的走线结构、柔性oled显示面板

Also Published As

Publication number Publication date
CN110797372A (zh) 2020-02-14
US20200044007A1 (en) 2020-02-06
TWI711177B (zh) 2020-11-21
TW202008578A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
CN100438119C (zh) 双面板型有机电致发光器件及其制造方法
CN107919067B (zh) 平板显示器
US9871089B2 (en) Display device
CN111223972B (zh) 显示装置
KR20120072173A (ko) 유기전계 발광소자용 기판
CN103227177B (zh) 像素结构
US10320186B2 (en) Display drive chip
CN111128969B (zh) 显示面板及显示装置
US20220052033A1 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN101335290A (zh) 有机场致发光器件
CN112768497B (zh) 一种阵列基板及其制备方法、显示面板
EP3783651A1 (en) Display apparatus
US20240251606A1 (en) Display device and method of manufacturing the same
KR20090012803A (ko) 발광 표시 장치 및 그의 제조 방법
KR20210132271A (ko) 표시 장치
CN110797374A (zh) 显示装置
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6998652B2 (ja) 表示装置
US20220045241A1 (en) Display device and method for manufacturing the same
US11984459B2 (en) Array substrate and OLED display panel
CN100388527C (zh) 有机发光装置及其制造方法
CN114503274A (zh) 显示基板及显示装置
KR20210141801A (ko) 표시 장치
CN115224072A (zh) 显示面板及其显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200214

WD01 Invention patent application deemed withdrawn after publication