JPWO2012133496A1 - デカップリング方法と給電線路設計装置並びに回路基板 - Google Patents

Abstract

高周波でのデカップリングを実現可能とし、高速化に対応した電源雑音抑制を可能とする方法と装置を提供する。
設定周波数（ｆ）を動作周波数（ｆ０）として（Ｓ６）、コンデンサ特性データベース（１２）を参照して、設定周波数（ｆ）の近くに共振周波数を持ち、最も共振インピーダンスが小さいコンデンサを選定し、給電線路インピーダンスの上限（Ｚｔ）をコンデンサの共振インピーダンス（Ｚｃ）で除した値に対応した個数、高周波用デカップリング・コンデンサとして実装し（Ｓ７）、設定周波数（ｆ）の方が給電線路の自己共振周波数（ｆｂ）よりも高いか判定し（Ｓ８）、高い場合には、設定周波数を所定の正整数（ｍ）で除した値を新たな設定周波数（ｆ）とし（Ｓ９）、ステップＳ７に戻り、判定（Ｓ８）で設定周波数（ｆ）が回路基板の面積の給電線路の自己共振周波数よりも低くなるまで（Ｓ９、Ｓ７）の処理を繰り返す。

Description

（関連出願についての記載）
本発明は、日本国特許出願：特願２０１１−０７１２７２号（２０１１年３月２９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、デカップリング方法と給電線路設計装置並びに回路基板に関する。

通信機器や情報処理機器の処理能力の向上により、該機器に搭載されるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の動作周波数が上昇し、給電線路に回り込む雑音成分も高周波化されている。通常のデカップリング技術では、精精１０ＭＨｚ以下は雑音抑制ができない。

図１は、給電線路におけるデカップリング技術の一つの例（プロトタイプ）を説明する図である。図１に示す例では、回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）１００上の電源（ＯＢＰ：Ｏｎ Ｂｏａｒｄ Ｐｏｗｅｒ−ｓｕｐｐｌｙ）１０１から複数のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１０３へ同一の給電線路１０２を介して給電し、ＬＳＩ１０３からやや離れたところに、低周波用デカップリング・コンデンサ１０４が実装され、各ＬＳＩ１０３の近傍には高周波用デカップリング・コンデンサ１０５が実装されている。一般に、デカップリング・コンデンサ（「バイパス・コンデンサ」ともいう）は電子デバイスの発する電源雑音やＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を抑えるために用いられる。デカップリング・コンデンサは、給電線路の電源とグランド（ＧＮＤ）間に接続され、高周波に対する電源ラインのインピーダンスを低減させる。

高周波用デカップリング・コンデンサ１０５は、セラミックコンデンサ（積層セラミックチップコンデンサ）等が用いられ、高周波回路までの経路インピーダンスを下げるため近傍に配置される。一方、低周波用デカップリング・コンデンサ１０４は、通常基板毎に設けられる。

図１に示す給電線路の例では、基板平面全面に電源ベタ層（電源プレーン）又はグランド（ＧＮＤ）ベタ層（グランドプレーン：接地面）を有する。矩形形状の回路基板１００の縦、横の寸法をＢ、Ａとし、ボード面積はＳｂ＝Ａ×Ｂ、最大給電面積はＳ＝Ａ×Ｂである。

図２は、デカップリング効果を示したものであり、横軸は周波数、縦軸はインピーダンスであり、給電線路（ボード）単体特性、コンデンサ単体特性、給電線路に、コンデンサを実装した特性（インピーダンス）をプロットしている。図２の特性から、デカップリング・コンデンサは、給電線路のインピーダンスを低下させ、雑音吸収に寄与することがわかる。実装したコンデンサは、その自己共振周波数（図２の「コンデンサ単体特性」で示す共振周波数）は、ボード単体の自己共振周波数よりも周波数が低いものを使用している。

なお、コンデンサはＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）やＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ：等価直列インダクタンス）等の寄生成分を有するＬＣＲ直列共振回路として扱われ、そのインピーダンスＺは
Ｚ＝Ｒ＋ｊωＬ＋（１÷（ｊωＣ））、
で与えられ、
共振周波数ｆは
ｆ＝１÷｛２π√（ＬＣ）｝
ただし、
Ｒは抵抗（ＥＳＲ）、
Ｌはインダクタンス（ＥＳＬ）、
Ｃはキャパシタンス、
ω＝２πｆ、
ｊ＾２＝−１（＾は冪乗演算子）
である。

一方、図３（横軸：周波数、縦軸：インピーダンス）に示す特性は、コンデンサの自己共振周波数がボード単体の自己共振周波数よりも高いものを実装したときのプロットである。ボード単体の特性よりもインピーダンスが低い特性を持つ周波数領域でさえ、デカップリングの効果がないことが示されている。デカップリング用コンデンサをボードに搭載した特性である「コンデンサ＋ボード特性」は「ボード単体特性」と変わらない（すなわち、デカップリングの効果がない）。

近年の通信機器の回線速度は増大し、回線データを処理するサーバやＰＣ（ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等の処理速度も増大の一途を辿る。例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央演算装置）とメモリ間の信号速度は、１ＧＨｚ（Ｇｉｇａ Ｈｅｒｚ）に迫り、給電線路に流れ込む雑音成分も高周波化している。このため、デカップリングが実現できなくなる、という問題が生じる。

デカップリング技術に関して、例えば次のような文献が知られているが、いずれも上記の問題を解決するものではない。

特許文献１には、バイパスコンデンサの容量および配置場所を仮設定した後、このコンデンサを含む電流経路におけるインピーダンス‐周波数特性を所定の計算式に基づき中央演算処理装置（コンピュータ）により演算処理して周波数特性グラフを表示装置の画面に表示すると共に、設計者は表示装置に表示された周波数特性グラフを見て評価し、共振周波数ｆｒに動作周波数が近づくまでこの動作を繰り返すことによりバイパスコンデンサの最適容量値を決定することで、効果を逐一検証しながら、最適な容量値のバイパスコンデンサを最適な位置に配置することができ、電源変動に伴うノイズを低減させることが可能とする回路設計方法が開示されている。すなわち、コンデンサ実装により特性を計算しながらバイパスコンデンサの最適容量値を導く方法が開示されている。しかし、特許文献１には、配線パターン自身の共振条件によってバイパスコンデンサの特性が効かないことに関する開示はない。また、特許文献１に開示される技術は、配線パターンの共振周波数がコンデンサの共振周波数より低い場合などは解を導くことができないというデメリットがある。

特許文献２には、プリント基板設計データ１０３から配線のインダクタンスを計算し、電源プレーン層とグランドプレーン層間の静電容量を計算し、バイパスコンデンサの特性と、各配線のインダクタンスとプレーン層間の静電容量から、ＩＣの電源ピンとグランドピンとの間のインピーダンスと周波数との関係を計算する。ＩＣの動作周波数における要求インピーダンスを計算し、前記インピーダンスと要求インピーダンスとを比較し、バイパスコンデンサの有効無効を判定するチェック方法が開示されている。給電線路の自己共振周波数以下のパスコンの検討には有効であるが、前記自己共振周波数を超えるデカップリング手法については何ら開示がない。

特許文献３には、電源層の直下の信号層において、第１の電源プレーン（ＶＣＣ１）の配置位置に対応する領域と第２の電源プレーン（ＶＣＣ２）の配置位置に対応する領域との間、および、第２の電源プレーン（ＶＣＣ２）の配置位置に対応する領域と第３の電源プレーン（ＶＣＣ３）の配置位置に対応する領域との間にそれぞれ跨るように、各電源プレーン間をＡＣ的に電気接続させるための配線パターン（バイパスパターン）を形成することで、ＥＭＩ低減用の電子部品の削減および基板設計の簡易化を実現したプリント配線板が開示されている。異種給電線路間のスリット部に浮遊配線領域を設け、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を抑制する技術であるが、高周波デカップリングにはなんら寄与しない。

特許文献４には、実装基板の上面または内部に形成された三層の電源層と、実装基板の三層の電源層とは異なる面に形成された共通グラウンド層と、実装基板外に配置された電源ラインと、複数の電源層から電力が供給される電子部品としてのＩＣとを有し、実装基板の上面にチップ型三端子コンデンサが実装されており、各チップ型三端子コンデンサの入力電極及び出力電極が、三層の電源層及び電源ラインで構成された電源供給用電流路に挿入されるように、２つの電源層に電気的に接続されており、三端子コンデンサのグラウンド電極が共通グラウンド層に電気的に接続された実装構造が開示されている。特許文献４には、三重に構成された給電線路間を三端子コンデンサで接続する給電線路の構成が開示されている。しかし、配線設計が複雑になるという問題があり、更に、雑音の周波数成分に対する給電線路の特性が反映されず、高周波雑音の抑制に限界がある。

特許文献５には、プリント配線基板の雑音解析を行い、電源雑音抑制に関する設計妥当性の検証を可能とする方法、装置、プログラムが開示されている。

特許文献６には、電子回路基板の電源、グランド間のインピーダンス特性と、基板上に実装されるＬＳＩの電源、グランド間のインピーダンス特性に基づき、ＬＳＩでの反射電圧を算出し、ＬＳＩより電子回路基板へ流れる電源雑音を計算し、ＬＳＩから電子回路基板へ流れる電源雑音の伝播を計算し、重ね合わせの原理に基づき、電子回路基板の基板全体での電源雑音解析し、妥当性を判断する電子回路基板の電源雑音解析方法とシステム並びにプログラムが開示されている。

特許文献７には、ＬＳＩの出力バッファ数、出力バッファの出力インピーダンス、ＬＳＩ端子、パッケージ、チップ端子部分の電源／ＧＮＤの特性インピーダンス、信号の特性インピーダンス、ＬＳＩ出力端子に接続する配線の特性インピーダンス、出力信号のダンピング抵抗からＬＳＩの電源入力インピーダンスを計算し、電源雑音発生のメカニズムを再現することができ、プリント基板設計段階で電源雑音を把握可能とし、ＬＳＩの電源−ＧＮＤ間の入力インピーダンスを求める方法、装置が開示されている。

上記特許文献５、６、７のいずれにも、給電線路の解析手法およびターゲットインピーダンスを求める技術が開示されている。高周波における給電線路の大きさがデカップリングに与える影響に関する開示は存在しない。

特許文献８には、ＬＳＩの電源端子間に抵抗素子を後から付加できる領域を設け、これにより、ＬＳＩ内部の容量成分と、パッケージ及び基板が持つインダクタンス成分によって生じる電源共振（電源ノイズの共振）のＱ値を下げて電源ノイズを抑制できるようにする。また、抵抗素子の付加により低周波数帯でのインピーダンス特性が悪化する場合は、電源回路に容量素子を追加する。また、抵抗素子の付加領域を有するＬＳＩが実装されたＰＣＢにおいて、抵抗素子のＬＳＩの電源端子間への挿入と、容量素子の追加に関して、電源ノイズを基準にして判断するプリント配線基板電源回路設計装置を構成することが開示されている。給電線路に抵抗素子を挿入することで共振レベルを低下させる技術である。特許文献８にも、給電線路の大きさが与える高周波のデカップリングに関する技術の開示はない。

特開２００１−１７５７０２号公報 特開２００７−２３４８５３号公報 特開２００７−２５８３１０号公報 特開２００５−０１１９３８号公報 特開２００９−２３０６９４号公報 特開２００９−２１７６２１号公報 特開２００９−２１７６２２号公報 特開２０１０−２８７７４０号公報

上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。上記したように、通常のデカップリング技術では１０ＭＨｚ以下程度の雑音抑制ができない。そこで、数１００ＭＨｚ〜数ＧＨｚでのデカップリング技術が必要とされている。

したがって、本発明は、上記課題に鑑みて創案されたものであって、その目的は、高周波でのデカップリングを実現可能とし高速化に対応した電源雑音抑制が可能とする方法と装置と回路基板を提供することにある。

本発明によれば、ＬＳＩを搭載する回路基板のデカップリングをデータ処理装置を用いて行うデカップリング方法であって、
（ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
（ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
（ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装する、ことを特徴とするデカップリング方法が提供される。

本発明の別の視点によれば、ＬＳＩを搭載する回路基板のデカップリングを行う装置であって、
コンデンサの容量値と共振周波数を対応して記憶するコンデンサ特性データベースを備え、
（ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
（ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
（ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして前記給電線路に配置する、
前記（ａ）乃至（ｃ）を実行する手段を備えた給電線路設計装置が提供される。

本発明のさらに別の視点によれば、ＬＳＩを搭載する回路基板であって、前記ＬＳＩの動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある予め定められた設定周波数の近くに共振周波数を持つコンデンサであって共振インピーダンスがより小さいコンデンサを、少なくとも、前記給電線路インピーダンスの上限を前記コンデンサの前記共振インピーダンスで除した値に対応した個数、前記ＬＳＩに対応した高周波用デカップリング・コンデンサとして備えた回路基板が提供される。

本発明によれば、高周波でのデカップリングを実現可能とし高速化に対応した電源雑音抑制を可能としている。

給電線路におけるデカップリング技術の一例（プロトタイプ）を説明する図である。 デカップリング効果（ボード単体、コンデンサ単体、コンデンサ＋ボード特性）を示す図である。 コンデンサの自己共振周波数をボード単体の自己共振周波数よりも高いものを実装したときの特性（ノード単体、コンデンサ単体、コンデンサ＋ボード特性）を示す図である。 本発明の例示的な実施形態の処理を説明する流れ図である。 給電線路を説明する図である。 ａ、ｂのアスペクト比による共振周波数の特性を解析した結果を表形式で示す図である。 図６の給電線路のインピーダンス解析結果と式（６）との差分を示した図である。 式（７）をプロットした結果を示す図である。 一般のセラミックコンデンサのインピーダンスの周波数特性の一例を示す図である。 コンデンサ容量と共振周波数と、共振インピーダンスのデータベースの一例を示す図である。 例示的な実施形態の給電線路を示す図である。 サイズの異なる２種類の平面形状が正方形の給電線路（ボードＸ、ボードＹ）にセラミックコンデンサを実装した給電線路の自己共振周波数とコンデンサ容量の関係を示した図である。 サイズの異なる２種類の平面形状が正方形の給電線路（ボードＸ、ボードＹ）にセラミックコンデンサを実装した給電線路の共振時のインピーダンス特性を示したものである。 設計装置の一例を示す図である。

本発明によれば、高周波デカップリング技術を確立でき、機器の高速化に対応した電源雑音抑制が可能となり、製品品質向上につながる。本発明によれば、予め配線パターンの自己共振周波数を見込んだ設計手法が提供される。

いくつかの好ましい実施形態によれば、
（ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数（ｆ０）に対する給電線路の最大面積（Ｓ）を求め（図４のＳ３）、
（ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限（Ｚｔ）を求め（図４のＳ４）、
（ｃ）前記動作周波数（ｆ０）以下であり、前記回路基板の面積の給電線路の自己共振周波（前記回路基板全体を給電線路とした場合の面積を持つ給電線路の自己共振周波：ｆｂ）よりも高い周波数範囲にある１つ又は複数の設定周波数（ｆ）に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装する（図４のＳ７）。

いくつかの好ましい実施形態によれば、
前記（ｃ）において、
（ｄ）前記設定周波数（ｆ）を前記動作周波数（ｆ０）として（図４のＳ６）、前記コンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装し（図４のＳ７）、
（ｅ）前記回路基板の面積の給電線路の前記自己共振周波数（ｆｂ）よりも前記設定周波数の方が高いか否か判定し（図４のＳ８）、前記設定周波数の方が前記回路基板の面積の給電線路の前記自己共振周波数よりも高い場合には、
（ｆ）前記設定周波数（ｆ）を、予め定められた所定の正整数で除した値を新たな設定周波数とし（図４のＳ９）、
（ｇ）前記コンデンサ特性データベースを参照して、前記新たな設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応する個数、前記コンデンサを高周波用デカップリング・コンデンサとして実装して（図４のＳ７）、前記（ｅ）に戻り（図４のＳ８）、
前記（ｅ）において（図４のＳ８）、前記設定周波数が前記回路基板の面積の給電線路の前記自己共振周波数よりも低くなるまで、前記（ｆ）及び(ｇ)を繰り返す、ようにしてもよい。

いくつかの好ましい実施形態の１つによれば、前記（ｃ）において、複数の前記設定周波数は、異なる設定周波数に対応してそれぞれ選定された複数のコンデンサで反共振が生じないような周波数に設定される。

いくつかの好ましい実施形態によれば、前記（ｅ）の判定の結果（図４のＳ８）、前記設定周波数（ｆ）が前記給電線路の前記自己共振周波数（ｆｂ）以下の場合に、
（ｈ）前記高周波用デカップリング・コンデンサが実装される給電線路の外周の給電線路に、低周波用デカップリング・コンデンサを実装する（図４のＳ１０）。好ましい実施形態の１つによれば前記高周波用デカップリング・コンデンサが実装される給電線路と、前記低周波用デカップリング・コンデンサが実装される給電線路との間に、給電線路の導電部材を一部を切欠いたスリット（前記高周波用デカップリング・コンデンサが実装される給電線路と、前記低周波用デカップリング・コンデンサが実装される給電線路を電気的に分離する絶縁スリット）を設け、前記スリットを跨いで、前記高周波用デカップリング・コンデンサが実装される給電線路と前記低周波用デカップリング・コンデンサが実装される給電線路に接続される電源分離フィルタを実装する。前記高周波用デカップリング・コンデンサが実装される給電線路の面積は、前記（ａ）で求めた前記給電線路の最大面積以下とされる。

いくつかの好ましい実施形態によれば、前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数を導出する演算式に対して、前記自己共振周波数を前記ＬＳＩの動作周波数として、給電面積について解くことで、前記動作周波数に対する最大の給電線路（Ｓ）の面積を求める（図４のＳ２）。すなわち、前記給電線路は、電源プレーンとグランドプレーンが平行に配置されたものであり、前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数ｆｂを求める演算式、
ｆｂ＝Ｃ÷｛２π×√（εｒ×Ｓ）｝
（ただし、Ｓは給電線路面積、εｒは電源プレーンとグランドプレーン間の絶縁体の比誘電率、Ｃは真空中の光速度）
に対して、ｆｂを前記動作周波数ｆ０として、給電面積（Ｓ）について解くことで、前記動作周波数（ｆ０）に対する最大の給電面積Ｓを、
Ｓ＝（Ｃ＾２）／｛４×（π＾２）×εｒ×（ｆ０＾２）｝ （ただし、＾は冪乗を表す）で求める構成としてもよい。

いくつかの好ましい実施形態によれば、前記設計情報が、電源電圧変動許容値Δｖ、電源電流変化値Δｉを含み、前記（ｂ）において、前記給電線路インピーダンスの上限Ｚｔを、Ｚｔ＝Δｖ÷Δｉで求める。電源電流変化率Δｉは、電源電流の最大値から最小値を差し引いた電流値であり、ｖを電源電圧、回路基板上の電源の出力バッファの出力インピーダンスＲｏ、前記出力バッファ数Ｎ、前記出力バッファが接続する配線の特性インピーダンスＺ０を用いて、
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
と表される。

前記（ｂ）において、給電線路インピーダンスの上限Ｚｔは、
Ｚｔ＝Δｖ÷Δｉ
＝Δｖ÷｛ｖ÷（Ｒｏ＋Ｚ０）×Ｎ｝
＝（Ｒｏ＋Ｚ０）×ｒｖ÷Ｎ
（ただし、ｒｖは、Δｖ÷ｖであり、許容電源変動率）で求める。以下に例示的な実施形態に即して説明する。

＜例示的な実施形態１＞
図４は、例示的な一実施形態の処理手順を説明するフローチャートである。以下、図４乃至図１３を参照して、例示的な一実施形態を説明する。

＜ステップＳ１：設計情報抽出＞
事前準備として次のＬＳＩおよび基板の設計情報１１を用意する。

（１）ＬＳＩの動作周波数ｆｏ
ＬＳＩの動作周波数ｆｏを用意する。ＬＳＩがクロック同期方式の場合には、クロックの動作周波数がこれに相当する。

（２）許容電源変動率（電源電圧変動率）ｒｖ
一般にＬＳＩスペックから電源入力範囲を読み取る。一般に、ｖ±Δｖ（ｖは電源電圧の中心値、Δｖは電源電圧変動値（電源変動許容値）で示され、許容電源変動率ｒｖは次式（１）で与えられる。

ｒｖ＝Δｖ／ｖ ・・・（１）

一般にＶ±ΔＶ、５Ｖ±５％、５Ｖ±０．２５Ｖ等の記述があり、この場合、
ｒｖ＝０．２５／５＝０．０５
となる。

（３）電源電流変化値Δｉ
電源電流変化率Δｉは、ＬＳＩ仕様から電源電流の最大値から最小値を差し引いたものである。Ｉ／Ｏ電源（ＣＰＵの外部バスインタフェース等に接続される電源）の場合、出力バッファの出力インピーダンスＲｏ、出力バッファ数Ｎ、出力バッファが接続する配線の特性インピーダンスＺ０を用いて次式（２）で表される。

Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ ・・・（２）

（４）ボード面積Ｓｂ
プリント基板の面積、または、給電線路を配線することができる最大面積である。図１又は、後に説明される図１１の例では、
Ｓ＝Ａ×Ｂ ・・・（３）
に相当する。なお、図１１は、本実施形態の手順にしたがって設計・製造される回路基板を模式的に示す図である。

＜ステップＳ２：ボード面積の持つ自己共振周波数ｆｂ算出＞
ボード全体（図１又は図１１の回路基板１００、２００全体）を給電線路の領域とした場合の給電線路の自己共振周波数ｆｍａｘを求める。

図５は、給電線路を簡易的に示したもので平行平板コンデンサと等価である。給電線路５００は、電源配線（電源プレーン）５０１とＧＮＤ配線（ＧＮＤプレーン：接地面）５０２（平行平板コンデンサの平行平板電極）を備え、その間に絶縁体（誘電体）５０３を備える。平行平板電極は距離ｄ離れて対向配置された、横＝ａ、縦＝ｂの矩形とされる。平行平板コンデンサの静電容量Ｃｂは、次式（４）で与えられる。

Ｃｂ＝εｒ×ε０×ａ×÷ｄ ・・・（４）
ただし、
εｒ：絶縁体５０３の比誘電率、
ε０：真空の誘電率

また、図５の形状を幅（給電経路の幅）＝ｂ、長さ（給電経路の長さ）＝ａの平行線路とみなすと、静電誘導Ｌｂは、次式（５）で与えられる。

Ｌｂ＝μ０×ａ×ｄ÷ｂ ・・・（５）
ただし、
μ０：真空透磁率

したがって、図５に示した給電線路（ＬＣ回路）の自己共振周波数ｆｂは次式（６）で与えられる。

ｆｂ＝１÷｛２π×√（Ｌｂ×Ｃｂ）｝
＝１÷｛２π×ａ×√（εｒ×ε０×μ０）
＝Ｃ÷｛２π×ａ×√（εｒ）｝ ・・・（６）

ただし、Ｃ＝１／√（ε０×μ０）は真空中の光の速度である。

図６は、ａ、ｂのアスペクト比による共振周波数の特性を解析した図である。また、給電線路のインピーダンス解析結果（図６参照）と、上式（６）との差分を示したものが図７となる。

この結果から、パラメータａを、ａ、ｂの相乗平均√（ａ×ｂ）に置き換えると、アスペクト比が０．２〜４程度でも近似することができる。

式（６）のａを√（ａ×ｂ）で置き換えて拡張した式は、次式（７）となる。

ｆｂ＝Ｃ÷｛２π√（εｒ×ａ×ｂ）｝
＝Ｃ÷｛２π√（εｒ×Ｓ）｝ ・・・（７）

ただし、
Ｓ＝ａ×ｂ
であり、給電線路の面積である。

上式（７）をプロットすると、図８のようになる。横軸は対数スケールの周波数（動作周波数）、縦軸は給電経路長・幅の相乗平均√Ｓ（対数スケール）である。

＜ステップＳ３：最大給電面積Ｓの算出＞
上式（７）の自己共振周波数ｆｂを、ＬＳＩの動作周波数ｆｏとし、給電線路の面積Ｓについて解くと、動作周波数ｆｏに対する、最大給電面積Ｓは、次式（８）から求めることができる。

Ｓ＝（Ｃ＾２）÷｛（４×（π＾２）×εｒ×（ｆｏ＾２）｝ ・・・（８）
（ただし、＾は冪乗を表す）

図１１の例では、ＬＳＩ２０３の高周波デカップリングが行われる給電線路（高周波デカップリング給電線路）の最大給電面積Ｓと、高周波デカップリングが行われる給電線路の面積ａ×ｂとの関係が、
Ｓ≧ａ×ｂ ・・・（９）
となるように設計する必要がある。

＜ステップＳ４：ターゲットインピーダンスＺｔ算出＞
電源変動Δｖ以下となる給電線路インピーダンスの上限をターゲットインピーダンスＺｔとし、これを求める。電源電流ΔｉがターゲットインピーダンスＺｔに流れるときに発生する電圧降下がΔｖ以下であればよいので、給電線路インピーダンスの上限（ターゲットインピーダンス）は、次式（１０）で与えられる。

Ｚｔ＝Δｖ÷Δｉ
＝Δｖ÷｛ｖ÷（Ｒｏ＋Ｚ０）×Ｎ｝
＝（Ｒｏ＋Ｚ０）×ｒｖ÷Ｎ ・・・（１０）

＜ステップＳ５：コンデンサ特性の読み込み＞
一般に、セラミックコンデンサのインピーダンスの周波数特性は、図９のようなカーブを描く。ただし、静電容量により共振周波数および共振時のインピーダンスが異なる。

そこで、図４のコンデンサ特性データベース１２に、コンデンサ容量（単位Ｆ）と、当該コンデンサの共振周波数（単位Ｈｚ）と、当該コンデンサの共振インピーダンスＺｃ（単位Ω）とをデータベース情報として用意しておく。図４のコンデンサ特性データベース１２の情報格納のイメージは、例えば図１０に例示されるようなものとなる。

＜コンデンサの選定＞
図４のステップＳ６からＳ１０は、高周波抑制用のコンデンサ（高周波用デカップリング・コンデンサ）を選択するフローである。

＜ステップＳ６＞

ｆを設定情報１１のＬＳＩの動作周波数に設定する。
ｆ＝ｆｏ（ＬＳＩの動作周波数） ・・・（１１）
とする。

＜ステップＳ７＞
コンデンサ特性データベース１２（図１０参照）に記憶されるコンデンサ情報から、ｆに付近の共振周波数を持ち、共振インピーダンスＺｃが最も低いコンデンサを選択する。コンデンサの数量（個数）は、
Ｚｔ÷Ｚｃ以上 ・・・（１２）
にする。

＜ステップＳ８＞
次に、ｆ＞ｆｂであるか判定し、ｆ＞ｆｂでない場合（ステップＳ８のＮｏ、すなわちｆ≦ｆｂの場合）、これ以上の高周波用デカップリング・コンデンサを実装する必要はない。したがって、ｆ≦ｆｂの場合、次のフロー（ステップＳ１０）へ進む。

一方、ｆ＞ｆｂの場合、ステップＳ９に進む。

＜ステップＳ９＞
ｍを任意正数とし、
ｆ←ｆ÷ｍ ・・・（１３）
として、ステップＳ６に戻り、同様に、コンデンサ特性データベース（図４の１２）からｆに近く最も共振時のインピーダンスＺｃが低いコンデンサを選択する。その際、コンデンサを、Ｚｔ÷Ｚｃ個以上を実装する。

自己共振周波数の異なる二つのコンデンサ（共振回路）を並列につないだ場合、２つの自己共振周波数の間の中間の共振周波数で共振が生じる反共振（並列共振）となってインピーダンスが高くなる場合がある。このため、複数のコンデンサを並列に接続する場合、コンデンサの自己共振周波数と反共振周波数を考慮して容量値等を決定する必要がある。

本実施形態では、ｆと、ｆ÷ｍとの差分を調整する。概ね、ｍを２〜４程度にすると、周波数１０倍の中に、２〜５ポイント程度の共振周波数を持つことができる。この結果、反共振を防止することができる。

再び、ステップＳ８において、ｆ＞ｆｂが成り立つか否か判定し、ｆ≦ｆｂとなるまで、同様のフローを続ける。上記ステップＳ７〜Ｓ９の処理で、高周波用デカップリング・コンデンサの高周波用デカップリング給電線路（図１１の２０８：その最大面積ＳがステップＳ３で決定されている）への実装が行われる。

＜ステップＳ１０：低周波用デカップリング・コンデンサの実装、電源分離フィルタの実装＞
数μＦ〜数１０μＦ程度の低周波用のデカップリング・コンデンサ（図１１の２０４）を実装する。この容量のコンデンサは、十分に共振時のインピーダンスＺｃが小さいので、数個程度で十分である。なお、低周波用デカップリング・コンデンサも、高周波用デカップリング・コンデンサの選定と同様に、
Ｚｔ÷Ｚｃ
でコンデンサの数量を求めるようにしてもよい（Ｚｔはターゲットインピーダンス、Ｚｃは低周波用デカップリング・コンデンサの共振インピーダンス）。

給電線路の面積（図１１の高周波デカップリング給電線路２０８の面積ａ×ｂ）は、ステップＳ３で求めた最大給電面積Ｓよりも小さくする必要があり（式（９）参照）、周りの給電線路１０２とは、抵抗やインダクタ、貫通コンデンサ（３端子コンデンサ）等で接続する。その際、電源電流が抵抗、インダクタ、貫通コンデンサ等に流れる。このため、電圧降下や電流耐量等を考慮する必要がある。

＜給電線路の設計例＞
図１１は、本実施形態の回路基板の一例を示す図である。上記したフローに従って設計すると、図１１に示すような構成の給電線路が得られる。二つのＬＳＩ２０３の各々に対応して高周波デカップリング給電線路２０８が設けられている。各高周波デカップリング給電線路２０８には、ＬＳＩ２０３の近傍にＬＳＩ２０３を囲んで複数の高周波用デカップリング・コンデンサ２０５が配置され、これらのコンデンサ２０５は電源、ＧＮＤ間に並列接続されている。高周波デカップリング給電線路２０８の外周と給電線路２０２の間にスリット２０６（電源／グランドプレーンの導体を切り欠いた欠落部）を備えている。スリット２０６を跨いで、給電線路２０２と、高周波デカップリング給電線路２０８に接続される電源分離フィルタ（給電フィルタ）２０７を備え、スリット２０６内側の高周波用デカップリング給電線路２０８と外側の給電線路２０２とが分離される。給電線路２０２には、図１と同様、電源２０１、低周波用デカップリング・コンデンサ２０４が基板２００に対応して配設されている。

図１２は、コンデンサ単体の自己共振周波数と、サイズの異なる２種類の平面形状が正方形の給電線路（ボードＸ、ボードＹ）に、あるセラミックコンデンサを実装した給電線路の自己共振周波数（縦軸）を、コンデンサ容量を横軸にプロットしたものである。また、図１３は、同様の条件で共振時のインピーダンス特性を示したものである。

自己共振周波数は、図９で示したグラフの通り、下に凸のＶ字カーブを描き、Ｖ時ピーク時の周波数とインピーダンスを、コンデンサ容量ごとにプロットしたものが図１２、図１３に相当する。

自己共振周波数は、図１２に示す通り、コンデンサ単体特性では、コンデンサ容量が増加するに従い、ほぼ一定割合で共振周波数が減少する特性を有している。

ところが、コンデンサを給電線路に実装すると、給電線路自身の自己共振周波数に影響され不連続な特性となる。

図１３に示すように、給電線路の自己共振周波数よりも高い自己共振周波数を持つコンデンサを実装すると、共振時のインピーダンスは、コンデンサ自身のインピーダンスよりも高くなるという特性を持つ。これは、給電線路の自己共振周波数よりも高い自己共振周波数を持つコンデンサはデカップリングには寄与しないことを示している。

本実施形態によれば、図４で示すフローに従って給電線路の設計を行うことで、給電線路領域（面積）は、図８のカーブ（動作周波数と給電線路長・幅の相乗平均√Ｓ）よりも下方の領域で設計され、その面積の中で、デカップリング効果のあるコンデンサ（高周波用デカップリング・コンデンサ）を選択することができるため、効率よくデカップリングが可能になる。

このように、本実施形態によれば、ＬＳＩの動作周波数に応じた給電線路の領域を規定している。このため、必要な共振周波数を持つコンデンサの特性を活用することができる。その結果、デカップリング効果を効率的に得ることが可能になる。

また、本実施形態によれば、回路設計段階で、給電線路の実装条件も考慮している。このため、この実装条件に従って、レイアウト設計を行うことで、電源系のシミュレーション等による検証作業も不要としている。この結果、開発工程の短縮に繋がる、という副次的効果もある。

また、図１の例において、回路基板の面積Ａ×Ｂが、図８の特性（カーブ）の下方領域になるような場合も、本実施形態は、有効であることが言える。

＜例示的な実施形態２＞
なお、図４の各ステップは、図１４に示すように、データ処理装置（コンピュータ）３０１で実行されるプログラムで実現してもよい。例えばＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）装置等の記憶装置３０２に記憶されたプログラムは、データ処理装置（コンピュータ）３０１に読み込まれて実行される。図４の設計情報１１、コンデンサ特性データベース１２は、例えば記憶装置３０２に記憶され（記憶装置３０２を複数備え、それぞれ別々の記憶装置に格納してもよい）、データ処理装置（コンピュータ）３０１に読み込まれ、各ステップが実行され、端末等の入出力装置３０３に適宜各種演算結果が出力される。図１４のデータ処理装置（コンピュータ）３０１は、回路基板の設計情報、コンデンサ特性データベース等から、効率よくデカップリングを可能とする給電線路設計装置（回路基板設計装置）として機能する。

上記実施形態の一部又は全部は、以下のように付記され得る。但し以下に制限されるものでないことは勿論である。

（付記１）
ＬＳＩを搭載する回路基板のデカップリングをデータ処理装置を用いて行うデカップリング方法であって、
（ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
（ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
（ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装する、ことを特徴とするデカップリング方法。

（付記２）
前記（ｃ）において、
（ｄ）前記設定周波数を前記動作周波数として、前記コンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装し、
（ｅ）前記回路基板の面積の給電線路の前記自己共振周波数よりも前記設定周波数の方が高いか否か判定し、前記設定周波数の方が前記回路基板の面積の給電線路の前記自己共振周波数よりも高い場合には、
（ｆ）前記設定周波数を、予め定められた所定の正整数で除した値を新たな設定周波数とし、
（ｇ）前記コンデンサ特性データベースを参照して、前記新たな設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応する個数、前記コンデンサを高周波用デカップリング・コンデンサとして実装して、前記（ｅ）の判定に戻り、
前記（ｅ）の判定において、前記設定周波数が前記回路基板の面積の給電線路の前記自己共振周波数よりも低くなるまで、前記（ｆ）及び(ｇ)を繰り返す、ことを特徴とする付記１記載のデカップリング方法。

（付記３）
前記（ｃ）において、複数の前記設定周波数を、異なる設定周波数に対応してそれぞれ選定された複数のコンデンサで反共振が生じないような周波数に設定する、付記１又は２記載のデカップリング方法。

（付記４）
前記設計情報が、
ＬＳＩの動作周波数、
許容電源電圧変動率ｒｖ＝Δｖ／ｖ（Δｖは電源電圧変動値、ｖは電源電圧）、
電源電流変化値Δｉ
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
（ｖ：電源電圧、Ｒｏ：前記電源の出力バッファの出力インピーダンス、Ｎ：前記出力バッファの個数、Ｚ０：前記出力バッファが接続する配線の特性インピーダンス）
ボード面積Ｓｂを含む、ことを特徴とする付記１又は２記載のデカップリング方法。

（付記５）
前記（ｅ）の判定の結果、前記設定周波数が前記給電線路の前記自己共振周波数以下の場合に、
（ｈ）前記高周波用デカップリング・コンデンサが実装される給電線路の外周の給電線路に、低周波用デカップリング・コンデンサを実装する、ことを特徴とする付記２記載のデカップリング方法。

（付記６）
前記高周波用デカップリング・コンデンサが実装される給電線路と、前記低周波用デカップリング・コンデンサが実装される給電線路との間に、給電線路の導電部材を一部を切欠いたスリットを設け、
前記スリットを跨いで、前記高周波用デカップリング・コンデンサが実装される給電線路と前記低周波用デカップリング・コンデンサが実装される給電線路に接続される電源分離フィルタを実装する、ことを特徴とする付記５記載のデカップリング方法。

（付記７）
前記高周波用デカップリング・コンデンサが実装される給電線路の面積は、前記（ａ）で求めた前記給電線路の最大面積以下とされる、ことを特徴とする付記６記載のデカップリング方法。

（付記８）
前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数を導出する演算式に対して、前記自己共振周波数を前記ＬＳＩの動作周波数として、給電面積について解くことで、前記動作周波数に対する最大の給電線路の面積を求める、ことを特徴とする付記１又は２記載のデカップリング方法。

（付記９）
前記給電線路は、電源プレーンとグランドプレーンが平行に配置されたものであり、
前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数ｆｂを導出する演算式、
ｆｂ＝Ｃ÷｛２π×√（εｒ×Ｓ）｝
（ただし、Ｓは給電線路面積、εｒは電源プレーンとグランドプレーン間の絶縁体の比誘電率、Ｃは真空中の光速度）
に対して、ｆｂを前記動作周波数ｆ０として、給電面積（Ｓ）について解くことで、前記動作周波数（ｆ０）に対する最大の給電面積Ｓを、
Ｓ＝（Ｃ＾２）／｛４×（π＾２）×εｒ×（ｆ０＾２）｝ （ただし、＾は冪乗を表す）
で求める、ことを特徴とする付記８記載のデカップリング方法。

（付記１０）
前記設計情報が、前記設計情報が、電源電圧変動許容値Δｖ、電源電流変化値Δｉを含み、前記給電線路インピーダンスの上限Ｚｔを、
Ｚｔ＝Δｖ÷Δｉ
で求めることを特徴とする付記１又は２記載のデカップリング方法。

（付記１１）
前記電源電流変化値Δｉは、電源電流の最大値から最小値を差し引いた電流値であり、電源電圧の中心値ｖ、前記電源の出力バッファの出力インピーダンスＲｏ、前記出力バッファの個数Ｎ、前記出力バッファが接続する配線の特性インピーダンスＺ０を用いて、
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
と表され、前記（ｂ）において、電源電圧変動許容値をΔｖ、電源電流変化値をΔｉとし、前記給電線路インピーダンスの上限Ｚｔを、
Ｚｔ＝Δｖ÷Δｉ
＝Δｖ÷｛ｖ÷（Ｒｏ＋Ｚ０）×Ｎ｝
＝（Ｒｏ＋Ｚ０）×ｒｖ÷Ｎ
（ただし、ｒｖは、Δｖ÷ｖであり、許容電源変動率）
で求める、ことを特徴とする付記１０記載のデカップリング方法。

（付記１２）
ＬＳＩを搭載する回路基板のデカップリングを行う給電線路設計装置であって、
コンデンサの容量値と共振周波数を対応して記憶するコンデンサ特性データベースを備え、
（ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
（ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
（ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして前記給電線路に配置する、
前記（ａ）乃至（ｃ）を実行する手段を備えた、ことを特徴とする給電線路設計装置。

（付記１３）
前記（ｃ）において、
（ｄ）前記設定周波数を前記動作周波数として、前記コンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして前記給電線路に配置し、
（ｅ）前記回路基板の面積の給電線路の前記自己共振周波数よりも前記設定周波数の方が高いか否か判定し、前記設定周波数の方が前記回路基板の面積の給電線路の前記自己共振周波数よりも高い場合には、
（ｆ）前記設定周波数を、予め定められた所定の正整数で除した値を新たな設定周波数とし、
（ｇ）前記コンデンサ特性データベースを参照して、前記新たな設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応する個数、前記コンデンサを高周波用デカップリング・コンデンサとして前記給電線路に配置して、前記（ｅ）の判定に戻り、
前記（ｅ）の判定において、前記設定周波数が前記回路基板の面積の給電線路の前記自己共振周波数よりも低くなるまで、前記（ｆ）及び(ｇ)を繰り返す、ことを特徴とする付記１２記載の給電線路設計装置。

（付記１４）
前記（ｃ）において、複数の前記設定周波数を、異なる設定周波数に対応してそれぞれ選定された複数のコンデンサで反共振が生じないような周波数に設定する、付記１２又は１３記載の給電線路設計装置。

（付記１５）
前記設計情報が、
ＬＳＩの動作周波数、
許容電源電圧変動率ｒｖ＝Δｖ／ｖ（Δｖは電源電圧変動値、ｖは電源電圧）、
電源電流変化値Δｉ
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
（ｖ：電源電圧、Ｒｏ：前記電源の出力バッファの出力インピーダンス、Ｎ：前記出力バッファの個数、Ｚ０：前記出力バッファが接続する配線の特性インピーダンス）
ボード面積Ｓｂを含む、ことを特徴とする付記１２又は１３記載の給電線路設計装置。

（付記１６）
前記（ｅ）の判定の結果、前記設定周波数が前記給電線路の前記自己共振周波数以下の場合に、
（ｈ）前記高周波用デカップリング・コンデンサが実装される給電線路の外周の給電線路に、低周波用デカップリング・コンデンサを配設する、ことを特徴とする付記１３記載の給電線路設計装置。

（付記１７）
前記高周波用デカップリング・コンデンサが実装される給電線路と、前記低周波用デカップリング・コンデンサが実装される給電線路との間に、給電線路の導電部材を一部を切欠いたスリットを設け、
前記スリットを跨いで、前記高周波用デカップリング・コンデンサが実装される給電線路と前記低周波用デカップリング・コンデンサが実装される給電線路に接続される電源分離フィルタを配置する、ことを特徴とする付記１６記載の給電線路設計装置。

（付記１８）
前記高周波用デカップリング・コンデンサが実装される給電線路の面積は、前記（ａ）で求めた前記給電線路の最大面積以下とされる、ことを特徴とする付記１７記載の給電線路設計装置。

（付記１９）
前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数を導出する演算式に対して、前記自己共振周波数を前記ＬＳＩの動作周波数として、給電面積について解くことで、前記動作周波数に対する最大の給電線路の面積を求める、ことを特徴とする付記１２又は１３記載の給電線路設計装置。

（付記２０）
前記給電線路は、電源プレーンとグランドプレーンが平行に配置されたものであり、
前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数ｆｂを導出する演算式、
ｆｂ＝Ｃ÷｛２π×√（εｒ×Ｓ）｝
（ただし、Ｓは給電線路面積、εｒは電源プレーンとグランドプレーン間の絶縁体の比誘電率、Ｃは真空中の光速度）
に対して、ｆｂを前記動作周波数ｆ０として、給電面積（Ｓ）について解くことで、前記動作周波数（ｆ０）に対する最大の給電面積Ｓを、
Ｓ＝（Ｃ＾２）／｛４×（π＾２）×εｒ×（ｆ０＾２）｝ （ただし、＾は冪乗を表す）で求める、ことを特徴とする付記１９記載の給電線路設計装置。

（付記２１）
前記設計情報が、前記設計情報が、電源電圧変動許容値Δｖ、電源電流変化値Δｉを含み、前記給電線路インピーダンスの上限Ｚｔを、
Ｚｔ＝Δｖ÷Δｉ
で求める、ことを特徴とする付記１２又は１３記載の給電線路設計装置。

（付記２２）
前記電源電流変化値Δｉは、電源電流の最大値から最小値を差し引いた電流値であり、電源電圧の中心値ｖ、前記電源の出力バッファの出力インピーダンスＲｏ、前記出力バッファの個数Ｎ、前記出力バッファが接続する配線の特性インピーダンスＺ０を用いて、
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
と表され、前記（ｂ）において、電源電圧変動許容値をΔｖ、電源電流変化値をΔｉとし、前記給電線路インピーダンスの上限Ｚｔを、
Ｚｔ＝Δｖ÷Δｉ
＝Δｖ÷｛ｖ÷（Ｒｏ＋Ｚ０）×Ｎ｝
＝（Ｒｏ＋Ｚ０）×ｒｖ÷Ｎ
（ただし、ｒｖは、Δｖ÷ｖであり、許容電源変動率）
で求める、ことを特徴とすることを特徴とする付記２１記載の給電線路設計装置。

（付記２３）
コンデンサの容量値と共振周波数を対応して記憶するコンデンサ特性データベースを備え、ＬＳＩを搭載する回路基板のデカップリングを行い給電線路を設計するデータ処理装置（コンピュータ）に、
（ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
（ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
（ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして前記給電線路に配置する、
前記（ａ）乃至（ｃ）の処理を実行させるプログラム。

（付記２４）
前記（ｃ）において、
（ｄ）前記設定周波数を前記動作周波数として、前記コンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選択したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして前記給電線路に配置し、
（ｅ）前記回路基板の面積の給電線路の前記自己共振周波数よりも前記設定周波数の方が高いか否か判定し、前記設定周波数の方が前記回路基板の面積の給電線路の前記自己共振周波数よりも高い場合には、
（ｆ）前記設定周波数を、予め定められた所定の正整数で除した値を新たな設定周波数とし、
（ｇ）前記コンデンサ特性データベースを参照して、前記新たな設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応する個数、前記コンデンサを高周波用デカップリング・コンデンサとして前記給電線路に配置して、前記（ｅ）の判定に戻り、
前記（ｅ）の判定において、前記設定周波数が前記回路基板の面積の給電線路の前記自己共振周波数よりも低くなるまで、前記（ｆ）及び(ｇ)を繰り返す、
前記各処理を前記データ処理装置に実行させる付記２３記載のプログラム。

（付記２５）
前記（ｃ）において、複数の前記設定周波数は、異なる設定周波数に対応してそれぞれ選定された複数のコンデンサで反共振が生じないような周波数に設定する、処理を前記データ処理装置に実行させる、付記２３又は２４記載のプログラム。

（付記２６）
前記設計情報が、
ＬＳＩの動作周波数、
許容電源電圧変動率ｒｖ＝Δｖ／ｖ（Δｖは電源電圧変動値、ｖは電源電圧）、
電源電流変化値Δｉ
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
（ｖ：電源電圧、Ｒｏ：前記電源の出力バッファの出力インピーダンス、Ｎ：前記出力バッファの個数、Ｚ０：前記出力バッファが接続する配線の特性インピーダンス）
ボード面積Ｓｂを含む、付記２３又は２４記載のプログラム。

（付記２７）
前記（ｅ）の判定の結果、前記設定周波数が前記給電線路の前記自己共振周波数以下の場合に、
（ｈ）前記高周波用デカップリング・コンデンサが実装される給電線路の外周の給電線路に、低周波用デカップリング・コンデンサを配設する、処理を前記データ処理装置に実行させる、付記２４記載のプログラム。

（付記２８）
前記高周波用デカップリング・コンデンサが実装される給電線路と、前記低周波用デカップリング・コンデンサが実装される給電線路との間に、給電線路の導電部材を一部を切欠いたスリットを設け、
前記スリットを跨いで、前記高周波用デカップリング・コンデンサが実装される給電線路と前記低周波用デカップリング・コンデンサが実装される給電線路に接続される電源分離フィルタを配置する、処理を前記データ処理装置に実行させる、付記２７記載のプログラム。

（付記２９）
前記高周波用デカップリング・コンデンサが実装される給電線路の面積は、前記（ａ）で求めた前記給電線路の最大面積以下とされる、付記２８記載のプログラム。

（付記３０）
前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数を導出する演算式に対して、前記自己共振周波数を前記ＬＳＩの動作周波数として、給電面積について解くことで、前記動作周波数に対する最大の給電線路の面積を求める、処理を前記データ処理装置に実行させる付記２３又は２４記載のプログラム。

（付記３１）
前記給電線路は、電源プレーンとグランドプレーンが平行に配置されたものであり、
前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数ｆｂを導出する演算式、
ｆｂ＝Ｃ÷｛２π×√（εｒ×Ｓ）｝
（ただし、Ｓは給電線路面積、εｒは電源プレーンとグランドプレーン間の絶縁体の比誘電率、Ｃは真空中の光速度）
に対して、ｆｂを前記動作周波数ｆ０として、給電面積（Ｓ）について解くことで、前記動作周波数（ｆ０）に対する最大の給電面積Ｓを、
Ｓ＝（Ｃ＾２）／｛４×（π＾２）×εｒ×（ｆ０＾２）｝ （ただし、＾は冪乗を表す）で求める、処理を前記データ処理装置に実行させる付記３０記載のプログラム。

（付記３２）
前記設計情報が、前記設計情報が、電源電圧変動許容値Δｖ、電源電流変化値Δｉを含み、前記給電線路インピーダンスの上限Ｚｔを、
Ｚｔ＝Δｖ÷Δｉ
で求める処理を前記データ処理装置に実行させる付記２３又は２４記載のプログラム。

（付記３３）
前記電源電流変化値Δｉは、電源電流の最大値から最小値を差し引いた電流値であり、電源電圧の中心値ｖ、前記電源の出力バッファの出力インピーダンスＲｏ、前記出力バッファの個数Ｎ、前記出力バッファが接続する配線の特性インピーダンスＺ０を用いて、
Δｉ＝ｖ÷（Ｒｏ＋Ｚ０）×Ｎ
と表され、前記（ｂ）において、電源電圧変動許容値をΔｖ、電源電流変化値をΔｉとし、前記給電線路インピーダンスの上限Ｚｔを、
Ｚｔ＝Δｖ÷Δｉ
＝Δｖ÷｛ｖ÷（Ｒｏ＋Ｚ０）×Ｎ｝
＝（Ｒｏ＋Ｚ０）×ｒｖ÷Ｎ
（ただし、ｒｖは、Δｖ÷ｖであり、許容電源変動率）
で求める、処理を前記データ処理装置に実行させる付記３２記載のプログラム。

（付記３４）
ＬＳＩを搭載する回路基板であって、前記ＬＳＩの動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある予め定められた設定周波数の近くに共振周波数を持つコンデンサであって共振インピーダンスがより小さいコンデンサを、少なくとも、前記給電線路インピーダンスの上限を前記コンデンサの前記共振インピーダンスで除した値に対応した個数、前記ＬＳＩに対応した高周波用デカップリング・コンデンサとして備えた、ことを特徴とする回路基板。

（付記３５）
前記ＬＳＩ及び前記高周波用デカップリング・コンデンサが実装される第１の給電線路と、前記第１の給電電路の外周に位置し低周波用デカップリング・コンデンサが実装される第２の給電線路との間に、前記第１、第２の給電線路を電気的に分離する絶縁スリットを備え、
前記絶縁スリットを跨いで、前記高周波用デカップリング・コンデンサが実装される第１の給電線路と、前記低周波用デカップリング・コンデンサが実装される第２の給電線路に接続される電源分離フィルタを備えた、ことを特徴とする付記３４記載の回路基板。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１１ 設計情報
１２ コンデンサ特性データベース
１００、２００ 回路基板
１０１、２０１ 電源
１０２、２０２ 給電線路
１０３、２０３ ＬＳＩ
１０４、２０４ 低周波用デカップリング・コンデンサ
１０５、２０５ 高周波用デカップリング・コンデンサ
２０６ スリット
２０７ 給電フィルタ
２０８ 高周波用デカップリング給電線路
３０１ データ処理装置
３０２ 記憶装置
３０３ 入出力装置
５０１ 電源配線
５０２ ＧＮＤ配線
５０３ 絶縁体

Claims (12)

1. ＬＳＩ（Large Scale Integrated Circuit）を搭載する回路基板のデカップリングをデータ処理装置を用いて行うデカップリング方法であって、
   （ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
   （ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
   （ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装する、ことを特徴とするデカップリング方法。
2. 前記（ｃ）において、
   （ｄ）前記設定周波数を前記動作周波数として、前記コンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして実装し、
   （ｅ）前記回路基板の面積の給電線路の前記自己共振周波数よりも前記設定周波数の方が高いか否か判定し、前記設定周波数の方が前記回路基板の面積の給電線路の前記自己共振周波数よりも高い場合には、
   （ｆ）前記設定周波数を、予め定められた所定の正整数で除した値を新たな設定周波数とし、
   （ｇ）前記コンデンサ特性データベースを参照して、前記新たな設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応する個数、前記コンデンサを高周波用デカップリング・コンデンサとして実装して、前記（ｅ）の判定に戻り、
   前記（ｅ）の判定において、前記設定周波数が前記回路基板の面積の給電線路の前記自己共振周波数よりも低くなるまで、前記（ｆ）及び(ｇ)を繰り返す、ことを特徴とする請求項１記載のデカップリング方法。
3. 前記（ｃ）において、複数の前記設定周波数を、異なる設定周波数に対応してそれぞれ選定された複数のコンデンサで反共振が生じないような周波数に設定する、請求項１又は２記載のデカップリング方法。
4. 前記（ｅ）の判定の結果、前記設定周波数（ｆ）が前記給電線路の前記自己共振周波数（ｆｂ）以下の場合に、
   （ｈ）前記高周波用デカップリング・コンデンサが実装される第１の給電線路の外周の第２の給電線路に、低周波用デカップリング・コンデンサを実装することを特徴とする請求項２記載のデカップリング方法。
5. 前記高周波用デカップリング・コンデンサが実装される前記第１の給電線路と、前記低周波用デカップリング・コンデンサが実装される前記第２の給電線路との間に、給電線路の一部を切り欠き前記第１及び第２の給電線路を電気的に分離するスリットを設け、
   前記スリットを跨いで、前記第１の給電線路と前記第２の給電線路に接続される電源分離フィルタを実装する、ことを特徴とする請求項２又は４記載のデカップリング方法。
6. 前記高周波用デカップリング・コンデンサが実装される前記第１の給電線路の面積は、前記（ａ）で求めた前記給電線路の最大面積以下とされる、ことを特徴とする請求項４記載のデカップリング方法。
7. 前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数を導出する演算式に対して、前記自己共振周波数を、前記ＬＳＩの動作周波数として、給電面積について解くことで、前記動作周波数に対する最大の給電線路の面積を求める、ことを特徴とする請求項１又は２記載のデカップリング方法。
8. 前記給電線路は、電源プレーンとグランドプレーンが平行に配置されたものであり、前記（ａ）において、前記回路基板の設計情報に基づき、前記回路基板の面積の給電線路の自己共振周波数ｆｂを導出する演算式、
   ｆｂ＝Ｃ÷｛２π×√（εｒ×Ｓ）｝
   （ただし、Ｓは給電線路面積、εｒは電源プレーンとグランドプレーン間の絶縁体の比誘電率、Ｃは真空中の光速度）
   に対して、ｆｂを前記動作周波数ｆ０として、給電面積Ｓについて解くことで、前記動作周波数ｆ０に対する最大の給電面積Ｓを、
   Ｓ＝（Ｃ＾２）／｛４×（π＾２）×εｒ×（ｆ０＾２）｝ （ただし、＾は冪乗を表す）で求める、ことを特徴とする請求項７記載のデカップリング方法。
9. 前記設計情報が、電源電圧変動許容値Δｖ、電源電流変化値Δｉを含み、
   前記（ｂ）において、前記給電線路インピーダンスの上限Ｚｔを、
   Ｚｔ＝Δｖ÷Δｉ
   で求める、ことを特徴とする請求項１又は２記載のデカップリング方法。
10. ＬＳＩを搭載する回路基板のデカップリングを行う給電線路設計装置であって、
    コンデンサの容量値と共振周波数を対応して記憶するコンデンサ特性データベースを備え、
    （ａ）前記回路基板の設計情報に基づき、前記ＬＳＩの動作周波数に対する給電線路の最大面積を求め、
    （ｂ）前記回路基板の設計情報に基づき、電源変動許容値となる給電線路インピーダンスの上限を求め、
    （ｃ）前記動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある１つ又は複数の設定周波数に対して、コンデンサの共振周波数及び共振インピーダンス情報を少なくとも含むコンデンサ特性情報を記憶するコンデンサ特性データベースを参照して、前記設定周波数の近くに共振周波数を持ち、且つ、最も共振インピーダンスが小さいコンデンサを選定し、前記給電線路インピーダンスの上限を前記選定したコンデンサの共振インピーダンスで除した値に対応した個数、高周波用デカップリング・コンデンサとして給電線路に配置する、
    前記（ａ）乃至（ｃ）を実行する手段を備えた、ことを特徴とする給電線路設計装置。
11. ＬＳＩを搭載する回路基板であって、
    前記ＬＳＩの動作周波数以下であり、前記回路基板の面積の給電線路の自己共振周波よりも高い周波数範囲にある予め定められた設定周波数の近くに共振周波数を持つコンデンサであって共振インピーダンスがより小さいコンデンサを、少なくとも、前記給電線路インピーダンスの上限を前記コンデンサの前記共振インピーダンスで除した値に対応した個数、前記ＬＳＩに対応した高周波用デカップリング・コンデンサとして備えた、ことを特徴とする回路基板。
12. 前記ＬＳＩ及び前記高周波用デカップリング・コンデンサが実装される第１の給電線路と、前記第１の給電電路の外周に位置し低周波用デカップリング・コンデンサが実装される第２の給電線路との間に、前記第１、第２の給電線路を電気的に分離する絶縁スリットを備え、
    前記絶縁スリットを跨いで、前記高周波用デカップリング・コンデンサが実装される第１の給電線路と、前記低周波用デカップリング・コンデンサが実装される第２の給電線路に接続される電源分離フィルタを備えた、ことを特徴とする請求項１１記載の回路基板。

Images