JP3597185B2 - 強誘電体メモリ - Google Patents
強誘電体メモリ Download PDFInfo
- Publication number
- JP3597185B2 JP3597185B2 JP2002328265A JP2002328265A JP3597185B2 JP 3597185 B2 JP3597185 B2 JP 3597185B2 JP 2002328265 A JP2002328265 A JP 2002328265A JP 2002328265 A JP2002328265 A JP 2002328265A JP 3597185 B2 JP3597185 B2 JP 3597185B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric memory
- selection
- memory cells
- ferroelectric
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Description
【発明の属する技術分野】
この発明は、強誘電体キャパシタの分極を利用してデータを記憶する、強誘電体メモリに関する。
【0002】
【従来の技術】
従来より、強誘電体キャパシタの分極を利用してデータを記憶するメモリが知られており、強誘電体メモリと称されている。強誘電体を用いることにより、不揮発性で且つランダムアクセスが可能な半導体メモリを得ることができる。
【0003】
強誘電体メモリ素子の原理を開示する文献としては、例えば、下記の非特許文献1がある。また、強誘電体メモリの回路構成を開示する文献としては、例えば、下記の特許文献1及び非特許文献1がある。
【0004】
【特許文献1】
特開2002−15562号公報
【非特許文献1】
「低消費電力,高速LSI技術」、株式会社リアライズ社、平成10年1月31日、P231−P250
【0005】
上記特許文献1に示されているように、強誘電体メモリデバイスは、メモリセルアレイを備えている。メモリセルアレイには、1個または複数個のメモリセルブロックが設けられている。それぞれのメモリセルブロックは、マトリクス状に配列された複数の強誘電体メモリセルと、複数のビット線と、複数のワード線と、複数のプレート線とを備えている。
【0006】
強誘電体メモリセルは、1個または2個のトランジスタと1個または2個の強誘電体キャパシタとを有する。1個のトランジスタと1個の強誘電体キャパシタのみを備える強誘電体メモリセルを、1T1C型メモリセルと称する。2個のトランジスタと2個の強誘電体キャパシタとを備える強誘電体メモリセルを、2T2C型メモリセルと称する。
【0007】
ビット線は、強誘電体メモリセルの行方向に沿って設けられる。強誘電体メモリセル内の各トランジスタのドレインは、対応するビット線に共通接続される。
【0008】
ワード線およびプレート線は、強誘電体メモリセルの列方向に沿って設けられる。ワード線には、対応するトランジスタのゲートに接続される。また、プレート線は、対応するトランジスタのソースに、強誘電体キャパシタを介して接続される。
【0009】
データを読み出すとき、選択されたワード線およびプレート線の電位が、読み出し電位に設定される。これにより、トランジスタがオンして、記憶データがビット線に出力される。記憶データの値は、強誘電体キャパシタの分極方向によって異なる。
【0010】
強誘電体メモリでは、データを読み出すことによって、記憶データが破壊される。このため、強誘電体メモリセルからデータを読み出すたびに、同じ値の記憶データが再書き込みされる。
【0011】
上述したように、ワード線およびプレート線は、ともに列方向に配列されている。このため、データ読み出し時には、同じワード線に接続され且つ同じプレート線に接続された強誘電体メモリセルの全てから、同時にデータが読み出される。例えば、8個の強誘電体メモリセルが同じワード線に接続され且つ同じプレート線に接続されている場合に、これらの強誘電体メモリセルのうちの4個の強誘電体メモリセルのみからデータを読み出すことはできない。このような場合には、8個のデータを読み出して、必要な4個のデータのみがメモリセルアレイから出力される。
【0012】
【発明が解決しようとする課題】
周知のように、強誘電体キャパシタの特性は、データのアクセス回数に依存して、劣化する。そして、強誘電体キャパシタは、ある程度まで劣化すると、データを記憶することができなくなる。このため、強誘電体メモリには、寿命が短いという欠点がある。
【0013】
加えて、従来の強誘電体メモリは、上述のように、読み出す必要がないデータまで同時に読み出されるように構成されている。さらに、読み出す必要がないデータについても、読み出し後の再書き込みを行う必要がある。このような再書き込みは、強誘電体メモリの寿命を、実質的に低下させている。
【0014】
例えば、上述の例、すなわち4ビットのデータを読み出すために8個の強誘電体メモリセルにアクセスする必要がある強誘電体メモリの例では、必要なデータの読み出し頻度と不必要なデータの読み出し頻度とが同じになる。したがって、強誘電体メモリの寿命は、実質的に半分になっていることになる。
【0015】
強誘電体キャパシタのアクセス耐性を1010回であると仮定すると、4ビットのデータを読み出すために8個の強誘電体メモリセルにアクセスする強誘電体メモリでは、平均的なアクセス耐性は5×109 である。
【0016】
強誘電体メモリセルが寿命に達した場合、書き込まれた値と異なる値のデータが読み出されてしまうおそれがあり、データの信頼性が損なわれる。
【0017】
強誘電体メモリセルに対する必要のないアクセスを減らすためには、メモリセルブロック1個当たりのメモリセル数を減らせばよい。すなわち、メモリセルブロックを小さくすれば、同じワード線に接続され且つ同じプレート線に接続されているメモリセルの個数が少なくなるので、不必要なアクセスの頻度を低減することができる。しかしながら、メモリセルブロックを小さくする場合、ワード線およびプレート線の本数が増加し、したがって、ワード線およびプレート線を制御する回路の規模が増大してしまう。
【0018】
このような理由から、周辺回路の規模を増大させることなく不必要なアクセスの頻度を低減することができ、記憶データの信頼性が高い強誘電体メモリが、嘱望されていた。
【0019】
【課題を解決するための手段】
第1の発明に係る強誘電体メモリは、第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する強誘電体メモリセルをm行n列(m、nは自然数)に配置してなるメモリセルブロックと、複数の強誘電体メモリセルのデータ端子にそれぞれ共通接続された複数のビット線と、複数の強誘電体メモリセルの第1選択端子にそれぞれ共通接続された複数の第1選択線と、複数の強誘電体メモリセルの第2選択端子にそれぞれ共通接続された複数の第2選択線とを備え、同一の第1選択線および第2選択線に接続された強誘電体メモリの個数がj個(jはmの因数)ずつになるように、第1の選択線および第2の選択線が配置された強誘電体メモリであって、第1選択線が、列ごとに設けられ、対応する列の全ての強誘電体メモリセルの第1選択端子にそれぞれ接続されたn本のプレート線であり、且つ、第2選択線が、複数の列にまたがって設けられ、対応する各列のj個ずつの強誘電体メモリセルの第2選択端子にそれぞれ接続されたn本のワード線であることを特徴とする。
また、第2の発明に係る強誘電体メモリは、第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する強誘電体メモリセルをm行n列(m、nは自然数)に配置してなるメモリセルブロックと、複数の強誘電体メモリセルのデータ端子にそれぞれ共通接続された、複数のビット線と、複数の強誘電体メモリセルの第1選択端子にそれぞれ共通接続された複数の第1選択線と、複数の強誘電体メモリセルの第2選択端子にそれぞれ共通接続された、複数の第2選択線とを備え、同一の第1選択線および第2選択線に接続された強誘電体メモリの個数がj個(jはmの因数)ずつになるように第1の選択線および第2の選択線が配置された強誘電体メモリであって、第1選択線が、列ごとに設けられ、対応する列の全ての強誘電体メモリセルの第1選択端子にそれぞれ接続されたn本のワード線であり、且つ、第2選択線が、複数の列にまたがって設けられ、対応する各列のj個ずつの強誘電体メモリセルの第2選択端子にそれぞれ接続されたn本のプレート線であることを特徴とする。
【0020】
第1、第2の発明によれば、同一の第1選択線に接続され且つ同一の第2選択線に接続された強誘電体メモリの個数をj個(jはmの因数)とすることができる。したがって、第1の発明によれば、本来読み出したい数のデータのみにアクセスされるように、第2選択線を配置することが可能となる。
【0021】
第3の発明に係る強誘電体メモリは、第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する記憶用強誘電体メモリセルをm行n列(m、nは自然数)に配置してなる記憶用メモリセルブロックと、第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する判定用強誘電体メモリセルを1行n列に配置してなる判定用メモリセルブロックと、記憶用メモリセルブロックの行ごとに設けられ、対応する行の記憶用強誘電体メモリセルのデータ端子にそれぞれ共通接続された複数のビット線と、判定用メモリセルブロックの行ごとに設けられ、対応する行の判定用強誘電体メモリセルのデータ端子にそれぞれ共通接続された判定用ビット線と、記憶用メモリセルブロックおよび判定用メモリセルブロックの列ごとに共通して設けられ、対応する記憶用強誘電体メモリセルおよび判定用強誘電体メモリセルの第1選択端子にそれぞれ共通接続された複数の第1選択線と、記憶用メモリセルブロックの列ごとに複数本ずつ設けられ、対応する列の記憶用強誘電体メモリセルの第2選択端子がそれぞれいずれか1本のみに共通接続された第2選択線と、判定用メモリセルブロックの列ごとに1本ずつ設けられ、対応する列の判定用強誘電体メモリセルの第2選択端子に接続された第3選択線と、読み出すべき記憶用強誘電体メモリが属する列の第1選択線に選択的に読み出し電位を供給する第1選択線制御回路と、読み出すべき記憶用強誘電体メモリが属する列の複数の第2選択線のうち当該読み出すべき記憶用強誘電体メモリが接続された第2選択線のみに選択的に読み出し電位を供給する第2選択線制御回路と、読み出すべき記憶用強誘電体メモリが属する列の第3選択線に選択的に読み出し電位を供給する第3選択線制御回路と、判定用強誘電体メモリセルの記憶値の正誤を判定する判定回路とを備える。
【0022】
第3の発明によれば、任意の記憶用強誘電体メモリセルから読み出しを行う際に、該当する列のすべての記憶用強誘電体メモリセルがアクセスされるのではなく、当該列の一部の記憶用強誘電体メモリセルのみがアクセスされる。その一方で、当該一部の記憶用強誘電体メモリセルがアクセスされるたびに、当該列に対応する判定用強誘電体メモリセルもアクセスされる。したがって、当該列の各記憶用強誘電体メモリセルに対するアクセス回数よりも、当該列に対応する判定用強誘電体メモリセルへのアクセス回数の方が多くなる。例えば同時にアクセスされる記憶用メモリセルブロックがm/2個の場合、判定用強誘電体メモリセルへのアクセス回数の平均は、記憶用強誘電体メモリセルへのアクセス回数の2倍になる。このため、記憶用強誘電体メモリセルが完全に劣化する前に、この記憶用強誘電体メモリセルが判定用回路によって寿命であると判断される。したがって、第3の発明によれば、記憶用強誘電体メモリセルの寿命が近づいていることを、実際に劣化してしまうよりも前に判断することができる。
【0023】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、本発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【0024】
第1の実施の形態
第1の発明の一実施形態について、図1〜図3を用いて説明する。
【0025】
図1は、この実施の形態に係る強誘電体メモリに設けられたメモリセルアレイの要部構成を概略的に示すブロック図である。また、図2は、強誘電体メモリセルの内部構造を示す回路図である。
【0026】
図1に示されたように、このメモリセルアレイ100は、メモリセルブロック110と、ビット線BL0〜BL7,BLb0〜BLb7と、プレート線PL0〜PL7と、ワード線WL0〜WL7と、センスアンプSA0〜SA7とを備えている。
【0027】
メモリセルブロックは、8行8列の強誘電体メモリセルM00〜M77を備えている。図2に示したように、強誘電体メモリセルM00〜M77は、2個のトランジスタTr0,Tr1と、2個の強誘電体キャパシタFC0,FC1とを備えている。トランジスタTr0は、ゲートでワード線WLに接続され、ドレインでビット線BLに接続される。同様に、トランジスタTr1は、ゲートでワード線WLに接続され、ドレインでビット線BLbに接続される。強誘電体キャパシタFC0は、一端でプレート線PLに接続され、他端でトランジスタTr0のソースに接続される。同様に、強誘電体キャパシタFC1は、一端でプレート線PLに接続され、他端でトランジスタTr1のソースに接続される。このような構成によれば、ワード線WLが読み出し電位(ハイレベル)になるとトランジスタTr0,Tr1がオンし、さらに、プレート線PLが読み出し電位(ハイレベル)になると強誘電体キャパシタFC0,FC1の端子間に電位差が発生する。これにより、強誘電体キャパシタFC0,FC1の記憶値が、ビット線BL,BLbに出力される。
【0028】
ビット線BL0〜BL7,BLb0〜BLb7は、強誘電体メモリセルM00〜M77の行ごとに設けられている。ビット線BL0〜BL7は、対応する行に配置されたトランジスタTr0のドレインに共通接続されている(図2参照)。一方、ビット線BLb0〜BLb7は、対応する行に配置されたトランジスタTr1のドレインに共通接続されている。
【0029】
プレート線PL0〜PL7は、強誘電体メモリセルM00〜M77の列ごとに設けられている。これらのプレート線PL0〜PL7は、対応する列に配置された強誘電体キャパシタFC0,FC1に、共通接続されている(図2参照)。
【0030】
ワード線WL0〜WL7は、強誘電体メモリセルM00〜M77の列方向に沿って、設けられている。ワード線WL0,WL2,WL4,WL6は、対応する列の下段4個の強誘電体メモリセルと、次列の上段4個の強誘電体メモリセルとに、電位を供給する。一方、ワード線WL1,WL3,WL5,WL7は、対応する列の下段4個の強誘電体メモリセルと、前列の上段4個の強誘電体メモリセルとに、電位を供給する。これにより、同一のワード線に接続される強誘電体メモリの個数は、1列当たり4個になる。それぞれのワード線WL0〜WL7は、対応する強誘電体メモリセルに設けられたトランジスタTr0,Tr1のゲートに接続される(図2参照)。
【0031】
センスアンプSA0〜SA7は、ビット線対BL0〜BL7,BLb0〜BLb7に接続される。センスアンプSA0〜SA7は、対応するビット線対の電位を増幅して、強誘電体メモリの外部に出力する。
【0032】
図3は、プレート線PL0〜PL7およびワード線WL0〜WL7の配線レイアウトを概念的に示す平面図である。
【0033】
プレート線PL0〜PL7は、それぞれ、金属で直線上に形成され、列ごとに設けられている。プレート線PL0〜PL7は、同じサイズで、等間隔に配置されている。
【0034】
ワード線WL0〜WL7は、ゲート配線パターンGL0〜GL7と、金属配線パターンML1,ML3,ML5,ML7とを備えている。ゲート配線パターンGL0〜GL7は、ゲート配線層に、トランジスタTr0,Tr1(図2参照)のゲートと同じ材料(例えばポリシリコンなど)によって形成される。金属配線パターンML0〜ML7は、金属配線層に、例えばアルミニウムなどによって形成される。ここで、ゲート配線パターンGL0,GL2,GL4,GL6は、階段状に形成され、連続する2列の強誘電体メモリセルを4ビットずつ相互接続している。ゲート配線パターンGL1,GL3,GL5,GL7は、部分ゲート配線パターンGLa1,GLa3,GLa5,GLa7およびGLb1,GLb3,GLb5,GLb7によって構成されている。これらの部分ゲート配線パターンは、同一列の連続する強誘電体メモリセルを4ビットづつ相互接続している。また、金属配線パターンML1,ML3,ML5,ML7は、逆階段状に形成され、連続する2列の強誘電体メモリセルを4ビットずつに対応している。それぞれの金属配線パターンML1,ML3,ML5,ML7は、スルーホールH1,H2,H3,H4を介して、部分ゲート配線パターンGLb1,GLb3,GLb5,GLb7に接続される。
【0035】
このように、この実施の形態に係る強誘電体メモリでは、プレート線PL0〜PL7およびワード線WL0〜WL7の形状を、連続する繰り返しパターンで構成することができる。
【0036】
次に、図1〜図3に示した強誘電体メモリの動作を説明する。以下の説明では、強誘電体メモリセルM00〜M03の記憶データを同時に読み出す場合を例に採る。
【0037】
まず、ワード線WL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00〜M03,M14〜M17に設けられたトランジスタTr0,Tr1(図2参照)のゲートに、所定の電位が印加される。
【0038】
次に、プレート線PL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00〜M07に設けられた強誘電体キャパシタFC0,FC1の端子に、所定の電位が印加される。
【0039】
ワード線WL0およびプレート線PL0に読み出し電位が供給されることにより、強誘電体メモリセルM00〜M03からビット線BL0〜BL3,BLb0〜BLb3に、微小電位が出力される。上述のように、各強誘電体メモリセルは、一対の強誘電体キャパシタFC0,FC1を有している(図2参照)。各強誘電体メモリセルにおいて、強誘電体キャパシタFC0には「1」または「0」の一方が記録されており、強誘電体キャパシタFC1には「1」または「0」の他方が記録されている。ビット線BL0〜BL3,BLb0〜BLb3に出力される微小電位の値は、対応する強誘電体キャパシタに記憶された値に応じて、異なる。センスアンプSA0〜SA3は、対応するビット線の微小電位を増幅して、強誘電体メモリの外部に出力する。
【0040】
強誘電体メモリセルM04〜M07は、プレート線PL0に接続されているが、ワード線WL0には接続されていない。したがって、強誘電体キャパシタFC0,FC1の端子にはハイレベル電位が印加されるが、トランジスタTr0,Tr1のゲートにはローレベル電位が印加される。このため、強誘電体キャパシタFC0,FC1からのデータ読み出しは、行われない。したがって、強誘電体メモリセルM04〜M07では、強誘電体キャパシタFC0,FC1の劣化は進行しない。
【0041】
一方、強誘電体メモリセルM14〜M17は、ワード線WL0に接続されているが、プレート線PL0には接続されていない。したがって、トランジスタTr0,Tr1のゲートにはハイレベル電位が印加されるが、強誘電体キャパシタFC0,FC1の端子にはローレベル電位が印加される。このため、強誘電体キャパシタFC0,FC1からのデータ読み出しは、行われない。したがって、強誘電体メモリセルM14〜M17では、強誘電体キャパシタFC0,FC1の劣化は進行しない。
【0042】
このように、この実施の形態では、同一列に8個の強誘電体メモリセルが設けられているにも拘わらず、同時にデータが読み出されるのは4ビットずつである。したがって、4ビットずつデータを読み出す場合に、強誘電体メモリセルM00〜M07へのアクセス頻度が、平均して、従来の強誘電体メモリの半分になる。加えて、3ビット以下のデータを読み出したい場合のアクセス頻度も、平均して、従来の強誘電体メモリの半分になる。
【0043】
したがって、この実施の形態に係る強誘電体メモリは、従来の2倍の寿命を期待することができる。
【0044】
加えて、この実施の形態に係る強誘電体メモリは、強誘電体メモリセルへの無駄なアクセスを減らすことができるので、消費電力を低減することができる。
【0045】
また、図3に示したようなレイアウト構成を採用することにより、半導体集積回路の回路規模が小さく、且つ、設計が容易である。
【0046】
第2の実施の形態
第1の発明の他の実施形態について、図4〜図6を用いて説明する。
【0047】
図4は、この実施の形態に係る強誘電体メモリに設けられたメモリセルアレイの要部構成を概略的に示すブロック図である。
【0048】
図4に示されたように、この実施の形態に係る強誘電体メモリのメモリセルアレイ200は、ワード線WL0〜WL7のレイアウトが、第1の実施の形態に係る強誘電体メモリと異なる。
【0049】
ワード線WL0〜WL7は、強誘電体メモリセルM00〜M77の列方向に沿って、設けられている。ワード線WL0〜WL3は、第1〜第4列に対応しており、1列につき2個ずつの強誘電体メモリセルに電位を供給する。また、ワード線WL4〜WL7は、第5〜第8列に対応しており、1列につき2個ずつの強誘電体メモリセルに電位を供給する。それぞれのワード線WL0〜WL7は、対応する強誘電体メモリセルに設けられたトランジスタTr0,Tr1(図2参照)のゲートに接続される。
【0050】
図5は、ワード線WL0〜WL7の配線レイアウトの一例を概念的に示す平面図である。なお、プレート線PL0〜PL7のレイアウト構成は、第1の実施の形態の場合(図3参照)と同様である。
【0051】
ワード線WL0〜WL7は、ゲート配線パターンGL0〜GL7と、金属配線パターンML1〜ML3,ML5〜ML7とを備えている。
【0052】
ゲート配線パターンGL0〜GL7は、ゲート配線層に、トランジスタTr0,Tr1(図2参照)のゲートと同じ材料(例えばポリシリコンなど)によって形成されている。ゲート配線パターンGL1〜GL3は、それぞれ2本ずつの部分的なゲート配線パターンGLa1〜GLa3,GLb1〜GLb3を含んでいる。同様に、ゲート配線パターンGL5〜GL7は、それぞれ2本ずつの部分的なゲート配線パターンGLa5〜GLa7,GLb5〜GLb7を含んでいる。図5に示されているように、各ゲート配線パターンは、階段状に形成され、対応する列の強誘電体メモリセルを2ビットずつ相互接続している。
【0053】
金属配線パターンML1〜ML3,ML5〜ML7は、金属配線層に、例えばアルミニウムなどによって形成されている。これらの金属配線パターンML1〜ML3,ML5〜ML7は、連続する2列に対応させて、逆階段状に形成されている。それぞれの金属配線パターンML1〜ML3,ML5〜ML7は、スルーホールH1〜H3,H5〜H7を介して、ゲート配線パターンGL0〜GL3,GL5〜GL7に接続されている。
【0054】
このように、この実施の形態に係る強誘電体メモリでは、ワード線WL0〜WL7の形状を、連続する繰り返しパターンで構成することができる。
【0055】
図6は、ワード線WL0〜WL7の配線レイアウトの他の例を概念的に示す平面図である。なお、プレート線PL0〜PL7のレイアウト構成は、第1の実施の形態の場合(図3参照)と同様である。
【0056】
ワード線WL0〜WL7は、ゲート配線パターンGL0〜GL7と、金属配線パターンML0〜ML7とを備えている。
【0057】
ここで、図6の例では、ゲート配線パターンGL0〜GL7と強誘電体メモリセル(すなわちトランジスタTr0,Tr1のゲート)との接続位置が、2個の強誘電体メモリセルごとに半周期ずつずらされている。
【0058】
ゲート配線パターンGL0〜GL7は、ゲート配線層に、トランジスタTr0,Tr1(図2参照)のゲートと同じ材料(例えばポリシリコンなど)によって形成される。ゲート配線パターンGL1〜GL3は、それぞれ2本ずつの部分的なゲート配線パターンGLa1〜GLa3,GLb1〜GLb3を含んでいる。同様に、ゲート配線パターンGL5〜GL7は、それぞれ2本ずつの部分的なゲート配線パターンGLa5〜GLa7,GLb5〜GLb7を含んでいる。図6に示されているように、各ゲート配線パターンは、階段状に形成され、対応する列の強誘電体メモリセルを2ビットずつ相互接続している。
【0059】
金属配線パターンML0〜ML7は、金属配線層に、例えばアルミニウムなどによって形成される。これらの金属配線パターンML0〜ML7は、各列に対応させて、直線状に形成されている。それぞれの金属配線パターンML0〜ML7は、スルーホールH0〜H7を介して、ゲート配線パターンGL0〜GL7に接続される。但し、スルーホールH0,H4は、必ずしも設けなくてよい。
【0060】
次に、この実施の形態に係る強誘電体メモリの動作を説明する。以下の説明では、強誘電体メモリセルM00,M01の記憶データを同時に読み出す場合を例に採る。
【0061】
まず、ワード線WL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00,M01に設けられたトランジスタTr0,Tr1(図2参照)のゲートに、所定の電位が印加される。
【0062】
次に、プレート線PL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00,M01に設けられた強誘電体キャパシタFC0,FC1の端子に、所定の電位が印加される。
【0063】
ワード線WL0およびプレート線PL0に読み出し電位が供給されることにより、強誘電体メモリセルM00,M01からビット線BL0,BL1,BLb0,BLb1に、微小電位が出力される。センスアンプSA0,SA1は、対応するビット線の微小電位を増幅して、強誘電体メモリの外部に出力する。
【0064】
一方、強誘電体メモリセルM02〜M07は、プレート線PL0には接続されているが、ワード線WL0には接続されていない。したがって、これらの強誘電体メモリセルM02〜M07では、強誘電体キャパシタFC0,FC1からのデータ読み出しは行われず、したがって、これらのキャパシタFC0,FC1の劣化は進行しない。
【0065】
一方、強誘電体メモリセルM12,M13,M24,M25,M36,M37は、ワード線WL0には接続されているが、プレート線PL0には接続されていない。したがって、これらの強誘電体メモリセルでは、強誘電体キャパシタFC0,FC1からのデータ読み出しは行われず、したがって、これらのキャパシタFC0,FC1の劣化は進行しない。
【0066】
このように、この実施の形態では、同一列に8個の強誘電体メモリセルが設けられているにも拘わらず、同時にデータが読み出されるのは2ビットずつである。したがって、2ビットずつデータを読み出す場合に、強誘電体メモリセルM00〜M07へのアクセス頻度が、平均して、従来の強誘電体メモリの4分の1になる。加えて、1ビットのデータを読み出したい場合のアクセス頻度も、平均して、従来の強誘電体メモリの4分の1になる。
【0067】
したがって、この実施の形態に係る強誘電体メモリは、従来の4倍の寿命を期待することができる。
【0068】
加えて、この実施の形態に係る強誘電体メモリは、強誘電体メモリセルへの無駄なアクセスを減らすことができるので、消費電力を低減することができる。
【0069】
また、図5または図6に示したようなレイアウト構成を採用することにより、半導体集積回路の回路規模が小さく、且つ、設計が容易である。
【0070】
第3の実施の形態
第1の発明の第3実施形態について、図7および図8を用いて説明する。
【0071】
図7は、この実施の形態に係る強誘電体メモリに設けられたメモリセルアレイの要部構成を概略的に示すブロック図である。
【0072】
図7に示されたように、このメモリセルアレイ700は、プレート線PL0〜PL7およびワード線WL0〜WL7のレイアウトが、上述の第1の実施の形態と異なる。
【0073】
ワード線WL0〜WL7は、強誘電体メモリセルM00〜M77の列ごとに設けられている。ワード線WL0〜WL7は、対応する列に配置されたトランジスタTr0,Tr1のゲートに、共通接続されている(図2参照)。
【0074】
プレート線PL0〜PL7は、それぞれ、強誘電体メモリセルM00〜M77の2列にまたがって設けられ、対応する各列の4ビットずつの強誘電体メモリセルに電位を供給する。それぞれのプレート線PL0〜PL7は、対応する強誘電体メモリセルに設けられた強誘電体キャパシタFC0,FC1の一端に接続される(図2参照)。
【0075】
図8は、プレート線PL0〜PL7の配線レイアウトを概念的に示す平面図である。なお、ワード線WL0〜WL7は、それぞれ、例えば、ゲート配線層に、トランジスタTr0,Tr1(図2参照)のゲートと同じ材料(例えばポリシリコンなど)によって形成されている。
【0076】
プレート線PL0〜PL7は、第1配線層に形成された矩形の第1配線パターンPLa0〜PLa7と、第2配線層に形成された直線状の第2配線パターンPLb0〜PLb7とを備えている。図8に示したように、第1配線パターンは2行4列の強誘電体メモリセルごとに設けられ、対応する強誘電体メモリセルに設けられた強誘電体キャパシタFC0,FC1(図2参照)に接続されている。また、第2配線パターンPLb0〜PLb7は、強誘電体メモリセルの各列に沿って設けられており、スルーホールH0〜H7を介して、対応する第1配線パターンPLa0〜PLa7に接続されている。
【0077】
このように、この実施の形態に係る強誘電体メモリでは、プレート線PL0〜PL7を、連続する繰り返しパターンで構成することができる。
【0078】
次に、図7および図8に示した強誘電体メモリの動作を説明する。以下の説明では、強誘電体メモリセルM00〜M03の記憶データを同時に読み出す場合を例に採る。
【0079】
まず、ワード線WL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00〜M07に設けられたトランジスタTr0,Tr1(図2参照)のゲートに、所定の電位が印加される。
【0080】
次に、プレート線PL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00〜M03,M10〜M13に設けられた強誘電体キャパシタFC0,FC1の端子に、所定の電位が印加される。
【0081】
ワード線WL0およびプレート線PL0に読み出し電位が供給されることにより、強誘電体メモリセルM00〜M03からビット線BL0〜BL3,BLb0〜BLb3に、微小電位が出力される。センスアンプSA0〜SA3は、対応するビット線の微小電位を増幅して、強誘電体メモリの外部に出力する。
【0082】
一方、強誘電体メモリセルM04〜M07は、ワード線WL0には接続されているが、プレート線PL0には接続されていない。したがって、これらの強誘電体メモリセルM04〜M07では、強誘電体キャパシタFC0,FC1からのデータ読み出しは行われず、したがって、これらのキャパシタFC0,FC1の劣化は進行しない。
【0083】
一方、強誘電体メモリセルM10〜M13は、プレート線PL0には接続されているが、ワード線WL0には接続されていない。したがって、これらの強誘電体メモリセルでは、強誘電体キャパシタFC0,FC1からのデータ読み出しは行われず、したがって、これらのキャパシタFC0,FC1の劣化は進行しない。
【0084】
このように、この実施の形態では、同一列に8個の強誘電体メモリセルが設けられているにも拘わらず、同時にデータが読み出されるのは4ビットずつである。したがって、4ビットずつデータを読み出す場合に、強誘電体メモリセルM00〜M07へのアクセス頻度が、平均して、従来の強誘電体メモリの半分になる。加えて、3ビット以下のデータを読み出したい場合のアクセス頻度も、平均して、従来の強誘電体メモリの半分になる。
【0085】
したがって、この実施の形態に係る強誘電体メモリは、従来の2倍の寿命を期待することができる。
【0086】
加えて、この実施の形態に係る強誘電体メモリは、強誘電体メモリセルへの無駄なアクセスを減らすことができるので、消費電力を低減することができる。
【0087】
また、図8に示したようなレイアウト構成を採用することにより、半導体集積回路の回路規模が小さく、且つ、設計が容易である。
【0088】
第4の実施の形態
第1の発明の第4実施形態について、図9および図10を用いて説明する。
【0089】
図9は、この実施の形態に係る強誘電体メモリに設けられたメモリセルアレイの要部構成を概略的に示すブロック図である。
【0090】
図9に示されたように、このメモリセルアレイ900は、プレート線PL0〜PL7のレイアウトが、上述の第3の実施の形態と異なる。
【0091】
プレート線PL0〜PL7は、それぞれ、強誘電体メモリセルM00〜M77の2列にまたがって設けられ、対応する各列の4列の強誘電体メモリセルに電位を供給する。それぞれのプレート線PL0〜PL7は、対応する強誘電体メモリセルに設けられた強誘電体キャパシタFC0,FC1の一端に接続される(図2参照)。
【0092】
図10は、プレート線PL0〜PL7の配線レイアウトを概念的に示す平面図である。
【0093】
プレート線PL0〜PL7は、第1配線層に形成された矩形状の第1配線パターンPLa0〜PLa7と、第2配線層に形成された直線状の第2配線パターンPLb0〜PLb7とを備えている。図10に示したように、第1配線パターンは2行4列の強誘電体メモリセルごとに設けられ、対応する強誘電体メモリセルに設けられた強誘電体キャパシタFC0,FC1(図2参照)に接続されている。また、第2配線パターンPLb0〜PLb7は、強誘電体メモリセルの各列に沿って設けられており、スルーホールH0〜H7を介して、対応する第1配線パターンPLa0〜PLa7に接続されている。
【0094】
このように、この実施の形態に係る強誘電体メモリも、プレート線PL0〜PL7を、連続する繰り返しパターンで構成することができる。
【0095】
次に、図9および図10に示した強誘電体メモリの動作を説明する。以下の説明では、強誘電体メモリセルM00〜M03の記憶データを同時に読み出す場合を例に採る。
【0096】
まず、ワード線WL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00〜M07に設けられたトランジスタTr0,Tr1(図2参照)のゲートに、所定の電位が印加される。
【0097】
次に、プレート線PL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00,M01,M10,M11,M20,M21,M30,M31,に設けられた強誘電体キャパシタFC0,FC1の端子に、所定の電位が印加される。
【0098】
ワード線WL0およびプレート線PL0に読み出し電位が供給されることにより、強誘電体メモリセルM00,M01からビット線BL0,BL1,BLb0,BLb1に、微小電位が出力される。センスアンプSA0,SA1は、対応するビット線の微小電位を増幅して、強誘電体メモリの外部に出力する。
【0099】
一方、強誘電体メモリセルM02〜M07は、ワード線WL0には接続されているが、プレート線PL0には接続されていない。したがって、これらの強誘電体メモリセルM02〜M07では、強誘電体キャパシタFC0,FC1からのデータ読み出しは行われず、したがって、これらのキャパシタFC0,FC1の劣化は進行しない。
【0100】
一方、強誘電体メモリセルM10,M11,M20,M21,M30,M31は、プレート線PL0には接続されているが、ワード線WL0には接続されていない。したがって、これらの強誘電体メモリセルでは、強誘電体キャパシタFC0,FC1からのデータ読み出しは行われず、したがって、これらのキャパシタFC0,FC1の劣化は進行しない。
【0101】
このように、この実施の形態では、同一列に8個の強誘電体メモリセルが設けられているにも拘わらず、同時にデータが読み出されるのは2ビットずつである。したがって、2ビットずつデータを読み出す場合に、強誘電体メモリセルM00〜M07へのアクセス頻度が、平均して、従来の強誘電体メモリの4分の1になる。加えて、1ビットのデータを読み出したい場合のアクセス頻度も、平均して、従来の強誘電体メモリの4分の1になる。
【0102】
したがって、この実施の形態に係る強誘電体メモリは、従来の4倍の寿命を期待することができる。
【0103】
加えて、この実施の形態に係る強誘電体メモリは、強誘電体メモリセルへの無駄なアクセスを減らすことができるので、消費電力を低減することができる。
【0104】
また、図10に示したようなレイアウト構成を採用することにより、半導体集積回路の回路規模が小さく、且つ、設計が容易である。
【0105】
第5の実施の形態
第2の発明の一実施形態について、図11〜図14を用いて説明する。
【0106】
図11は、この実施の形態に係る強誘電体メモリに設けられたメモリセルアレイの要部構成を概略的に示すブロック図である。
【0107】
図11に示されたように、このメモリセルアレイ1100は、記憶用メモリセルブロック1110と、判定用メモリセルブロック1120と、ビット線BL0〜BL7,BLb0〜BLb7と、判定用ビット線TBL,TBLbと、プレート線PL0〜PL15と、判定用プレート線TPL0〜TPL7と、ワード線WL0〜WL7と、センスアンプSA0〜SA7と、判定用センスアンプTSAと、プレート線駆動回路1130,1140と、判定用プレート線駆動回路1150と、劣化判定回路1160とを備えている。
【0108】
記憶用メモリセルブロック1110は、8行8列の強誘電体メモリセルM00〜M77を備えている。各強誘電体メモリセルM00〜M77の内部構造は、上述の第1〜第4の実施の形態の場合と同様である(図2参照)。
【0109】
判定用メモリセルブロック1120は、1行8列の強誘電体メモリセルTM0〜TM7を備えている。各強誘電体メモリセルの内部構造は、強誘電体メモリセルM00〜M77と同様である。後述するように、判定用メモリセルTM0〜TM7には、同じ値が格納される。
【0110】
ビット線BL0〜BL7,BLb0〜BLb7は、第1〜第4の実施の形態と同様、強誘電体メモリセルM00〜M77の行ごとに設けられている。そして、ビット線BL0〜BL7は、対応する行に配置されたトランジスタTr0のドレインに共通接続されており、ビット線BLb0〜BLb7は、対応する行に配置されたトランジスタTr1のドレインに共通接続されている(図2参照)。
【0111】
判定用ビット線TBL,TBLbは、判定用のメモリセルTM0〜TM7に接続されている。すなわち、判定用ビット線TBLは、判定用のメモリセルTM0〜TM7に設けられたトランジスタTr0のドレインに共通接続されており、判定用ビット線BLbは、メモリセルTM0〜TM7に設けられたトランジスタTr1のドレインに共通接続されている(図2参照)。
【0112】
プレート線PL0〜PL7は、第1〜第4行の強誘電体メモリセルM00〜M73の列ごとに設けられている。プレート線PL8〜PL15は、第5〜第8行の強誘電体メモリセルM04〜M77の列ごとに設けられている。プレート線PL0〜PL15は、対応する列に配置された強誘電体キャパシタFC0,FC1に、共通接続されている。
【0113】
判定用プレート線TPL0〜TPL7は、判定用強誘電体メモリセルTM0〜TM7に、接続される。
【0114】
ワード線WL0〜WL7は、強誘電体メモリセルM00〜M77および判定用強誘電体メモリセルTM0〜TM7の列ごとに設けられている。これらのワード線WL0〜WL7には、対応する列の全ての強誘電体メモリセルに、電位を供給する。各ワード線WL0〜WL7は、対応する強誘電体メモリセルに設けられたトランジスタTr0,Tr1のゲートに接続される。
【0115】
センスアンプSA0〜SA7は、対応するビット線の電位を増幅して、強誘電体メモリの外部に出力する。
【0116】
判定用センスアンプTSAは、判定用ビット線TBL,TBLbの電位を増幅する。判定用ビット線TBLの増幅後の電位は信号TDTとして、判定用ビット線TBLb増幅後の電位は信号TDTbとして、それぞれ出力される。
【0117】
プレート線駆動回路1130は、プレート線PL0〜PL7に電位(ハイレベルまたはローレベル)を供給する。同様に、プレート線駆動回路1140は、プレート線PL8〜PL15に電位(ハイレベルまたはローレベル)を供給する。
【0118】
判定用プレート線駆動回路1150は、判定用プレート線TPL0〜TPL7に電位(ハイレベルまたはローレベル)を供給する。
【0119】
劣化判定回路1160は、信号TDT,TDTbの一方(図11の例では信号TDTb)を判定信号TREADと比較する。この判定の結果は、信号TRDとして、外部に出力される。
【0120】
図12は、強誘電体キャパシタのヒステリシス特性を示すグラフである。図12において、縦軸は分極Pr[C]、横軸は端子間電圧E[V]である。また、図12において、Aは初期状態の強誘電体キャパシタにおけるヒステリシス特性の例を示しており、Bは劣化した強誘電体キャパシタのヒステリシス特性の例を示している。図12に示したように、端子間電圧Eが零ボルトのときの分極は、P0またはP1のいずれかになる。そして、強誘電体キャパシタの劣化が進行するにつれて、P0,P1の絶対値が零に近づく。
【0121】
上述のように、強誘電体キャパシタの劣化は、この強誘電体キャパシタへのアクセス回数に依存して進行する。したがって、特定の強誘電体メモリセルに対してアクセスが集中した場合には、その強誘電体メモリセルが早期に劣化することになる。また、強誘電体キャパシタの劣化には、素子間のばらつきがある。したがって、メモリセルアレイ内の一部の強誘電体キャパシタのみ、寿命が短い場合がある。強誘電体キャパシタが完全に劣化すると、記憶データは破壊される。強誘電体メモリの使用中にデータが破壊された場合、この強誘電体メモリを制御するコントローラが破壊データの復旧を行うことは困難である。このため、この実施の形態では、図11のような構成を採用することにより、データが破壊される前に、強誘電体キャパシタの劣化の進行を判定する。
【0122】
以下、図11に示した強誘電体メモリの動作について、図13および図14を用いて説明する。
【0123】
上述のように、判定用メモリセルTM0〜TM7には、同じ値が格納される。以下の例では、すべての判定用メモリセルTM0〜TPL7において、強誘電体キャパシタFC0には例えば「0」が格納され且つ強誘電体キャパシタFC1には例えば「1」が格納されることとする。
【0124】
読み出しの際には、まず、ワード線WL0の電位が、所定の読み出し電位(ハイレベル)に設定される。これにより、各強誘電体メモリセルM00〜M07および判定用強誘電体メモリセルTM0に、ハイレベルが印加される(図13(A)〜(C)参照)。
【0125】
次に、プレート線駆動回路1130が、プレート線PL0の電位を、ハイレベルに設定する。これにより、各強誘電体メモリセルM00〜M03に設けられた強誘電体キャパシタFC0,FC1の端子にハイレベル電位が印加され、ビット線BL0〜BL3,BLb0〜BLb3に微小電位が出力される(図13(A)参照)。一方、強誘電体メモリセルM04〜M07は、プレート線PL8がローレベルなので、データが読み出されない(図13(B)参照)。
【0126】
これと同時に、判定用プレート線駆動回路1150が、判定用プレート線TPL0の電位を、ハイレベルに設定する。これにより、判定用の強誘電体メモリセルTM0に設けられた強誘電体キャパシタFC0,FC1の端子にハイレベル電位が印加され、判定用ビット線TBL,TBLbに微小電位が出力される(図13(C)参照)。
【0127】
センスアンプSA0〜SA3は、対応するビット線の微小電位を増幅して、強誘電体メモリの外部に出力する。また、判定用センスアンプTSAは、判定用ビット線TBL,TBLbの値を増幅して、出力する(図13(D)参照)。
【0128】
劣化判定回路1160は、信号TDTbを、判定信号TREAD(図13(E)参照)と比較する。判定信号TREADは、図示しない外部コントローラによって、供給される。上述のように、判定用強誘電体キャパシタFC1には常に「1」が格納されており、したがって、判定用強誘電体キャパシタFC1が劣化していなければ信号TDTbは「1」のはずである。劣化判定回路1160は、信号TDTbを判定信号TREADと比較することにより、記憶値の正誤を判定する。そして、記憶値が誤りであった場合は、判定用強誘電体メモリセルTM0の強誘電体キャパシタが劣化したと判定する。判定の結果は、信号TRDとして、外部に出力される(図13(F)参照)。
【0129】
ここで、判定用プレート線駆動回路1150は、プレート線PL0がハイレベルに設定された場合とプレート線PL8がハイレベルに設定された場合の両方に、判定用プレート線TPL0をハイレベルに設定する(図14(A)、(C)参照)。同様に、他の判定用プレート線TPL1〜TPL7も、対応するプレート線のいずれか一方がハイレベルに設定されたときに、ハイレベルになる(図14(B)、(C)参照)。したがって、判定用強誘電体メモリセルTM0〜TM7のアクセス頻度は、平均して、記憶用強誘電体メモリセルM00〜M77の2倍になる。したがって、記憶用強誘電体メモリセルM00〜M77が完全に劣化する前に、判定用強誘電体メモリセルTM0〜TM7が劣化していると判定されることが、期待される。このため、この実施の形態によれば、記憶データの破壊を、高い確率で防止することができる。
【0130】
また、上述のように、同一列に8個の強誘電体メモリセルが設けられているにも拘わらず、同時にデータが読み出されるのは4ビットずつである。したがって、この実施の形態によれば、従来の2倍の寿命を期待することができ、加えて、消費電力を低減することができる。
【0131】
なお、この実施の形態では判定用強誘電体メモリセルを、1本のワード線について1個としたが、2個以上としてもよい。この場合は、一方の判定用強誘電体メモリセルには「1」を格納することとし、他方の判定用強誘電体メモリセルには「0」を格納することとすれば、判定の信頼性をさらに向上させることができる。
【0132】
第6の実施の形態
第2の発明の他の実施形態について、図15および図16を用いて説明する。
【0133】
図15は、この実施の形態に係る強誘電体メモリに設けられたメモリセルアレイの要部構成を概略的に示すブロック図である。図15において、図11と同じ符号を付した構成要素は、それぞれ図11の場合と同じものを示している。なお、図15では、第5〜第8行の強誘電体メモリセルM04〜M07と、それらの対応する周辺回路(センスアンプSA4〜SA等)が省略されている。
【0134】
この実施の形態に係る強誘電体メモリは、冗長用メモリセルブロック1510、冗長用プレート線RPL、冗長用ワード線RWL、プレート線駆動回路1520、ワード線駆動回路1530−0〜1530−7、冗長用ワード線駆動回路1540、アドレス記憶回路1550、データシフト回路1560および冗長判定回路1570を備えている。
【0135】
冗長用メモリセルブロック1510は、4行1列の強誘電体メモリセルRM0〜RM7を備えている(RM4〜RM7は図示せず)。各強誘電体メモリセルの内部構造は、強誘電体メモリセルM00〜M77と同様である。後述するように、冗長用強誘電体メモリセルRM0〜RM7には、劣化したと判定された列の記録用強誘電体メモリセルから、記録データが移動される。
【0136】
冗長用プレート線RPLは、冗長用強誘電体メモリセルRM0〜RM7に、電位を供給する。この冗長用プレート線RPLは、冗長用強誘電体メモリセルRM0〜RM7に設けられた強誘電体キャパシタFC0,FC1の一端にそれぞれ接続されている。
【0137】
冗長用ワード線RWLは、冗長用強誘電体メモリセルRM0〜RM7に、電位を供給する。この冗長用ワード線RWLは、冗長用強誘電体メモリセルRM0〜RM7に設けられたトランジスタTr0,Tr1のゲートに接続される。
【0138】
プレート線駆動回路1520は、プレート線PL0〜PL7および冗長用プレート線RPLに、電位(ハイレベルまたはローレベル)を供給する。
【0139】
ワード線駆動回路1530−0〜1530−7は、ワード線WL0〜WL7に、電位(ハイレベルまたはローレベル)を供給する。
【0140】
冗長用ワード線駆動回路1540は、冗長用ワード線RWLに、電位(ハイレベルまたはローレベル)を供給する。
【0141】
アドレス記憶回路1550は、劣化した記憶用強誘電体メモリセルのアドレスを保存する。アドレス記憶回路1550としては、例えば不揮発性メモリを使用することができる。
【0142】
データシフト回路1560は、劣化判定信号TRDが「劣化」を示しているときに、データシフト信号DSTを出力する。
【0143】
冗長判定回路1570は、プレート線駆動回路1520、ワード線駆動回路1530−0〜1530−7および冗長用ワード線駆動回路1540を制御する。この冗長判定回路1570の制御により、劣化判定信号TRDが「劣化」を示しているときに、冗長用強誘電体メモリセルRM0〜RM7へデータが書き込まれる。
【0144】
以下、図15に示した強誘電体メモリの動作について、図16を用いて説明する。
【0145】
上述の第5の実施の形態と同様、判定用メモリセルTM0〜TM7には、同じ値が格納される。以下の例では、すべての判定用メモリセルTM0〜TM7において、強誘電体キャパシタFC0には例えば「0」が格納され且つ強誘電体キャパシタFC1には例えば「1」が格納されることとする。
【0146】
まず、冗長判定回路1570が選択信号XNENをハイレベルに設定し(図16(H)参照)、外部から第1行を指定するアドレス信号が入力される。そして、ワード線駆動回路1530−1が、ワード線WL0の電位をハイレベルに設定する。これにより、強誘電体メモリセルM00〜M03および判定用強誘電体メモリセルTM0にハイレベルが印加される(図16(A)、(B)参照)。次に、プレート線PL0の電位がハイレベルに設定されると、強誘電体メモリセルM00〜M03からビット線BL0〜BL3,BLb0〜BLb3に微小電位が出力される(図16(A)参照)。同時に、判定用プレート線TPL0の電位がハイレベルに設定されると、判定用強誘電体メモリセルTM0から判定用ビット線TBL,TBLbに微小電位が出力される(図16(B)参照)。判定用センスアンプTSAは、判定用ビット線TBL,TBLbの値を増幅し、信号TDT,TDTbとして出力する(図16(C)参照)。劣化判定回路1160は、信号TDTbを、判定信号TREAD(図16(D)参照)と比較することにより、判定用強誘電体メモリセルTM0の劣化/非劣化を判定する。判定の結果は、信号TRDとして、アドレス記憶回路1550およびデータシフト回路1560に出力される(図16(E)参照)。
【0147】
劣化判定信号TRDが「劣化」を示しているとき、アドレス記憶回路1550は、外部から入力されたアドレスを保存する。そして、このアドレスを、信号RIXとして冗長判定回路1570に送る。また、劣化判定信号TRDが「劣化」を示しており且つ信号FLAGがローレベルのとき、データシフト回路1560は、データシフト信号DSTをハイレベルにする(図16(G)参照)。
【0148】
信号DSTがハイレベルのとき、冗長判定回路1570は、外部から入力されたアドレス信号と信号RIXとを比較する。そして、これらの信号が一致するとき、冗長判定回路1570は、選択信号XRENをハイレベルにする(図16(I)参照)。
【0149】
プレート線駆動回路1520は、選択信号XRENがハイレベルのとき、冗長用プレート線RPLをハイレベルにする(図16(J)参照)。また、ワード線駆動回路1530−1は、選択信号XRENがハイレベルのとき、冗長用ワード線RWLをハイレベルにする(図16(J)参照)。
【0150】
センスアンプSA0〜SA3は、ビット線BL0〜BL3,BLb0〜BLb3に微小電位を増幅する。増幅された電位は、外部に出力されるとともに、ビット線BL0〜BL3,BLb0〜BLb3に再印加される。このとき、冗長用ワード線RWL0はハイレベルであり、したがって冗長用強誘電体メモリセルRM0〜RM3のトランジスタTr0,Tr1は、オンしている。このため、冗長用プレート線RPLがローレベルに変化したとき(図16(J)参照)、冗長用強誘電体メモリセルRM0〜RM3の強誘電体キャパシタには、大きい電位差が発生する。これにより、センスアンプSA0〜SA3で増幅された読み出しデータが、冗長用強誘電体メモリセルRM0〜RM3に書き込まれる。
【0151】
このように、この実施の形態に係る強誘電体メモリによれば、劣化判定回路1160で劣化と判断された場合に、その記憶用強誘電体メモリセルから読み出されたデータが冗長用強誘電体メモリセルRM0〜RM3に書き込まれる。したがって、この実施の形態によれば、強誘電体メモリセルの劣化によるデータの消失を未然に防止して、メモリの信頼性を高めることができる。
【0152】
なお、冗長強誘電体メモリセルを1列としたが、2列以上であってもよい。
【0153】
以上説明した第1〜第6の実施の形態では、2T2C型メモリセルを採用した。但し、この発明を1T1C型メモリセルにも適用できることは、明らかである。
【0154】
【発明の効果】
以上詳細に説明したように、この発明に係る強誘電体メモリによれば、周辺回路の規模を増大させることなく不必要なアクセスの頻度を低減することができ、したがって、メモリセルの寿命を長くすることができる。さらに、本発明に係る強誘電体メモリによれば、メモリセルの寿命を検出して、記憶データの信頼性を高めることができる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る強誘電体メモリの要部構成を概略的に示すブロック図である。
【図2】強誘電体メモリセルの内部構造を示す回路図である。
【図3】第1の実施の形態におけるプレート線およびワード線の配線レイアウトを概念的に示す平面図である。
【図4】第2の実施の形態に係る強誘電体メモリの要部構成を概略的に示すブロック図である。
【図5】第2の実施の形態におけるプレート線およびワード線の配線レイアウトを概念的に示す平面図である。
【図6】第2の実施の形態におけるプレート線およびワード線の配線レイアウトを概念的に示す平面図である。
【図7】第3の実施の形態に係る強誘電体メモリの要部構成を概略的に示すブロック図である。
【図8】第3の実施の形態におけるプレート線およびワード線の配線レイアウトを概念的に示す平面図である。
【図9】第4の実施の形態に係る強誘電体メモリの要部構成を概略的に示すブロック図である。
【図10】第4の実施の形態におけるプレート線およびワード線の配線レイアウトを概念的に示す平面図である。
【図11】第5の実施の形態に係る強誘電体メモリの要部構成を概略的に示すブロック図である。
【図12】強誘電体キャパシタのヒステリシス特性を示すグラフである。
【図13】第5の実施の形態に係る強誘電体メモリの動作を説明するためのタイミングチャートである。
【図14】第5の実施の形態に係る強誘電体メモリの動作を説明するためのタイミングチャートである。
【図15】第6の実施の形態に係る強誘電体メモリの要部構成を概略的に示すブロック図である。
【図16】第5の実施の形態に係る強誘電体メモリの動作を説明するためのタイミングチャートである。
【符号の説明】
100 メモリセルアレイ
110 メモリセルブロック
BL0〜BL7,BLb0〜BLb7 ビット線
PL0〜PL8 プレート線
WL0〜WL7 ワード線
SA0〜SA7 センスアンプ
Claims (7)
- 第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する強誘電体メモリセルを、m行n列(m、nは自然数)に配置してなる、メモリセルブロックと、
複数の前記強誘電体メモリセルの前記データ端子にそれぞれ共通接続された、複数のビット線と、
複数の前記強誘電体メモリセルの前記第1選択端子にそれぞれ共通接続された、複数の第1選択線と、
複数の前記強誘電体メモリセルの前記第2選択端子にそれぞれ共通接続された、複数の第2選択線と、
を備え、
同一の前記第1選択線および前記第2選択線に接続された前記強誘電体メモリの個数がj個(jはmの因数)ずつになるように、前記第1の選択線および前記第2の選択線が配置された強誘電体メモリであって、
前記第1選択線が、列ごとに設けられ、対応する列の全ての前記強誘電体メモリセルの前記第1選択端子にそれぞれ接続された、n本のプレート線であり、且つ、
前記第2選択線が、複数の列にまたがって設けられ、対応する各列のj個ずつの前記強誘電体メモリセルの前記第2選択端子にそれぞれ接続された、n本のワード線である、
ことを特徴とする強誘電体メモリ。 - 前記ワード線が、
連続する複数列の前記第2選択端子をj個ずつ相互接続するために、第1配線層に階段状に形成された、複数の第1配線パターンと、
隣接する複数列のj個ずつの前記第2選択端子に対応させて、第2配線層に逆階段状に形成された、複数の第2配線パターンと、
を備えることを特徴とする請求項1に記載の強誘電体メモリ。 - 前記第2選択端子が、j個の前記強誘電体メモリセルごとに、列間隔の2分の1ずつずれるように形成され、
前記ワード線が、連続する複数列の前記第2選択端子をj個ずつ相互接続するために第1配線層に階段状に形成された複数の第1配線パターンと、それぞれの列に対応させて第2配線層に直線状に形成された複数の第2配線パターンとを備える、
ことを特徴とする請求項1に記載の強誘電体メモリ。 - 第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する強誘電体メモリセルを、m行n列(m、nは自然数)に配置してなる、メモリセルブロックと、
複数の前記強誘電体メモリセルの前記データ端子にそれぞれ共通接続された、複数のビット線と、
複数の前記強誘電体メモリセルの前記第1選択端子にそれぞれ共通接続された、複数の第1選択線と、
複数の前記強誘電体メモリセルの前記第2選択端子にそれぞれ共通接続された、複数の第2選択線と、
を備え、
同一の前記第1選択線および前記第2選択線に接続された前記強誘電体メモリの個数がj個(jはmの因数)ずつになるように、前記第1の選択線および前記第2の選択線が配置された強誘電体メモリであって、
前記第1選択線が、列ごとに設けられ、対応する列の全ての前記強誘電体メモリセルの前記第1選択端子にそれぞれ接続された、n本のワード線であり、且つ、
前記第2選択線が、複数の列にまたがって設けられ、対応する各列のj個ずつの前記強誘電体メモリセルの前記第2選択端子にそれぞれ接続された、n本のプレート線である、
ことを特徴とする強誘電体メモリ。 - 前記プレート線が、
連続する複数行且つ複数列の前記第2選択端子を相互接続するために、第1配線層に矩形に形成された、複数の第1配線パターンと、
それぞれの列に対応させて、第2配線層に直線状に形成された、複数の第2配線パターンと、
を備えることを特徴とする請求項4に記載の強誘電体メモリ。 - 第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する記憶用強誘電体メモリセルをm行n列(m、nは自然数)に配置してなる記憶用メモリセルブロックと、
第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する判定用強誘電体メモリセルを1行n列に配置してなる判定用メモリセルブロックと、
前記記憶用メモリセルブロックの行ごとに設けられ、対応する行の前記記憶用強誘電体メモリセルの前記データ端子にそれぞれ共通接続された、複数のビット線と、
前記判定用メモリセルブロックの行ごとに設けられ、対応する行の前記判定用強誘電体メモリセルの前記データ端子にそれぞれ共通接続された判定用ビット線と、
前記記憶用メモリセルブロックおよび前記判定用メモリセルブロックの列ごとに共通して設けられ、対応する前記記憶用強誘電体メモリセルおよび前記判定用強誘電体メモリセルの前記第1選択端子にそれぞれ共通接続された、複数の第1選択線と、
前記記憶用メモリセルブロックの列ごとに複数本ずつ設けられ、対応する列の前記記憶用強誘電体メモリセルの前記第2選択端子がそれぞれいずれか1本のみに共通接続された、第2選択線と、
前記判定用メモリセルブロックの列ごとに1本ずつ設けられ、対応する列の前記判定用強誘電体メモリセルの前記第2選択端子に接続された、第3選択線と、
読み出すべき前記記憶用強誘電体メモリが属する列の前記第1選択線に、選択的に前記読み出し電位を供給する第1選択線制御回路と、
前記読み出すべき記憶用強誘電体メモリが属する列の複数の前記第2選択線のうち、当該読み出すべき記憶用強誘電体メモリが接続された前記第2選択線のみに、選択的に前記読み出し電位を供給する第2選択線制御回路と、
前記読み出すべき記憶用強誘電体メモリが属する列の前記第3選択線に、選択的に前記読み出し電位を供給する第3選択線制御回路と、
前記判定用強誘電体メモリセルの記憶値の正誤を判定する判定回路と、
を備えることを特徴とする強誘電体メモリ。 - 第1選択端子および第2選択端子の電位が読み出し電位のときにデータ端子から記憶値を出力する冗長用強誘電体メモリセルをm行1列に配置してなる、少なくとも1個の冗長用メモリセルブロックと、
前記判定回路が記憶値を「偽」と判定したときに、前記記憶用強誘電体メモリセルから読み出された記憶値を前記冗長用強誘電体メモリセルに書き込む、冗長判定回路と、
をさらに備えることを特徴とする請求項6に記載の強誘電体メモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328265A JP3597185B2 (ja) | 2002-11-12 | 2002-11-12 | 強誘電体メモリ |
US10/405,352 US6870754B2 (en) | 2002-11-12 | 2003-04-03 | Ferroelectric memory |
US10/973,832 US6999336B2 (en) | 2002-11-12 | 2004-10-27 | Ferroelectric memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328265A JP3597185B2 (ja) | 2002-11-12 | 2002-11-12 | 強誘電体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004164730A JP2004164730A (ja) | 2004-06-10 |
JP3597185B2 true JP3597185B2 (ja) | 2004-12-02 |
Family
ID=32212002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002328265A Expired - Fee Related JP3597185B2 (ja) | 2002-11-12 | 2002-11-12 | 強誘電体メモリ |
Country Status (2)
Country | Link |
---|---|
US (2) | US6870754B2 (ja) |
JP (1) | JP3597185B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7463505B2 (en) | 2005-10-06 | 2008-12-09 | Seiko Epson Corporation | Semiconductor memory device and electronic apparatus |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7244995B2 (en) | 2004-10-18 | 2007-07-17 | Texas Instruments Incorporated | Scrambling method to reduce wordline coupling noise |
JP2006277889A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体記憶装置 |
JP4887853B2 (ja) * | 2006-03-17 | 2012-02-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
JP5106200B2 (ja) * | 2008-03-27 | 2012-12-26 | パナソニック株式会社 | 半導体メモリ装置及び半導体メモリシステム |
JP5699772B2 (ja) * | 2011-04-15 | 2015-04-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP6394155B2 (ja) * | 2014-07-31 | 2018-09-26 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US10355002B2 (en) | 2016-08-31 | 2019-07-16 | Micron Technology, Inc. | Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
KR20180130581A (ko) | 2016-08-31 | 2018-12-07 | 마이크론 테크놀로지, 인크 | 메모리 셀 및 메모리 어레이 |
EP3507830A4 (en) | 2016-08-31 | 2020-04-01 | Micron Technology, Inc. | STORAGE CELLS AND STORAGE ARRAYS |
CN110192280A (zh) | 2017-01-12 | 2019-08-30 | 美光科技公司 | 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法 |
CN110753962A (zh) * | 2017-08-29 | 2020-02-04 | 美光科技公司 | 存储器电路 |
US10446502B2 (en) | 2017-08-30 | 2019-10-15 | Micron, Technology, Inc. | Apparatuses and methods for shielded memory architecture |
US11205467B2 (en) | 2019-05-09 | 2021-12-21 | Namlab Ggmbh | Ferroelectric memory and logic cell and operation method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619447A (en) | 1995-05-02 | 1997-04-08 | Motorola, Inc. | Ferro-electric memory array architecture and method for forming the same |
JP3617615B2 (ja) * | 1999-11-08 | 2005-02-09 | シャープ株式会社 | 強誘電体記憶装置 |
JP2001351373A (ja) | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびそれを用いた半導体集積装置 |
JP2002015562A (ja) | 2000-06-29 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
KR100407578B1 (ko) * | 2001-01-08 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 |
US6567329B2 (en) * | 2001-08-28 | 2003-05-20 | Intel Corporation | Multiple word-line accessing and accessor |
JP2003263886A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | ビット線容量を最適化できる強誘電体メモリ |
-
2002
- 2002-11-12 JP JP2002328265A patent/JP3597185B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-03 US US10/405,352 patent/US6870754B2/en not_active Expired - Fee Related
-
2004
- 2004-10-27 US US10/973,832 patent/US6999336B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7463505B2 (en) | 2005-10-06 | 2008-12-09 | Seiko Epson Corporation | Semiconductor memory device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20050157530A1 (en) | 2005-07-21 |
JP2004164730A (ja) | 2004-06-10 |
US20040090810A1 (en) | 2004-05-13 |
US6870754B2 (en) | 2005-03-22 |
US6999336B2 (en) | 2006-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3597185B2 (ja) | 強誘電体メモリ | |
KR100463599B1 (ko) | 불휘발성 강유전체 메모리 장치 및 그의 구동방법 | |
KR100709538B1 (ko) | 반도체 메모리 | |
KR100463602B1 (ko) | 불휘발성 강유전체 메모리의 배선 | |
JP3199862B2 (ja) | 半導体記憶装置 | |
KR100456598B1 (ko) | 서로 상보되는 데이터를 갖는 메모리 셀들이 배열되는메모리 장치 | |
US5062077A (en) | Dynamic type semiconductor memory device | |
JP2003263886A (ja) | ビット線容量を最適化できる強誘電体メモリ | |
US7382668B2 (en) | Full-stress testable memory device having an open bit line architecture and method of testing the same | |
US6125070A (en) | Semiconductor memory device having multiple global I/O line pairs | |
US6185138B1 (en) | Method and apparatus for testing random access memory devices | |
US7092276B2 (en) | Series feram cell array | |
JP3913451B2 (ja) | 半導体記憶装置 | |
KR100316241B1 (ko) | 비휘발성 강유전체 메모리 | |
US6330202B1 (en) | Semiconductor memory device having write data line | |
US5537347A (en) | Dynamic semiconductor memory device | |
US6816398B2 (en) | Memory device | |
US6728122B2 (en) | Semiconductor memory device capable of rewriting data signal | |
JP2008191444A (ja) | 表示ドライバic | |
KR100447222B1 (ko) | 강유전체 메모리 및 그의 구동방법 | |
KR100419539B1 (ko) | 열 디코더에 의해 선택되는 플레이트 라인을 가진 집적강유전성 메모리 | |
KR100702841B1 (ko) | 더미 센스앰프를 구비하는 반도체 메모리 장치 및 그에따른 데이터 센싱 방법 | |
JP4935832B2 (ja) | 半導体記憶装置 | |
JP2001358312A (ja) | 半導体記憶装置 | |
KR20050072677A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3597185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |