JP4935832B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4935832B2 JP4935832B2 JP2009004071A JP2009004071A JP4935832B2 JP 4935832 B2 JP4935832 B2 JP 4935832B2 JP 2009004071 A JP2009004071 A JP 2009004071A JP 2009004071 A JP2009004071 A JP 2009004071A JP 4935832 B2 JP4935832 B2 JP 4935832B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric memory
- capacitor plate
- line
- circuit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
図4は、本発明の実施の形態1に係る半導体記憶装置に備えられた強誘電体メモリにおけるセルアレイの構成を示す平面図である。なお図4においては、上記図1と同様に、一例として縦(ビット線に沿う方向)4個、横(ビット線と直交する方向)6個で合計24個の強誘電体メモリセルが配列された場合が示される。
図6は、本発明の実施の形態2に係る半導体記憶装置に備えられた強誘電体メモリにおけるセルアレイの構成を示す平面図である。なお図6においては、上記図4と同様に、一例として縦(ビット線に沿う方向)4個、横(ビット線と直交する方向)6個で合計24個の強誘電体メモリセルFMCが配列された場合が示される。
図9は、本発明の実施の形態3に係る半導体記憶装置の構成を示す回路図である。図9に示されるように、本実施の形態3に係る半導体記憶装置は、図8に示された実施の形態2に係る半導体記憶装置と同様な構成を有するが、ワード線デコーダ3及びプレート線デコーダ5の構成が相違する。
図11は、本発明の実施の形態4に係る半導体記憶装置に備えられた強誘電体メモリにおけるセルアレイの構成を示す平面図である。図11に示されるように、本実施の形態4に係る強誘電体メモリにおけるセルアレイは、図6に示された実施の形態2に係る強誘電体メモリにおけるセルアレイと同様な構成を有するが、セルユニットUT1〜UT3相互のビット線BL1〜BL6方向におけるずれが、強誘電体メモリセルFMCの1/2に相当する距離とされる点で相違するものである。なお、図11に示されたセルアレイは、図7に示された回路図により表すことができる。
図12は、本発明の実施の形態5に係る半導体記憶装置に備えられた強誘電体メモリにおけるセルアレイの構成を示す平面図である。図12に示されるように、本実施の形態5に係る強誘電体メモリにおけるセルアレイは、図11に示された実施の形態4に係る強誘電体メモリにおけるセルアレイと同様な構成を有するが、図11に示されたセルアレイを実メモリセルアレイRMCAとして、その周囲にビット線コンタクトをしないダミー強誘電体メモリセルDFMCを備える点で相違するものである。
2 選択回路
3 ワード線デコーダ
5 プレート線デコーダ
7 プレート線パルス発生回路
9 ワード線パルス発生回路
11a,11b タイミング制御回路
13 センスアンプ
15 書き込み増幅回路
16〜19 OR回路
20,21,41〜44,59,60,62,63 AND回路
22,23,45 NOR回路
24〜36,50,66 反転回路
37〜43,51〜58 NAND回路
46 ロウデコーダ
61 2ビットアダー回路
64,65 排他的OR回路
FMC,FMC1〜FMC28 強誘電体メモリセル
DFMC ダミー強誘電体メモリセル
SD1,SD2 拡散領域
WL1〜WL4,WL0a〜WL4a,WL0b〜WL2b ワード線
DWL0,DWL1 ダミーワード線
BL1〜BL6 ビット線
DBL1〜DBL4 ダミービット線
CP0〜CP4,CP0a〜CP4a,CP1b,CP2b キャパシタプレート線
DCP0〜DCP3 ダミーキャパシタプレート線
GT1〜GT2 ゲート回路
SA1,SA2 センスアンプ
DB1,DB2 データバス
UT1〜UT3 セルユニット
DU1,DU2 デコードユニット
NT,NT1〜NT4 NチャネルMOSトランジスタ
RMCA 実メモリセルアレイ
VDD 電源電圧ノード
Na〜Nf ノード
Claims (5)
- キャパシタプレート線とビット線の間に接続され、ワード線とキャパシタプレート線の電位に応じてデータの読み書きがなされる複数の強誘電体メモリセルが、基板上においてアレイ状に形成される半導体記憶装置であって、
前記アレイに対して設けられる、ワード線デコーダとキャパシタプレート線デコーダと、
前記ワード線デコーダに接続される複数のワード線と、
前記キャパシタプレート線デコーダに接続される複数のキャパシタプレート線と、
をそれぞれ有し、
前記複数のキャパシタプレート線の内、1のキャパシタプレート線に接続される複数の強誘電体メモリセルが分割されてなる複数のブロックを構成する各ブロックは、前記複数のブロック内の他のブロックと異なるワード線に接続され、
前記複数のワード線の1つと前記複数のキャパシタプレート線の1つを駆動することにより、前記複数のワード線の1つと前記複数のキャパシタプレート線の1つの両方に接続される前記ブロックに属する強誘電体メモリセルが読み出され、
前記ワード線は、前記強誘電体メモリセルがアレイ状に形成された基板上に、異なるキャパシタプレート線に接続されている複数の前記ブロックに接続されるよう階段状に配置されている、
ことを特徴とする半導体記憶装置。 - キャパシタプレート線とビット線の間に接続され、ワード線とキャパシタプレート線の電位に応じてデータの読み書きがなされる複数の強誘電体メモリセルが、基板上においてアレイ状に形成される半導体記憶装置であって、
前記アレイに対して設けられる、ワード線デコーダとキャパシタプレート線デコーダと、
前記ワード線デコーダに接続される複数のワード線と、
前記キャパシタプレート線デコーダに接続される複数のキャパシタプレート線と、
をそれぞれ有し、
前記複数のワード線の内、1のワード線に接続される複数の強誘電体メモリセルが分割されてなる複数のブロックを構成する各ブロックは、前記複数のブロック内の他のブロックと異なるキャパシタプレート線に接続され、
前記複数のワード線の1つと前記複数のキャパシタプレート線の1つを駆動することにより、前記複数のワード線の1つと前記複数のキャパシタプレート線の1つの両方に接続される前記ブロックに属する強誘電体メモリセルが読み出され、
前記キャパシタプレート線は、前記強誘電体メモリセルがアレイ状に形成された基板上に、異なるワード線に接続されている複数の前記ブロックに接続されるよう階段状に配置されている、
ことを特徴とする半導体記憶装置。 - アレイ状に配置された前記強誘電体メモリセルの外周に形成されたダミー強誘電体メモリセルをさらに備えた請求項1または2に記載の半導体記憶装置。
- アクセス対象とする前記強誘電体メモリセルの位置を指定するロウアドレスとコラムアドレスとに応じて、前記キャパシタプレート線及び前記ワード線を選択的に駆動する駆動手段をさらに備えた請求項1または2に記載の半導体記憶装置。
- 前記ワード線及び前記キャパシタプレート線を駆動することにより同時選択される前記強誘電体メモリセルの数だけ設けられ、前記強誘電体メモリセルから読み出された前記データを増幅する増幅手段と、
前記強誘電体メモリセルのうち同時選択される前記強誘電体メモリセルから読み出された前記データを選択して前記増幅手段へ供給する選択手段とをさらに備えた請求項1または2に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009004071A JP4935832B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009004071A JP4935832B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000175862A Division JP2001358312A (ja) | 2000-06-12 | 2000-06-12 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009123328A JP2009123328A (ja) | 2009-06-04 |
JP4935832B2 true JP4935832B2 (ja) | 2012-05-23 |
Family
ID=40815304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009004071A Expired - Fee Related JP4935832B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935832B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5500051B2 (ja) | 2010-11-22 | 2014-05-21 | 富士通セミコンダクター株式会社 | 強誘電体メモリ |
TWI545696B (zh) | 2013-09-10 | 2016-08-11 | Toshiba Kk | Semiconductor memory device and manufacturing method thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181286A (ja) * | 1994-10-28 | 1996-07-12 | Sony Corp | 半導体メモリセル及びその作製方法 |
JPH10162589A (ja) * | 1996-11-28 | 1998-06-19 | Matsushita Electron Corp | 強誘電体メモリ装置 |
-
2009
- 2009-01-09 JP JP2009004071A patent/JP4935832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009123328A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6795331B2 (en) | Ferroelectric memory wherein bit line capacitance can be maximized | |
JPH0264990A (ja) | 半導体記憶装置 | |
JPH04228188A (ja) | 半導体記憶装置 | |
JP4908562B2 (ja) | 強誘電体メモリ装置 | |
KR101129147B1 (ko) | 컴파일드 메모리, asic 칩 및 컴파일드 메모리의 레이아웃 방법 | |
JP2007157259A (ja) | 強誘電体記憶装置 | |
JP2007018600A (ja) | 半導体記憶装置 | |
JP2012022752A (ja) | 半導体装置及びその試験方法 | |
US10121531B2 (en) | Semiconductor memory | |
JP3597185B2 (ja) | 強誘電体メモリ | |
JP4357249B2 (ja) | 半導体記憶装置 | |
WO2017145312A1 (ja) | 半導体記憶装置 | |
JP4935832B2 (ja) | 半導体記憶装置 | |
JP3913451B2 (ja) | 半導体記憶装置 | |
JP4756581B2 (ja) | 半導体記憶装置 | |
JP2001358312A (ja) | 半導体記憶装置 | |
US6330202B1 (en) | Semiconductor memory device having write data line | |
JP4348228B2 (ja) | 強誘電体メモリ | |
JP2010010369A5 (ja) | ||
JP4887853B2 (ja) | 半導体記憶装置 | |
JP2008191444A (ja) | 表示ドライバic | |
JP2009038306A (ja) | 半導体記憶装置 | |
US20100103758A1 (en) | Semiconductor memory device having sense amplifier | |
KR20050072677A (ko) | 반도체 메모리 장치 | |
JP4552266B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |