ES2239177T3 - Procedimiento de lectura no destructiva y aparato para utilizar con el procedimiento. - Google Patents
Procedimiento de lectura no destructiva y aparato para utilizar con el procedimiento.Info
- Publication number
- ES2239177T3 ES2239177T3 ES01997813T ES01997813T ES2239177T3 ES 2239177 T3 ES2239177 T3 ES 2239177T3 ES 01997813 T ES01997813 T ES 01997813T ES 01997813 T ES01997813 T ES 01997813T ES 2239177 T3 ES2239177 T3 ES 2239177T3
- Authority
- ES
- Spain
- Prior art keywords
- voltage
- omega
- phase
- signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Abstract
Un procedimiento para determinar un estado lógico de un elemento de memoria en un dispositivo de almacenamiento de datos, en el cual dicho elemento almacena datos en forma de un estado de polarización eléctrica de un condensador que contiene un material polarizable, en el cual dicho material polarizable es capaz de mantener una polarización eléctrica que no se pierde en ausencia de una tensión aplicada externamente sobre dicho condensador, y de generar una corriente de respuesta a una tensión aplicada, comprendiendo dicha corriente de respuesta unos componentes lineales y no lineales, y cuyo procedimiento consiste en: aplicar sobre dicho condensador una primera tensión de señal débil cronodependiente, teniendo dicha tensión de señal débil una amplitud y/o una duración inferiores a las requeridas para provocar un cambio permanente significativo en el estado de polarización de dicho condensador, aplicar sobre dicho condensador una segunda tensión cronodependiente, sumándose dicha segunda tensión cronodependiente a dicha primera tensión cronodependiente, teniendo la suma de la primera y de la segunda tensión cronodependiente una amplitud y/o una duración inferiores a las requeridas para provocar un cambio permanente significativo en el estado de polarización de dicho condensador, registrar al menos una característica de una corriente de respuesta de señal débil generada en dicho condensador, teniendo dicha al menos una característica una relación lineal o no lineal con dichas tensiones cronodependientes primera y/o segunda aplicadas, efectuar un análisis de correlación en base a las señales de referencia de correlación derivadas de ambas tensiones cronodependientes primera y segunda aplicadas sobre dicho condensador, determinar el estado lógico estableciendo un valor numérico para el resultado de dicho análisis de correlación, y asignar al estado lógico determinado un valor lógico según un protocolo predeterminado.
Description
Procedimiento de lectura no destructiva y
aparato para utilizar con el procedimiento.
La presente invención se refiere a un
procedimiento para determinar un estado lógico de un elemento de
memoria en un dispositivo de almacenamiento de datos, en el cual
dicho elemento almacena datos en forma de un estado de polarización
eléctrica de un condensador que contiene un material polarizable,
cuyo material polarizable es capaz de mantener una polarización
eléctrica que no se pierde en ausencia de una tensión aplicada
exteriormente sobre dicho condensador, y de generar una corriente
de respuesta a una tensión aplicada, cuya corriente de respuesta
comprende componentes lineales y no lineales. La presente invención
también se refiere respectivamente a un primer aparato y a un
segundo aparato para efectuar una comparación de fases en el
procedimiento según la invención.
Particularmente la presente invención se refiere
a una lectura no destructiva de un elemento de memoria en el cual
el material polarizable presenta una histéresis, notablemente un
electreto o un material ferroeléctrico, según es sabido en la
técnica.
En años recientes se ha desarrollado el
almacenamiento de datos en medios eléctricamente polarizables
consistentes en películas delgadas de ferroeléctricos cerámicos o
poliméricos. Una ventaja principal de tales materiales es que
mantienen su polarización sin el suministro permanente de energía
eléctrica, es decir, que el almacenamiento de datos no es
volátil.
Se han desarrollado dos clases principales de
dispositivos de memoria en los cuales el estado lógico de un
elemento individual de memoria está representado por la dirección
de polarización de la delgada película ferroeléctrica de ese
elemento. En ambos casos los datos se escriben en los elementos de
memoria polarizando la película en la dirección deseada mediante la
aplicación de un campo eléctrico adecuadamente dirigido que exceda
el campo coercitivo del ferroeléctrico. No obstante, las
arquitecturas de los dispositivos son fundamentalmente
diferentes:
En la primera clase de dispositivos, cada
elemento de memoria incorpora al menos un transistor. La
arquitectura del conjunto de la memoria es del tipo de matriz
activa, cuya principal ventaja en comparación con los dispositivos
tradicionales SRAM y DRAM es la naturaleza no volátil del estado
lógico almacenado ferroeléctricamente.
Una amplia sub-clase de tales
dispositivos de memoria a base de ferroeléctricos, denominados
comúnmente FeRAM o FRAM (término registrado por Symetrix Corp.),
está extensamente descrita en la literatura científica y de patentes
y actualmente está comercializada por diversas compañías en todo el
mundo. En su forma más simple (arquitectura 1T-1C),
cada elemento de memoria FeRAM tiene un sólo transistor y un sólo
condensador, según se ilustra en la Figura 1, cuyo condensador
contiene un ferroeléctrico que puede ser polarizado en una u otra
dirección, representando una lógica "0" ó "1",
respectivamente. En un determinado elemento de memoria se escribe,
es decir, se prepara el condensador ferroeléctrico polarizado en la
dirección deseada, aplicando tensiones adecuadas sobre la línea de
palabra, la línea de bits y la línea de matriz que sirven a dicho
elemento. La lectura se efectúa poniendo en flotación la línea de
bits y aplicando una tensión positiva sobre la línea de matriz
mientras se asegura la línea de palabra. Dependiendo de la
dirección de polarización del condensador, es decir, de si el
elemento almacena un "0" o un "1" lógico, la carga
transferida durante este proceso a la línea de bits será o bien
significativa o bien pequeña, y el estado lógico del elemento se
determina registrando la magnitud de esta carga. Puesto que esta
operación de lectura es destructiva, es preciso volver a escribir
los datos para evitar la pérdida permanente de la información
almacenada. Se han editado numerosas patentes sobre variantes del
concepto FeRAM básico, véanse, por ejemplo, las Patentes
Estadounidenses nº 4.873.664 (Ramtron International Corp.),
5.539.279 (Hitachi Ltd.), 5.530.668 (Ramtron International Corp.),
5.541.872 (Micron Technology), 5.550.770 (Hitachi Ltd.), 5.572.459
(Ramtron International Corp.), 5.600.587 (NEC Corp.), 5.883.828
(Symetrix Corp.). Las patentes se refieren tanto a arquitecturas de
circuitos como a materiales, reflejando los difíciles problemas que
han obstaculizado la puesta en práctica de las memorias
ferroeléctricas desde que se introdujo el concepto hace ya varias
décadas. Así pues, el aspecto de la lectura destructiva de estas
memorias ha supuesto la fatiga de los materiales ferroeléctricos
utilizados, limitando la vida útil de funcionamiento y por lo tanto
la capacidad básica de uso en muchas clases de aplicaciones. Tras
grandes esfuerzos, ciertos materiales (por ejemplo PZT y SBT) han
sido refinados y modificados para soportar el gran número de ciclos
de conmutación (10^{10} a 10^{14}) correspondientes a las
aplicaciones más exigentes, así como para presentar una resistencia
adecuada a la impresión, etc. Sin embargo, estos materiales
optimizados requieren recocido a altas temperaturas, son vulnerables
a la exposición al hidrógeno, y plantean genéricamente problemas
costosos y complejos para su posible producción masiva en el estado
actual de la fabricación de dispositivos de silicio. Además, su
necesidad de tratamiento térmico los hace inadecuados para su
futura integración en dispositivos electrónicos a base de
polímeros. Algunas de las patentes reflejan los esfuerzos para
evitar los problemas de derivas y tolerancias de fabricación
haciendo uso de arquitecturas más complejas. Este es el caso de los
elementos de memoria que contienen dos condensadores
ferroeléctricos y dos transistores (diseños 2C-2T)
para poder referenciar elementos y circuitos y protocolos de
impulsos más complejos. Debe notarse que hasta ahora todas las
memorias ferroeléctricas en producción utilizan la arquitectura
2C-2T, ya que aun se carece de materiales que tengan
una estabilidad adecuada cuando son expuestos a ciclos de tiempo,
temperatura y tensión (véase D. Hadnagy: "Making ferroelectric
memories (Fabricación de memorias ferroeléctricas)", The
Inductrial Physicist, pgs 26-28 (Diciembre
1999)).
En otra subclase de dispositivos que emplean uno
o más transistores en cada elemento de memoria, la resistencia
fuente-drenaje de un transistor del elemento está
controlada directa o indirectamente por el estado de polarización de
un condensador ferroeléctrico de dicho elemento. La idea básica no
es nueva y está descrita en la literatura (véase, por ejemplo,
Noriyoshi Yamauchi, “A
metal-Insulator-Semiconductor (MIS)
device using a ferroelectric polymer thin film in the gate
insulator (Dispositivo semiconductor aislante metálico que utiliza
una película delgada de polímero ferroeléctrico en el aislante de la
puerta)”, Jap.J.Appl.Phys. 25, 590-594 (1986); Jun
Lu y otros, “Formation and characteristics of
Pb(Zr,Ti)O_{3} buffer layer (Formación y
características de una capa búfer de
Pb(Zr,Ti)O_{3})”, Appl.Phys.Lett. 70,
490-492 (1997); Si-Bei Xiong y
Shigeki Sakai, “Memory properties of SrBi_{2}Ta_{2}O_{9} thin
films prepared on SiO_{2}/Si substrates (Propiedades de memoria de
películas delgadas de SrBi_{2}Ta_{2}O_{9} preparadas sobre
substratos de SiO_{2}/Si), Appl.Phys.Lett. 70,
1613-1615 (1999)). En la Patente Estadounidense Nº
5.592.409 (Rohm Co., Ltd), Nidhimura y otros describen una memoria
no volátil basada en una película ferroeléctrica que se polariza en
una u otra dirección, representando un "0" o un "1"
lógico. El ferroeléctrico polarizado aplica una polarización en la
puerta de un transistor, controlando así el flujo de corriente a
través del transistor. Una ventaja obvia de este modo de operación
es que puede leerse el estado lógico del elemento de memoria no
destructivamente, es decir, sin provocar la inversión de
polarización del condensador ferroeléctrico. Un concepto
relacionado que se describe en la Patente Estadounidense Nº
5.070.385 (J.T. Evans y J.A. Bullington) se basa en un material
semiconductor muy cercano al ferroeléctrico. En este caso, el
material semiconductor presenta una resistencia eléctrica que
depende del estado de polarización del ferroeléctrico.
Desafortunadamente, aun quedan graves cuestiones sin resolver en
cuanto a materiales y procesos relacionados con todos los conceptos
anteriormente mencionados (véase, por ejemplo, D. Hadnagy, “Making
ferroelectric memories (Fabricación de memorias ferroeléctricas)”,
The Industrial Physicist, pgs 26-28 (Diciembre
1999)), y por el momento es dudoso que puedan comercializarse con
éxito en un futuro próximo.
En ambas subclases citadas anteriormente, la
necesidad de uno o más transistores en cada elemento representa un
inconveniente principal en cuanto a su complejidad y la pequeña
densidad superficial de almacenamiento de datos.
En la segunda clase de dispositivos, de
particular importancia en nuestro caso, los elementos de memoria
están dispuestos con una arquitectura de matriz pasiva en la cual
dos juegos de electrodos mutuamente ortogonales forman unos
conjuntos de estructuras tipo condensador en los puntos de cruce
entre los electrodos. Cada elemento de memoria puede crearse muy
sencillamente, según se ilustra en la Figura 2, empleando
electrodos de tipo cinta que definen una zona de solape allí donde
se cruzan, cuya zona de solape constituye un sándwich de material
polarizable entre los planos de electrodos paralelos. Son posibles,
sin embargo, estructuras de condensador alternativas en las que los
campos eléctricos que interaccionan con el material polarizable
tienen sus componentes principales dirigidos paralelamente al
substrato en lugar de perpendicularmente al mismo. Sin embargo,
tales arquitecturas "laterales" no se discutirán en este
documento, puesto que la elección particular de la arquitectura del
elemento es indiferente para el asunto de la presente invención.
Según la técnica anterior, los datos de los elementos individuales
de memoria se leen aplicando sobre el material de cada elemento en
cuestión un campo eléctrico de magnitud suficiente para vencer el
efecto de histéresis y alinear la polarización eléctrica del
elemento en la dirección del campo aplicado. Si el material ya
estuviera polarizado en esa dirección antes de la aplicación del
campo, no se produce la inversión de polarización y sólo circula a
través del elemento una pequeña corriente transitoria. Sin embargo,
si el material estuviera polarizado en la dirección opuesta, se
produce la inversión de polarización, provocando una corriente
transitoria mucho mayor que circula a través del elemento. De este
modo, se determina el estado lógico, es decir, la dirección de la
polarización eléctrica del elemento individual de memoria,
aplicando una tensión de magnitud suficiente para sobrepasar el
campo coercitivo del ferroeléctrico y detectando la corriente
resultante.
En comparación con los dispositivos basados en
matrices activas, los basados en matrices pasivas pueden fabricarse
con una densidad mucho mayor de elementos de memoria, y la propia
matriz de memoria es mucho menos compleja. Sin embargo, el proceso
de lectura según la técnica anterior es destructivo, lo que implica
la perdida del contenido de datos en el elemento leído. Por ello,
los datos que ya han sido leídos deben ser escritos de nuevo en el
dispositivo de memoria si se desea seguir almacenando esos datos.
Una consecuencia más seria de la conmutación de polarización es la
fatiga, es decir una pérdida gradual de la polarización conmutable
que está acompañada típicamente por la necesidad de aplicar una
tensión más elevada sobre el elemento para provocar la inversión de
polarización. La fatiga limita el número de ciclos de lectura que
puede soportar un determinado elemento de memoria, y limita por lo
tanto la gama de aplicaciones. Además, conduce a una respuesta más
lenta y a una necesidad de mayor tensión para el dispositivo de
memoria. La esperada variación gradual de los parámetros de
funcionamiento de los elementos individuales de memoria de un
determinado dispositivo no puede predecirse a priori, y
obliga a un diseño y un funcionamiento según el "caso peor"
que no son los óptimos.
Se han hecho esfuerzos para desarrollar técnicas
que permitan la lectura no destructiva de las memorias a base de
ferroeléctricos conservando a la vez una arquitectura sencilla de
los elementos de memoria. A este respecto, C.J. Brennan describe
unos elementos de condensador ferroeléctrico y unos correspondientes
módulos de circuitos elementales para almacenamiento de datos en
las Patentes Estadounidenses Nº 5.343.421; 5.309.390; 5.262.983;
5.245.568; 5.151.877 y 5.140.548. Explorando los valores de
capacitancia de señal débil mientras el ferroeléctrico es sometido
simultáneamente a unos campos de polarización moderados, es decir
unos campos de polarización que durante la lectura no apliquen
sobre el elemento una tensión máxima que sobrepase el campo
coercitivo del ferroeléctrico, se determina la dirección de
polarización espontánea del condensador y por lo tanto el estado
lógico del elemento de memoria. Sin embargo, existen ciertas
premisas muy especificas para aplicar los procedimientos y aparatos
descritos por Brennan, que invocan unos fenómenos basados en una
acumulación de carga espacial en los electrodos que depende
explícitamente de los materiales utilizados en los electrodos y en
el ferroeléctrico adjunto. La lectura de datos implica la
exploración de la carga espacial, la cual debe ser realizada con
unas escalas de tiempo que sean compatibles con tal acumulación de
carga. Además, las patentes de Brennan no contienen ninguna
enseñanza sobre el modo de temporizar y correlacionar mutuamente
las tensiones de señal débil y de polarización, lo cual es de vital
importancia para la puesta en práctica de los dispositivos. La
Patente Estadounidense 5.140.548, mencionada anteriormente,
describe un dispositivo que no requiere polarización desde una
fuente externa, derivando una polarización interna a partir de una
diferencia de potencial de contacto entre los electrodos que
emparedan el núcleo ferroeléctrico. Aunque esta solución es elegante
en principio, tiene serios inconvenientes cuando se enfrenta a la
tarea de realizar dispositivos prácticos. Así pues, se pierde la
posibilidad de previsión y el control que pueden obtenerse con la
polarización externa, la cual es sustituia por una polarización
fija que depende explícitamente de la pureza de los materiales y de
las condiciones de tratamiento, así como de la temperatura de
funcionamiento. La naturaleza unipolar y continua de la polarización
generada internamente promueve la impresión del ferroeléctrico, un
fenómeno muy conocido y altamente indeseable en los dispositivos
ferroeléctricos de memoria. Finalmente, una polarización fija tiene
poco o ningún valor cuando se aplican estrategias de correlación
como las descritas en el presente documento.
Las publicaciones de patentes Japonesas Nº
JP-A-06275062 y
JP-A-05129622 (Masayoshi Omura)
describen la lectura no destructiva de un dispositivo de memoria
ferroeléctrica de direccionamiento matricial pasivo. El estado de
polarización del elemento individual de memoria se determina
registrando la fase de la corriente de respuesta de segundo
armónico de un elemento de memoria excitado por una tensión
periódica de señal débil. Además, el documento
JP-A-06275062 describe la aplicación
de una tensión de polarización para colocar el punto de trabajo de
uno de los estados lógicos cerca del punto de máxima curvatura de
la curva de histéresis, mejorando así la amplitud del segundo
armónico.
La Patente Estadounidense Nº 5.666.305 (Mihara y
otros) describe la lectura no destructiva de una memoria
ferroeléctrica de direccionamiento matricial pasivo aplicando unos
impulsos de tensión perturbadora a un nivel muy por debajo de la
tensión coercitiva.
La Patente Estadounidense Nº 3.132.326 (J.W.
Crownover) describe la lectura no destructiva similar de un
elemento ferroeléctrico de memoria utilizando impulsos de tensión
inferiores a la tensión coercitiva para explorar la corriente de
respuesta de un elemento de memoria.
La Patente Estadounidense Nº 5.262.982
(Brassington y otros) describe el uso de un impulso unipolar
positivo con la detección simultanea de una corriente de respuesta
para explorar la pendiente media de la curva de histéresis a la
derecha del eje de polarización, seguido de un impulso unipolar
negativo que explora la curva de histéresis, y hallando después la
diferencia entre los resultados obtenidos con ambos impulsos.
Estas últimas cinco publicaciones de patentes
tienen en común que todas ellas basan la lectura no destructiva en
aplicar genéricamente una señal de lectura o de exploración con un
nivel de tensión apreciablemente menor que la tensión coercitiva y
efectuando después la detección de un estado lógico sobre algún
parámetro de una corriente de respuesta. En un caso se utiliza una
respuesta de segundo armónico para la detección. Genéricamente
estos procedimientos de la técnica anterior están perjudicados por
una inherente debilidad para proporcionar una determinación fiable
del estado lógico de un elemento de memoria, tanto más cuanto que
el uso de una sola señal de lectura no permite la aplicación de
técnicas de correlación más sofisticadas que serán imprescindibles
cuando deba efectuarse una lectura no destructiva en el campo de las
señales débiles.
Finalmente, con respecto a la obtención de una
lectura no destructiva más fiable en una memoria ferroeléctrica
pasiva de direccionamiento matricial, la Patente Estadounidense Nº
5.530.667 (Omura y otros) propone un dispositivo de memoria con un
material de memoria ferroeléctrico que proporciona una curva de
histéresis con unas partes no lineales en dos zonas de
ascenso/descenso de gran pendiente. La lectura no destructiva se
efectúa utilizando una señal de exploración que no supere la
tensión coercitiva y aplicando esta señal de exploración en zonas
de la curva de histéresis que aseguren una capacitancia diferencial
detectable entre dos estados lógicos registrados.
Generalmente, y en particular con respecto a la
fabricación de dispositivos pasivos de memoria ferroeléctrica de
direccionamiento matricial que sean comercialmente viables, existe
una gran necesidad de dispositivos y procedimientos mediante los
cuales puedan leerse datos de manera no destructiva en elementos de
memoria en forma de condensadores de un material eléctrico
polarizable que presente histéresis y cuyos elementos de memoria no
necesiten contener elementos electrónicos activos tales como
transistores. Teniendo en cuenta el hecho de que la lectura no
destructiva de una memoria ferroeléctrica pasiva de
direccionamiento matricial debe producirse con tensiones de lectura
apreciablemente inferiores a la tensión coercitiva y usualmente en
un régimen de señales débiles, también existe la necesidad de
procedimientos de lectura no destructiva más fiables que los
sugeridos hasta el momento por la técnica anterior, tales como los
citados anteriormente.
Es un objetivo principal de la presente invención
proporcionar una base conceptual para la lectura no destructiva de
datos en dispositivos de almacenamiento de datos que contengan
elementos con medios eléctricamente polarizables, en particular
ferroeléctricos.
Por extensión del anterior, es otro objetivo de
la invención permitir la lectura de datos sin incurrir en la fatiga
y el desgaste que acompañan a la lectura tradicional por
conmutación de polarización y que limitan el margen de vida útil de
los dispositivos de memoria basados en ferroeléctricos. Además, es
un objetivo de la invención obviar la necesidad de restaurar el
contenido de datos de los elementos que ya han sido leídos, lo cual
es necesario con las técnicas de lectura destructiva, y así
simplificar el protocolo de lectura y reducir la complejidad del
hardware.
Otro objetivo de la invención es la mejora de la
fiabilidad en el proceso de lectura, proporcionando más de un
criterio de discriminación para la determinación del estado lógico
de un determinado elemento de memoria.
Finalmente, otro objetivo de la presente
invención es describir los procedimientos genéricos y el hardware
para poner en práctica esta lectura de datos no destructiva.
Los objetivos anteriores así como otras
características y ventajas se alcanzan con un procedimiento según
la presente invención que está caracterizados por las etapas de
aplicar sobre dicho condensador una primera tensión de señal débil
cronodependiente, teniendo dicha tensión de señal débil una amplitud
y/o una duración inferiores a las requeridas para provocar un
cambio permanente significativo en el estado de polarización de
dicho condensador, aplicar sobre dicho condensador una segunda
tensión cronodependiente, sumándose dicha segunda tensión
cronodependiente a dicha primera tensión cronodependiente, teniendo
la suma de la primera y de la segunda tensión cronodependiente una
amplitud y/o una duración inferiores a las requeridas para provocar
un cambio permanente significativo en el estado de polarización de
dicho condensador, registrar al menos una característica de una
corriente de respuesta de señal débil generada en dicho
condensador, teniendo dicha al menos una característica una relación
lineal o no lineal con dichas tensiones cronodependientes primera
y/o segunda aplicadas, efectuar un análisis de correlación en base
a las señales de referencia de correlación derivadas de ambas
tensiones cronodependientes primera y segunda aplicadas sobre dicho
condensador, determinar el estado lógico estableciendo un valor
numérico para el resultado de dicho análisis de correlación, y
asignar al estado lógico determinado un valor lógico según un
protocolo predeterminado.
En el procedimiento según la invención se
considera ventajoso efectuar el análisis de correlación en dos
etapas, consistiendo la primera etapa de dicho análisis de
correlación en registrar una correlación temporal entre dicha
tensión de señal débil y dicha al menos una característica
registrada de una corriente de respuesta de señal débil generada en
dicho condensador para establecer la(s) magnitud(es)
de al menos un parámetro que caracteriza dicha al menos una
característica registrada de una corriente de respuesta de señal
débil generada en dicho condensador, y consistiendo la segunda
etapa de dicho análisis de correlación en registrar la correlación
entre dicho al menos un parámetro por un lado y la magnitud, signo
y/o fase de dicha segunda tensión cronodependiente por el otro
lado.
En el procedimiento según la invención también se
considera ventajoso efectuar el análisis de correlación en una sola
etapa, en la cual dicha al menos una característica de una
corriente de respuesta de señal débil generada en dicho condensador
es correlacionada con una señal de referencia derivada de las dos
citadas tensiones cronodependientes primera y segunda aplicadas.
En el procedimiento según la invención se
considera ventajoso que la segunda tensión cronodependiente
aplicada sobre dicho condensador sea una tensión casi estática de
cualquier polaridad, y luego es preferible que dicha segunda tensión
cronodependiente aplicada sobre dicho condensador sea conmutada
entre un conjunto de valores positivos y/o negativos.
En el procedimiento según la invención se
considera ventajoso que la segunda tensión cronodependiente
aplicada sobre dicho condensador sea una tensión de baja frecuencia
o de variación lenta y luego es preferible que sea una tensión
senoidalmente variable.
En una primera realización preferida del
procedimiento según la invención dicha primera tensión de señal
débil cronodependiente se elige de modo que sea periódica con un
componente de Fourier dominante a la frecuencia \omega, se
registra la fase del componente de 2º armónico de dicha corriente de
respuesta, y se efectúa dicha primera etapa de dicho análisis de
correlación con una fase de referencia derivada de dicha primera
tensión de señal débil cronodependiente aplicada sobre dicho
condensador. A ese respecto se considera preferible elegir dicha
primera tensión de señal débil cronodependiente de modo que sea
senoidal.
En una segunda realización preferida del
procedimiento según la presente invención dichas tensiones
cronodependientes se eligen para que sean señales periódicamente
variables con unos componentes de Fourier dominantes a las
frecuencias \omega_{1} y \omega_{2}, respectivamente, se
registran las fases de los componentes de dicha corriente de
respuesta a las frecuencias suma y diferencia \omega_{1} +
\omega_{2} y \omega_{1} - \omega_{2}, y se comparan
dichas fases con una fase de referencia derivada de dichas
tensiones cronodependientes aplicadas sobre dicho condensador. A ese
respecto, se considera preferible elegir dichos componentes de
tensión periódicamente variables de modo que sean senoidales.
También es preferible entonces registrar las fases de dos o mas de
los componentes no lineales de la corriente de respuesta a
2\omega_{1} y/o 2\omega_{2} y/o \omega_{1} +
\omega_{2} y/o \omega_{1} - \omega_{2}, y comparar
dichas fases con una fase de referencia derivada de dichas
tensiones cronodependientes aplicadas sobre dicho condensador, o
comparar dichas fases con la fase de referencia derivada de un
elemento de referencia de estado lógico conocido que está sometido
a las mismas tensiones aplicadas.
En una tercera realización preferida del
procedimiento según la invención el registro de dicha al menos una
característica de una respuesta de señal débil generada en dicho
condensador consiste en registrar la relación entre la magnitud de
dicha corriente de señal débil de respuesta a dicha primera tensión
de señal débil cronodependiente por un lado, y la magnitud de dicha
primera tensión de señal débil cronodependiente por otro lado,
correspondiendo dicha relación a la pendiente de la curva de
histéresis en dos o mas valores de dicha segunda tensión
cronodependiente. A ese respecto se considera preferible elegir
dicha segunda tensión cronodependiente para que sea una tensión
decalada de baja periodicidad o de variación lenta que varía entre
un conjunto de valores positivos y/o negativos predeterminados, y
luego elegir particularmente dicha segunda tensión cronodependiente
para que varíe periódicamente entre un valor positivo y uno
negativo. A ese respecto también se considera alternativamente
preferible elegir dicha segunda tensión cronodependiente para que
sea una tensión suavemente variable que barra un margen de
tensiones entre dos valores positivos o dos valores negativos o un
valor positivo y uno negativo y después barrer periódicamente dicha
segunda tensión cronodependiente con una frecuencia menor que dicha
primera tensión cronodependiente. La segunda tensión
cronodependiente puede elegirse entonces ventajosamente para que sea
senoidalmente variable con el tiempo.
En el procedimiento según la presente invención
se prefiere que dicho protocolo predeterminado asigne a dicho
estado lógico uno de dos valores lógicos dependiendo del valor
numérico establecido.
Los anteriores objetivos así como otras
características y ventajas adicionales también se alcanzan mediante
un aparato para efectuar una comparación de fases en el
procedimiento según presente invención y que está caracterizado por
comprender un generador de señales para suministrar dos o más
señales de lectura con unas fases determinadas a un elemento de
memoria conectable al mismo, cuyo elemento de memoria en respuesta
a dichas señales de lectura emite una señal de respuesta que tiene
dos o más componentes de corriente no lineales; un detector
sensible a las variaciones de fase que puede conectarse al elemento
de memoria y está adaptado para efectuar una detección de al menos
dos fases en la señal de respuesta emitida por el elemento de
memoria; una fuente de referencia conectada a dicho generador de
señales y adaptada para enviar referencias de fase a partir de las
sumas y diferencias de las fases de las señales de lectura que
entran en el detector sensible a las variaciones de fase conectado
a la misma para detectar y correlacionar dichos componentes de
respuesta, y efectuar una comparación de fase entre las referencias
de fase y al menos un componente de respuesta detectado y
correlacionado; y un circuito discriminador/lógico que está
conectado al detector sensible a las variaciones de fase para
recibir la salida del mismo y está adaptado para determinar un
estado lógico del elemento de memoria.
A ese respecto se considera ventajoso que un
variador de fase \omega + \pi esté conectado a la fuente de
referencia para recibir la salida de la misma y enviar la salida de
fase variada \omega + \pi al detector sensible a las
variaciones de fase y opcionalmente también al circuito
discriminador y lógico.
Finalmente, los anteriores objetivos así como
otras características y ventajas adicionales se alcanzan también
con un segundo aparato según la presente invención que está
caracterizado por comprender un generador de señales para
suministrar a un elemento de memoria, conectable al mismo, una
primera señal periódica de lectura superpuesta sobre una segunda
señal periódica de lectura de menor frecuencia que la primera señal
de lectura, cuyo elemento de memoria emite una señal de respuesta de
doble frecuencia que la primera señal de lectura; y un detector y
discriminador sensible a las variaciones de fase que puede
conectarse a dicho elemento de memoria para recibir la señal de
respuesta de la misma así como unas señales de referencia de fase
en forma de las respectivas señales de lectura primera y segunda
procedentes del generador de señales, y correlacionar la fase de la
señal de respuesta con la fase de cualquiera de las señales de
referencia de fase, o con ambas, cuyo detector y discriminador
sensible a las variaciones de fase determina un estado lógico del
elemento de memoria por la magnitud y/o la fase de la señal de
respuesta con fase corre-
lacionada.
lacionada.
Los anteriores y otros objetivos, características
y ventajas de la invención se apreciarán más fácilmente con la
siguiente descripción detallada de las realizaciones preferidas de
la invención, así como con las figuras de los dibujos adjuntos, en
los cuales:
la Figura 1 muestra un ejemplo de una estructura
de elemento de memoria ferroeléctrico 1C-1T de la
técnica anterior que incorpora en cada elemento un transistor y un
condensador ferroeléctrico, según se mencionó anteriormente,
la Figura 2 muestra una estructura pasiva de
direccionamiento matricial con elementos de memoria formados en la
intersección de los electrodos cruzados en forma de rejilla
ortogonal, según se mencionó anteriormente,
la Figura 3a muestra una curva genérica de
histéresis para una sustancia de memoria de tipo ferroeléctrico,
con ciertas características sobresalientes resaltadas,
la Figura 3b muestra una respuesta genérica de
polarización de señal débil de alta frecuencia en función de la
historia de polarización y de la tensión de polarización
aplicada,
las Figuras 4a-4d muestran
ejemplos de lectura por detección de la pendiente local, es decir,
polarización frente a respuesta de tensión en un elemento de
memoria excitado por una señal de tensión, según se muestra,
aplicada según la presente invención,
la Figura 5a muestra el principio de lectura por
detección del segundo armónico según se aplica en la presente
invención,
la Figura 5b muestra un diagrama de bloques de un
aparato de la técnica anterior utilizado para la lectura por
detección del segundo armónico,
la Figura 6 muestra un diagrama de bloques de un
aparato según la invención y utilizado para la lectura por mezcla
paramétrica,
la Figura 7a muestra el principio de lectura por
mejora de la respuesta de segundo armónico mediante unas tensiones
decaladas periódicamente variadas según la presente invención,
la Figura 7b muestra un diagrama de bloques de
una variante del aparato de la Figura 5b utilizado para la lectura
con la mejora de la respuesta del segundo armónico según la
presente invención,
la Figura 8a muestra el principio de lectura por
modulación periódica de la respuesta de segundo armónico mediante
una tensión decalada, senoidal y de menor frecuencia, según la
presente invención, y
la Figura 8b muestra un diagrama de bloques de
una variante del aparato de la Figura 5b utilizado para lectura por
modulación periódica de la respuesta de segundo armónico según la
presente invención.
Según se describió anteriormente, las técnicas
anteriores para leer el estado lógico almacenado según la dirección
de polarización de un condensador ferroeléctrico de un elemento de
memoria implicará típicamente uno de los dos casos siguientes:
emplear un microcircuito en cada elemento de memoria, en el cual la
dirección de la polarización del condensador de la memoria (es
decir, su estado lógico) determina la polarización en la puerta de
un transistor y por lo tanto el flujo de corriente hacia un
amplificador detector que lea ese elemento, o aplicar una tensión
sobre el condensador ferroeléctrico de magnitud suficiente para
provocar la inversión de polarización en el condensador. Dependiendo
de que la dirección de la polarización en el condensador sea
paralela u opuesta al campo aplicado, la polarización permanecerá
invariada o basculará hasta la dirección opuesta. Aunque el primer
caso proporciona una lectura no destructiva, existen problemas
severos relativos a los materiales y su tratamiento, tal como se
describió anteriormente con relación a la técnica anterior. El
último conjunto de técnicas de lectura es destructivo, implicando
la conmutación de polarización con los inherentes problemas de
fatiga, etc., y la pérdida de los datos contenidos.
Según se describirá a continuación con referencia
a las características genéricas de respuesta a la polarización
eléctrica en materiales que presentan remanencia de polarización,
en particular los ferroeléctricos, existen procedimientos
alternativos de lectura que no son destructivos, son sencillos de
poner en práctica y son compatibles con esquemas de direccionamiento
matricial tanto activos como pasivos. Sin embargo, los fenómenos
físicos implicados son numerosos y complejos, y por lo tanto es
necesario adaptar el esquema de lectura a los materiales,
arquitecturas y escalas de tiempo de interés en cada situación
determinada.
Según la presente invención el estado lógico de
un elemento determinado del dispositivo de memoria, es decir la
dirección de su polarización eléctrica, se determina registrando la
respuesta no lineal de la impedancia eléctrica de dicho elemento
ante una tensión variable en el tiempo cuya variación de tensión es
muy inferior a la requerida para efectuar la inversión de
polarización en dicho elemento. Según se mostrará, esta respuesta
no lineal puede presentar una impedancia de señal débil dependiente
de la tensión de polarización cuya magnitud puede ser
correlacionada con la tensión de polarización para revelar el
estado lógico del elemento. Alternativamente, la falta de linealidad
engendra una respuesta con un contenido de frecuencia espectral
diferente al de la tensión de excitación, pudiendo contener por
ejemplo armónicos más elevados y/o componentes de frecuencia suma y
diferencia con respecto al contenido de frecuencia de la tensión de
excitación, en los cuales la fase y/o la magnitud de dichos
componentes de respuesta no lineal serán diferentes, dependiendo del
estado lógico del elemento.
En el presente contexto, es importante distinguir
entre la respuesta de polarización a través de la interacción con
los dipolos responsables de la polarización remanente, por un lado,
y por otro lado la respuesta procedente de las cargas móviles casi
latentes que se acumulan en respuesta a la polarización creada por
estos dipolos y por el campo aplicado por los electrodos. Esto
tendrá un impacto sobre las frecuencias y los protocolos de
impulsos de lectura que puedan utilizarse en cada caso, así como
sobre las posibles restricciones que afecten a la selección de los
materiales de los electrodos.
Con referencia al primer caso, el bucle genérico
de histéresis representado en la Figura 3a ilustra la respuesta de
un medio prepolarizado ante una tensión externa aplicada sobre los
electrodos de la estructura de tipo condensador. La tensión
aplicada en este caso sigue una variación cíclica entre dos valores
extremos de polaridad positiva y negativa, según se muestra. La
relación es compleja, ya que la polarización local frente a la
respuesta de tensión en un punto determinado de la curva depende de
la historia previa de polarización/tensión y además no es lineal,
tanto a escala macroscópica como microscópica. Dependiendo de que
el material haya sido preparado en un estado lógico "0" ó
"1", respectivamente, la polarización local ante la respuesta
de tensión presenta unas diferencias, dependientes del estado
lógico, que pueden ser explotadas para proporcionar un medio no
destructivo de leer el estado lógico. Estas diferencias se
manifiestan en una respuesta de polarización de señal débil que
depende de la posición en la curva, y cuya respuesta de
polarización de señal débil puede contener componentes de respuesta
tanto lineales como no lineales frente a una tensión de excitación
de señal débil aplicada. En consecuencia, la compleja impedancia de
señal débil, detectada en un elemento de memoria en forma de
condensador que contenga un material con las características
representadas en la Figura 3a, puede ser analizada en correlación
con las tensiones aplicadas sobre el condensador para revelar el
estado lógico del elemento de memoria. Debe observarse que las
frecuencias de las tensiones de polarización aplicadas y de la
exploración de señal débil deben elegirse suficientemente bajas
para pueda producirse la polarización originada por el dipolo.
Dependiendo del material en cuestión, la temperatura, etc., la
frecuencia permisible máxima puede variar ampliamente (desde unos
cientos de Hz hasta GHz), con las cerámicas ferroeléctricas
inorgánicas displacivas que responden muy rápidamente y los
polímeros ferroeléctricos poliméricos basados en la alineación que
responden más lentamente.
Pasando ahora al último caso, en el cual la
respuesta de polarización es debida a las cargas casi latentes o
móviles que se acumulan bajo la influencia de campos internos del
material, un repaso a la literatura científica muestra que los
fenómenos básicos de la asimetría dependiente de la polarización, la
dependencia de la polarización y la respuesta no lineal parecen ser
un atributo general de todos los materiales ferroeléctricos en las
estructuras tipo condensador de la clase que aquí interesa, aunque
en muchos casos la magnitud de la respuesta de polarización
disminuye mucho, incluso a frecuencias que superan con mucho
aquellas a las que puede producirse la polarización del
ferroeléctrico, en cuyo caso no es pertinente la explicación de
estos fenómenos en los términos de la curva de histéresis de la
Figura 3a.
En la presente invención, el estado lógico, es
decir la dirección y/o la magnitud de la polarización remanente, se
determina explotando las faltas de linealidad inherentes a la
respuesta de polarización del material ante la aplicación de un
campo eléctrico. A continuación se describirán dos aproximaciones
básicas.
En la primera, el material es sometido a una
tensión de exploración de señal débil superpuesta a la tensión de
polarización, y la respuesta de polarización a la misma frecuencia
de la tensión de exploración es determinada en función de la
tensión de polarización. En la Figura 3b se muestra una curva
genérica de respuesta de polarización de señal débil. Registrando
la respuesta a la misma frecuencia de la tensión de excitación,
esta respuesta es simplemente la capacitancia dependiente de la
polarización, la cual está relacionada con el estado de
polarización del material. Es importante comprender que aunque
presenten el mismo comportamiento cualitativo, existe una diferencia
fundamental entre los mecanismos que conducen a tales curvas por
interacción con las cargas casi latentes o móviles acumuladas, por
un lado, y las curvas obtenidas por exploración de señal débil de
la pendiente de la curva de histéresis, por otro lado. Debido a las
similitudes de ciertos esquemas de lectura que se describirán a
continuación, las descripciones de las realizaciones preferidas
basadas en los principios ilustrados en las Figuras
4a-d serán expuestas en términos de la respuesta
local de señal débil en diferentes partes de la curva de histéresis,
lo cual proporciona una comprensión intuitiva fácil de los
principios básicos implicados. Debe entenderse, sin embargo, que la
descripción técnica del aparato de lectura y de los protocolos de
tensión también será aplicable en los casos en los que se exploran
cargas casi latentes y/o móviles. Este último caso no sólo abarca
las zonas de frecuencia en las que puede producirse una inversión
total o parcial de la polarización remanente, según evidencian las
curvas de histéresis, sino también las zonas de alta frecuencia en
las que no puede producirse la conmutación del dominio. A este
respecto debe notarse que los esquemas de lectura descritos por C.
Brennan en sus patentes citadas anteriormente están basados
explícitamente en la interacción con las cargas espaciales
acumuladas, según un modelo especifico en el cual las cargas
espaciales exploradas están próximas a cada electrodo con una zona
neutra entre ambos, estando definida la capacitancia percibida por
el tamaño relativo de las zonas neutra y de carga espacial. Esto
coloca los esquemas de Brennan fuera del dominio de la parte de la
presente descripción basada en las curvas de histéresis, ya que
además ignoran otros fenómenos físicos numerosos que conducen a las
características de respuesta de señal débil del tipo representado
cualitativamente en la Figura 3b.
En el segundo caso, el material actúa como un
dispositivo mezclador paramétrico dependiente del estado de
polarización, produciendo una respuesta de salida que contiene
nuevos componentes de frecuencia además de los presentes en la
tensión de excitación de señal débil. Así pues, excitando la
polarización a una frecuencia dada se engendra una respuesta de
polarización y con ello una corriente detectable que, además de la
frecuencia fundamental, contiene también armónicos más altos. Si la
tensión de excitación contiene varios componentes de frecuencia, la
respuesta puede contener también componentes de frecuencia suma y
diferencia, con unas relaciones de fase especificas que pueden ser
ligadas unívocamente al estado de polarización remanente del
medio.
Una vez más, las descripciones de los ejemplos
que se dan a continuación hacen referencia a las curvas de
histéresis, las cuales proporcionan una aproximación sencilla e
intuitiva para comprender los principios subyacentes. Sin embargo,
según se describió anteriormente, los mismos principios y aparatos
de lectura básicos serán aplicables en regímenes de alta frecuencia
en los que no pueda promoverse la conmutación de polarización
manifestada en las curvas de histéresis, los cuales están ligados a
las cargas espaciales casi latentes o móviles.
A continuación se describen ciertas realizaciones
preferidas mediante los ejemplos 3, 4 y 5. Estos representan unas
posibles puestas en práctica genéricas que comparten el rasgo común
de la excitación del elemento de memoria con una señal débil para
originar, a través de la no linealidad y la asimetría generadas por
el historial de polarización, una respuesta de polarización
dependiente del estado lógico. Con el fin de simplificar la
descripción, se supondrá que la respuesta de polarización a una
tensión de pequeña amplitud y variable con el tiempo seguirá la
traza hacia delante y hacia atrás de una parte de la curva de la
Figura 3a. Esta suposición ignora los efectos de la conmutación
parcial y de la fatiga que conduce a una reducción gradual de la
magnitud de la polarización, y provoca que la respuesta de
polarización de señal débil presente una histéresis en sí
misma.
Antes de describir las realizaciones preferidas,
se describirán con algún detalle dos ejemplos que dan unos
antecedentes generales para elucidar los principios subyacentes a
la presente invención.
La pendiente, es decir la respuesta de
polarización lineal de señal débil que representa la primera
derivada dP/dV de la curva de histéresis es dependiente de la
tensión y del historial. En la curva genérica representada en la
Figura 3a la pendiente es idéntica para los dos estados lógicos
"0" y "1" y una medida de la pendiente en estos puntos no
revelará el estado lógico. Aplicando una cierta tensión de
polarización V y explorando el comportamiento de la pendiente en las
cercanías de los puntos "1" y "0", puede determinarse el
estado lógico.
Definiendo:
- Pendiente cerca de "0" y a una tensión de polarización V = Pendiente_{\text{"0"}}(V)
- Pendiente cerca de "1" y a una tensión de polarización V = Pendiente_{\text{"1"}}(V)
se obtiene de la Figura 3:
- Pendiente_{\text{"0"}}(+\DeltaV) < Pendiente_{\text{"1"}}(+\DeltaV)
- Pendiente_{\text{"0"}}(-\DeltaV) > Pendiente_{\text{"1"}}(-\DeltaV)
Así pues, el estado lógico del elemento en
cuestión puede leerse aplicando una tensión de polarización de
magnitud y polaridad conocidas y registrando la pendiente al menos
en dos puntos de la curva. Esto puede realizarse de diferentes
maneras:
a) Registrando la magnitud de la pendiente a dos
o más valores discretos de tensión de polarización, según se
ilustra en la Figura 4a, y comparar la diferencial entre las
pendientes con un valor de umbral.
b) Monitorizando la magnitud de la respuesta de
polarización de señal débil mientras se aplica una tensión de
exploración consistente en una tensión con barrido periódico lento
sobre la cual se superpone una pequeña tensión periódica que oscila
a una frecuencia más alta, según se ilustra en la figura 4b.
c) Registrando la polarización diferencial entre
unos puntos discretos seleccionados en la curva de histéresis. Se
ilustra un ejemplo en la Figura 4C.
Para un estado lógico "0" se tiene
[P(+\Delta
V)-P(0)] <
[P(0)-P(-\Delta
V)]
mientras que para un estado lógico
"1",
[P(+\Delta
V)-P(0)] >
[P(0)-P(-\Delta
V)]
d) Registrando la asimetría de las
variaciones de polarización (pico a pico, RMS, o similares) en
respuesta a las tensiones aplicadas con barrido de polaridad
positiva y negativa. En la Figura 4d aparece un ejemplo que muestra
dos barridos independientes, pero la asimetría puede ser detectada
de diversas maneras conocidas por los expertos en la técnica de la
electrónica.
El siguiente tratamiento sencillo puede ayudar a
obtener una impresión intuitiva de la idea básica.
Refiriéndose a la Figura 3a, se desea establecer
si el material de memoria de un determinado elemento de memoria se
encuentra en estado lógico "0" ó "1". Los dos estados
lógicos están caracterizados por diferentes curvaturas en los puntos
en los que la curva de histéresis intercepta el eje V=0. Ampliando
al 2º orden, puede escribirse:
(1)P("0")
= P_{0} + \alpha V - \beta
V^{2}
(2)P("1")
= -P_{0} + \alpha V + \beta
V^{2}
Supóngase ahora que el elemento es excitado por
una tensión senoidalmente variable de amplitud muy inferior a la
requerida para conmutar la polaridad del elemento, según se ilustra
en la Figura 5a, se tiene
(3)V(t)
= V_{0}cos(\omega
t)
la respuesta de polarización
será
(4)P("0")
= P_{0} + \alpha V_{0}cos(\omega t) - \beta V_{0}{}^{2}cos^{2}
(\omega t) = (P_{0} - 1/2 \ \beta V_{0}{}^{2}) + \alpha
V_{0}cos(\omega t) + 1/2 \ \beta V_{0}{}^{2}cos(2\omega
t+\pi)
y
(5)P("1")
= -P_{0} + \alpha V_{0}cos(\omega t) + \beta
V_{0}{}^{2}cos^{2} (\omega t) = -(P_{0} - 1/2 \ \beta V_{0}{}^{2})
+ \alpha V_{0}cos(\omega t) + 1/2 \ \beta
V_{0}{}^{2}cos(2\omega
t)
Así pues, la respuesta de polarización del
elemento de memoria a la frecuencia del 2º armónico depende de que
el elemento esté en un estado "0" ó "1", es decir las
respuestas de segundo armónico en los dos estados están en antifase
entre sí (desfasadas mutuamente por 180 grados). Mediante una
detección adecuada, por ejemplo mediante un promedio coherente
(detección de enganche), esta diferencia puede manifestarse de una
manera cualitativa, por ejemplo como una polaridad positiva o
negativa en una señal de detección.
Un aparato de la técnica anterior para efectuar
una detección de la respuesta de polarización en el segundo
armónico está representado como diagrama de bloques en la Figura
5b. Una fuente de señal aplica una tensión senoidalmente variable a
la frecuencia \omega sobre un elemento de memoria que envía una
señal de respuesta con armónicos a un detector sensible a las
variaciones de fase, según se muestra. El detector sensible a las
variaciones de fase puede considerarse en las realizaciones
variantes como una combinación de detector y discriminador de
variaciones de fase. Simultáneamente la fuente de señal genera
también una referencia de fase de entrada para una fuente de
referencia que envía al detector sensible a las variaciones de fase
una señal de referencia al doble de la frecuencia \omega de la
señal de lectura. La tensión de salida del detector sensible a las
variaciones de fase será dependiente del estado lógico del elemento
de memoria, y el estado lógico actual puede estar simplemente basado
en un parámetro cualitativo, por ejemplo la polaridad de la señal
de detección según se ha indicado.
Como puede apreciarse fácilmente y como sabrán
los expertos en la técnica del análisis de señales, las faltas de
linealidad de mayor orden en la respuesta de polarización del
elemento de memoria producirán más generalmente unos armónicos de
segundo grado mayores que los que aparecen en la señal detectada.
Por los mismos principios básicos indicados anteriormente y
dependiendo de las características especificas de respuesta del
elemento de memoria en cuestión, tales componentes de señal pueden
ser también extraídos de la señal total y revelarán la dirección de
polarización y con ello el estado lógico del elemento. Así pues, el
anterior ejemplo basado en la detección del 2º armónico no
implicará u obligará a prescindir de la detección de armónicos
superiores al segundo grado como principio funcional para la
determinación del estado lógico del elemento en cuestión.
Según se mencionó anteriormente, a continuación
se describirán varias realizaciones preferidas de un modo ejemplar,
que en ningún caso deberá considerarse como limitativos del alcance
actual de la invención.
Similarmente al tratamiento de la sección
anterior, puede realizarse un análisis sencillo del caso en el que
la excitación del elemento de memoria puede escribirse como la suma
de dos tensiones senoidalmente variables a dos frecuencias
distintas \omega_{1} y \omega_{2}. En este caso, se
tiene
(6)V(t)
= V_{1}cos(\omega_{1}t) +
V_{2}cos(\omega_{2}t)
y la respuesta de polarización
será
(7)P("0")
= [P_{0}-1/2 \ \beta (V_{1}{}^{2}+V_{2}{}^{2})]+\alpha
[V_{1}cos(\omega_{1}t)+V_{2}cos(\omega_{2}t)] +1/2 \ \beta
[V_{1}{}^{2}cos(2\omega_{1}t+\pi)+V_{2}{}^{2}cos(2\omega_{2}t+\pi)
+2V_{1}V_{2}
(cos((\omega_{1}+\omega_{2})t+\pi)+cos((\omega_{1}-\omega_{2})t+\pi)]
y
(8)P("1")
= -[P_{0}-1/2 \ \beta (V_{1}{}^{2}+V_{2}{}^{2})]+\alpha
[V_{1}cos(\omega_{1}t)+V_{2}cos(\omega_{2}t)] +1/2 \ \beta
[V_{1}{}^{2}cos(2\omega_{1}t)+V_{2}{}^{2}cos(2\omega_{2}t)+2V_{1}V_{2}
(cos(\omega_{1}+\omega_{2})t)
+cos((\omega_{1}-\omega_{2})t)]
que como puede verse se reducen a
las expresiones (4) y (5)
sustituyendo
V_{1}=V_{2} =
V_{0}/2 \ y \ \omega_{1} = \omega_{2} =
\omega
Además de las respuestas lineales
cronodependientes a \omega_{1} y \omega_{2} y las
respuestas de 2º harmónico a 2\omega_{1} y 2\omega_{2},
ahora hay componentes de respuesta a las frecuencias suma y
diferencia (\omega_{1}+\omega_{2}) y
(\omega_{1}-\omega_{2}), según se aprecia
en la Figura 6. Estas ultimas están en antifase entre sí,
análogamente al caso descrito en el párrafo anterior, dependiendo de
si el elemento está en un estado lógico "0" ó "1". Esto
proporciona un camino no destructivo alternativo para la lectura de
datos, mediante el cual es posible seleccionar los valores de
\omega_{1} y \omega_{2} de tal modo que la frecuencia de
detección a (\omega_{1}+\omega_{2}) o
(\omega_{1}-\omega_{2}) esté situada en una
zona conveniente, por ejemplo allí donde la densidad espectral del
ruido sea baja y/o donde la frecuencia sea óptima para la
circuitería de detección y tratamiento. También es posible
discriminar entre los armónicos de las tensiones de excitación que
penetran en la circuitería de detección mediante mecanismos no
relacionados con la respuesta de polarización que aquí interesa
(por ejemplo, faltas de linealidad en la circuitería de excitación
o de detección).
En la Figura 6 se representa en forma de diagrama
de bloques un aparato según la invención para efectuar una
detección de frecuencia suma y diferencia de la respuesta a las
tensiones senoidales de entrada a las respectivas frecuencias
\omega_{1} y \omega_{2}. En este caso una fuente de señal
que genera unas señales de lectura como frecuencias \omega_{1}
y \omega_{2} envía respectivamente estas señales a un elemento
de memoria, y la respuesta del elemento de memoria es enviada a un
detector de variación de fase que efectúa la detección
respectivamente a la frecuencia suma (\omega_{1}+\omega_{2})
o a la frecuencia diferencia
(\omega_{1}-\omega_{2}). Una fuente de
referencia está conectada con una fuente de señal para recibir las
adecuadas relaciones de fase y envía unas frecuencias suma y
diferencia de referencia al detector sensible a las variaciones de
fase, cuya salida está conectada a un circuito discriminador/lógico
para efectuar la necesaria comparación de fases con el fin de
determinar el estado lógico actual del elemento de memoria.
Opcionalmente, se conecta un desfasador \omega + \pi entre la
fuente de referencia y el detector sensible a las variaciones de
fase para entregar la referencia desfasada en \pi al detector
sensible a las variaciones de fase y opcionalmente al circuito
discriminador/lógico.
Puesto que el estado lógico del elemento se
manifiesta en las respuestas de fase simultáneamente a varias
frecuencias diferentes (es decir, 2\omega_{1}, 2\omega_{2},
\omega_{1}+\omega_{2} y
\omega_{1}-\omega_{2}), los resultados de
la detección de la variación de fase pueden correlacionarse a dos o
más frecuencias para mejorar la confianza y/o la velocidad de cada
operación de lectura.
Un atributo casi universal de las respuestas no
lineales del asunto es la gran dependencia con respecto a la
amplitud de la excitación. según se mencionó anteriormente, en el
caso presente debe seleccionarse una excitación que sea
suficientemente fuerte para que permita una detección rápida y
fiable de la respuesta no lineal, pero que al mismo tiempo sea tan
débil que la polarización del material de memoria no se reduzca ni
se invierta.
Otra estrategia para aumentar las señales de
detección es desplazar el punto de funcionamiento hasta una zona de
la curva de histéresis en la que esta presente un fuerte relación
no lineal entre la respuesta de polarización y la tensión aplicada.
Esto puede ilustrarse refiriéndose a las Figuras 3a y 7a.
Supóngase, por ejemplo, que el elemento está en
un estado lógico "1", y se aplica un pequeño campo
senoidalmente variable a una frecuencia \omega para explorar la
respuesta de 2º armónico. Sin embargo, ahora existe una tensión
decalada de periodicidad lenta o baja frecuencia que puede ser
seleccionada para situar el punto de trabajo sobre la curva de
histéresis, es decir:
(9)V(t)
= V_{OFFSET}+ V_{0}cos(\omega
t)
Suponiendo por simplicidad que el 2º armónico es
directamente proporcional a la curvatura ascendente o descendente
de la curva de histéresis en el punto de trabajo, puede verse por
la Figura 3a que para un elemento en estado lógico "1", la
señal del segundo armónico aumentará de fuerza a medida que la
tensión decalada V_{OFFSET} aumente desde cero y se acerque a
V_{c} (en la práctica, la máxima tensión permisible en una
memoria pasiva de direccionamiento matricial será V_{c}/3, para
evitar perturbaciones a los otros elementos de memoria de la
matriz), y para un elemento en estado lógico "0", la señal de
segundo armónico está en antifase con la señal "1" y permanece
pequeña mientras V_{OFFSET} aumente desde cero y siga
creciendo.
Por el contrario, si la tensión decalada
V_{OFFSET} es negativa, el resultado es la imagen simétrica de lo
anterior: a medida que la tensión decalada adopta valores negativos
en aumento, la señal de segundo armónico permanece pequeña si el
elemento está en estado lógico "1", y crece si el elemento está
en estado lógico "0".
Así pues, además de una posible mejora de la
fuerza de la señal de segundo armónico, la aplicación de una
tensión decalada introduce unos fenómenos adicionales que pueden
ser explotados para revelar el estado lógico del elemento, según se
muestra en la Figura 7a. En un estado "1", la amplitud de la
señal de segundo armónico aumenta en respuesta a una tensión
decalada de polaridad positiva, pero permanece pequeña con
tensiones decaladas de polaridad negativa. En un estado "0",
la señal aumenta en respuesta a una tensión decalada de polaridad
negativa y permanece pequeña con tensiones decaladas de polaridad
positiva. Entre varios protocolos de tensión de excitación que
pueden utilizarse para la lectura de datos en base a esta
asimetría, una realización preferida implica una secuencia de
mediciones con diferentes tensiones decaladas de periodo lento o de
baja frecuencia, ejemplificadas por el caso simple en el que se
efectúan dos mediciones de amplitud y de fase del 2º armónico, una a
+V_{OFFSET} y la otra a -V_{OFFSET}. Si el elemento está en un
estado "1", se revelará como una gran señal de 2º armónico en
correlación de fase con una señal de referencia cuando el decalaje
sea +V_{OFFSET}, y una señal de 2º armónico más pequeña con la
misma fase a un decalaje -V_{OFFSET}. Si el elemento está en
estado "0", la señal de 2º armónico será pequeña y en antifase
con la señal de referencia cuando el decalaje sea +V_{OFFSET}, y
grande pero aún en antifase cuando el decalaje sea
-V_{OFFSET}.
Para efectuar una detección de respuesta no
lineal según la invención a tensiones de entrada con señal decalada
de periodo lento o de baja frecuencia, puede utilizarse una
realización variante del aparato representado en la Figura 5b. Esta
realización variante corresponde al diagrama de bloques de la Figura
7b. Un generador de señal envía la señal de lectura periódica, por
ejemplo senoidal, superpuesta a la tensión de polarización en forma
de una tensión decalada de periodo lento o alternativamente una
tensión decalada de baja frecuencia. El elemento de memoria emite
una señal de respuesta con un componente de frecuencia a 2\omega
que se envía a un detector y discriminador combinado sensible a las
variaciones de fase para determinar el estado lógico del elemento
de memoria. El detector y discriminador combinado sensible a las
variaciones de fase está también conectado con el generador de señal
para recibir una señal de referencia, por ejemplo en forma de una
tensión senoidal variable a una frecuencia \omega superpuesta a
la tensión decalada, según se muestra.
Otra realización preferida que explota la
dependencia de la tensión decalada asimétrica respecto a la
respuesta de 2º armónico implica la aplicación de una tensión
decalada continuamente variable, por ejemplo una tensión decalada
senoidal que oscila a una frecuencia \Omega mucho menor que la
frecuencia \omega de la tensión que excita el 2º armónico, según
se muestra en la Figura 8. Entonces
\vskip1.000000\baselineskip
(10)V(t) =
V_{OFFSET}cos(\Omega t)+ V_{0}cos(\omega
t)
Este es un caso especial de la excitación con
doble frecuencia descrita anteriormente, pero ahora \Omega
<<\omega y V_{OFFSET}>> V_{0}.
Puesto que el coeficiente \beta de respuesta no
lineal en las fórmulas (1) y (2) depende de la tensión decalada, se
obtiene una dependencia implícita del tiempo de
\vskip1.000000\baselineskip
(11)\beta =
\beta (V_{OFFSET}cos(\Omega
t),
y la respuesta de 2º armónico es
modulada a la frecuencia \Omega, al primer orden. La dependencia
de \beta con respecto a la tensión decalada depende del material
en cuestión, y el comportamiento temporal de la respuesta de
polarización a 2\omega puede ser bastante complejo. Sin embargo,
una curva de histéresis de la forma genérica representada en la
Figura 1 presentará, para un estado lógico "1", una respuesta
de 2º armónico modulada en amplitud, con un máximo en el tiempo
t_{p} cuando la tensión decalada alcance su valor máximo en la
dirección de polaridad positiva. Para un estado "0", la
respuesta máxima de 2º armónico se produce a la máxima polaridad
negativa de la tensión decalada, es decir en el tiempo t_{p} +
\pi/\Omega. Una vez más, las fases de la señal de 2º armónico
están en antifase en los dos casos. A partir de estas
manifestaciones, una persona experta en la técnica de la electrónica
será capaz de diseñar unos circuitos electrónicos que puedan
detectar si el elemento en cuestión está en un estado lógico
"1" ó
"0".
Para detectar la respuesta cuando se utiliza una
tensión decalada y una tensión senoidal según se ha descrito en el
ejemplo anterior, puede utilizarse una realización variante del
aparato de la Figura 7b. Esta realización variante aparece en forma
de diagrama de bloques en la Figura 8b y comprende un generador de
señal que emite la tensión senoidalmente variable de frecuencia
\omega superpuesta sobre una tensión decalada que varia
senoidalmente a una frecuencia baja \Omega, según se muestra,
hacia el elemento de memoria que emite un componente de señal de
respuesta a la frecuencia 2\omega hacia el detector discriminador
sensible a las variaciones de fase para determinar el estado lógico
del elemento de memoria. El generador de señal también emite una
respectiva referencia de fase a 2\omega para registrar la antifase
entre las fases de las señales de segundo armónico así como la
señal decalada de frecuencia \Omega para registrar la magnitud de
la señal de respuesta.
Puesto que este concepto para la lectura de datos
no provoca inversión de polarización en el medio de memoria, lleva
aparejadas sustanciales ventajas, según se indica y se resalta a
continuación.
- -
- Al no ser destructivo, no es preciso poner en práctica un ciclo de escritura de refresco, confiriendo velocidad y simplicidad al dispositivo de memoria.
- -
- En todas las sustancias de memoria de interés conocidas hasta la fecha, la fatiga está ligada al número de inversiones de polarización a las que ha sido sometido el material. La desaparición de la necesidad de conmutar la polarización durante la lectura de datos supone un aumento dramático de la vida útil de virtualmente todos los tipos de dispositivos de memoria, ya que las operaciones de lectura se efectúan típicamente más a menudo que las operaciones de escritura.
\newpage
- -
- En el caso de la detección de frecuencia suma o de armónicos, la discriminación entre un bit "0" ó "1" puede plantearse en términos de criterios cualitativos tales como determinar la polaridad de una tensión en lugar de la detección de un umbral analógico de tensión en una escala de grises. Esto puede simplificar la circuitería de post detección que toma las decisiones referentes al estado lógico.
- -
- Finalmente, el uso de dos tensiones polarizantes o decaladas con frecuencias, amplitudes y duraciones adecuadamente elegidas permitirá el uso de esquemas de detección basados en métodos de correlación, los cuales mejoran dramáticamente la determinación del estado lógico de un elemento de memoria en una lectura no destructiva que implica únicamente respuestas de señal débil.
Claims (23)
1. Un procedimiento para determinar un estado
lógico de un elemento de memoria en un dispositivo de
almacenamiento de datos, en el cual dicho elemento almacena datos
en forma de un estado de polarización eléctrica de un condensador
que contiene un material polarizable, en el cual dicho material
polarizable es capaz de mantener una polarización eléctrica que no
se pierde en ausencia de una tensión aplicada externamente sobre
dicho condensador, y de generar una corriente de respuesta a una
tensión aplicada, comprendiendo dicha corriente de respuesta unos
componentes lineales y no lineales, y cuyo procedimiento consiste
en:
aplicar sobre dicho condensador una primera
tensión de señal débil cronodependiente, teniendo dicha tensión de
señal débil una amplitud y/o una duración inferiores a las
requeridas para provocar un cambio permanente significativo en el
estado de polarización de dicho condensador,
aplicar sobre dicho condensador una segunda
tensión cronodependiente, sumándose dicha segunda tensión
cronodependiente a dicha primera tensión cronodependiente, teniendo
la suma de la primera y de la segunda tensión cronodependiente una
amplitud y/o una duración inferiores a las requeridas para provocar
un cambio permanente significativo en el estado de polarización de
dicho condensador,
registrar al menos una característica de una
corriente de respuesta de señal débil generada en dicho
condensador, teniendo dicha al menos una característica una
relación lineal o no lineal con dichas tensiones cronodependientes
primera y/o segunda aplicadas,
efectuar un análisis de correlación en base a las
señales de referencia de correlación derivadas de ambas tensiones
cronodependientes primera y segunda aplicadas sobre dicho
condensador,
determinar el estado lógico estableciendo un
valor numérico para el resultado de dicho análisis de correlación,
y
asignar al estado lógico determinado un valor
lógico según un protocolo predeterminado.
2. Un procedimiento según la reivindicación
1,
caracterizado porque dicho análisis de
correlación se efectúa en dos etapas, consistiendo la primera etapa
de dicho análisis de correlación en registrar una correlación
temporal entre dicha tensión de señal débil y dicha al menos una
característica registrada de una corriente de respuesta de señal
débil generada en dicho condensador para establecer la(s)
magnitud(es) de al menos un parámetro que caracteriza dicha
al menos una característica registrada de una corriente de
respuesta de señal débil generada en dicho condensador, y
consistiendo la segunda etapa de dicho análisis
de correlación en registrar la correlación entre dicho al menos un
parámetro por un lado y la magnitud, signo y/o fase de dicha
segunda tensión cronodependiente por el otro lado.
3. Un procedimiento según la reivindicación
1,
caracterizado porque dicho análisis de
correlación se efectúa en una sola etapa, en la cual dicha al menos
una característica de una corriente de respuesta de señal débil
generada en dicho condensador es correlacionada con una señal de
referencia derivada de las dos citadas tensiones cronodependientes
primera y segunda aplicadas.
4. Un procedimiento según la reivindicación
1,
caracterizado porque dicha segunda tensión
cronodependiente aplicada sobre dicho condensador es una tensión
casi estática de cualquier polaridad.
5. Un procedimiento según la reivindicación
4,
caracterizado porque dicha segunda tensión
cronodependiente aplicada sobre dicho condensador es conmutada
entre un conjunto de valores positivos y/o negativos.
6. Un procedimiento según la reivindicación
1,
caracterizado porque dicha segunda tensión
cronodependiente aplicada sobre dicho condensador es una tensión de
baja frecuencia o de variación lenta.
7. Un procedimiento según la reivindicación
6,
caracterizado porque dicha segunda tensión
cronodependiente aplicada sobre dicho condensador es una tensión
senoidalmente variable.
8. Un procedimiento según la reivindicación
2,
caracterizado por elegir dicha primera
tensión de señal débil cronodependiente para que sea una señal
periódica con un componente de Fourier dominante a la frecuencia
\omega, registrar la fase del componente de 2º armónico de dicha
corriente de respuesta, y efectuar dicha primera etapa de dicho
análisis de correlación con una fase de referencia derivada de dicha
primera tensión de señal débil cronodependiente aplicada sobre
dicho condensador.
9. Un procedimiento según la reivindicación
8,
caracterizado por elegir dicha primera
tensión de señal débil cronodependiente para que sea senoidal.
10. Un procedimiento según la reivindicación
1,
caracterizado por elegir dichas tensiones
cronodependientes para que sean señales periódicamente variables
con unos componentes de Fourier dominantes a las frecuencias
\omega_{1} y \omega_{2}, respectivamente, registrar las
fases de los componentes de dicha corriente de respuesta a las
frecuencias suma y diferencia \omega_{1} + \omega_{2} y
\omega_{1} - \omega_{2}, y comparar dichas fases con una
fase de referencia derivada de dichas tensiones cronodependientes
aplicadas sobre dicho condensa-
dor.
dor.
11. Un procedimiento según la reivindicación
10,
caracterizado por elegir dichos
componentes de tensión periódicamente variables para que sean
senoidales.
12. Un procedimiento según la reivindicación
10,
caracterizado por registrar las fases de
dos o mas de los componentes no lineales de la corriente de
respuesta a 2\omega_{1} y/o 2\omega_{2} y/o \omega_{1}
+ \omega_{2} y/o \omega_{1} - \omega_{2}, y comparar
dichas fases con una fase de referencia derivada de dichas tensiones
cronodependientes aplicadas sobre dicho condensador.
13. Un procedimiento según la reivindicación
10,
caracterizado por registrar las fases de
dos o mas de los componentes no lineales de la corriente de
respuesta a 2\omega_{1} y/o 2\omega_{2} y/o \omega_{1}
+ \omega_{2} y/o \omega_{1} - \omega_{2}, y comparar
dichas fases con una fase de referencia derivada de un elemento de
referencia de estado lógico conocido que está sometido a las mismas
tensiones aplicadas.
14. Un procedimiento según la reivindicación
1,
caracterizado porque el registro de dicha
al menos una característica de una respuesta de señal débil
generada en dicho condensador consiste en registrar la relación
entre la magnitud de dicha corriente de señal débil de respuesta a
dicha primera tensión de señal débil cronodependiente por un lado, y
la magnitud de dicha primera tensión de señal débil
cronodependiente por otro lado, correspondiendo dicha relación a la
pendiente de la curva de histéresis en dos o mas valores de dicha
segunda tensión cronodependiente.
15. Un procedimiento según la reivindicación
14,
caracterizado por elegir dicha segunda
tensión cronodependiente para que sea una tensión decalada de baja
periodicidad o de variación lenta que varía entre un conjunto de
valores positivos y/o negativos predeterminados.
16. Un procedimiento según la reivindicación
15,
caracterizado por elegir dicha segunda
tensión cronodependiente para que varíe periódicamente entre un
valor positivo y un valor negativo.
17. Un procedimiento según la reivindicación
14,
caracterizado por elegir dicha segunda
tensión cronodependiente para que sea una tensión suavemente
variable que barra un margen de tensiones entre dos valores
positivos o dos valores negativos o un valor positivo y uno
negativo.
18. Un procedimiento según la reivindicación
17,
caracterizado por barrer periódicamente
dicha segunda tensión cronodependiente con una frecuencia menor que
dicha primera tensión cronodependiente.
19. Un procedimiento según la reivindicación
17,
caracterizado por elegir dicha segunda
tensión cronodependiente para que sea senoidalmente variable con el
tiempo.
20. Un procedimiento según la reivindicación
1,
caracterizado porque dicho protocolo
asigna a dicho estado lógico uno de dos valores lógicos dependiendo
del valor numérico establecido.
21. Un aparato para efectuar una comparación de
fases en el procedimiento según la reivindicación 1,
que comprende un generador de señales para
suministrar dos o más señales de lectura con unas fases
determinadas a un elemento de memoria conectable al mismo, cuyo
elemento de memoria en respuesta a dichas señales de lectura emite
una señal de respuesta que tiene dos o más componentes de corriente
no lineales; un detector sensible a las variaciones de fase que
puede conectarse al elemento de memoria y está adaptado para
efectuar una detección de al menos dos fases en la señal de
respuesta emitida por el elemento de memoria; una fuente de
referencia conectada a dicho generador de señales y adaptada para
enviar referencias de fase a partir de las sumas y diferencias de
las fases de las señales de lectura que entran en el detector
sensible a las variaciones de fase conectado a la misma para
detectar y correlacionar dichos componentes de respuesta, y
efectuar una comparación de fase entre las referencias de fase y al
menos un componente de respuesta detectado y correlacionado; y un
circuito discriminador/lógico que está conectado al detector
sensible a las variaciones de fase para recibir la salida del mismo
y está adaptado para determinar un estado lógico del elemento de
memoria.
22. Un aparato según la reivindicación 21,
caracterizado porque un variador de fase
\omega+\pi está conectado a la fuente de referencia para
recibir la salida de la misma y enviar la salida de fase variada
\omega+\pi al detector sensible a las variaciones de fase y
opcionalmente también al circuito discriminador y lógico.
23. Un aparato para efectuar una comparación de
fase en el procedimiento según la reivindicación 1,
que comprende un generador de señales para
suministrar a un elemento de memoria, conectable al mismo, una
primera señal periódica de lectura superpuesta sobre una segunda
señal periódica de lectura de menor frecuencia que la primera señal
de lectura, cuyo elemento de memoria emite una señal de respuesta de
doble frecuencia que la primera señal de lectura; y un detector y
discriminador sensible a las variaciones de fase que puede
conectarse a dicho elemento de memoria para recibir la señal de
respuesta de la misma así como unas señales de referencia de fase
en forma de las respectivas señales de lectura primera y segunda
procedentes del generador de señales, y correlacionar la fase de la
señal de respuesta con la fase de cualquiera de las señales de
referencia de fase, o con ambas, cuyo detector y discriminador
sensible a las variaciones de fase determina un estado lógico del
elemento de memoria por la magnitud y/o la fase de la señal de
respuesta con fase correlacionada.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO20006002A NO316580B1 (no) | 2000-11-27 | 2000-11-27 | Fremgangsmåte til ikke-destruktiv utlesing og apparat til bruk ved fremgangsmåten |
| NO20006002 | 2000-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2239177T3 true ES2239177T3 (es) | 2005-09-16 |
Family
ID=19911847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01997813T Expired - Lifetime ES2239177T3 (es) | 2000-11-27 | 2001-11-27 | Procedimiento de lectura no destructiva y aparato para utilizar con el procedimiento. |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US6804139B2 (es) |
| EP (1) | EP1346366B1 (es) |
| JP (1) | JP3944450B2 (es) |
| KR (1) | KR100559926B1 (es) |
| CN (1) | CN1329920C (es) |
| AT (1) | ATE294444T1 (es) |
| AU (2) | AU2002223164B2 (es) |
| CA (1) | CA2429366C (es) |
| DE (1) | DE60110461T2 (es) |
| DK (1) | DK1346366T3 (es) |
| ES (1) | ES2239177T3 (es) |
| HK (1) | HK1063687A1 (es) |
| NO (1) | NO316580B1 (es) |
| RU (1) | RU2250518C1 (es) |
| WO (1) | WO2002043070A1 (es) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756620B2 (en) | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| CN1303692C (zh) * | 2002-09-04 | 2007-03-07 | 松下电器产业株式会社 | 半导体存储装置及其制造方法和驱动方法 |
| US7187600B2 (en) * | 2004-09-22 | 2007-03-06 | Freescale Semiconductor, Inc. | Method and apparatus for protecting an integrated circuit from erroneous operation |
| WO2007149003A1 (en) * | 2006-06-09 | 2007-12-27 | Juri Heinrich Krieger | Method for nondestructively reading information in ferroelectric memory elements |
| US7929338B2 (en) * | 2009-02-24 | 2011-04-19 | International Business Machines Corporation | Memory reading method for resistance drift mitigation |
| US8488361B2 (en) * | 2011-02-01 | 2013-07-16 | Stmicroelectronics S.R.L. | Memory support provided with memory elements of ferroelectric material and improved non-destructive reading method thereof |
| US8837195B2 (en) * | 2012-09-25 | 2014-09-16 | Palo Alto Research Center Incorporated | Systems and methods for reading ferroelectric memories |
| US9460770B1 (en) | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3132326A (en) | 1960-03-16 | 1964-05-05 | Control Data Corp | Ferroelectric data storage system and method |
| US4068217A (en) * | 1975-06-30 | 1978-01-10 | International Business Machines Corporation | Ultimate density non-volatile cross-point semiconductor memory array |
| JP2788265B2 (ja) | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法，製造方法 |
| US5151877A (en) | 1990-12-19 | 1992-09-29 | The Charles Stark Draper Lab., Inc. | Ferroelectric space charge capacitor memory system |
| US5530667A (en) * | 1991-03-01 | 1996-06-25 | Olympus Optical Co., Ltd. | Ferroelectric memory device |
| US5262982A (en) | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
| JPH05129622A (ja) | 1991-10-31 | 1993-05-25 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| JPH06275062A (ja) | 1993-03-19 | 1994-09-30 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| US5729488A (en) * | 1994-08-26 | 1998-03-17 | Hughes Electronics | Non-destructive read ferroelectric memory cell utilizing the ramer-drab effect |
| KR100206713B1 (ko) * | 1996-10-09 | 1999-07-01 | 윤종용 | 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로 |
| EP1094469A1 (de) * | 1999-10-22 | 2001-04-25 | Infineon Technologies AG | Anordnung zur Auswertung eines aus einem ferroelektrischen Speicherkondensator ausgelesenen Signales |
| US6574134B1 (en) * | 2002-01-18 | 2003-06-03 | Macronix International Co., Ltd. | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability |
-
2000
- 2000-11-27 NO NO20006002A patent/NO316580B1/no unknown
-
2001
- 2001-11-27 CN CNB018222048A patent/CN1329920C/zh not_active Expired - Fee Related
- 2001-11-27 JP JP2002544724A patent/JP3944450B2/ja not_active Expired - Fee Related
- 2001-11-27 US US10/169,381 patent/US6804139B2/en not_active Expired - Fee Related
- 2001-11-27 AU AU2002223164A patent/AU2002223164B2/en not_active Ceased
- 2001-11-27 DK DK01997813T patent/DK1346366T3/da active
- 2001-11-27 DE DE60110461T patent/DE60110461T2/de not_active Expired - Fee Related
- 2001-11-27 AU AU2316402A patent/AU2316402A/xx active Pending
- 2001-11-27 ES ES01997813T patent/ES2239177T3/es not_active Expired - Lifetime
- 2001-11-27 KR KR1020037007036A patent/KR100559926B1/ko not_active IP Right Cessation
- 2001-11-27 EP EP01997813A patent/EP1346366B1/en not_active Expired - Lifetime
- 2001-11-27 WO PCT/NO2001/000472 patent/WO2002043070A1/en active IP Right Grant
- 2001-11-27 RU RU2003119443/09A patent/RU2250518C1/ru not_active IP Right Cessation
- 2001-11-27 CA CA002429366A patent/CA2429366C/en not_active Expired - Fee Related
- 2001-11-27 AT AT01997813T patent/ATE294444T1/de not_active IP Right Cessation
-
2004
- 2004-08-24 HK HK04106328A patent/HK1063687A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1488147A (zh) | 2004-04-07 |
| JP3944450B2 (ja) | 2007-07-11 |
| EP1346366B1 (en) | 2005-04-27 |
| KR20030059271A (ko) | 2003-07-07 |
| WO2002043070A1 (en) | 2002-05-30 |
| CN1329920C (zh) | 2007-08-01 |
| CA2429366C (en) | 2007-02-13 |
| JP2004515023A (ja) | 2004-05-20 |
| DE60110461D1 (de) | 2005-06-02 |
| KR100559926B1 (ko) | 2006-03-13 |
| NO20006002D0 (no) | 2000-11-27 |
| RU2250518C1 (ru) | 2005-04-20 |
| EP1346366A1 (en) | 2003-09-24 |
| US6804139B2 (en) | 2004-10-12 |
| HK1063687A1 (en) | 2005-01-07 |
| ATE294444T1 (de) | 2005-05-15 |
| US20020191435A1 (en) | 2002-12-19 |
| DK1346366T3 (da) | 2005-08-01 |
| NO316580B1 (no) | 2004-02-23 |
| NO20006002L (no) | 2002-05-28 |
| CA2429366A1 (en) | 2002-05-30 |
| AU2316402A (en) | 2002-06-03 |
| AU2002223164B2 (en) | 2005-02-17 |
| DE60110461T2 (de) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4472921B2 (ja) | メモリマトリックスのアドレス指定 | |
| RU2184400C2 (ru) | Сегнетоэлектрическое устройство обработки данных | |
| KR100822546B1 (ko) | 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법 | |
| KR900006975A (ko) | 반도체메모리 | |
| US6473329B1 (en) | Semiconductor memory and method for accessing semiconductor memory | |
| ES2239177T3 (es) | Procedimiento de lectura no destructiva y aparato para utilizar con el procedimiento. | |
| JPH08180673A (ja) | 強誘電体メモリセル及びそのアクセス装置 | |
| JP2002043538A (ja) | 不揮発性半導体記憶装置 | |
| US7266007B2 (en) | Device structure of ferroelectric memory and nondestructive reading method | |
| JP2004303293A (ja) | 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置 | |
| AU2002223164A1 (en) | A method for non-destructive readout and apparatus for use with the method | |
| US20020145903A1 (en) | Ferroelectric memory device and method of driving the same | |
| KR100218133B1 (ko) | 레이머-드랩 효과를 이용하는 비-파괴성 판독 강유전성 메모리 셀과 데이타 저장 및 복구 방법 | |
| JP3662163B2 (ja) | 強誘電体メモリ及びその駆動方法 | |
| JP2001297581A (ja) | データ読み出し方法及び半導体記憶装置 | |
| JPH06119773A (ja) | 半導体メモリ | |
| JP6201539B2 (ja) | メモリ | |
| JPH0547172A (ja) | 強誘電体メモリ | |
| US6330179B1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2006032526A (ja) | 強誘電体メモリ装置 | |
| JP2002251877A (ja) | 非破壊読出し可能な強誘電体メモリデバイス | |
| Lee | Characterization of lead zirconate titanate (PZT) thin films for ferroelectric memory applications | |
| JPH06282982A (ja) | 強誘電体メモリの駆動方法とその装置 |