KR20030059271A - 비파괴성 판독 방법 및 장치 - Google Patents

Abstract

데이터 저장 장치에서의 메모리 셀의 논리 상태를 결정하는 방법에 있어서, 상기 메모리 셀은 분극성 재료를 갖는 커패시터 내에 전기 분극 상태의 형태를 가지는 데이터를 저장한다. 시간 의존 소 신호 전압은 상기 커패시터에 인가되고, 발생된 소 신호 전류 응답의 적어도 하나의 성분은 기록된다. 상기 성분은 상기 소 신호 전압에 대해 선형 또는 비선형 관계을 가져, 상기 논리 상태가 상기 소 신호 전압과 기록된 성분 사이의 시간 상관에 의해 결정된다. 제1 실시예에 의하면, 상기 방법에서 위상을 비교하는 장치는 메모리 셀에 연결된 위상 감응 검출기 및 판별기, 및 신호 발생기를 포함한다. 상기 위상 감응 검출기 및 판별기는 상기 메모리 셀로부터의 응답 신호를 수신한다. 신호 발생기는 상기 메모리 셀에 입력되는 독출 신호를 수신하고, 상기 위상 감응 검출기 및 판별기에서의 기준으로서 상기 독출 신호를 인가하여 상기 메모리 셀의 논리 상태를 결정한다.

Description

비파괴성 판독 방법 및 장치{A METHOD FOR NON-DESTRUCTIVE READOUT AND APPARATUS FOR USE WITH THE METHOD}

최근에, 세라믹 또는 중합 강유전체의 박막으로 이루어진 전기 분극성 매체에 데이터가 저장되고 있다. 이러한 재료의 주요 장점은 상기 재료가 영구적인 전기 에너지의 공급없이 분극화를 유지하는, 즉, 데이터 저장이 비휘발성이라는데 있다.

개별 메모리 셀의 논리 상태가 강유전성 박막의 분극화 방향이 상기 개별 메모리 셀로 지향시켜 표현되는 경우에 해당하는 2개 형식의 중요한 메모리 장치가 설명되어 있다. 상기 2개 형식의 경우에 있어서, 적당히 지향된 전계를 강유전성 항전계를 초과하는 인가함으로써 상기 박막을 원하는 방향으로 분극시킴으로써 데이터가 상기 메모리 셀들에 라이트된다. 하지만, 장치 구조들은 근본적으로 상이하다:

제1 형식의 장치에 있어서, 각 메모리 셀은 적어도 하나의 트랜지스터를 포함한다. 전체 메모리 구조는 능동 매트릭스 형식이고, SRAM 및 DRAM과 비교하는 경우 강유전성으로 저장된 논리 상태의 비 휘발성을 갖는데 주요 장점이 있다.

FeRAM 또는 FRAM (시메트릭스사)으로 명명된 이러한 넓은 서브-클래스의 강유전성 기반 메모리 장치는 과학적인 특허 문헌에 널리 설명되어 있고 다수의 회사에 의해 상업화되어 있다. 가장 단순한 형태 (1T-1C 구조)의 상기 강유전성 기반 메모리 장치에 있어서, 각 FeRAM 메모리 셀은 도 1에 도시된 바와 같이 하나의 트랜지스터 및 하나의 커패시터를 포함한다. 상기 커패시터는 일 방향 또는 타 방향으로 분극화되는, 즉, 논리 "0" 또는 "1"로 각각 표현되는 유전체를 갖는다. 주어진 메모리 셀은 라이트된다. 즉, 주어진 메모리 셀은 상기 메모리 셀을 동작시키는 워드라인, 비트라인, 및 구동라인에 적당한 전압을 인가함으로써 원하는 방향으로 분극화된 강유전성 커패시터에 의해 준비된다. 리딩은 상기 비트라인을 프로팅하고 상기 워드라인을 지정하면서 양의 전압을 상기 구동라인에 인가함으로써 행해진다. 상기 커패시터에서의 분극화의 방향, 즉 상기 셀이 논리 "0" 또는 "1"을 저장하는냐에 따라 이러한 과정에서 상기 비트라인으로 전달된 상기 전하는 커거나 작아지고, 상기 셀의 논리 상태는 상기 전하의 크기를 기록함으로써 결정된다. 이러한 리딩 동작은 파괴적이므로, 저장된 정보의 영구적인 손실을 피하기 위해 상기 데이터는 그 후에 라이트된다. 다수의 특허가 상기 기본적인 FeRAM 개념의 변경을 근거로 하여 등록되어 있다. 그 예로는 미합중국 특허 제 4 873 664 호(램트론 인터내셔널사), 미합중국 특허 제 5 539 279 호(히타치 사), 미합중국 특허 제 5 530 668 호(마이크로 테크놀로지 사),미합중국 특허 제 5 550 770 호(히타치 사), 미합중국 특허 제 5 572 459 호(램트론 인터내셔널사),미합중국 특허 제 5 600 587 호(엔이씨 사), 및 미합중국 특허 제 5 883 828 호(시메트릭스 사)가 있다. 상기 특허들은 회로 구조 및 재료들을 어드레스하고, 10여 년 전에 그 개념을 도입한 이래로 강유전성 메모리의 실제적인 수행을 방해해 온 어려운 문제들을 반영하고 있다. 그래서, 상기한 파괴성 메모리의 리딩 양상은 사용된 유전체에 나쁜 영향을 미치어 동작 수명을 제한하고, 그에 따라 큰 적용 클래스에 대한 근본적이 사용을 제한한다. 다음에는 최대로 요구되는 응용에서 적절히 많은 스위칭 싸이클 (10exp10 내지10exp14)을 유지하고 인쇄하기 적당한 저항을 나타내기 위하여 강한 노력이 행해지고 어떤 재료 (예를 들면, PZT 및 SBT)는 정제 및 변경되었다. 하지만, 이러한 최적화된 재료는 고온에서 어닐링하여야 하고 수소에 노출되기 쉽고, 고가이고, 확립된 실리콘 장치 제조를 기초로 하여 고 용량 생산으로의 집적화에 복잡한 문제를 갖는다. 더욱이, 이러한 열처리 요구 때문에 상기 메모리가 미래의 중합체 기본 전자 장치에서의 집적화에 적합하지 않도록 한다. 이것은 참조용 셀들, 회로들, 더욱 복잡한 펄스 프로토콜을 허용하기 위하여 2개의 강유전성 커패시터 및 2개의 트랜지스터 (2C-2T 설계)를 갖는 메모리 셀을 포함한다. 재료들이 아직도 시간, 온도, 및 전압 싸이클링에 노출 하에 적당한 안정성을 가지는데는 부적합하므로, 현재 모든 강유전성 메모리들을 생성하는 경우에 상기 2C-2T 구조를 이용하는 것(cf.: D. Hadnagy: "강유전성 메모리를 제조하는 방법", The Industrial Physicist, pp. 26-28 (1999년 12월))이 주목되고 있다.

각 메모리 셀에 하나 이상의 트랜지스터를 이용하는 다른 서브 클래스의 장치들에 있어서, 상기 셀에서 트랜지스터의 소스-드레인 저항은 상기 셀내의 강유전성 커패시터에서의 분극화 상태에 의해 직접적으로 또는 간접적으로 제어된다. 상기 장치들의 기본적인 개념은 새로운 것이 아니고 문헌(cf., 예를들면 Noriyoshi Yamauchi, "게이트 절연체내의 강유전성 중합체 박막을 이용하는 금속-절연체-반도체 장치", Jap.J.Appl.Phys. 25,590-594(1986); Jun Yu et al., "Formation and characteristics of Pb(Zr,Ti)O₃, 버퍼 층, Appl.Phy. Lett. 70, 490-492(1997);Si-Bei Xiong and Shigeki Sakai "SiO₂/Si 기판상에 준비된 SrBi₂Ta₂O₉박막의 메모리 특징", Appl.Phy. Lett. 70, 1613-1615(1999)). 니쉬무라 등에게 허여된 미합중국 특허 제 5,592,409 호(롬 사)에는 논리 "0" 또는 "1"로 표현되는 일 방향 또는 타 방향으로 분극화된 강유전성 막을 기초로 한 비휘발성 메모리가 설명되어 있다. 상기 분극화된 강유전체는 상기 게이트에 바이어스를 제공하여 상기 트랜지스터를 통한 전류 흐름을 제어한다. 이러한 동작 모드의 명백한 장점은 상기 메모리 셀의 논리 상태가 비 전도성, 즉 상기 강유전성 커패시터에서 분극화 반전을 일으키지 않는다는데 있다. 제이.티이. 에반스 및 제이.에이. 불링튼에 의한 미합중국 특허 제 5,070,385 호에 설명된 관련된 개념은 상기 강유전체와 접촉하는 반도체 재료에 기초를 두고 있다. 여기서, 반도체 재료는 상기 강유전체에서의 분극화 상태에 따른 전기 저항을 나타낸다. 불행히도, 상기한 모든 개념 (c.f.:예를 들면, D.Hadnagy, "강유전성 재료 제조 방법", The Industrial Physicist, pp. 26-28(1999년 12월)과 관계된 재료- 및 처리 결과가 해결되지 못하였고, 가까운 장래에는 성공적인 상업화가 어려울 것이다.

상기한 서브 클래스에 있어서, 각 셀에서의 하나 이상의 트랜지스터에 대한 필요는 복잡성 및 감소된 영역 데이터 저장 밀도에 관하여 주요한 단점을 나타낸다.

특히 참조로서 설명된 제2 클래스의 장치들에 있어서, 2개 세트의 상호 직교하는 전극이 상기 전극들 사이의 교점에 커패시터형 구조의 어레이들을 형성하는경우에 메모리 셀들은 수동 매트릭스 구조에 배열된다. 메모리 셀들이 교차하는 중첩 영역을 형성하는 리본형 전극들을 이용함으로써 각 메모리 셀은 도 2에 도시된 바와 같이 매우 단순하게 형성된다. 상기 중첩 영역은 평행한 전극 면들 사이의 분극형 재료의 샌드위치를 형성한다. 하지만 상기 분극성 재료와 상호 작용하는 전기장은 기판에 수직하는 것이 아니라 평행하는 방향으로 향한 주요 성분을 가지는 경우에 선택적인 커패시터 구조가 가능하다. 하지만, 특별한 셀 구조의 선택은 본 발명의 요지에 중요한 사항이 아니므로, 이러한 "측면" 구조에 대한 부가적인 설명은 생략된다. 종래 기술에 의하면, 충분한 크기를 갖는 문제의 각 셀내의 재료에 전기장을 인가함으로써 개별 메모리 셀들에서의 데이터가 독출되어 상기 이력 손실 효과를 극복하고 상기 셀내의 전기적인 분극화가 상기 인가된 전기장 방향에 배열되도록 한다. 상기 재료가 상기 전기장을 인가하기 전에 상기 방향에서 이미 분극화된 경우, 분극화 반전은 발생하지 않고 단지 작은 일시적인 전류가 상기 셀을 통해 발생한다. 그래서, 논리 상태, 즉, 개별 메모리 셀에서의 전기적인 분극화의 방향은 상기 강유전체에서의 항전계를 초과하고, 결과로 얻어 지는 전류를 검출하기 위하여 충분한 크기의 전압을 가함으로써 결정된다.

수동 매트릭스 기반 장치가 능동 매트릭스 기반 장치에 비해 매우 높은 메모리 셀 밀도에 의해 제조되고, 메모리 매트릭스 자체는 덜 복잡하다. 하지만, 종래기술에 따른 판독 과정은 파괴적이고, 리딩된 셀내에 데이터 내용의 손실을 포함하고 있다. 그래서, 부가적인 데이터의 저장이 바람직한 경우, 리딩된 데이터는 상기 메모리 장치에 라이트되어야 한다. 분극화 스위칭의 더욱 심각한 결과는 피로 파괴이다. 즉, 스위칭 가능한 분극화의 점진적인 손실은 상기 분극화 반전을 실행하기 위하여 상기 셀에 가해진 고 전압의 필요에 의해 발생한다. 상기 피로 파괴는 주어진 메모리 셀에 의해 유지된 리딩 싸이클의 수를 제한하고 그에 따라 응용 범위를 제한한다. 게다가, 상기 피로 파괴는 상기 메모리 장치에 대한 느린 응답을 고 전압 요구를 가져 온다. 주어진 장치에서 개별 메모리 셀에 대한 동작 파라미터에서 수반되는 점진적인 변화는 우선적으로는 예측될 수 없고 "최악의 경우" 및 서브-최적화한 동작이 필요하도록 한다.

단순히 기본적인 메모리 셀 구조를 유지하면서 강유전성 기본 메모리로부터의 비 파괴성 판독을 허용하는 기술을 개발하기 위한 노력이 행해지고 있다. 그래서, 씨. 제이. 브레넌은 미합중국 특허 제 5 343 421 호; 제 5 262 983 호, 제 5 245 568 호, 제 5 151 877 호, 및 제 5 140 548 호에 데이터 저장용 강유전성 커패시터 셀들 및 관련된 기본 회로 모듈을 설명하고 있다. 상기 강유전체에서의 항전계를 초과하는 판독 중에 상기 셀 양단 피크 전압을 발생시키지 않는 바이어스 필드를 조절하도록 상기 강유전체를 상기 바이어스 필드에 동시 가하면서 상기 소 신호 저항 값을 시험함으로써 상기 커패시터에서의 자발적인 분극화의 방향 및 상기 메모리 셀의 논리 상태가 결정된다. 하지만, 브레넌은 상기 전극들 및 인접하는 강유전체에 사용된 상기 재료들을 기초로 한 현상을 자극하는 상기 방법 및 장치를 응용하기 위한 매우 특별한 전제를 설명하고 있다. 데이터의 판독은 상기 공간 전하의 시험을 포함하고, 이러한 전하 축적과 호환하는 시간 스케일에 의해 행해진다. 더욱이, 브레넌의 특허에는 소 신호 및 바이어스 전압이 어떻게 동기화되고 상관되는 지에 대한 설명은 없고, 실제적인 장치의 실행에 중점을 두고 있다. 상기 미합중국 특허 제 5 140 548 호는 외부 소스로부터 바이어스를 요구하지 않고 상기 유전성 코어를 삽입하는 상기 전극들 사이의 접촉 전위차로부터 내부 바이어스를 유도한다. 원리에 있어서, 이러한 우수한 해결책은 실제적인 장치를 실행하는 문제에 직면하는 경우에 심각한 결점을 일으킨다. 그래서, 외부 바이어스에 의해 이루어질 수 있는 상기 예측성 및 제어는 포기되고 명백하게 재료 순도, 처리 조건, 및 동작 온도에 의존하는 고정된 바이어스에 의해 대체된다. 내부에서 발생된 바이어스의 단극성 및 연속성은 상기 강유전체에서의 각인 및 상기 강유전성 메모리 장치들에서의 바람직하지 않은 현상을 촉진시킨다. 그 결과, 고정된 바이어스는 본 발명에 의해 알 수 있는 바와 같이 상관 기술을 수행하는 경우 적은 값을 가지거나 값을 가지지 않는다.

그래서, 데이터가 이력 손실을 나타내는 전기 분극성 재료에 의해 채워진 커패시터 형태를 갖는 단일 메모리 셀로부터 비 파괴적으로 독출되도록 하는 장치 및 방법이 필요하게 되었다. 상기 메모리 셀은 트랜지스터들과 같은 내포하고 있는 능동 회로 요소에 의존하지 않는다. 이러한 필요는 강유전성 커패시터를 갖는 수동 매트릭스 어스레스된 메모리에 특히 민감하다.

본 발명은 데이터 저장 장치에 있어서 커패시터 양단의 외부 전압이 없을 경우 비소멸 전기 분극화를 유지하며 인가된 전압에 따른 선형 성분 및 비선형 성분을 갖는 전류 응답을 발생하는 분극성 재료를 포함하는 상기 커패시터 내에 전기 분극 상태의 형태를 가지는 데이터를 저장하는 메모리 셀의 논리 상태를 결정하기 위한 방법에 관한 것으로, 보다 상세하게는 본 발명은 본 발명에 따른 방법에서 위상 비교를 수행하는 제1 장치에 관한 것이다. 상기 제1 장치는 주어진 위상을 갖는 독출 신호를 상기 독출 신호에 응답하여 상기 독출 신호의 주어진 주파수의 2배의 주파수를 갖는 응답 성분을 출력하는 메모리 셀에 공급하는 신호 발생기를 포함한다.

본 발명은 또한 본 발명에 따른 방법에서 위상 비교를 수행하는 제2 장치에 관한 것이다. 상기 제2 장치는 상기 주어진 위상을 갖는 다수의 독출 신호를 상기 다수의 독출 신호에 응답하여 다수의 비선형 전류 성분을 응답 신호를 출력하는 메모리 셀에 공급하는 신호 발생기를 포함한다.

특히, 본 발명은 메모리 셀들의 비 파괴성 판독에 관한 것이다. 이때 분극성 재료는 종래 기술에서 공지된 바와 같은 일렉트릿 또는 강유전성 재료와 같은 이력손실을 나타낸다.

이러한 본 발명의 목적 및 이점은 하기 첨부된 도면을 참조한 실시예에 의해 당업자에게 보다 명확해질 것이다. 첨부도면에서,

도 1은 하나의 트랜지스터 및 하나의 강유전성 커패시터를 갖는 종래의 1C-1T 강유전성 메모리 셀의 구성의 일예를 나타내는 도면이다.

도 2는 직교 그리트 패턴에서 전극들을 가로지르는 교차점에 형성된 메모리셀들을 갖는 수동 매트릭스 어스레싱 구조를 나타내는 도면이다.

도 3a는 어느 강조되고 현저한 특징을 갖는 강유전성 형식의 메모리 재료용의 포괄적인 이력 곡선을 나타낸 도면이다.

도 3b는 분극화 기록 및 인가된 바이어스 전압 기능으로서의 포괄적인 고주파수 소 신호 분극화 응답을 나타낸 도면이다.

도 4a 내지 4d는 본 발명에 따른 국부 기울기 검출에 의한 판독, 즉 상기 분극 대 전압 신호들에 의해 여자된 메모리 셀용 전압 응답의 예들을 나타낸 도면들이다.

도 5a는 본 발명에 따른 2차 고조파 검출에 의한 판독 원리를 나타낸 도면이다.

도 5b는 2차 고조파 검출에 의한 판독에 이용되는 본 발명에 따른 장치의 블록도이다.

도 6은 파라미터 혼합에 의한 판독에 이용되는 본 발명에 따른 장치의 블록도이다.

도 7a는 본 발명에 따라 주기적으로 시프트된 오프셋 전압에 의한 2차 고조파 응답의 증대에 의한 판독 원리를 나타낸 도면이다.

도 7b는 상기 2차 고조파 응답의 증대에 의한 판독용으로 이용되고 도 5b에 도시된 장치의 변형의 블록도이다.

도 8a는 본 발명에 따른 사인 모양의 저주파수 오프셋 전압에 의한 2차 고조파 응답의 주기 변조에 의한 판독 원리를 나타낸 도면이다.

도 8b는 상기 제2 고조파 응답의 주기적인 변조에 의한 판독에 사용되며 도 5b에 도시된 장치의 변경을 도시한 도면이다.

본 발명의 주요 목적은 전극 분극성 매체, 특히 강유전체를 갖는 셀을 포함하는 데이터 저장 장치로부터의 비 파괴성 판독용의 개념상의 기본 원리를 제공하는데 있다.

상기한 설명을 확장하면, 본 발명의 다른 목적은 분극화 스위칭에 의한 전통적인 판독을 수반하는 피로 파괴 및 마모를 발생시키지 않으면서 데이터의 판독을 허용하는데 있다. 더욱이, 본 발명의 목적은 파괴적인 판독 기술에 요구되고 리딩된 셀의 데이터 내용을 복구할 필요를 회피하여 상기 판독 프로토콜을 단순화하고 하드웨어의 복잡성을 줄이는데 있다.

본 발명의 부가적인 목적은 주어진 메모리 셀에서의 논리 상태의 결정에 대한 2개 이상의 판별 기준을 제공함으로써 상기 판독 과정에서의 확실성을 향상시키는데 있다.

결국, 본 발명의 목적은 또한 이러한 데이터의 파괴적인 판독을 수행하기 위한 포괄적인 절차 및 하드웨어를 수행하는데 있다.

상기한 목적, 부가적인 특징 및 장점은 커패시터 양단의 외부 전압이 없을 경우 비소멸 전기 분극화를 유지하며 인가된 전압에 따른 선형 성분 및 비선형 성분을 갖는 전류 응답을 발생하는 분극성 재료를 갖는 상기 커패시터 내에 전기 분극 상태의 형태를 가지는 데이터를 저장하는 데이터 저장 장치내의 메모리 셀의 논리 상태를 결정하기 위한 방법에 있어서, 커패시터의 분극화 상태에 유효한 영구 변화를 일으키는데 요구되는 것 보다 작은 진폭 및/또는 지속 시간을 갖는 시간 의존 소 신호 전압을 상기 커패시터에 인가하는 단계; 및 상기 시간 의존 소 신호 전압과 선형 또는 비선형 관계가 있는 발생된 소 신호 전류 응답의 적어도 하나의 성분을 상기 커패시터에 기록하는 단계를 포함하고, 상기 논리 상태는 상기 적어도 하나의 성분의 특징인 하나의 파라미터에 의해 결정되고, 상기 논리 상태의 결정은상기 소 신호 전압과 상기 적어도 하나의 기록된 성분 사이의 시간적인 상호 관계 그리고 소정 프로토콜을 근거로 하여 이루어지는 것을 특징으로 하는 방법에 의해 이루어진다.

본 발명에 따른 방법에 있어서, 상기 소 신호 전압은 상기 커패시터 양단의 일 극성을 갖는 준 정전 전압에 중첩되어 인가되는 것이 바람직하다. 상기 소 신호 전압은 일 극성을 가지거나 음의 값 및/또는 양의 값 사이에 스위칭되는 것이 더욱 바람직하다. 상기 소 신호 전압은 상기 커패시터 양단의 저주파수 또는 느리게 변하는 전압에 중첩되어 인가되고, 상기 소 신호 전압과 상기 저주파수 또는 느리게 변하는 전압은 결국 커패시터의 분극화 상태에 유효한 영구 변화를 일으키는데 요구되는 것 보다 작은 진폭 및/또는 지속 시간을 가지게 되는 것이 가장 바람직하다. 상기 소 신호 전압에 따른 상기 전류 응답의 비 선형 성분이 기록되고, 상기 비 선형 성분과 상기 느리게 변하는 전압이 상관된다.

본 발명에 따른 바람직한 제1 실시예에 의하면, 주파수 ω에서 우세한 푸리에 성분을 갖는 주기성을 갖는 상기 소 신호 전압이 선택되고, 상기 전류 응답의 2차 고조파 성분의 위상들이 기록되고, 상기 위상이 상기 커패시터에 인가된 상기 시간 의존 전압으로부터 획득된 기준 위상과 비교된다. 정현파가 상기 소 신호 전압로서 선택되는 것이 바람직하다.

본 발명에 따른 바람직한 제2 실시예에 의하면, 주파수들 ω₁및 ω₂에서 각각 우세한 푸리에 성분들을 갖는 2개의 주기적으로 변하는 성분들의 합으로서 상기시간 의존 소 신호 전압가 선택되고, 합 주파수 ω₁+ ω₂및 차 주파수 ω₁- ω₂에서 상기 전류 응답의 성분들의 위상들이 기록되고, 상기 위상들이 상기 커패시터에 인가된 상기 시간 의존 전압으로부터 획득된 기준 위상과 비교된다. 정현파가 상기 주기적으로 변하는 전압 성분들로서 선택되는 것이 바람직하다.

상기 후자의 경우에 있어서, 2ω₁및/또는 2ω₂및/또는 ω₁+ ω₂및/또는 ω₁- ω₂에서 2개 이상의 상기 비선형 전류 응답의 위상들이 기록되고, 상기 위상들이 상기 커패시터에 인가된 상기 시간 의존 전압으로부터 획득된 기준 위상과 비교된다. 2ω₁및/또는 2ω₂및/또는 ω₁+ ω₂및/또는 ω₁- ω₂에서 2개 이상의 상기 비선형 전류 응답의 위상들이 기록되고, 상기 위상들이 상기 동일한 구동 전압들에 종속되는 알려진 논리 상태의 기준 전압으로부터 획득된 기준 위상과 비교되는 것이 바람직하다.

본 발명에 따른 바람직한 제3 실시예에 의하면, 상기 시간 의존 신호 전압이 상기 커패시터의 분극화 상태에 유효한 영구 변화를 일으키는데 요구되는 것 보다 작은 진폭을 갖는 바이어스 전압에 중첩되고, 상기 시간 의존 전압에 따른 상기 비선형 전류 응답의 제1 미분 계수가 상기 소 신호 전류 응답을 통하여 상기 시간 의존 전압에 유도하여 기록되고, 상기 제 1 미분 계수가 상기 바이어스 전압의 크기 및/또는 위상에 상관된다. 바람직하게는, 직류 오프셋 전압이 상기 바이어스 전압으로서 선택된다.

상기 후자의 경우에 있어서, 소정 음의 값 및/또는 양의 값 사이에서 변하는상기 직류 오프셋 전압이 상기 바이어스 전압으로서 선택된다. 양의 값과 음의 값 사이에 주기적으로 변하는 전압이 상기 바이어스 전압으로서 선택되는 것이 바람직하다.

본 발명에 따른 제3 실시예에 의하면, 2개의 양의 값, 2개의 음의 값 또는 양의 값과 음의 값 사이의 전압 범위를 스위프하는 원활히 변하는 전압이 상기 바이어스 전압으로서 선택된다. 상기 바이어스 전압은 상기 시간 의존 전압 보다 낮은 주파수에서 주기적으로 스위프되는 것이 바람직하다. 시간에 대해 정현파로 변하는 전압이 상기 바이어스 전압으로서 선택되는 것이 더욱 바람직하다.

결국, 본 발명에 따른 방법에 있어서, 상기 소정 프로토콜은 상기 적어도 하나의 파라미터 값에 의존하는 2개의 논리값중의 하나를 상기 논리 상태로서 할당한다.

상기한 목적, 부가적인 특징 및 장점은 또한 주어진 위상을 갖는 독출 신호를 상기 독출 신호에 응답하여 상기 독출 신호의 주어진 주파수의 2배의 주파수를 갖는 응답 성분을 출력하는 메모리 셀에 공급하는 신호 발생기를 포함하고, 본 발명 따른 방법에서 위상을 비교하는 장치에 있어서, 상기 메모리 셀에 연결되어 상기 메모리 셀로부터 하나 이상의 응답 신호를 수신하고 상기 신호 발생기를 갖는 기준 소스를 경유하여 상기 메모리 셀에 입력되는 상기 독출 신호용 기준 위상을 수신하는 위상 감응 검출기/판별기를 포함하고, 상기 기준 위상은 위상 비교에 의해 상기 메모리 셀의 논리 상태를 결정하기 위한 위상 감음 검출기/판별기에서의 기준으로서 인가되는 것을 특징으로 하는 장치에 의해 실현된다.

결국, 상기한 목적, 부가적인 특징 및 장점은 또한 주어진 위상을 갖는 다수의 독출 신호를 상기 다수의 독출 신호에 응답하여 다수의 비선형 전류 성분을 응답 신호를 출력하는 메모리 셀에 공급하는 신호 발생기를 포함하고, 제1 또는 제11 항에 따른 방법에서 위상을 비교하는 장치에 있어서, 메모리 셀에 연결되고 상기 메모리 셀로부터의 상기 응답 신호 출력에서 적어도 2개의 위상의 위상 감음 검출을 수행하고, 상기 응답 성분들에서 검출된 위상들의 합 및 차로부터 기준 위상들을 발생하는 위상 감음 검출기; 및 상기 위상 감응 검출기에 연결되고 수행된 위상 비교 형태를 갖는 상기 위상 감응 검출기의 출력을 수신하고 상기 메모리 셀의 논리 상태를 결정하기 위한 판별기/논리 회로를 포함하는 것을 특징으로 하는 장치에 의해 실현된다.

상기 장치의 바람직한 실시예에 의하면, 상기 장치는 상기 기준 소스에 연결되고 상기 기준 소스의 출력을 수신하고 상기 (ω+ π) 위상 쉬프트된 출력을 상기 위상 감음 검출기 그리고 상기 판별기/논리 회로에는 선택적으로 전송하는 (ω+ π) 위상 쉬프터를 포함한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.

상기한 바와 같이, 메모리 셀에서의 강유전성 커패시터내의 분극화 방향으로 저장된 논리 상태를 기록하기 위한 종래 기술은 다음 즉, 상기 메모리 커패시터에서의 분극화의 감지(예를들면, 메모리 커패시터의 논리 상태)가 트랜지스터의 게이트에서 상기 바이어스를 결정하여 그 전류가 상기 셀을 리딩하는 감지 증폭기로 흐르도록 하는 경우에 각 메모리 셀에서 마이크로 회로를 이용하는 것 및 상기 커패시터에서의 분극화 반전을 일으키기 위해 충분한 크기를 갖는 강유전성 커패시터 양단 전압을 부과하는 것 중의 하나를 포함한다. 상기 커패시터에서의 분극화의 감지가 상기 부가된 필드에 평행하거나 상기 부가된 필드를 마주 보고 있는 지에 따라, 분극화가 변하지 않거나 반대 방향에 이동한다. 상기 커패시터에서의 분극화의 감지가 상기 부가된 필드에 평행하는 경우는 비 파괴성 판독을 제공하지만 상기한 바와 같은 재료 및 처리에 관한 심각한 문제는 해결되지 않는다. 상기 커패시터에서의 분극화의 감지가 상기 부가된 필드를 마주 보고 있는 경우는 파괴적인 판독을 제공하고 고유의 피로 파괴 문제를 갖는 분극화 스위칭을 포함하고 데이터 내용을 손실시킨다.

분극화 잔류 자기를 나타내는 재료, 특히 강유전체의 포괄적인 전기 분극화 응답 특성을 참조하여 하기에 설명되는 바와 같이, 수행하기에 단순하고 비파괴적이며 능동 및 수동 매트릭스 어드레싱 장치와 호환 가능한 선택적인 판독 방법이 존재한다. 하지만 포함된 물리적인 현상이 많고 복잡하다. 그래서, 각각의 주어진 상황에서 상기 판독 장치가 상기 재료들, 구조들, 및 시간 스케일들에 적합하도록 할 필요가 있다.

본 발명에 의하면, 상기 메모리 장치에서의 주어진 셀에서의 논리 상태, 즉 전기 분극화의 방향은 상기 셀에서의 분극화 반전을 일으키는데 요구되는 것 보다 매우 작은 전압 진폭을 갖는 시변 전압에 대한 상기 셀의 비선형 전기 임피던스 응답을 기록함으로써 결정된다. 아래에 설명되는 바와 같이, 상기 임피던스의 크기가 상기 셀의 논리 상태를 나타내기 위해 상기 바이어스 전압과 상관되는 경우에 이러한 비선형 응답은 바이어스 전압 의존 소 신호 임피던스를 갖는다. 양자택일로, 상기 비선형성은 여기 전압의 응답 보다는 차라리 다른 분광 주파수 내용의 응답을 발생한다. 예를들면, 상기 비선형 응답 성분들의 위상 및/또는 크기가 상기 셀의 논리 상태에 따라 다른 경우, 상기 비선형성은 상기 여기 전압의 주파수 내용에 관계하는 높은 고조파 및/또는 합 및 차 주파수 성분들을 포함한다.

본 발명에 의하면, 상기 잔류하는 분극화의 원인이 되는 쌍극자와 상호 작용을 통한 분극화 응답과 상기 전극으로부터의 상기 인가된 필드 및 상기 쌍극자에 의해 형성된 분극화에 응답하여 축적하는 준 바운드 모바일 전하로부터의 상기 응답 사이를 구별하는 것은 중요한 사항이다. 이것은 각 경우에 사용되는 상기 주파수들 및 판독 펄스 프로토콜 그리고 전극 재료들의 선택에 대해 이용되는 가능한 제한에 나쁜 영향을 준다.

상기한 전자의 경우를 참조하면, 도 3a에 도시된 포괄적인 이력 손실 루프는 상기 커패시터 형식 구조에서의 전극들에 가해진 외부 전압에 대한 재분극화된 매체의 응답을 설명한다. 이 경우에 가해진 전압은 도시된 바와 같이, 음극성 및 양극성의 2개의 최대값들 사이의 순환 변화를 가져온다. 상기 곡선상에 주어진 점에서 국부 분극화 대 전압 응답이 육안으로 보이고 극히 작은 크기로서 비선형인 이전의 분극화/전압 이력에 의존하는 경우, 상기 관계는 복잡하게 된다. 상기 재료가 논리 "0" 또는 "1" 상태에서 준비되는 지에 따라, 상기 논리 상태를 리딩하기 위한 비파괴성 수단을 제공하기 위하여 이용되는 국부 분극화 대 전압 응답에서의 논리 상태-의존 차가 존재하게 된다. 이러한 차이는 상기 곡선에서의 위치에 따라 그리고 상기 소 신호 분극화 응답이 가해진 소 신호 여기 신호에 비례하는 선형 및 비선형 응답 성분들을 포함하는 경우, 소 신호 분극화 응답에서의 그 자체에서 명백하게 된다. 그에 따라, 도 3a에 도시된 바와 같은 특징을 갖는 재료를 포함하는 커패시터 형태를 갖는 메모리 셀을 가로 질러 감지된 소 신호 복소 임피던스는 상기 메모리 셀의 논리 상태를 나타내기 위하여 상기 커패시터상에 가해진 전압들에 상관하여 분석된다. 이것은 상기 쌍극자 지향된 분극화가 수행될 수 있도록 상기 가해진 바이어스 및 소 신호 프로빙 전압의 주파수가 충분히 작아야 한다. 문제의 재료 및 온도에 따라 최대 허용 주파수는 매우 빠르게 응답하는 치환 가능한 무기 강유전성 세라믹 및 매우 느리게 대응하는 배열-기본 중합성 및 강유전성 중합체에 의해 (수백 Hz 내지 GHz)의 넓은 범위를 가진다.

상기한 후자의 경우에 의하면, 상기 분극화 응답이 상기 재료에서의 내부 필드의 영향 하에 축적하는 준 바운드 또는 모바일 전자에 의해 발생하는 경우, 과학적인 문헌은 분극화-의존 비대칭, 바이어스 의존 및 비선형 응답의 기본적인 현상은 본 발명에서 참조로 하는 형식의 커패시터형 구조에서의 모든 강유전성 재료의 포괄적인 특성으로 나타난다. 비록 많은 경우의 있어서, 분극화 응답의 크기가 상당히 감소되지만, 이것은 도 3a의 이력 손실 곡선에 의한 현상을 설명하기에 적절하지 않은 경우, 상기 강유전성 분극화가 이어질 때 상기 주파수를 초과하는 주파수에 조차도 이용된다.

본 발명에 의하면, 논리 상태, 즉 잔류 분극화의 방향 및/또는 크기는 가해진 전기장 하에 상기 재료의 분극화 응답이 가지고 있는 비선형성을 이용함으로써 결정된다. 2개의 기본적인 접근 방법이 이하에 설명되어 있다.

제1 접근 방법에 있어서, 상기 재료는 바이어스 전압에 중첩된 소 신호-프로빙 전압을 필요로 한다. 상기 재료는 또한 상기 바이어스 전압의 기능으로 결정된 프로빙 전압의 주파수와 동일한 주파수에서의 분극화 응답을 필요로 한다. 포괄적인 소 신호 분극화 응답 곡선은 도 3b에 도시되어 있다. 상기 구동 전압과 동일한 주파수에서 기록된 응답에 의하면, 상기 응답은 단순히 상기 재료의 분극화 상태와 관련된 바이어스-의존 정전용량이다. 동일한 성질상의 행동을 나타내면서 일면으로는 축적된 준 바운드 또는 모바일 전하와의 상호 작용에 의한 그러한 곡선 및 다른 한편으로는 상기 이력 손실 곡선의 기울기의 소 신호 프로빙에 의해 얻어진 곡선을 안내하는 물리적인 메카니즘들 사이에 근본적인 차이가 있다는 것을 실현시키는 것은 중요하다. 아래에 설명될 판독 장치들에 있어서 동일성에 의하면, 도 4a 내지도 4d에 도시된 바와 같은 본 발명의 바람직한 실시예에는 이력 손실 곡선의 다른 부분에서의 국부 소 신호 응답이 설명되어 있고, 포함된 근본 원리의 매우 이해하기 쉬운 직관적인 이해력을 제공하고 있다. 하지만, 판독 장치 및 전압 프로토콜에 대한 설명이 또한 준 바운드 및/또는 모바일 전하가 프로브되는 경우에 이용된다는 것이 이해될 것이다. 상기 후자의 경우는 잔류 분극화의 전체 또는 부분 반전이 이력 손실 곡선에 의해 명백해지는 바와 같이 발생되는 경우의 주파수 영역 뿐만 아니라 도메인 스위칭이 이어질 수 없는 경우의 고조파수 영역을 포함한다. 이러한 관계에 의하면, 상기 인용된 특허에서 씨. 브레넌에 의해 제시된 판독 장치는 프로브된 공간 전하들이 중립 영역을 갖는 각 전극에 인접하는 경우 특정 모델에 따라 축적된 공간 전하와의 상호 작용을 근거로 하여 이용한다는 것이 주목된다. 상기 중립 및 공간 전하 영역 사이의 상대적인 크기는 상기 감지 정정 용량을 형성한다. 이것은 이력 손실에 기초를 둔 본 발명의 논의 부분의 범위 밖인 브레넌의 장치를 배열시키고 도 3b에 도시된 형식의 소 신호 응답 특징으로 이르는 다수의 다른 물리적인 현상을 무시한다.

제2 접근 방법에 있어서, 상기 재료는 분극화-상태 의존 파라미터 혼합 장치로서 작용하여 상기 소 신호 여기 전압에 존재하는 성분과 더불어 새로운 주파수 성분들을 포함하는 출력 응답을 발생시킨다. 그래서, 주어진 주파수에서의 분극화의 구동은 분극화 응답을 발생시키고, 그래서 상기 기본적인 주파수와 더불어 높은 고조파를 갖는 검출 가능한 전류를 발생시킨다. 상기 구동 전압이 다수의 주파수 성분들을 갖는 경우, 상기 응답은 상기 매체의 잔류 분극화 상태에 유일하게 링크된 특정 위상 관계를 갖는 합 및 차 주파수 성분들을 가진다. 아래에 주어진 예들은 상기 이력 손실 곡선을 참조하여 설명되고, 기초가 되는 원리를 이해함에 있어서의 단순하고 직관적인 접근 방법을 제공한다. 하지만, 상기한 바와 같이, 이력 손실 곡선에서 나타나는 분극화 스위칭이 준 바운드 또는 모바일 공간 전하에 연결되어 발생하지 않는 경우, 동일한 기본 판독 원리 및 장치는 고조파수 양식에 적용될 것이다.

어떤 바람직한 실시예들은 예에 의해서 아래에 설명된다. 이러한 실시예들은 비선형성 및 분극화 이력 손실로 발생된 비대칭에 의해 논리 상태 의존 분극화 응답을 여기시키기 위한 일반적인 메모리 셀의 소 신호 여기 특징을 공유하는 포괄적으로 가능한 수행 클래스를 설명하고 있다. 상기 내용을 단순화하기 위하여, 작은 진폭의 시변 전압에 대한 분극화 응답이 도 3a에 도시된 곡선의 부분을 따라 앞뒤로 이루어진다고 가정한다. 상기 가정에서는 분극화 크기에서의 점진적인 감소를 유도하는 부분 스위칭 및 피로 파괴 효과를 무시하고 상기 소 신호 분극화 응답이 본질적으로 이력 손실을 나타내도록 하는 것을 포함하고 있다.

이하, 다수의 바람직한 실시예들이 설명되어 있지만, 상기 실시예들이 본 발명의 실질적인 범주를 한정하는 것은 아니다.

제1 실시예 : 소신호 분극화 응답에서의 미분

기울기 즉, 히스테리시스 곡선의 제1차 미분계수가 나타내는 소신호 1차 분극화 응답은 전압 및 히스토리(History)와 관련된다. 도 3a에 도시된 일반적인 곡선에서, 두 논리 상태 즉, "0" 과 "1" 에서 기울기는 동일하며, 곡선의 각 점에서기울기의 크기가 논리 상태를 나타내지는 않는다. 소정의 바이어스된 전압 V를 부과함에 따라, 그리고 "0"과 "1"의 근처 점들에서 기울기 상태를 살핌으로써, 상기 논리 상태는 결정된다. 다음과 같이 기울기를 정의한다 :

기울기_"0"(V) = 바이어스된 전압 V에서 "0" 근처에서의 기울기

기울기_"1"(V) = 바이어스된 전압 V에서 "1" 근처에서의 기울기,

도 3a로부터 다음이 획득된다.

기울기_"0"(+△V) > 기울기_"1"(+△V)

기울기_"0"(-△V) < 기울기_"1"(-△V)

따라서, 논의되고 있는 셀의 논리 상태는 바이어스 전압의 알려진 크기 및 극성을 적용함으로써 그리고, 곡선 상의 적어도 두 점에서의 기울기를 기록함으로써 판독될 수 있다. 이것은 다른 방법으로도 달성된다 :

a) 도 4a에 도시된 바와 같이, 둘 이상의 이산 바이어스 전압에서의 기울기 크기를 기록하고, 문턱 값(Threshold Value)을 갖는 기울기들 사이의 차이를 비교함으로써 알 수 있다.

b) 도 4b에 도시된 바와 같이, 보다 높은 주파수에서 느린 주기의 스위핑 전압에 소주기의 전압 스윙을 중첩하여 구성된 프로브 전압을 부과하는 동안, 소신호의 분극화 응답의 크기를 모니터링함으로써 알 수 있다.

c) 히스테리시스 곡선 상의 선택된 이산 점들 사이에 미분된 분극화를 기록함으로써 알 수 있다. 일예가 도 4c에 도시되어 있다.

논리 상태 "0" 인 동안,

｜P(+△V) - P(0)｜ > ｜P(0) - P(-△V)｜

인 반면, 논리 상태 "1" 동안,

｜P(+△V) - P(0)｜ < ｜P(0) - P(-△V)｜

이다.

d) 양극 및 음극의 제공된 소인 전압에 응답하여 (피크 투 피크, RMS 와 같이) 분극화 편위의 비대칭성을 기록함으로써 알 수 있다. 두 개의 독립적인 소인들의 일 예가 도 4d에 도시되어 있지만, 당업자가 많은 알려진 방법으로 비대칭성을 감지할 수 있다.

제2 실시예 : 정현파 입력 전압에 응답하는 고조파 검출

다음의 간단한 취급법은 기본 사상에 대한 직관적인 통찰력을 얻을 수 있도록 도와준다.

도 3a를 참조하면, 주어진 메모리 셀에서 메모리 구성 요소가 논리 상태 "0" 또는 "1"에 있는지 여부를 수립한다. 두 논리 상태는 히스테리시스 곡선이 V=0 인 축과 만나는 곳에서의 상이한 곡률에 의하여 특징 지워진다. 2차로 확대하면, 다음과 같이 쓸 수 있다.

(1) P("0") = P₀+ αV - βV²

(2) P("1") = -P₀+ αV + βV²

도 5a에 도시된 바와 같이, 셀의 극성을 변환시키기 위하여 요구되는 것보다 훨씬 더 적은 크기의 정현파로 변동하는 전압에 의하여 여자되어 있다.

(3) V(t) = V₀cos(ωt)

분극화 응답은 (4)과 (5)가 된다.

(4) P("0") = P₀+ αV₀cos(ωt) - βV₀ ²cos²(ωt)

= (P₀- 1/2βV₀ ²) + αV₀cos(ωt) + 1/2 βV₀ ²cos(2ωt+π)

(5) P("1") = -P₀+ αV₀cos(ωt) + βV₀ ²cos²(ωt)

= -(P₀- 1/2βV₀ ²) + αV₀cos(ωt) + 1/2 βV₀ ²cos(2ωt)

따라서, 2차의 고조파 주파수에서 메모리 셀의 분극화 응답은 셀이 "0" 또는 "1" 상태에 있는지 여부에 따른다. 즉, 두 상태에 응답하는 2차 고조파는 서로 반대의 위상을 갖는다(상호간에 180도의 위상차를 갖음). 적절한 검출, 예컨대, 코히러런트 평균(로크인 검출)에 의하여, 검출 신호에서 양 또는 음의 극성에 따라 질적인 방식에서 그 자체를 나타낼 수 있다.

2차 고조파에서 분극화 응답을 검출하기 위한 종래의 장치는 도 5b의 개략적인 블록도에 도시되어 있다. 신호원은 주파수 ω에서 정현파 모양으로 변화하는전압을 메모리 셀에 인가한다. 그리고 상기 메모리 셀은 도시된 바와 같이 위상 감응 검출기에 고조파를 갖는 응답 신호를 출력한다. 위상 감응 검출기는 다양한 실시예에서 위상 감음 검출기 및 판별 회로가 조합될 수 있다. 동시에 신호원은 기준원에 입력 위상 기준을 발생시키고, 상기 기준원은 위상 감응 검출기로 판독 신호의 2배의 주파수 ω로 기준 신호를 출력한다. 위상 감응 검출기는 메모리 셀의 논리 상태에 의존하며, 실제 논리 상태는 질적인 파라미터, 예를 들면 상태화된 검출 신호의 분극화에 단순히 근거한다.

쉽게 확정될 수 있고, 신호 해석 분야에서 당업자에게 명백하기 때문에, 메모리 셀의 분극화 응답에서 고차의 비 선형성은 보다 일반적으로 검출된 신호에서 나타나는 2차 고조파보다 더 높게 나타난다. 상술한 윤곽에 따라 동일한 기준 원리에 의하여, 그리고 논쟁되고 있는 메모리 셀의 특정 응답 특징에 따라서, 신호의 요소들은 전체 신호로부터 추출될 수 있고 분극화의 방향 및 셀의 논리 상태를 드러낸다. 따라서, 2차 고조파 검출에 기초한 상기 예는 논쟁 중인 셀의 논리 상태의 결정을 위한 작동 원리에 따라 2차 고조파 보다 더 높은 고조파의 검출을 배재하도록 적용되지 않는다.

제3 실시예 : 두 개의 중첩된 정현파 입력 전압에서 검출 주파수의 합 과 차의 응답

상술한 방법과 유사하게, 단순한 해석은 메모리 셀의 여자가 두 개의 개별적인 주파수 ω₁및 ω₂에서 두 개의 정현파 모양으로 변화하는 전압의 합으로써 주어진다. 이 경우에 하나는 (6)과 같다.

(6) V(t) = V₁cos(ω₁t) + V₂cos(ω₂t)

분극화 응답은 (7) 및 (8)이 된다.

(7) P("0")=[P₀- 1/2 β(V₁ ²+ V₂ ²)]+ α[V₁cos(ω₁t)+V₂cos(ω₂t)]

+ 1/2 β[ V₁ ²cos(2ω₁t+π)+V₂ ²cos(2ω₂t+π)

+ 2V₁V₂(cos((ω₁+ω₂)t+π)+cos((ω₁-ω₂)t+π)],

(8)P("1")=-[P₀- 1/2 β(V₁ ²+ V₂ ²)]+ α[V₁cos(ω₁t)+V₂cos(ω₂t)]

+1/2 β[ V₁ ²cos(2ω₁t)+V₂ ²cos(2ω₂t)+ 2V₁V₂(cos(ω₁+ω₂)t

+cos((ω₁-ω₂)t)]

식 (4) 및 (5) 에 V₁=V₂=V₀/2 및 ω₁=ω₂= ω를 입력하면 상쇄된다.

ω₁및 ω₂에서 1차 시간 종속 응답 및 2ω₁및 2ω₂에서의 2차 고조파 응답에 부가하여, 주파수들의 합 (ω₁+ω₂) 및 차 (ω₁-ω₂)에서 응답 성분들이 도 6에 도시된 바와 같다. 셀이 논리 "0" 또는 "1" 상태에 있는가에 따라서, 이전 단락에서 논의된 경우에서 유추하면, 후반엔 서로 다른 역상(Anti-phase)을 갖는다. 이것은데이터 판독에 있어서 양자택일의 비파괴성을 제공하며, (ω₁+ω₂) 또는 (ω₁-ω₂)에서 검출 주파수가 안전 영역에 위치되는 그런 방법 하에, ω₁및 ω₂의 값 선택이 가능하다. 상기 안전 영역이란 예를 들면, 잡음 스펙트럼 밀도가 낮은 곳 및/또는 검출 및 처리 회로에서 주파수가 최적인 곳이다. 여기서 관심있는 분극화 응답에 관련 없는 매커니즘에 의하여 검출 회로로 주입되는 여자 전압의 고조파를 차별화하는 것이 또한 가능하다.

주파수 ω₁및 ω₂각각에서 정현파 입력 전압에 응답하는 주파수 검출의 합 및 차를 수행하기 위한 본 발명의 장치가 도 6에서 블록도로 도시되어 있다. 여기서 주파수 ω₁및 ω₂에 따라 신호 판독을 발생시키는 신호원이 메모리 셀로 이들 신호들을 입력한다. 그리고 메모리 셀로부터의 응답은 위상 감응 검출기로 입력된다. 상기 위상-고감도 검출기는 주파수의 합 (ω₁+ω₂) 또는 주파수의 차 (ω₁- ω₂) 각각에서 검출을 실행한다. 기준원은 적절한 위상 관련성을 수신하기 위하여 신호원과 연결되어 있고, 위상-고감도 검출기로 기준 합 및 차 주파수를 출력한다. 상기 출력은 메모리 셀의 실제 논리 상태를 결정하기 위하여 필요한 위상 비교를 수행하는 판단/논리 회로에 연결되어 있다. 선택적으로, 위상-고감도 검출기 및 선택적으로 판별기/논리 회로에서 기준을 π만큼 이동시키기 위하여, ω+π위상 쉬프터는 기준원 및 위상 감응 검출기 사이에 연결되어 있다.

셀의 논리 상태가 몇 개의 주파수 차(즉 2ω₁, 2ω₂, ω₁+ ω₂, 및 ω₁-ω₂)에서 동시에 주파수 응답시에 그 자체로 명백하기 때문에, 위상 검출 결과는 각 독출 작동에서 신뢰성 및/또는 속도를 강화하기 위하여 둘 이상의 주파수에 서로 연관된다.

제4 실시예 : 입력 전압이 DC 또는 저주파수 오프셋을 갖는 곳에서의 비선형 응답 검출

재료의 비선형 응답의 전체적인 특성은 여자의 크기에 많이 의존한다. 상술한 바와 같이, 동시에 메모리 재료에서 분극화가 유도되지 않거나 역행되지 않을 정도로 여자가 약하다면, 비선형 응답의 빠르고 신뢰할 만한 검출을 허락하기에 충분히 강한 여자가 현재의 경우에선 선택되어야 한다.

검출 신호들을 증가시키기 위한 다른 전략으로는, 분극화 응답 및 적용된 전압 사이의 강한 비 선형성 관계를 후에 설명하기 위한 히르테리시스 곡선 상의 영역에서 작동점을 이동시키는 것이다. 이것은 도 3a 및 7a를 참조하여 설명될 수 있다.

예를 들어, 셀이 논리 상태 "1"에 있는 경우, 및 주파수 ω에서 작은 정현파형으로 변화하는 영역이 2차 고조파 응답을 살피도록 적용됨을 가정한다. 그러나, 지금 히스테리시스 곡선 상의 작용점의 위치가 선택되는 DC 오프셋 전압은 다음과 같다.

(9) V(t) = V_OFFSET+ V0cos(ωt)

2차 고조파가 작용점에서 히스테리시스 곡선의 상향 또는 하향 곡률에 직접 비례한다는 단일성을 가정하면, 셀의 논리 상태가 "1"인 경우 및 논리 상태가 "0"인 경우에 대해 도 3a를 살펴보면 알 수 있다. 셀의 논리 상태가 "1"인 경우, 2차 고조파 신호는 V_OFFSET이 영(0)으로부터 증가하고 Vc에 이르도록 그 크기를 증가시킨다( 실제로, 수동적으로 매트릭스 어드레스된 메모리에서 최대 허용가능한 전압은 매트릭스에서 다른 메모리 셀의 방해를 회피하기 위하여 Vc/3 값을 갖는다). 셀의 논리 상태가 "0"인 경우, 2차 고조파 신호는 논리 상태가 "1"인 경우의 역상이며 V_OFFSET이 영(0)으로부터 상향으로 증가함으로써 소량이 유지된다.

역으로, V_OFFSET이 음인 경우 그 결과는 상기 기술된 미러(mirror) 이미지이다. 오프셋 전압이 증가하는 음의 값으로 주어짐에 따라, 2차 고조파 신호는 셀이 논리 상태 "1"일 때 소량(small)을 유지하고, 셀이 논리 상태 "1"일 때 증가한다.

따라서, 2차 고조파 신호 강도에 가능한 보강에 더하여, 오프셋 전압의 응용예는 도 7에 도시된 바와 같이 셀의 논리 상태를 드러내도록 활용될 수 있는 추가적인 파노라마를 제시한다. 논리 상태가 "1" 일 때, 2차 고조파 신호 진폭은 양극의 오프셋 전압에 응답하여 증가하는 반면, 음극의 오프셋 전압에서는 적은 양을 유지한다. 논리 상태가 "0" 일 때, 신호는 음극의 오프셋 전압에 응답하여 증가하고 양극의 오프셋 전압에서는 적은 양을 유지한다. 비대칭에 기초하여 데이터를 판독하는데 사용될 수 있는 몇 개의 여자 전압 프로토콜들 중에서, 바람직한 실시예 중 하나는 상이한 DC 오프셋 전압을 수반하는 치수 수열을 포함하며, 2개의 고조파진폭 및 위상 측정들, +V_OFFSET에서 하나 및 -V_OFFSET에서 하나로 이루어진 단순한 경우에 예시된다. 셀이 논리 상태 "1"에 있는 경우, 오프셋이 +V_OFFSET일 때 기준 신호와 함께 관련된 정위상을 갖는 큰 2차 고조파 신호 및 오프셋이 -V_OFFSET일 때 동일한 위상을 갖는 더 작은 2차 고조파 신호를 드러낸다. 셀이 논리 상태 "0"에 있는 경우, 2차 고조파 신호는 오프셋이 +V_OFFSET일 때 작고 기준 신호에 역위상이고, 오프셋이 -V_OFFSET일 때는 크기는 하지만 위상은 역시 역위상이다.

DC 또는 저주파수 오프셋을 갖는 입력 전압을 수반하는 비선형 응답 검출을 실행하기 위한 장치의 다양한 응용예가 도 5b에 도시되어 있다. 이 다양한 응용예는 도 7b의 개략적인 블록도로 구성된다. 신호 발생기는 DC 오프셋 전압의 일 형태로 바이어스된 전압 또는 교번하는 천천히 변화하는 오프셋 전압에 중첩된 정현파 독출 신호를 출력한다. 결합된 위상 감응 검출기 및 메모리 셀의 논리 상태를 판단하기 위한 판단기로 입력되는 2ω의 주파수 요소를 갖는 응답 신호를 메모리 셀이 출력한다. 조합된 위상 감응 검출기 및 판별기는 도시된 바와 같은 오프셋 전압에 중첩된 주파수 ω에서 정현파 형태의 변화하는 전압의 형태에서 기준 신호를 수신하기 위하여, 신호 발생기와 결합된다.

제5 실시예 : 주파수 및 전압 값의 폭 넓은 차이를 갖는 오프셋 전압 및 정현파 전압을 사용하는 경우 주파수 검출 응답

2차 고조파 응답의 비대칭 오프셋 의존도를 활용하는 바람직한 다른 실시예는 계속적으로 변화하는 오프셋 전압의 응용예를 포함한다. 예를 들면, 도 8에 도시된 바와 같이, 오프셋 전압의 응용예는 2차 고조파를 여기시키는 전압의 주파수 ω보다 훨씬 적은 주파수 Ω에서 오실레이팅하는 정현파의 오프셋 전압이 있다.

(10) V(t) = V_OFFSETcos(Ωt) + V₀cos(ωt)

두 주파수 여자의 특정 경우가 상술되어 있지만, 여기서 Ω<<ω이고 V_OFFSET>>V₀이다. 수식 (1) 및 (2)에서 비선형 응답 계수 β가 오프셋 전압에 의존하므로써, 절대적 시간 의존도가 다음 식으로부터 계산된다.

(11) β=β(V_OFFSETcos(Ωt)),

2차 고조파 응답은 1차로 전압 Ω에서 변조된다. 오프셋 전압에서 β의 의존성은 매질에 따라 다르며, 2ω에서 분극화 응답의 일시적 행위는 꽤 복잡하다. 그러나, 오프셋 전압이 논리 상태 "1"에서 양극 방향으로 피크 값이 이르를 때, 도 1에 도시된 일반적인 모양의 히스테리시스 곡선은 시간 tp에서 최대 변조된 진폭인 2차 고조파 응답을 야기한다. 논리 상태 "0"에서 최대 2차 고조파 응답은 오프셋 전압 즉, 시간 tp + π/Ω에서 음극의 피크에서 발생한다. 다시, 두 번째의 경우에 2차 고조파 신호의 위상은 역위상이다. 이들 징후들로부터 이 분야의 당업자는 논쟁이 되고 있는 셀의 논리상태가 "0" 또는 "1"인지를 검출할 수 있는 전기 회로를 설계할 수 있다.

상술한 예에서 개시되었듯이 오프셋 전압 및 정현파형을 갖는 전압을 사용하는 경우 응답의 검출에 대하여, 도 7b의 다양한 실시예의 장치가 사용될 수 있다. 다양한 실시예가 도 8b에서 블록도 형태로 도시되고, 상기 장치는 신호 발생기 및 메모리 셀의 논리 상태를 결정하기 위한 판별기를 포함하여 구성된다. 상기 신호 발생기는 저주파수 Ω에서 느리게 변화하는 정현파 오프셋 전압에 중첩된 주파수 ω의 정현파 형태로 변화하는 전압을 메모리 셀로 출력한다. 상기 메모리 셀은 주파수 2ω에서 위상 감응 검출기로 응답 신호 요소를 출력한다. 신호 발생기는 제2 고조파 신호 위상의 역위상을 기록하기 위한 각각의 2ω에서의 기준 위상 뿐만 아니라, 응답 신호에서 크기를 기록하기 위한 주파수 Ω의 오프셋 신호를 출력한다.

데이터 판독을 위한 상기 개념이 메모리 매질에서 분극화의 반전을 야기하지 않기 때문에, 하기 실질적인 장점을 수반한다.

ㆍ 비파괴적이여서 메모리 장치에 속도와 단일성을 제공할 수 있는 리프레쉬 작성 주기가 실행될 필요가 없다.

ㆍ 현재까지 알려진 검색 능력을 갖는 메모리 재료에서, 재료가 드러나 있는 재료의 피로는 다수의 편극화 반전현상과 연결된다. 판독 작용이 일반적으로 작성 작동보다 더 종종 실행되기 때문에, 데이터를 판독하는 동안 분극 스위칭의 필요성을 제거하는 것은, 실제적으로 모든 종류의 메모리 장치들의 수명을 극적인 증가시킨다.

ㆍ 주파수 합 또는 고조파 감지의 경우에, "0"과 "1" 비트 사이의 판별은, 그레이 스케일에서 전압의 아날로그 문턱값을 검출하는 것 보다는 전압의 분극을 결정하는 것과 같은 질적인 기준에 의하여 계산된다. 논리 상태에 관한 결정을 하는 후 검출 회로를 단순화시킨다.

Claims (22)

1. 데이터 저장 장치에 있는 메모리 셀의 논리 상태를 결정하는 방법으로서, 상기 셀은 분극 물질을 포함하고 있는 커패시터 내에 전기 분극 상태의 형태로 데이터를 저장하며, 상기 분극 물질은 커패시터 양단의 외부 전압이 없을 경우 비소멸 전기 분극화를 유지하고 인가된 전압에 따라 전류를 발생하며, 상기 전류 응답은 선형 성분 및 비선형 성분을 포함하며,

   커패시터의 분극화 상태에 유효한 영구 변화를 일으키는데 요구되는 것 보다 작은 진폭 및/또는 지속 시간을 갖는 시간 의존 소 신호 전압을 상기 커패시터에 인가하는 단계; 및

   상기 시간 의존 소 신호 전압과 선형 또는 비선형 관계가 있는 발생된 소 신호 전류 응답의 적어도 하나의 성분을 상기 커패시터에 기록하는 단계를 포함하고, 상기 논리 상태는 상기 적어도 하나의 성분의 특징인 하나의 파라미터에 의해 결정되고, 상기 논리 상태의 결정은 상기 소 신호 전압과 상기 적어도 하나의 기록된 성분 사이의 시간적인 상호 관계 그리고 소정 프로토콜을 근거로 하여 이루어지는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
2. 제1항에 있어서, 상기 소 신호 전압은 상기 커패시터 양단의 일 극성을 갖는 준 정전 전압에 중첩되어 인가되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
3. 제2항에 있어서, 상기 소 신호 전압은 일 극성을 가지거나 음의 값 및/또는 양의 값 사이에 스위칭되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
4. 제1항에 있어서, 상기 소 신호 전압은 상기 커패시터 양단의 저주파수 또는 느리게 변하는 전압에 중첩되어 인가되고, 상기 소 신호 전압과 상기 저주파수 또는 느리게 변하는 전압은 결국 커패시터의 분극화 상태에 유효한 영구 변화를 일으키는데 요구되는 것 보다 작은 진폭 및/또는 지속 시간을 가지게 되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
5. 제4항에 있어서, 상기 소 신호 전압에 따른 상기 전류 응답의 비 선형 성분이 기록되고, 상기 비 선형 성분과 상기 느리게 변하는 전압이 상관되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
6. 제1항에 있어서, 주파수 ω에서 우세한 푸리에 성분을 갖는 주기성을 갖는 상기 소 신호 전압이 선택되고, 상기 전류 응답의 2차 고조파 성분의 위상들이 기록되고, 상기 위상이 상기 커패시터에 인가된 상기 시간 의존 전압으로부터 획득된 기준 위상과 비교되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
7. 제6항에 있어서, 정현파가 상기 소 신호 전압로서 선택되는 것을 특징으로하는 메모리 셀 논리 상태 결정 방법.
8. 제1항에 있어서, 주파수들 ω₁및 ω₂에서 각각 우세한 푸리에 성분들을 갖는 2개의 주기적으로 변하는 성분들의 합으로서 상기 시간 의존 소 신호 전압가 선택되고, 합 주파수 ω₁+ ω₂및 차 주파수 ω₁- ω₂에서 상기 전류 응답의 성분들의 위상들이 기록되고, 상기 위상들이 상기 커패시터에 인가된 상기 시간 의존 전압으로부터 획득된 기준 위상과 비교되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
9. 제8항에 있어서, 정현파가 상기 주기적으로 변하는 전압 성분들로서 선택되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
10. 제9 항에 있어서, 2ω₁및/또는 2ω₂및/또는 ω₁+ ω₂및/또는 ω₁- ω₂에서 2개 이상의 상기 비선형 전류 응답의 위상들이 기록되고, 상기 위상들이 상기 커패시터에 인가된 상기 시간 의존 전압으로부터 획득된 기준 위상과 비교되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
11. 제9 항에 있어서, 2ω₁및/또는 2ω₂및/또는 ω₁+ ω₂및/또는 ω₁- ω₂에서 2개 이상의 상기 비선형 전류 응답의 위상들이 기록되고, 상기 위상들이 상기동일한 구동 전압들에 종속되는 알려진 논리 상태의 기준 전압으로부터 획득된 기준 위상과 비교되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
12. 제1 항에 있어서, 상기 시간 의존 신호 전압이 상기 커패시터의 분극화 상태에 유효한 영구 변화를 일으키는데 요구되는 것 보다 작은 진폭을 갖는 바이어스 전압에 중첩되고, 상기 시간 의존 전압에 따른 상기 비선형 전류 응답의 제1 미분 계수가 상기 소 신호 전류 응답을 통하여 상기 시간 의존 전압에 유도하여 기록되고, 상기 제 1 미분 계수가 상기 바이어스 전압의 크기 및/또는 위상에 상관되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
13. 제12 항에 있어서, 직류 오프셋 전압이 상기 바이어스 전압으로서 선택되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
14. 제13 항에 있어서, 소정 음의 값 및/또는 양의 값 사이에서 변하는 상기 직류 오프셋 전압이 상기 바이어스 전압으로서 선택되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
15. 제14 항에 있어서, 양의 값과 음의 값 사이에 주기적으로 변하는 전압이 상기 바이어스 전압으로서 선택되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
16. 제12 항에 있어서, 2개의 양의 값, 2개의 음의 값 또는 양의 값과 음의 값 사이의 전압 범위를 스위프하는 원활히 변하는 전압이 상기 바이어스 전압으로서 선택되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
17. 제16 항에 있어서, 상기 바이어스 전압은 상기 시간 의존 전압 보다 낮은 주파수에서 주기적으로 스위프되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
18. 제16 항에 있어서, 시간에 대해 정현파로 변하는 전압이 상기 바이어스 전압으로서 선택되는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
19. 제1항에 있어서, 상기 소정 프로토콜은 상기 적어도 하나의 파라미터 값에 의존하는 2개의 논리값중의 하나를 상기 논리 상태로서 할당하는 것을 특징으로 하는 메모리 셀 논리 상태 결정 방법.
20. 주어진 위상을 갖는 독출 신호를 상기 독출 신호에 응답하여 상기 독출 신호의 주어진 주파수의 2배의 주파수를 갖는 응답 성분을 출력하는 메모리 셀에 공급되는 신호 발생기를 포함하고, 제1 또는 제6 항에 따른 방법에서 위상을 비교하는 장치에 있어서,

    상기 메모리 셀에 연결되어 상기 메모리 셀로부터 하나 이상의 응답 신호를 수신하고 상기 신호 발생기를 갖는 기준 소스를 경유하여 상기 메모리 셀에 입력되는 상기 독출 신호용 기준 위상을 수신하는 위상 감응 검출기/판별기를 포함하고, 상기 기준 위상은 위상 비교에 의해 상기 메모리 셀의 논리 상태를 결정하기 위한 위상 감음 검출기/판별기에서의 기준으로서 인가되는 것을 특징으로 하는 위상 비교 장치.
21. 주어진 위상을 갖는 다수의 독출 신호를 상기 다수의 독출 신호에 응답하여 다수의 비선형 전류 성분을 응답 신호를 출력하는 메모리 셀에 공급하는 신호 발생기를 포함하고, 제1 또는 제11 항에 따른 방법에서 위상을 비교하는 장치에 있어서,

    메모리 셀에 연결되고 상기 메모리 셀로부터의 상기 응답 신호 출력에서 적어도 2개의 위상의 위상 감음 검출을 수행하고, 상기 응답 성분들에서 검출된 위상들의 합 및 차로부터 기준 위상들을 발생하는 위상 감음 검출기; 및

    상기 위상 감응 검출기에 연결되고 수행된 위상 비교 형태를 갖는 상기 위상 감응 검출기의 출력을 수신하고 상기 메모리 셀의 논리 상태를 결정하기 위한 판별기/논리 회로를 포함하는 것을 특징으로 하는 위상 비교 장치.
22. 제21항에 있어서, 상기 장치는 상기 기준 소스에 연결되고 상기 기준 소스의 출력을 수신하고 상기 (ω+ π) 위상 쉬프트된 출력을 상기 위상 감음 검출기 그리고 상기 판별기/논리 회로에는 선택적으로 전송하는 (ω+ π) 위상 쉬프터를 포함하는 것을 특징으로 하는 위상 비교 장치.