JP2002269972A5 - - Google Patents

Claims (36)

1. 第１信号電極と、強誘電体層と、第２信号電極とを含む、強誘電体メモリ装置であって、
   前記第２信号電極は、前記第１信号電極と交差する方向に沿って形成され、
   前記第１信号電極と前記第２信号電極との交差する領域において、少なくとも該第１信号電極と該第２信号電極と前記強誘電体層とを含む強誘電体キャパシタからなるメモリセルが形成され、
   選択された前記メモリセルに対する情報の書き込みは、該メモリセルにおける第１信号電極と第２信号電極との間に、書き込み電圧を印加することにより行われ、
   前記書き込み電圧の絶対値は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
2. 請求項１において、
   選択された前記メモリセルに対する情報の読み出しは、該メモリセルにおける第１信号電極と第２信号電極との間に、読み出し電圧を印加することにより行われ、
   前記読み出し電圧の絶対値は、飽和電圧の絶対値未満である、強誘電体メモリ装置。
3. 請求項２において、
   前記書き込み電圧の絶対値と、前記読み出し電圧の絶対値とは、同一である、強誘電体メモリ装置。
4. 請求項２または３において、
   選択された前記メモリセルに対する情報の読み出しが行われると同時に、該メモリセルに対して情報の一部の書き込みが行われる、強誘電体メモリ装置。
5. 請求項１〜４のいずれかにおいて、
   選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
   前記第１電圧の絶対値の最大値は、前記書き込み電圧の絶対値の１／２である、強誘電体メモリ装置。
6. 請求項１〜５のいずれかにおいて、
   選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
   前記第２電圧の絶対値の最大値は、前記読み出し電圧の絶対値の１／２である、強誘電体メモリ装置。
7. 第１信号電極と、強誘電体層と、第２信号電極とを含む、強誘電体メモリ装置であって、
   前記第２信号電極は、前記第１信号電極と交差する方向に沿って形成され、
   前記第１信号電極と前記第２信号電極との交差する領域において、少なくとも該第１信号電極と該第２信号電極と前記強誘電体層とを含む強誘電体キャパシタからなるメモリセルが形成され、
   選択された前記メモリセルに対する情報の書き込みは、該メモリセルにおける第１信号電極と第２信号電極との間に、書き込み電圧を印加することにより行われ、
   選択された前記メモリセルに対する情報の読み出しは、該メモリセルにおける第１信号電極と第２信号電極との間に、読み出し電圧を印加することにより行われ、
   前記書き込み電圧を±Ｖｓとし、前記読み出し電圧を＋Ｖｓまたは−Ｖｓとした場合、
   前記｜Ｖｓ｜は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
8. 請求項７において、
   選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
   前記第１電圧の絶対値の最大値は、（１／２）｜Ｖｓ｜である、強誘電体メモリ装置。
9. 請求項７または８において、
   選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
   前記第２電圧の絶対値の最大値は、（１／２）｜Ｖｓ｜である、強誘電体メモリ装置。
10. 請求項１〜９のいずれかにおいて、
    前記強誘電体層は、ペロブスカイト型酸化物強誘電体である、強誘電体メモリ装置。
11. 請求項１〜１０のいずれかにおいて、
    前記強誘電体層の厚さに対する、前記書き込み電圧の絶対値の比は、１７Ｖ／μｍ以下である、強誘電体メモリ装置。
12. 請求項１〜１０のいずれかにおいて、
    前記強誘電体層の厚さに対する、前記書き込み電圧の絶対値の比は、１５Ｖ／μｍ以下である、強誘電体メモリ装置。
13. 請求項１〜１２のいずれかにおいて、
    前記強誘電体層は、バイアス電圧が印加されていない状態における比誘電率が４００以下である材質からなる、強誘電体メモリ装置。
14. 請求項１〜１２のいずれかにおいて、
    前記強誘電体層は、バイアス電圧が印加されていない状態における比誘電率が３００以下である材質からなる、強誘電体メモリ装置。
15. 強誘電体キャパシタからなるメモリセルに対する動作方法であって、
    前記メモリセルは、第１信号電極と、強誘電体層と、第２信号電極とを含み、
    前記第２信号電極は、前記第１信号電極と交差する方向に沿って形成され、
    前記第１信号電極と前記第２信号電極との交差する領域において、少なくとも該第１信号電極と該第２信号電極と前記強誘電体層とを含み、
    選択された前記メモリセルにおいて第１信号電極と第２信号電極との間において書き込み電圧を印加することにより、メモリセルに対して情報の書き込みを行うステップを含み、
    前記書き込み電圧の絶対値は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体キャパシタからなるメモリセルに対する動作方法。
16. 請求項１５において、
    さらに、選択された前記メモリセルにおいて第１信号電極と第２信号電極との間において読み出し電圧を印加することにより、メモリセルに対して情報の読み出しを行うステップを含み、
    前記読み出し電圧の絶対値は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリセルからなるメモリセルに対する動作方法。
17. 請求項１６において、
    前記書き込み電圧の絶対値と、前記読み出し電圧の絶対値とは、同一である、
    強誘電体メモリセルからなるメモリセルに対する動作方法。
18. 請求項１６または１７において、
    選択された前記メモリセルに対する情報の読み出しが行われると同時に、該メモリセルに対して情報の一部の書き込みが行われる、強誘電体メモリセルからなるメモリセルに対する動作方法。
19. 請求項１５〜１８のいずれかにおいて、
    選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
    前記第１電圧の絶対値の最大値は、前記書き込み電圧の絶対値の１／２である、強誘電体キャパシタからなるメモリセルからなる動作方法。
20. 請求項１５〜１９のいずれかにおいて、
    選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
    前記第２電圧の絶対値の最大値は、前記読み出し電圧の絶対値の１／２である、強誘電体キャパシタからなるメモリセルからなる動作方法。
21. 強誘電体キャパシタからなるメモリセルに対する動作方法であって、
    前記メモリセルは、第１信号電極と、強誘電体層と、第２信号電極とを含み、
    前記第２信号電極は、前記第１信号電極と交差する方向に沿って形成され、
    前記第１信号電極と前記第２信号電極との交差する領域において、少なくとも該第１信号電極と該第２信号電極と前記強誘電体層とを含み、
    選択された前記メモリセルにおいて第１信号電極と第２信号電極との間において書き込み電圧を印加することにより、メモリセルに対して情報の書き込みを行うステップおよび、
    選択された前記メモリセルにおいて第１信号電極と第２信号電極との間において読み出し電圧を印加することにより、メモリセルに対して情報の書き込みを行うステップを含み、
    前記書き込み電圧を±Ｖｓとし、前記読み出し電圧を＋Ｖｓまたは−Ｖｓとした場合、
    前記｜Ｖｓ｜は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体キャパシタからなるメモリセルに対する動作方法。
22. 請求項２１において、
    選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
    前記第１電圧の絶対値の最大値は、（１／２）｜Ｖｓ｜である、強誘電体キャパシタからなるメモリセルからなる動作方法。
23. 請求項２１または２２において、
    選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
    前記第２電圧の絶対値の最大値は、（１／２）｜Ｖｓ｜である、強誘電体キャパシタからなるメモリセルからなる動作方法。
24. 請求項１５〜２３のいずれかにおいて、
    前記強誘電体層は、ペロブスカイト型酸化物強誘電体である、強誘電体キャパシタからなるメモリセルからなる動作方法。
25. 請求項１５〜２４のいずれかにおいて、
    前記強誘電体層の厚さに対する、前記書き込み電圧の絶対値の比は、１７Ｖ／μｍ以下である、強誘電体キャパシタからなるメモリセルからなる動作方法。
26. 請求項１５〜２４のいずれかにおいて、
    前記強誘電体層の厚さに対する、前記書き込み電圧の絶対値の比は、１５Ｖ／μｍ以下である、強誘電体キャパシタからなるメモリセルからなる動作方法。
27. 請求項１５〜２６のいずれかにおいて、
    前記強誘電体層は、バイアス電圧が印加されていない状態における比誘電率が４００以下である材質からなる、強誘電体キャパシタからなるメモリセルからなる動作方法。
28. 請求項１５〜２６のいずれかにおいて、
    前記強誘電体層は、バイアス電圧が印加されていない状態における比誘電率が３００以下である材質からなる、強誘電体キャパシタからなるメモリセルからなる動作方法。
29. 請求項１〜４のいずれかにおいて、
    選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
    前記第１電圧の絶対値の最大値は、前記書き込み電圧の絶対値の１／３である強誘電体メモリ装置。
30. 請求項１〜５において、
    選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
    前記第２電圧の絶対値の最大値は、前記読み出し電圧の絶対値の１／３である強誘電体メモリ装置。
31. 請求項７において、
    選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
    前記第１電圧の絶対値の最大値は、（１／３）｜Ｖｓ｜である強誘電体メモリ装置。
32. 請求項７において、
    選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
    前記第２電圧の絶対値の最大値は、（１／３）｜Ｖｓ｜である強誘電体メモリ装置。
33. 請求項１５〜１８のいずれかにおいて、
    選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
    前記第１電圧の絶対値の最大値は、前記書き込み電圧の絶対値の１／３である、強誘電体キャパシタからなるメモリセルに対する動作方法。
34. 請求項１５〜１８のいずれかにおいて、
    選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
    前記第２電圧の絶対値の最大値は、前記読み出し電圧の絶対値の１／３である、強誘電体キャパシタからなるメモリセルに対する動作方法。
35. 請求項２１において、
    選択された前記メモリセルに対する情報の書き込みにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第１電圧が印加され、
    前記第１電圧の絶対値の最大値は、（１／３）｜Ｖｓ｜である、強誘電体キャパシタからなるメモリセルに対する動作方法。
36. 請求項２１において、
    選択された前記メモリセルに対する情報の読み出しにおいて、非選択の前記メモリセルにおける前記第１信号電極と前記第２信号電極との間において、非選択のメモリセルの分極状態が反転しないようにするための第２電圧が印加され、
    前記第２電圧の絶対値の最大値は、（１／３）｜Ｖｓ｜である、強誘電体キャパシタからなるメモリセルに対する動作方法。