JP4029295B2 - 強誘電体メモリ - Google Patents
強誘電体メモリ Download PDFInfo
- Publication number
- JP4029295B2 JP4029295B2 JP2004028997A JP2004028997A JP4029295B2 JP 4029295 B2 JP4029295 B2 JP 4029295B2 JP 2004028997 A JP2004028997 A JP 2004028997A JP 2004028997 A JP2004028997 A JP 2004028997A JP 4029295 B2 JP4029295 B2 JP 4029295B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- electrode
- memory
- memory cell
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 147
- 239000013078 crystal Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 31
- 229910044991 metal oxide Inorganic materials 0.000 claims description 24
- 150000004706 metal oxides Chemical class 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 230000010287 polarization Effects 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical group [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 4
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000006104 solid solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000416 bismuth oxide Inorganic materials 0.000 description 3
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical class [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
図1は、本発明の実施の形態に係る第1の強誘電体メモリを示す平面図である。図2は、図1に示す第1の強誘電体メモリのメモリセルアレイ1000についてのA−A線における断面図である。
図8〜図10に本実施の形態の第1の強誘電体メモリの応用例を示す。図8は、本応用例の強誘電体メモリの平面図である。図9は、図8に示す強誘電体メモリのメモリセル1000のA−A線における断面図である。図10は、図8に示す強誘電体メモリのメモリセル1000のB−B線における断面図である。なお、図8〜図10では、図1及び図2に示したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明は省略する。
図11は、本発明の実施の形態に係る第2の強誘電体メモリを示す平面図である。図12は、図11に示す第2の強誘電体メモリのメモリセルアレイ1000についてのA−A線における断面図である。なお、図11及び図12では、図1及び図2に示したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明は省略する。
図13〜図15に本実施の形態の第2の強誘電体メモリの応用例を示す。図13は、本応用例の強誘電体メモリの平面図である。図14は、図13に示す強誘電体メモリのメモリセル1000のA−A線における断面図である。図15は、図13に示す強誘電体メモリのメモリセル1000のB−B線における断面図である。なお、図13〜図15では、図11及び図12に示したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明は省略する。
Claims (4)
- 基板と、該基板の上方に強誘電体キャパシタからなるメモリセルがマトリクス状に配置されたメモリセルアレイとを含む強誘電体メモリであって、
前記メモリセルアレイは、
(001)配向したBi層状ペロブスカイト構造の強誘電体単結晶の薄膜からなり、前記強誘電体単結晶の[100]軸に対して直交する2以上の側壁を有するようにパターニングされた強誘電体層と、
前記強誘電体層の少なくともいずれか1つの側壁に接するように形成され、かつ該側壁に沿ったストライプパターンで形成された第1電極と、
前記第1電極と異なる前記強誘電体層の側壁に接するように形成され、前記第1電極と交差するようにストライプパターンで形成された第2電極と、
を含み、前記第1電極と前記第2電極との交差領域において前記メモリセルが構成され、
前記基板と前記メモリセルアレイとの間に、結晶面が(001)配向したペロブスカイト構造の金属酸化物の単結晶からなるバッファ層を含む、強誘電体メモリ。 - 請求項1において、
前記第1及び第2電極と前記強誘電体層との接触面が、いずれも前記強誘電体単結晶の[100]軸に対して直交している、強誘電体メモリ。 - 基板と、該基板の上方に強誘電体キャパシタからなるメモリセルがマトリクス状に配置されたメモリセルアレイとを含む強誘電体メモリであって、
前記メモリセルアレイは、
(001)配向したBi層状ペロブスカイト構造の強誘電体単結晶の薄膜からなり、前記強誘電体単結晶の[110]軸に対して直交する2以上の側壁を有するようにパターニングされた強誘電体層と、
前記強誘電体層の少なくともいずれか1つの側壁に接するように形成され、かつ該側壁に沿ったストライプパターンで形成された第1電極と、
前記第1電極と異なる前記強誘電体層の側壁に接するように形成され、前記第1電極と交差するようにストライプパターンで形成された第2電極と、
を含み、前記第1電極と前記第2電極との交差領域において前記メモリセルが構成され、
前記基板と前記メモリセルアレイとの間に、結晶面が(001)配向したペロブスカイト構造の金属酸化物の単結晶からなるバッファ層を含む、強誘電体メモリ。 - 請求項3において、
前記第1及び第2電極と前記強誘電体層との接触面が、いずれも前記強誘電体単結晶の[110]軸に対して直交している、強誘電体メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028997A JP4029295B2 (ja) | 2004-02-05 | 2004-02-05 | 強誘電体メモリ |
US11/051,959 US20050189571A1 (en) | 2004-02-05 | 2005-02-04 | Ferroelectric memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028997A JP4029295B2 (ja) | 2004-02-05 | 2004-02-05 | 強誘電体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223116A JP2005223116A (ja) | 2005-08-18 |
JP4029295B2 true JP4029295B2 (ja) | 2008-01-09 |
Family
ID=34879176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028997A Expired - Fee Related JP4029295B2 (ja) | 2004-02-05 | 2004-02-05 | 強誘電体メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050189571A1 (ja) |
JP (1) | JP4029295B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5041765B2 (ja) * | 2005-09-05 | 2012-10-03 | キヤノン株式会社 | エピタキシャル酸化物膜、圧電膜、圧電膜素子、圧電膜素子を用いた液体吐出ヘッド及び液体吐出装置 |
JP2008252071A (ja) * | 2007-03-06 | 2008-10-16 | Fujifilm Corp | 圧電素子とその製造方法、及び液体吐出装置 |
US11239254B2 (en) | 2019-08-02 | 2022-02-01 | Sandisk Technologies Llc | Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same |
US11049880B2 (en) * | 2019-08-02 | 2021-06-29 | Sandisk Technologies Llc | Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914068A (en) * | 1994-06-30 | 1999-06-22 | Hitachi, Ltd. | Bi-layer oxide ferroelectrics |
US6151240A (en) * | 1995-06-01 | 2000-11-21 | Sony Corporation | Ferroelectric nonvolatile memory and oxide multi-layered structure |
TW346676B (en) * | 1996-05-14 | 1998-12-01 | Matsushita Electron Co Ltd | Method of manufacturing layered ferroelectric Bi containing film |
JP2002359358A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及び電子機器 |
-
2004
- 2004-02-05 JP JP2004028997A patent/JP4029295B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-04 US US11/051,959 patent/US20050189571A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050189571A1 (en) | 2005-09-01 |
JP2005223116A (ja) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007266494A (ja) | 半導体記憶装置 | |
JP4058971B2 (ja) | 強誘電体メモリ及び電子機器 | |
JP2002353419A (ja) | 強誘電体メモリ装置 | |
JP2007110068A (ja) | 半導体記憶装置及びその製造方法 | |
US6352864B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistors cells, and method for driving the same | |
US20050189571A1 (en) | Ferroelectric memory | |
KR100496887B1 (ko) | 강유전체 기억 소자 및 그 제조 방법 | |
US6720599B2 (en) | Ferroelectric memory and electronic apparatus | |
US6930339B2 (en) | Ferroelectric memory and electronic apparatus | |
JP2003243632A (ja) | 強誘電体メモリ装置およびその製造方法 | |
JP2011009549A (ja) | 半導体記憶装置 | |
JP2005277066A (ja) | 強誘電体メモリ素子およびその製造方法 | |
KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
JPH06103886A (ja) | 電子ビーム発生装置 | |
JP4720046B2 (ja) | 強誘電体型不揮発性半導体メモリの駆動方法 | |
JPH1139860A (ja) | 強誘電体メモリ装置 | |
JP4706141B2 (ja) | 強誘電体型不揮発性半導体メモリ、及び、半導体装置 | |
JP6352493B2 (ja) | 半導体記憶装置 | |
JP2001024162A (ja) | 強誘電体デバイス | |
JP2933004B2 (ja) | 半導体メモリ及びその駆動方法 | |
KR100816689B1 (ko) | 강유전체 메모리 셀어레이 | |
JP2014120191A (ja) | 半導体記憶装置 | |
JP2004303994A (ja) | 強誘電体メモリ素子およびその製造方法 | |
JP2004303996A (ja) | 強誘電体メモリ素子およびその製造方法 | |
JP2000058768A (ja) | 強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |