JP2009004679A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】優れた電気特性を示す強誘電体キャパシタを形成する。
【解決手段】下部電極、第１，第２，第３の強誘電体膜および上部電極を順に形成する際（ステップＳ１〜Ｓ５）、第１，第３の強誘電体膜は、所定の元素を添加して、第２の強誘電体膜より薄く形成し、第２の強誘電体膜は、そのような元素を添加せずに形成する。これにより、元素添加による強誘電体キャパシタのスイッチング電荷量の低下を抑えつつ、その疲労特性やインプリント特性の向上、リーク電流の低減を図ることが可能になる。
【選択図】図１

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、強誘電体キャパシタを備える半導体装置の製造方法および半導体装置に関する。

近年、ディジタル技術の進展に伴い、大容量のデータを高速に処理または保存する傾向が高まっている。このため、電子機器に使用される半導体装置の高集積化および高性能化が要求されている。

従来、電源を断っても記憶情報が消失しない不揮発性メモリとして、フラッシュメモリやＦｅＲＡＭ（Ferro-electric Random Access Memory）が知られている。
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）のゲート絶縁膜中にフローティングゲートが埋め込まれた構造を有し、そのフローティングゲートに電荷を蓄積することによって情報を記憶する。情報の書き込み／消去には絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。

ＦｅＲＡＭは、容量絶縁膜に強誘電体膜を用い、その強誘電体膜を一対の電極で挟んだ強誘電体キャパシタを備えている。強誘電体キャパシタは、電極間の印加電圧に応じて分極を生じ、印加電圧を取り去っても自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極を検出して情報を読み出す。ＦｅＲＡＭは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書き込みが可能であり、ＦｅＲＡＭを採用したＳＯＣ（System On Chip）がＩＣカード用途等に検討されている。

ＦｅＲＡＭに用いる強誘電体膜には、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃；ＰＺＴ）や、タンタル酸ストロンチウムビスマス（ＳｒＢｉ₂Ｔａ₂Ｏ₉；ＳＢＴ）等のＢｉ層状構造化合物が用いられる。その形成には、ゾルゲル法、スパッタ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等が用いられる。電気特性がよく、製品歩留まりの高いＦｅＲＡＭを形成するためには、その強誘電体キャパシタを構成する強誘電体膜の配向ができるだけ均一になるように制御することが重要である。

なお、従来、このようなＦｅＲＡＭの強誘電体キャパシタに関し、その疲労特性、リテンション特性、インプリント特性等の向上を図る目的で、強誘電体膜中に所定の元素を添加することが提案されている。例えば、ＰＺＴ膜にランタン（Ｌａ）、ニオブ（Ｎｂ）を添加する方法（非特許文献１〜３参照）や、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、Ｌａを添加する方法（特許文献１，２参照）が提案されている。また、ＰＺＴ膜にＬａとスカンジウム（Ｓｃ）を添加する方法（特許文献３参照）等も提案されている。

また、ＦｅＲＡＭの強誘電体キャパシタに関し、電極間に結晶構造の異なる強誘電体膜を積層して配置する方法（特許文献４参照）や、ＰＺＴ膜の電極近傍領域のＰｂ量を調整する方法（特許文献５参照）、ＰＺＴ膜のＺｒ／Ｔｉ比を電極間で変化させる方法（特許文献６参照）、強誘電体膜の電極側の領域に所定の陽イオンを含有させる方法（特許文献７参照）等が提案されている。また、このほかにも、上面に形成した、酸素を過剰に含むアモルファスＰＺＴ膜をシードにして、アモルファスＰＺＴ膜を結晶化する方法（特許文献８参照）、チタン酸鉛（ＰｂＴｉＯ_X）膜上にＰＺＴ膜を形成する方法（特許文献９参照）、電極上にスパッタ法、ＭＯＣＶＤ法の順でＰＺＴ膜を積層する方法（特許文献１０参照）等が提案されている。
アプライド・フィジクス・レターズ（Applied Physics letters），２０００年，Ｖｏｌ．７７，Ｎｏ．１９，ｐ．３０３６ ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス（Japanese Journal of Applied Physics），１９９３年，Ｖｏｌ．３２，Ｎｏ．９Ｂ，ｐ．４１６８ ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス（Japanese Journal of Applied Physics），１９９４年，Ｖｏｌ．３３，Ｎｏ．９Ｂ，ｐ．５２１１ 米国特許第６２８７６３７号明細書 米国特許出願公開第２００２／０１５８２７８号明細書 特開平８−２７３４３６号公報 米国特許第６６２７９３０号明細書 特開２０００−３１４０７号公報 特開２００３−１４２６５９号公報 特開２００６−４１４２５号公報 特開２００１−２８４２６号公報 特開２００３−４６０６４号公報 特開２００３−２１８３２５号公報

従来、強誘電体キャパシタの疲労特性やインプリント特性等の電気特性を向上させるために、その強誘電体膜にＮｂ等の元素を添加することがしばしば行われている。しかし、そのようにＮｂ等の元素を添加する場合、その添加量や添加領域によっては、強誘電体キャパシタのスイッチング電荷量が低下してしまうという問題点があった。特に、そのような元素を強誘電体膜の全体にわたって添加した場合には、スイッチング電荷量の低下が著しい。疲労特性、インプリント特性、リーク電流、スイッチング電荷量といった電気特性をいずれも一定レベル以上満足するような、高特性で高信頼性の強誘電体キャパシタを形成することのできる方法が強く要望されている。

本発明はこのような点に鑑みてなされたものであり、高特性でかつ信頼性に優れた強誘電体キャパシタを備える半導体装置を形成することのできる半導体装置の製造方法を提供することを目的とする。また、本発明では、そのような強誘電体キャパシタを備える半導体装置を提供することを目的とする。

本発明では、上記課題を解決するために、強誘電体キャパシタを備えた半導体装置の製造方法において、下部電極を形成する工程と、前記下部電極上に第１の元素が添加された第１の強誘電体膜を形成する工程と、前記第１の強誘電体膜上に第２の強誘電体膜を前記第１の強誘電体膜より厚く形成する工程と、前記第２の強誘電体膜上に第２の元素が添加された第３の強誘電体膜を前記第２の強誘電体膜より薄く形成する工程と、前記第３の強誘電体膜上に上部電極を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。

このような半導体装置の製造方法によれば、下部電極、第１，第２，第３の強誘電体膜および上部電極が順に形成され、その際、第１，第３の強誘電体膜は、それぞれ第１，第２の元素が添加されて、第２の強誘電体膜より薄く形成される。これにより、下部電極近傍の領域と上部電極近傍の領域とに所定の元素が添加された強誘電体膜を有する強誘電体キャパシタが得られるようになる。

また、本発明では、上記課題を解決するために、強誘電体キャパシタを備える半導体装置において、下部電極と、前記下部電極上に形成され、第１の元素が添加された第１の強誘電体膜と、前記第１の強誘電体膜上に前記第１の強誘電体膜より厚く形成された第２の強誘電体膜と、前記第２の強誘電体膜上に前記第２の強誘電体膜より薄く形成され、第２の元素が添加された第３の強誘電体膜と、前記第３の強誘電体膜上に形成された上部電極と、を有することを特徴とする半導体装置が提供される。

このような半導体装置によれば、下部電極と上部電極との間に第１，第２，第３の強誘電体膜が形成され、第１，第３の強誘電体膜は、それぞれ第１，第２の元素が添加されて、第２の強誘電体膜より薄く形成される。これにより、下部電極近傍の領域と上部電極近傍の領域とに所定の元素が添加された強誘電体膜を有する強誘電体キャパシタが得られるようになる。

本発明では、下部電極と上部電極との間に第１，第２，第３の強誘電体膜を形成し、第１，第３の強誘電体膜は、所定の元素を添加して、第２の強誘電体膜より薄く形成するようにした。これにより、元素添加による強誘電体キャパシタのスイッチング電荷量の低下を抑えつつ、その疲労特性やインプリント特性等の電気特性の向上を図ることが可能になり、強誘電体キャパシタを備える、高性能かつ高信頼性の半導体装置が実現可能になる。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は強誘電体キャパシタの形成フローの一例を示す図、図２は強誘電体キャパシタの構成例を示す図である。

図２に示すように、強誘電体キャパシタ１００は、半導体基板に形成されたトランジスタに電気的に接続された下部電極１０１、その下部電極１０１上に形成された第１，第２，第３の強誘電体膜１０２ａ，１０２ｂ，１０２ｃ、および第３の強誘電体膜１０２ｃ上に形成された上部電極１０３によって構成される。

このような強誘電体キャパシタ１００を形成するにあたり、まず、所定の結晶面が優先配向されるような条件で下部電極１０１を形成する（ステップＳ１）。
下部電極１０１としては、例えば、白金（Ｐｔ），イリジウム（Ｉｒ），ルテニウム（Ｒｕ），ロジウム（Ｒｈ），レニウム（Ｒｅ），オスミウム（Ｏｓ），パラジウム（Ｐｄ）等の貴金属膜や、そのような貴金属膜を２層以上積層したものを用いることができる。あるいは、それらのうち２種以上を含む合金膜や、そのような合金膜を２層以上積層したものを用いることもできる。

下部電極１０１の形成後は、その上に、第１，第２，第３の強誘電体膜１０２ａ，１０２ｂ，１０２ｃを順に形成する（ステップＳ２，Ｓ３，Ｓ４）。
第１，第２，第３の強誘電体膜１０２ａ，１０２ｂ，１０２ｃは、ＡＢＯ₃型ペロブスカイト構造またはＢｉ層状構造の結晶となる材料を用いて形成される。例えば、ＰＺＴのほか、ＬａをドープしたＰＺＴ（ＰＬＺＴ）、チタン酸ビスマスランタン（（Ｂｉ，Ｌａ）₄Ｔｉ₃Ｏ₁₂；ＢＬＴ）、ＳＢＴ、タンタル酸ニオブ酸ストロンチウムビスマス（ＳｒＢｉ₂（Ｔａ，Ｎｂ）₂Ｏ₉；ＳＢＴＮ）等を用いることができる。

まず第１の強誘電体膜１０２ａは、例えば、スパッタ法による成膜後にその結晶化を行い、所定の膜厚で形成する。その際、第１の強誘電体膜１０２ａは、所定の元素、例えばＣａ，Ｓｒ，Ｌａ，Ｎｂ，Ｉｒ等を添加して形成する。なお、第１の強誘電体膜１０２ａは、スパッタ法のほか、ゾルゲル法やＭＯＣＶＤ法を用いて形成することもできる。ただし、第１の強誘電体膜１０２ａの形成にスパッタ法またはゾルゲル法を用いる場合には、下部電極１０１をＰｔ，Ｐｄを用いて（合金や酸化物を含む）、形成しておくことが好ましく、第１の強誘電体膜１０２ａの形成にＭＯＣＶＤ法を用いる場合には、下部電極１０１をＩｒ，Ｒｕ，Ｒｈ，Ｏｓを用いて（合金や酸化物を含む）、形成しておくことが好ましい。

なお、第１の強誘電体膜１０２ａの形成時には、得られる第１の強誘電体膜１０２ａの平坦性や配向性を考慮して、その形成条件を設定する。また、第１の強誘電体膜１０２ａの形成時には、最終的に得られる強誘電体キャパシタ１００の電気特性を考慮して、その膜厚や所定元素の添加量を設定する。

続く第２の強誘電体膜１０２ｂは、例えば、ＭＯＣＶＤ法を用いて形成する。その際は、第１の強誘電体膜１０２ａの形成まで行ったウェハをチャンバにセットし、所定の雰囲気中で所定の温度まで昇温し、その後、そのチャンバに強誘電体膜の原料ガスを導入することにより、第１の強誘電体膜１０２ａ上に第２の強誘電体膜１０２ｂを形成する。この第２の強誘電体膜１０２ｂは、第１の強誘電体膜１０２ａより厚く、また、第１の強誘電体膜１０２ａに添加したような所定の元素を添加せずに、形成する。

続く第３の強誘電体膜１０２ｃは、第１の強誘電体膜１０２ａと同様、例えば、スパッタ法を用い、Ｃａ，Ｓｒ，Ｌａ，Ｎｂ，Ｉｒ等の所定の元素を添加して形成する。この第３の強誘電体膜１０２ｃは、第２の強誘電体膜１０２ｂより薄く形成する。第３の強誘電体膜１０２ｃは、ゾルゲル法やＭＯＣＶＤ法を用いて形成することもできる。

なお、第３の強誘電体膜１０２ｃの形成時には、得られる第３の強誘電体膜１０２ｃの平坦性や配向性を考慮して、その形成条件を設定する。また、第３の強誘電体膜１０２ｃの形成時には、最終的に得られる強誘電体キャパシタ１００の電気特性を考慮して、その膜厚や所定元素の添加量を設定する。

このようにして第１，第２，第３の強誘電体膜１０２ａ，１０２ｂ，１０２ｃを形成した後は、その第３の強誘電体膜１０２ｃ上に上部電極１０３を形成する（ステップＳ５）。上部電極１０３は、例えば、Ｐｔ，Ｉｒ，Ｒｕ，Ｒｈ，Ｒｅ，Ｏｓ，Ｐｄ等の貴金属膜や、そのような貴金属の酸化膜を用いて形成することができる。

このように、強誘電体キャパシタ１００の第１，第３の強誘電体膜１０２ａ，１０２ｃは、第２の強誘電体膜１０２ｂより薄く、また、Ｃａ，Ｓｒ，Ｌａ，Ｎｂ，Ｉｒ等の元素が添加されて形成される。

このように第１，第３の強誘電体膜１０２ａ，１０２ｃに所定の元素を添加すると、強誘電体キャパシタ１００の疲労特性やインプリント特性等を向上させることが可能になる。さらに、元素添加を、第１，第３の強誘電体膜１０２ａ，１０２ｃには行うが、第２の強誘電体膜１０２ｂには行わないようにすることで、それらの膜のすべてに元素添加を行った場合に比べ、スイッチング電荷量の低下を抑えることができる。さらに、この強誘電体キャパシタ１００では、そのような元素が添加されていない第２の強誘電体膜１０２ｂが、所定の元素が添加されている第１，第３の強誘電体膜１０２ａ，１０２ｃに比べて厚く形成されている。そのため、より効果的にスイッチング電荷量の低下を抑えることができる。また、第１，第３の強誘電体膜１０２ａ，１０２ｃに所定の元素を添加することにより、リーク電流を低減することも可能になる。

また、第１の強誘電体膜１０２ａを形成する際には、その成膜方法、膜厚、結晶化条件（成膜にスパッタ法等を用いる場合）等を適切に設定することにより、第１の強誘電体膜１０２ａを良好な平坦性と配向性で形成することができるようになる。第１の強誘電体膜１０２ａの平坦性および配向性は、積層される第２，第３の強誘電体膜１０２ｂ，１０２ｃの平坦性および配向性に大きく影響し、強誘電体キャパシタ１００のリーク電流、スイッチング電荷量、疲労特性、インプリント特性等に大きく影響する。

平坦性および配向性が良好な第１の強誘電体膜１０２ａを形成することにより、平坦性および配向性が良好な第２，第３の強誘電体膜１０２ｂ，１０２ｃを得ることが可能になる。その結果、第１，第３の強誘電体膜１０２ａ，１０２ｃへの所定元素の添加による効果と相俟って、強誘電体キャパシタ１００のリーク電流を効果的に低減することが可能になると共に、スイッチング電荷量の低下を抑えつつ、疲労特性、インプリント特性等を向上させることが可能になる。

以上のような方法を用いれば、下部電極１０１−上部電極１０３間に配向性や平坦性が良好な強誘電体膜を備え、疲労特性、インプリント特性、リーク電流、スイッチング電荷量等の電気特性の良好な強誘電体キャパシタ１００を得ることが可能になる。

なお、第１，第３の強誘電体膜１０２ａ，１０２ｃに添加する元素としてＣａ，Ｓｒ，Ｌａ，Ｎｂ，Ｉｒを例示したが、第１，第３の強誘電体膜１０２ａ，１０２ｃに添加可能な元素は、これらに限定されるものではない。例えば、ＡＢＯ₃型ペロブスカイト構造、またはＡＢＯ₃型ペロブスカイト構造部分を含むＢｉ層状構造の、Ａサイトにビスマス（Ｂｉ），鉛（Ｐｂ），バリウム（Ｂａ），Ｓｒ，Ｃａ，ナトリウム（Ｎａ），カリウム（Ｋ），希土類元素等が添加されており、Ｂサイトにチタン（Ｔｉ），ジルコニウム（Ｚｒ），Ｎｂ，タンタル（Ｔａ），タングステン（Ｗ），Ｒｕ等が添加されているものを、第１，第３の強誘電体膜１０２ａ，１０２ｃに適用することが可能である。

以下、上記のような原理を用いたＦｅＲＡＭの形成例を具体的に説明する。
まず、第１の実施の形態について説明する。
図３〜図１１はＦｅＲＡＭの各形成工程の説明図である。以下、順に説明する。

図３は下部電極下地形成まで行った後の要部断面模式図である。
まず、ｎ型またはｐ型のＳｉ基板１に、トランジスタの活性領域を画定するＳＴＩ（Shallow Trench Isolation）２を形成する。なお、ＳＴＩ２に替えて、ＬＯＣＯＳ（Local Oxidation of Silicon）法によって素子分離領域を形成してもよい。

次いで、Ｓｉ基板１の活性領域にｐ型不純物を導入してｐウェル３を形成した後、その活性領域の表面を熱酸化する。熱酸化後、全面にアモルファスまたは多結晶のＳｉ膜を形成し、パターニングを行って、ゲート絶縁膜４ａ，４ｂおよびゲート電極５ａ，５ｂを形成する。

次いで、ゲート電極５ａ，５ｂをマスクにｎ型不純物のイオン注入を行い、各ゲート電極５ａ，５ｂ両側のＳｉ基板１に第１，第２のソース・ドレイン・エクステンション領域６ａ，６ｂを形成する。その後、全面にＣＶＤ法により酸化シリコン（ＳｉＯ）膜等の絶縁膜を形成した後、それをエッチバックし、各ゲート電極５ａ，５ｂにサイドウォール９ａ，９ｂを形成する。そして、ゲート電極５ａ，５ｂとサイドウォール９ａ，９ｂをマスクにｎ型不純物のイオン注入を行い、ゲート電極５ａ，５ｂ両側のＳｉ基板１に第１，第２のソース・ドレイン領域１０ａ，１０ｂを形成する。

ここまでの工程により、Ｓｉ基板１の活性領域に、２つのＭＯＳ（Metal Oxide Semiconductor）トランジスタが形成される。
次いで、スパッタ法により全面にコバルト（Ｃｏ）等の高融点金属膜を形成し、加熱を行い、第１，第２のソース・ドレイン領域１０ａ，１０ｂおよびゲート電極５ａ，５ｂの表面をシリサイド化する。その後、全面にプラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン（ＳｉＯＮ）膜を形成してカバー絶縁膜１２を形成し、カバー絶縁膜１２上に、テトラエトキシシラン（ＴＥＯＳ）ガスを使用するプラズマＣＶＤ法により膜厚１０００ｎｍのＳｉＯ膜（第１の層間絶縁膜）１３を形成する。そして、その第１の層間絶縁膜１３の上面をＣＭＰ（Chemical Mechanical Polishing）法により研磨して平坦化する。なお、この平坦化後、第１の層間絶縁膜１３の膜厚は、Ｓｉ基板１の平坦面上から７００ｎｍとなる。

次いで、フォトリソグラフィにより第１の層間絶縁膜１３とカバー絶縁膜１２のパターニングを行い、第１，第２のソース・ドレイン領域１０ａ，１０ｂに通じる、例えば０．２５μｍ径のコンタクトホールを形成する。そして、全面に膜厚３０ｎｍのＴｉ膜および膜厚２０ｎｍのＴｉＮ膜を形成した後、ＣＶＤ法により膜厚３００ｎｍのタングステン（Ｗ）膜を形成し、余分なＷ膜、ＴｉＮ膜およびＴｉ膜をＣＭＰ法により除去する。それにより、そのコンタクトホール内に、Ｔｉ膜およびＴｉＮ膜からなる密着膜（グルー膜）１４ａ，１４ｂを介して、Ｗプラグ１５ａ，１５ｂを形成する。

なお、このＣＭＰ工程では、Ｗ膜、ＴｉＮ膜およびＴｉ膜の研磨速度が、下地の第１の層間絶縁膜１３よりも速くなるようなスラリ（例えばCabot Microelectronics Corporation製のＳＳＷ２０００）を使用する。そして、第１の層間絶縁膜１３上に研磨残渣を発生させないように、このＣＭＰの研磨量は各膜の合計膜厚よりも厚く設定し、オーバー研磨する。

次いで、全面にプラズマＣＶＤ法により膜厚１３０ｎｍのＳｉＯＮ膜（酸化防止膜）１６を形成し、さらにその上に、ＴＥＯＳを原料としたプラズマＣＶＤ法により膜厚３００ｎｍのＳｉＯ膜（第２の層間絶縁膜）１７を形成する。なお、酸化防止膜１６は、ＳｉＯＮ膜のほか、窒化シリコン（ＳｉＮ）膜や酸化アルミニウム（ＡＬＯ）膜で形成してもよい。その後、第２の層間絶縁膜１７と酸化防止膜１６を貫通し、第１のソース・ドレイン領域１０ａに接続されたＷプラグ１５ａに通じるコンタクトホールを形成し、グルー膜１４ａ，１４ｂおよびＷプラグ１５ａ，１５ｂと同様にして、そこにグルー膜１８およびＷプラグ１９を形成する。

次いで、グルー膜１８およびＷプラグ１９の形成後の表面に対し、アンモニア（ＮＨ₃）プラズマ処理を行う。このＮＨ₃プラズマ処理により、第２の層間絶縁膜１７表面のＯ原子にＮＨ基が結合し、この上に後述のようにＴｉ膜を形成した場合にも、そのＴｉ原子がＯ原子に捕獲されずに第２の層間絶縁膜１７表面を移動しやすくなる。その結果、第２の層間絶縁膜１７上に、自己組織化されて（００２）面に優先配向されたＴｉ膜を形成することが可能になる。

なお、このＮＨ₃プラズマ処理は、例えば、被処理ウェハに対して９ｍｍ離間した位置に対向電極を有する平行平板型のプラズマ処理装置を用い、２６６Ｐａの圧力下、基板温度が４００℃に保持されたチャンバ内にＮＨ₃ガスを３５０ｓｃｃｍで供給し、被処理ウェハ側に１３．５６ＭＨｚの高周波を１００Ｗのパワーで、また対向電極に３５０ｋＨｚの高周波を５５Ｗのパワーで、６０秒間供給することにより実行することができる。

このようなＮＨ₃プラズマ処理後に、例えば、被処理ウェハとターゲットの間の距離を６０ｍｍに設定したスパッタ装置を用い、０．１５ＰａのＡｒ雰囲気中、基板温度を２０℃とし、２．６ｋＷのスパッタパワーを５秒間供給することにより、膜厚２０ｎｍのＴｉ膜を形成する。このＴｉ膜は、前述のように、（００２）面に優先配向させて形成することができる。

ＮＨ₃プラズマ処理を経てＴｉ膜を形成した後は、窒素（Ｎ₂）ガス雰囲気中、６５０℃、６０秒間のＲＴＡ（Rapid Thermal Anneal）処理を行ってそのＴｉ膜を窒化し、その上層に形成される膜の配向性を向上させる役割を果たす、（１１１）面に優先配向されたＴｉＮ膜（下地導電膜）２０を形成する。そして、この下地導電膜２０上に、ＴｉＡｌＮ膜からなる酸化防止膜２１を形成する。このＴｉＡｌＮ膜は、例えば、ＴｉおよびＡｌの合金化したターゲットを用いた反応性スパッタにより、４０ｓｃｃｍのＡｒガスと１０ｓｃｃｍのＮ₂ガスの混合ガス雰囲気中、２５３．３Ｐａの圧力下、基板温度４００℃、１．０ｋＷのスパッタパワーで、膜厚１００ｎｍで形成する。

ここまでの工程により図３に示したような状態が得られる。
図４は下部電極形成工程の要部断面模式図である。
酸化防止膜２１の形成まで行った後は、図４に示すように、その上に下部電極としてＰｔ膜３０を形成する。Ｐｔ膜３０は、例えば、Ａｒガス雰囲気中、０．２Ｐａの圧力下、基板温度を４００℃とし、０．５ｋＷのスパッタパワーで、膜厚１００ｎｍで形成する。

さらに、不活性ガス（例えばＡｒガス）雰囲気中、６５０℃〜７５０℃、６０秒間のＲＴＡ処理を行う。このＲＴＡ処理により、Ｐｔ膜３０、酸化防止膜２１および下地導電膜２０の密着性を向上させると共に、Ｐｔ膜３０の配向性を向上させる。なお、下部電極には、Ｐｔ膜３０のほか、Ｉｒ膜、Ｒｕ膜、Ｒｈ膜、Ｒｅ膜、Ｏｓ膜およびＰｄ膜等を用いてもよい。

図５および図６は強誘電体膜形成工程の要部断面模式図である。
Ｐｔ膜３０の形成後は、強誘電体膜として、第１，第２，第３のＰＺＴ膜３２ａ，３２ｂ，３２ｃからなる３層構造のＰＺＴ膜３２を形成する。

まず、図５に示すように、スパッタ法を用い、Ｃａ，Ｓｒ，Ｌａを添加して第１のＰＺＴ膜３２ａを形成する。この第１のＰＺＴ膜３２ａの膜厚は、１ｎｍ〜３０ｎｍ、好ましくは１０ｎｍ〜２０ｎｍとする。ここでは、膜厚２０ｎｍの第１のＰＺＴ膜３２ａを形成する。

なお、このように所定元素を添加した第１のＰＺＴ膜３２ａの膜厚が厚すぎると、低電圧動作に不利となり、スイッチング電荷量の低下も大きくなってしまう。また、この第１のＰＺＴ膜３２ａに添加する各元素の添加量もスイッチング電荷量に大きく影響する。各元素の添加量は、０．０１ｍｏｌ％〜５ｍｏｌ％に設定することが好ましい。例えば、Ｃａを５ｍｏｌ％、Ｓｒを２ｍｏｌ％、Ｌａを２ｍｏｌ％添加する。なお、各元素の添加量は、スパッタ時に使用するターゲットの組成を調整することによって制御する。

スパッタ後の第１のＰＺＴ膜３２ａは、ＲＴＡ処理を行って結晶化する。このＲＴＡ処理は、例えば、０ｓｃｃｍ〜２５ｓｃｃｍのＯ₂ガスと２０００ｓｃｃｍの不活性ガスの雰囲気中、温度５８０℃、時間９０秒の条件で行う。

このように第１のＰＺＴ膜３２ａの形成にスパッタ法を用いると共に、その結晶化条件を適切に設定することにより、優れた平坦性と配向性を有する第１のＰＺＴ膜３２ａを形成することができる。第１のＰＺＴ膜３２ａの結晶化条件の詳細については後述する。

なお、第１のＰＺＴ膜３２ａに替えて他の強誘電体膜をスパッタ法を用いて形成する場合、結晶化条件は、その強誘電体膜の種類に応じて設定される。例えば、Ａｒガス等の不活性ガス雰囲気中、あるいはＯ₂ガス等の酸化性ガスと不活性ガスとの混合ガス雰囲気中で、温度５５０℃〜８００℃、時間３０秒〜１２０秒のＲＴＡ処理によって結晶化を行う。例えば、ＢＬＴ膜の場合は７００℃以下、ＳＢＴ膜の場合は８００℃以下の温度条件が適用される。

第１のＰＺＴ膜３２ａの形成後は、図６に示すように、その上にＭＯＣＶＤ法によって第２のＰＺＴ膜３２ｂを形成する。
この第２のＰＺＴ膜３２ｂの形成では、まず、Ｐｂ原料としてビスジピバロイルメタネート鉛（Ｐｂ（ＤＰＭ）₂）、Ｚｒ原料としてテトラキスジメチルへプタンジオネートジルコニウム（Ｚｒ（ＤＭＨＤ）₄）、Ｔｉ原料としてビスイソプロポキシビスジピバロイルメタネートチタン（Ｔｉ（Ｏ−ｉＰｒ）₂（ＤＰＭ）₂）を用い、これらをそれぞれＴＨＦ溶媒中に０．３ｍｏｌ／Ｌの濃度で溶解し、Ｐｂ，Ｚｒ，Ｔｉの各液体原料を準備する。次いで、これらの各液体原料を、ＭＯＣＶＤ装置の気化器に、流量０．４７４ｍＬ／分のＴＨＦ溶媒と共に、それぞれ０．３２６ｍＬ／分、０．２００ｍＬ／分、０．２００ｍＬ／分の流量で供給して気化させる。それにより、Ｐｂ，Ｚｒ，Ｔｉの各原料ガスを調製する。そして、例えば、ＡｒガスとＯ₂ガスの混合ガス雰囲気、圧力６６５Ｐａ、基板温度を６２０℃に保持したチャンバに各原料ガスを導入し、６２０秒間作用させる。これにより、膜厚８０ｎｍの第２のＰＺＴ膜３２ｂを形成する。

このように第２のＰＺＴ膜３２を、優れた平坦性と配向性を有する第１のＰＺＴ膜３２ａ上にＭＯＣＶＤ法によって形成することで、優れた平坦性と配向性を有する第２のＰＺＴ膜３２ｂが形成される。

第２のＰＺＴ膜３２ｂの形成後は、図６に示したように、その上に、例えば、スパッタ法を用い、Ｃａ，Ｓｒ，Ｌａを添加して第３のＰＺＴ膜３２ｃを形成する。各元素の添加量は、例えば、Ｃａが５ｍｏｌ％、Ｓｒが２ｍｏｌ％、Ｌａが２ｍｏｌ％とする。また、この第３のＰＺＴ膜３２ｃの膜厚は、１ｎｍ〜３０ｎｍ、例えば２０ｎｍとする。

スパッタ後の第３のＰＺＴ膜３２ｃは、ＲＴＡ処理を行って結晶化する。このＲＴＡ処理は、例えば、０ｓｃｃｍ〜２５ｓｃｃｍのＯ₂ガスと２０００ｓｃｃｍの不活性ガスの雰囲気中、温度５８０℃、時間９０秒の条件で行う。

このように第３のＰＺＴ膜３２ｃの形成にスパッタ法を用いると共に、その結晶化条件を適切に設定することにより、優れた平坦性で第３のＰＺＴ膜３２ｃを形成することができる。

これにより、Ｐｔ膜３０上に第１，第２，第３のＰＺＴ膜３２ａ，３２ｂ，３２ｃの積層構造からなるＰＺＴ膜３２が形成される。
図７は上部電極形成工程の要部断面模式図である。

ＰＺＴ膜３２の形成後は、その上に上部電極３３を形成する。この上部電極３３は、例えば、次のようにして形成することができる。
まず、ＰＺＴ膜３２上に、スパッタ法により、形成時点で結晶の、膜厚２０ｎｍ〜７０ｎｍ、例えば２５ｎｍのＩｒＯ_X膜を形成する。例えば、形成温度３００℃、１４０ｓｃｃｍのＡｒガスと６０ｓｃｃｍのＯ₂ガスの混合ガス雰囲気中、１ｋＷ程度のスパッタパワーで、そのようなＩｒＯ_X膜を形成する。

次いで、ＲＴＡ法により、７２５℃、２０００ｓｃｃｍのＡｒガスと２０ｓｃｃｍのＯ₂ガスの混合ガス雰囲気中、６０秒間の熱処理を行う。この熱処理は、ＰＺＴ膜３２を完全に結晶化させてＰＺＴ膜３２中の酸素欠損を補償すると共に、上部電極用のＩｒＯ_X膜形成時のプラズマダメージを回復させる目的で行われる。

次いで、膜厚１００ｎｍ〜１５０ｎｍのＩｒＯ_Y膜をスパッタ法により形成する。その際、その異常成長を抑制するために、形成温度を３０℃〜１００℃、好ましくは５０℃〜７５℃の範囲に設定する。また、形成時の雰囲気は、ＡｒガスとＯ₂ガスの混合ガス雰囲気とし、そのＯ₂ガス比率が、先に形成したＩｒＯ_X膜形成時のＯ₂ガス比率よりも高くなるような雰囲気、例えば１００ｓｃｃｍのＡｒガスと１００ｓｃｃｍのＯ₂ガスの混合ガス雰囲気とする。また、スパッタパワーは、１ｋＷ程度とする。水素に対する触媒作用を抑え、ＰＺＴ膜３２が水素ラジカルによって還元されてしまうのを回避し、強誘電体キャパシタの水素耐性を向上させるために、ＩｒＯ_Y膜は、ＩｒＯ₂の化学量論組成に近い組成となるように形成することが望ましい。

次いで、ＩｒＯ_Y膜上に、水素バリア膜兼導電性向上膜として、スパッタ法により、例えば、１９９ｓｃｃｍのＡｒガス雰囲気中、温度４００℃の条件で、Ｉｒ膜を形成する。
このようにしてＩｒ／ＩｒＯ_Y／ＩｒＯ_X積層構造の上部電極３３を形成する。

なお、上部電極３３を形成する際には、ＩｒＯ_X膜やＩｒＯ_Y膜に替えて、Ｉｒ膜、Ｒｕ膜、Ｒｈ膜、Ｒｅ膜、Ｏｓ膜およびＰｄ膜や、それらの酸化膜、ＳＲＯ膜等の導電性酸化膜、あるいはこれらの積層構造を用いるようにしてもよい。また、上部電極３３の最上層には、Ｉｒ膜に替えて、Ｒｕ膜、Ｒｈ膜およびＰｄ膜等を用いるようにしてもよい。

図８は強誘電体キャパシタパターニング用ハードマスク形成工程の要部断面模式図、図９は強誘電体キャパシタパターニング工程の要部断面模式図である。
上部電極３３の形成後は、ウェハの背面洗浄を行った後、強誘電体キャパシタのパターニング用に、第１，第２のマスク層４０ａ，４０ｂからなるハードマスク４０を形成する。このハードマスク４０は、例えば、次のようにして形成する。

まず、全面に、第１のマスク層４０ａとしてスパッタ法によりＴｉＮ膜またはＴｉＡｌＮ膜を形成し、その第１のマスク層４０ａ上に、第２のマスク層４０ｂとしてＴＥＯＳガスを用いたＣＶＤ法によりＳｉＯ膜を形成する。次いで、その第２のマスク層４０ｂを島状にパターニングし、そのパターニング後の第２のマスク層４０ｂをマスクにして第１のマスク層４０ａをエッチングする。これにより、図８に示したような、第１，第２のマスク層４０ａ，４０ｂで構成されるハードマスク４０を形成する。

このようにしてハードマスク４０を形成した後は、臭化水素（ＨＢｒ）、Ｏ₂ガス、Ａｒガスおよびオクタフルオロブタン（Ｃ₄Ｆ₈）の混合ガスをエッチングガスとするプラズマエッチングにより、ハードマスク４０で覆われていない部分の上部電極３３、ＰＺＴ膜３２およびＰｔ膜３０をパターニングする。

次いで、ドライエッチングまたはウェットエッチングにより、第２のマスク層４０ｂを選択的に除去した後、第１のマスク層４０ａを残した状態でドライエッチングを行い、酸化防止膜２１および下地導電膜２０を除去すると共に、その第１のマスク層４０ａを除去する。これにより、図９に示したような強誘電体キャパシタ構造を得る。

図１０は保護膜形成工程の要部断面模式図である。
強誘電体キャパシタの形成後は、その強誘電体キャパシタを覆うように、保護膜として第１のＡＬＯ膜４１を形成する。この第１のＡＬＯ膜４１は、例えば、スパッタ法により、膜厚２０ｎｍで形成する。あるいはＭＯＣＶＤ法により、膜厚２ｎｍ〜５ｎｍの第１のＡＬＯ膜４１を形成する。

第１のＡＬＯ膜４１の形成後は、これまでの工程で加わったＰＺＴ膜３２のダメージを回復させる目的で、回復アニールを行う。この回復アニールは、例えば、Ｏ₂ガス含有雰囲気中、炉内のウェハ温度を５５０℃〜７００℃、好ましくは６００℃とし、６０分間行う。

図１１は配線層形成まで行った後の要部断面模式図である。
第１のＡＬＯ膜４１の形成および回復アニール後は、第１のＡＬＯ膜４１上に、例えば、ＣＶＤ法により、膜厚２０ｎｍの第２のＡＬＯ膜４２を形成する。

次いで、全面に、例えば、ＴＥＯＳガス、Ｏ₂ガスおよびヘリウム（Ｈｅ）ガスの混合ガスを用いたプラズマＣＶＤ法により、膜厚１５００ｎｍのＳｉＯ膜からなる第３の層間絶縁膜４３を形成する。なお、この第３の層間絶縁膜４３として、絶縁性を有する無機膜等を形成してもよい。第３の層間絶縁膜４３の形成後は、ＣＭＰ法により、その平坦化を行う。

その後、一酸化二窒素（Ｎ₂Ｏ）ガスまたはＮ₂ガス等を用いて発生させたプラズマ雰囲気にて、熱処理を行う。この熱処理の結果、第３の層間絶縁膜４３中の水分が除去されると共に、第３の層間絶縁膜４３の膜質が変化して、その内部に水分が入り込みにくくなる。

次いで、全面に、例えば、スパッタ法またはＣＶＤ法により、膜厚２０ｎｍ〜１００ｎｍのＡＬＯ膜からなるバリア膜４４を形成する。このバリア膜４４は、平坦化された第３の層間絶縁膜４３上に形成されるため、平坦な状態で形成される。

次いで、全面に、例えば、ＴＥＯＳガスを用いたプラズマＣＶＤ法により、膜厚３００ｎｍ〜５００ｎｍのＳｉＯ膜からなる第４の層間絶縁膜４５を形成する。なお、この第４の層間絶縁膜４５として、ＳｉＯＮ膜やＳｉＮ膜等を形成してもよい。第４の層間絶縁膜４５の形成後は、ＣＭＰ法により、その平坦化を行う。

次いで、まず、第２のソース・ドレイン領域１０ｂに接続されたＷプラグ１５ｂに通じるコンタクトホールを形成した後、グルー膜４６ａを介してＷプラグ４７ａを形成する。その後、強誘電体キャパシタの上部電極３３に通じるコンタクトホールを形成する。そのコンタクトホールの形成後は、Ｏ₂ガス雰囲気中、５５０℃の熱処理を行い、そのコンタクトホール形成に伴ってＰＺＴ膜３２に生じた酸素欠損を回復させる。熱処理後、そのコンタクトホールにグルー膜４６ｂを介してＷプラグ４７ｂを形成する。

なお、グルー膜４６ａ，４６ｂは、ＴｉＮ膜を単層で形成するのが好ましいが、Ｔｉ膜をスパッタにより形成し、その上にＴｉＮ膜をＭＯＣＶＤ法により形成した積層構造とすることも可能である。このようにＴｉＮ膜によりあるいはＴｉＮ膜を用いてグルー膜４６ａ，４６ｂを形成する場合は、ＴｉＮ膜から炭素（Ｃ）を除去するためにＮ₂ガスと水素（Ｈ₂）ガスを用いたプラズマ処理を行うことが好ましい。上記のように上部電極３３には水素バリア膜としてＩｒ膜を形成しているため、そのようなプラズマ処理によって、その下層のＩｒＯ_X膜等が還元されてしまうことはない。

このようにしてグルー膜４６ａ，４６ｂおよびＷプラグ４７ａ，４７ｂの形成まで行った後は、それらのＷプラグ４７ａ，４７ｂ上に配線４８をそれぞれ形成する。配線４８は、例えば、スパッタ法により、膜厚６０ｎｍのＴｉ膜と膜厚３０ｎｍのＴｉＮ膜のＴｉＮ／Ｔｉ積層膜４８ａ、膜厚３６０ｎｍのＡｌＣｕ合金膜４８ｂ、および膜厚５ｎｍのＴｉ膜と膜厚７０ｎｍのＴｉＮ膜のＴｉＮ／Ｔｉ積層膜４８ｃを順次形成した後、それをパターニングすることによって形成することができる。これにより、第１層目の配線層が形成される。

以後は、同様に第２層目以降の配線層を形成し、ＦｅＲＡＭを完成させればよい。
以上、ＦｅＲＡＭの形成フローについて説明したが、ここで、その強誘電体キャパシタを構成するＰＺＴ膜３２の結晶構造について説明する。

前述のように、ＰＺＴ膜３２を構成する第１のＰＺＴ膜３２ａの平坦性および配向性は、第２，第３のＰＺＴ膜３２ｂ，３２ｃの平坦性および配向性に影響する。第１のＰＺＴ膜３２ａの平坦性および配向性は、スパッタ後の結晶化条件に大きく影響される。

一例として、スパッタ法によりＣａ，Ｓｒ，Ｌａを添加した膜厚２０ｎｍの第１のＰＺＴ膜３２ａを形成した後、Ａｒガス流量：Ｏ₂ガス流量＝２０００ｓｃｃｍ：５ｓｃｃｍ（Ｏ₂ガス０．２５％），１００００ｓｃｃｍ：５ｓｃｃｍ（Ｏ₂ガス０．０５％），２０００ｓｃｃｍ：０ｓｃｃｍ（Ｏ₂ガス０％）の３種類の雰囲気で、温度５８０℃、時間９０秒のＲＴＡ処理を行い、その上にＭＯＣＶＤ法により第２のＰＺＴ膜３２ｂを形成し、その結晶構造を評価した結果について述べる。

ＰＺＴ膜３２（ここでは第２のＰＺＴ膜３２ｂ）は、分極の観点から、（１００）面や（１０１）面の生成を抑えて、（１１１）面の配向率をできるだけ高めることが要求されるが、第１のＰＺＴ膜３２ａ形成時のＲＴＡ処理雰囲気中に微量のＯ₂ガスが含まれている場合（Ｏ₂ガス０．２５％，０．０５％）には、その上に形成された第２のＰＺＴ膜３２ｂは、（１００）面や（１０１）面の生成により（１１１）面の配向率が低くなった。

一方、第１のＰＺＴ膜３２ａ形成時のＲＴＡ処理をＡｒガス雰囲気で行った場合（Ｏ₂ガス０％）には、その上に形成された第２のＰＺＴ膜３２ｂは、（１００）面と（１０１）面の生成が抑えられて（１１１）面の配向率が高くなった。また、ウェハ面内の配向性の分布も良好であった。

ただし、第１のＰＺＴ膜３２ａのＲＴＡ処理雰囲気は、形成する第１のＰＺＴ膜３２ａの膜厚に依存し、その膜厚によっては、その雰囲気中のＯ₂ガスが１．２５％程度まで含まれていても、（１１１）面の配向率を一定レベル以上確保することができることを確認している。すなわち、スパッタ法により形成した第１のＰＺＴ膜３２ａのＲＴＡ処理は、その膜厚に応じ、２０００ｓｃｃｍのＡｒガスに対してＯ₂ガスを０ｓｃｃｍ〜２５ｓｃｃｍの範囲で変化させることが可能である。なお、Ａｒガスに替えてＮ₂ガスやＨｅガス等の不活性ガスを用いた場合や、Ｏ₂ガスに替えてオゾン（Ｏ₃）ガスやＮ₂Ｏガス等の酸化性ガスを用いた場合にも、同様のことが言える。

また、第１，第２，第３のＰＺＴ膜３２ａ，３２ｂ，３２ｃの積層構造からなるＰＺＴ膜の断面ＳＥＭ観察を行ったところ、ＰＺＴの柱状の結晶構造が連続していることが確認された。したがって、第１，第２，第３のＰＺＴ膜３２ａ，３２ｂ，３２ｃの積層によるスイッチング電荷量への影響はほとんどないものと考えられる。

以上説明したように、ＰＺＴ膜３２の最下層の第１のＰＺＴ膜３２ａを優れた平坦性および配向性で形成することにより、優れた平坦性および配向性のＰＺＴ膜３２を形成することができる。さらに、比較的薄い第１，第３のＰＺＴ膜３２ａ，３２ｃに所定の元素を添加し、それらの間にそのような元素を添加しない第２のＰＺＴ膜３２ｂを比較的厚く形成することにより、スイッチング電荷量の低下を抑えつつ、強誘電体キャパシタの疲労特性、インプリント特性、リーク電流等の電気特性を効果的に向上させることができる。したがって、高性能で信頼性の高いＦｅＲＡＭが得られるようになる。

次に、第２の実施の形態について説明する。なお、この第２の実施の形態の説明においては、上記第１の実施の形態で述べた要素と同一の要素については同一の符号を付している。

図１２は第２の実施の形態のグルー膜およびＷプラグの形成まで行った後の要部断面模式図である。
上記第１の実施の形態では、図３に示したように、グルー膜１８およびＷプラグ１９の形成段階において、まず第２の層間絶縁膜１７にコンタクトホールを形成し、その後、全面にＴｉ膜、ＴｉＮ膜およびＷ膜を形成して、それらを第２の層間絶縁膜１７が露出するようにＣＭＰ法により研磨（オーバー研磨）するようにした。そして、その後、下地導電膜２０および酸化防止膜２１を形成するようにした。

ただし、その研磨の際には、図１２に示すように、Ｗプラグ１９に凹部６０が形成されて研磨後の表面が平坦にならない場合がある。このような凹部６０が形成される場合、その深さは２０ｎｍ〜５０ｎｍ程度であり、後に形成される下部電極やＰＺＴ膜の配向性に大きな影響を与える。そこで、この第２の実施の形態では、その研磨後に形成する下地導電膜２０を厚くし、それによってそのような凹部６０を埋め込む。

その場合、まず、グルー膜１８およびＷプラグ１９を形成するための研磨後、凹部６０が形成された表面に対し、ＮＨ₃プラズマ処理を行う。このＮＨ₃プラズマ処理は、上記第１の実施の形態で述べたのと同様の条件にて行うことができる。

図１３は第２の実施の形態の下地導電膜形成工程の要部断面模式図である。
ＮＨ₃プラズマ処理後、全面に、例えば、被処理ウェハとターゲットの間の距離を６０ｍｍに設定したスパッタ装置を用い、０．１５ＰａのＡｒ雰囲気中、基板温度２０℃、２．６ｋＷのスパッタパワーを３５秒間供給することにより、（００２）面に優先配向された膜厚１００ｎｍのＴｉ膜を形成する。そして、Ｎ₂ガス雰囲気中、６５０℃、６０秒間のＲＴＡ処理を行い、（１１１）面に優先配向されたＴｉＮ膜からなる下地導電膜２０を形成する。なお、下地導電膜２０は、ここでは膜厚１００ｎｍ程度となるが、凹部６０の深さ等に応じ、膜厚１００ｎｍ〜３００ｎｍの範囲で適宜設定することができる。また、下地導電膜２０は、ここではＴｉＮ膜としたが、Ｗ膜、Ｓｉ膜、Ｃｕ膜等で形成することもできる。

下地導電膜２０の形成直後は、凹部６０を反映して、下地導電膜２０表面にも凹部が形成されるため、下地導電膜２０の形成に続き、その表層部をＣＭＰ法により研磨する。これにより、その研磨後には、凹部６０の影響が抑えられた、平坦な下地導電膜２０表面を得る。なお、下地導電膜２０の研磨には、例えば、Cabot Microelectronics Corporation製のＳＳＷ２０００を使用する。また、研磨後の下地導電膜２０の膜厚は、５０ｎｍ〜１００ｎｍ、好ましくは５０ｎｍとする。

このように下地導電膜２０の表層部を研磨すると、研磨後の下地導電膜２０表面付近の結晶に歪みが発生しやすい。このような歪みは、やはり後に形成される下部電極やＰＺＴ膜の配向性に大きな影響を与える。そのため、例えば、研磨後の下地導電膜２０表面に対し、上記同様のＮＨ₃プラズマ処理を行う。それにより、研磨後の下地導電膜２０表面付近の結晶に生じた歪みを除去する。

ここまでの工程により、図１３に示したような状態が得られる。
図１４は第２の実施の形態のＦｅＲＡＭの要部断面模式図である。
上記のようにして研磨およびＮＨ₃プラズマ処理まで行った後は、上記第１の実施の形態と同様のフローとなる。

すなわち、まず、その下地導電膜２０上に酸化防止膜２１を形成する。そして、Ｐｔ膜３０、ＰＺＴ膜３２、上部電極３３を順に形成し、これらのパターニングを行い、さらに、下層の酸化防止膜２１および下地導電膜２０のパターニングを行う。その後、第１，第２のＡＬＯ膜４１，４２、第３の層間絶縁膜４３、バリア膜４４、第４の層間絶縁膜４５、グルー膜４６ａ，４６ｂおよびＷプラグ４７ａ，４７ｂを形成し、配線４８を形成して、第１層目の配線層を形成する。これにより、図１４に示したような構造を得る。

以後は、同様に第２層目以降の配線層を形成し、ＦｅＲＡＭを完成させればよい。
この第２の実施の形態のＦｅＲＡＭの形成方法によれば、平坦性および配向性の良い強誘電体キャパシタを備える、高性能で信頼性の高いＦｅＲＡＭが得られるようになる。

次に、第３の実施の形態について説明する。なお、この第３の実施の形態の説明においては、上記第２の実施の形態で述べた要素と同一の要素については同一の符号を付している。

図１５は第３の実施の形態のＦｅＲＡＭの要部断面模式図である。
上記第２の実施の形態では、図１３に示したように、下地導電膜２０の研磨後に、第２の層間絶縁膜１７、グルー膜１８およびＷプラグ１９がすべて下地導電膜２０で覆われた状態になるようにした。

これに対し、この第３の実施の形態では、下地導電膜２０を第２の層間絶縁膜１７が露出するまで研磨し、図１５に示したように、その研磨後にはＷプラグ１９の凹部６０のみが下地導電膜２０で埋め込まれた状態になるようにする。以降の工程は、上記第２の実施の形態と同様のフローで行うことができる。

この第３の実施の形態のＦｅＲＡＭの形成方法によっても、上記第２の実施の形態と同様、平坦性および配向性の良い強誘電体キャパシタが得られるようになる。
次に、第４の実施の形態について説明する。なお、この第４の実施の形態の説明においては、上記第１の実施の形態で述べた要素と同一の要素については同一の符号を付している。

図１６は第４の実施の形態のＦｅＲＡＭの要部断面模式図である。
この第４の実施の形態のＦｅＲＡＭは、グルー膜１４ａおよびＷプラグ１５ａ上に下地導電膜２０および酸化防止膜２１を介して強誘電体キャパシタが形成され、その強誘電体キャパシタに直接配線７２が形成されている点で、上記第１の実施の形態のＦｅＲＡＭと相違する。このようなＦｅＲＡＭは、次のようにして形成することができる。

まず、上記第１の実施の形態で述べたようにして第１の層間絶縁膜１３まで形成した後、そこに第１のソース・ドレイン領域１０ａに接続されたグルー膜１４ａおよびＷプラグ１５ａを形成する。そして、グルー膜１４ａおよびＷプラグ１５ａを形成した第１の層間絶縁膜１３上に、下地導電膜２０および酸化防止膜２１を形成する。次いで、Ｐｔ膜３０、ＰＺＴ膜３２、上部電極３３を順に形成し、これらのパターニングを行い、下層の酸化防止膜２１と下地導電膜２０のパターニングを行う。その後、第１，第２のＡＬＯ膜４１，４２および第３の層間絶縁膜４３を形成し、さらに、第２のソース・ドレイン領域１０ｂに達するコンタクトホールを形成してグルー膜７０およびＷプラグ７１を形成する。そして、強誘電体キャパシタの上部電極３３に達するコンタクトホールを形成した後、例えばＴｉＮ／Ｔｉ積層膜７２ａ、ＡｌＣｕ合金膜７２ｂ、ＴｉＮ／Ｔｉ積層膜７２ｃを順に積層し、配線７２を形成する。

この第４の実施の形態のＦｅＲＡＭの形成方法によっても、上記第１の実施の形態と同様、高性能で信頼性の高いＦｅＲＡＭが得られるようになる。
以上、第１〜第４の実施の形態について説明したが、上記の強誘電体キャパシタの形成原理は、例示したようなスタック構造を採用したＦｅＲＡＭのほか、プレーナ構造を採用したＦｅＲＡＭにも、同様に適用可能である。

（付記１） 強誘電体キャパシタを備えた半導体装置の製造方法において、
下部電極を形成する工程と、
前記下部電極上に第１の元素が添加された第１の強誘電体膜を形成する工程と、
前記第１の強誘電体膜上に第２の強誘電体膜を前記第１の強誘電体膜より厚く形成する工程と、
前記第２の強誘電体膜上に第２の元素が添加された第３の強誘電体膜を前記第２の強誘電体膜より薄く形成する工程と、
前記第３の強誘電体膜上に上部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記２） 前記第１の強誘電体膜を、スパッタ法によりアモルファス状態で成膜した後、不活性ガス雰囲気中、または不活性ガスと酸化性ガスとの混合ガス雰囲気中で熱処理を行って結晶化することにより形成し、
前記第１の強誘電体膜の結晶化後、前記第２の強誘電体膜を形成することを特徴とする付記１記載の半導体装置の製造方法。

（付記３） 前記第２の強誘電体膜は、ＭＯＣＶＤ法により形成されることを特徴とする付記２記載の半導体装置の製造方法。
（付記４） 前記第１，第２，第３の強誘電体膜を、ＡＢＯ₃型ペロブスカイト構造を有する結晶で形成し、
前記第１，第２の元素は、前記結晶のＡサイトまたはＢサイトに添加されるＳｒ，Ｃａ，Ｂａ，Ｎａ，Ｋ，Ｎｂ，Ｔａ，Ｗ，Ｉｒ，Ｒｕ，希土類元素から選択される１種または２種以上であることを特徴とする付記１〜３のいずれか１項に記載の半導体装置の製造方法。

（付記５） 前記第１，第３の強誘電体膜に前記第１，第２の元素を０．０１ｍｏｌ％〜５ｍｏｌ％添加することを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。

（付記６） 前記第１，第３の強誘電体膜を１ｎｍ〜３０ｎｍの膜厚で形成することを特徴とする付記１〜５のいずれか１項に記載の半導体装置の製造方法。
（付記７） 強誘電体キャパシタを備える半導体装置において、
下部電極と、
前記下部電極上に形成され、第１の元素が添加された第１の強誘電体膜と、
前記第１の強誘電体膜上に前記第１の強誘電体膜より厚く形成された第２の強誘電体膜と、
前記第２の強誘電体膜上に前記第２の強誘電体膜より薄く形成され、第２の元素が添加された第３の強誘電体膜と、
前記第３の強誘電体膜上に形成された上部電極と、
を有することを特徴とする半導体装置。

（付記８） 前記第１，第２，第３の強誘電体膜は、ＡＢＯ₃型ペロブスカイト構造を有する結晶であり、
前記第１，第２の元素は、ＡＢＯ₃型ペロブスカイト構造のＡサイトまたはＢサイトに添加されるＳｒ，Ｃａ，Ｂａ，Ｎａ，Ｋ，Ｎｂ，Ｔａ，Ｗ，Ｉｒ，Ｒｕ，希土類元素から選択される１種または２種以上であることを特徴とする付記７記載の半導体装置。

（付記９） 前記第１，第３の強誘電体膜には、前記第１，第２の元素が０．０１ｍｏｌ％〜５ｍｏｌ％添加されていることを特徴とする付記７または８記載の半導体装置。
（付記１０） 前記第１，第３の強誘電体膜は、膜厚が１ｎｍ〜３０ｎｍであることを特徴とする付記７〜９のいずれか１項に記載の半導体装置。

強誘電体キャパシタの形成フローの一例を示す図である。 強誘電体キャパシタの構成例を示す図である。 下部電極下地形成まで行った後の要部断面模式図である。 下部電極形成工程の要部断面模式図である。 強誘電体膜形成工程の要部断面模式図（その１）である。 強誘電体膜形成工程の要部断面模式図（その２）である。 上部電極形成工程の要部断面模式図である。 強誘電体キャパシタパターニング用ハードマスク形成工程の要部断面模式図である。 強誘電体キャパシタパターニング工程の要部断面模式図である。 保護膜形成工程の要部断面模式図である。 配線層形成まで行った後の要部断面模式図である。 第２の実施の形態のグルー膜およびＷプラグの形成まで行った後の要部断面模式図である。 第２の実施の形態の下地導電膜形成工程の要部断面模式図である。 第２の実施の形態のＦｅＲＡＭの要部断面模式図である。 第３の実施の形態のＦｅＲＡＭの要部断面模式図である。 第４の実施の形態のＦｅＲＡＭの要部断面模式図である。

符号の説明

１ Ｓｉ基板
２ ＳＴＩ
３ ｐウェル
４ａ，４ｂ ゲート絶縁膜
５ａ，５ｂ ゲート電極
６ａ 第１のソース・ドレイン・エクステンション領域
６ｂ 第２のソース・ドレイン・エクステンション領域
９ａ，９ｂ サイドウォール
１０ａ 第１のソース・ドレイン領域
１０ｂ 第２のソース・ドレイン領域
１２ カバー絶縁膜
１３ 第１の層間絶縁膜
１４ａ，１４ｂ，１８，４６ａ，４６ｂ，７０ グルー膜
１５ａ，１５ｂ，１９，４７ａ，４７ｂ，７１ Ｗプラグ
１６，２１ 酸化防止膜
１７ 第２の層間絶縁膜
２０ 下地導電膜
３０ Ｐｔ膜
３２ ＰＺＴ膜
３２ａ 第１のＰＺＴ膜
３２ｂ 第２のＰＺＴ膜
３２ｃ 第３のＰＺＴ膜
３３，１０３ 上部電極
４０ ハードマスク
４０ａ 第１のマスク層
４０ｂ 第２のマスク層
４１ 第１のＡＬＯ膜
４２ 第２のＡＬＯ膜
４３ 第３の層間絶縁膜
４４ バリア膜
４５ 第４の層間絶縁膜
４８，７２ 配線
４８ａ，４８ｃ，７２ａ，７２ｃ ＴｉＮ／Ｔｉ積層膜
４８ｂ，７２ｂ ＡｌＣｕ合金膜
６０ 凹部
１００ 強誘電体キャパシタ
１０１ 下部電極
１０２ａ 第１の強誘電体膜
１０２ｂ 第２の強誘電体膜
１０２ｃ 第３の強誘電体膜

Claims (6)

1. 強誘電体キャパシタを備えた半導体装置の製造方法において、
   下部電極を形成する工程と、
   前記下部電極上に第１の元素が添加された第１の強誘電体膜を形成する工程と、
   前記第１の強誘電体膜上に第２の強誘電体膜を前記第１の強誘電体膜より厚く形成する工程と、
   前記第２の強誘電体膜上に第２の元素が添加された第３の強誘電体膜を前記第２の強誘電体膜より薄く形成する工程と、
   前記第３の強誘電体膜上に上部電極を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記第１の強誘電体膜を、スパッタ法によりアモルファス状態で成膜した後、不活性ガス雰囲気中、または不活性ガスと酸化性ガスとの混合ガス雰囲気中で熱処理を行って結晶化することにより形成し、
   前記第１の強誘電体膜の結晶化後、前記第２の強誘電体膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第２の強誘電体膜は、ＭＯＣＶＤ法により形成されることを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記第１，第２，第３の強誘電体膜を、ＡＢＯ₃型ペロブスカイト構造を有する結晶で形成し、
   前記第１，第２の元素は、前記結晶のＡサイトまたはＢサイトに添加されるＳｒ，Ｃａ，Ｂａ，Ｎａ，Ｋ，Ｎｂ，Ｔａ，Ｗ，Ｉｒ，Ｒｕ，希土類元素から選択される１種または２種以上であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
5. 強誘電体キャパシタを備える半導体装置において、
   下部電極と、
   前記下部電極上に形成され、第１の元素が添加された第１の強誘電体膜と、
   前記第１の強誘電体膜上に前記第１の強誘電体膜より厚く形成された第２の強誘電体膜と、
   前記第２の強誘電体膜上に前記第２の強誘電体膜より薄く形成され、第２の元素が添加された第３の強誘電体膜と、
   前記第３の強誘電体膜上に形成された上部電極と、
   を有することを特徴とする半導体装置。
6. 前記第１，第２，第３の強誘電体膜は、ＡＢＯ₃型ペロブスカイト構造を有する結晶であり、
   前記第１，第２の元素は、ＡＢＯ₃型ペロブスカイト構造のＡサイトまたはＢサイトに添加されるＳｒ，Ｃａ，Ｂａ，Ｎａ，Ｋ，Ｎｂ，Ｔａ，Ｗ，Ｉｒ，Ｒｕ，希土類元素から選択される１種または２種以上であることを特徴とする請求項５記載の半導体装置。

Images