TWI706581B - 強介電體記憶體及其製造方法，強介電體膜及其製造方法 - Google Patents

強介電體記憶體及其製造方法，強介電體膜及其製造方法 Download PDF

Info

Publication number
TWI706581B
TWI706581B TW105123767A TW105123767A TWI706581B TW I706581 B TWI706581 B TW I706581B TW 105123767 A TW105123767 A TW 105123767A TW 105123767 A TW105123767 A TW 105123767A TW I706581 B TWI706581 B TW I706581B
Authority
TW
Taiwan
Prior art keywords
film
formula
ferroelectric
aforementioned
forming
Prior art date
Application number
TW105123767A
Other languages
English (en)
Other versions
TW201724588A (zh
Inventor
木島健
濱田泰彰
Original Assignee
日商前進材料科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商前進材料科技股份有限公司 filed Critical 日商前進材料科技股份有限公司
Publication of TW201724588A publication Critical patent/TW201724588A/zh
Application granted granted Critical
Publication of TWI706581B publication Critical patent/TWI706581B/zh

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

為提供一種具有比記憶2值還多記憶效果的 強介電體記憶體。

本發明的一態樣為一種強介電體記憶 體，具備：半導體層(30)、形成於前述半導體層上的絕緣層(24)、形成於前述絕緣層上的反強介電體膜(21)、形成於前述反強介電體膜上的強介電體膜(22)、形成於前述強介電體膜上的第1電極(26)、形成於前述半導體層的源極區域(27)及汲極區域(28)。

Description

強介電體記憶體及其製造方法，強介電體膜及其製造方法
本發明係有關強介電體記憶體及其製造方法，強介電體膜及其製造方法
從前的強介電體(ferroelectricity)記憶體具有：形成於Si基板上的絕緣層、形成於該絕緣層上的Pt膜、形成於Pt膜上的作為強介電體膜之Pb(Zr,Ti)O3膜(以下，稱為「PZT膜」)、形成於該PZT膜上的電極、形成於Si基板的源極區域及汲極區域。
上述從前的強介電體記憶體係利用強介電體的剩餘極化所生成的電荷，通過改變源極與汲極之間的電阻，來達到記憶體的效果。也就是說，上述強介電體記憶體，將當源極與汲極之間的電阻低使電流能充分流動的狀態作為「ON」，將當源極與汲極間的電阻高使電流不流通的狀態作為「OFF」，因此能夠作為具有2值記憶的記憶體效果的元件的使用。關於該強介電體記憶體的技術揭示於專利文獻1中。
在上述從前的強介電體記憶體中，並沒有發 現能記憶比2值還多值的記憶體效果。
此外，上述從前的強介電體記憶體使用Pt膜，因為該膜厚需要在100nm以上，會有成本變高的問題。因此，需要能得到利用比Pt膜的成本更低的膜之強介電體記憶體。
此外，製作強介電體膜的一例即LiNbO3(鈮酸鋰)膜時，Li與氧的結合能相較於Nb與氧的結合能具有巨大的差異，因為Nb容易形成氧化物，Li難以形成氧化物，因此難以得到結晶化的LiNbO3膜。
[先前技術文獻] [專利文獻]
[專利文獻1]JP 2005-86211 A
本發明的一個態樣為提供一種具有比記憶2值還多記憶效果的強介電體記憶體或其製造方法。
此外，本發明的一個態樣為提供一種能降低成本的強介電體記憶體或其製造方法。
此外，本發明的一個態樣為提供一種結晶性佳的強介電體記憶體或其製造方法。
以下，說明有關本發明的各種態樣。
[1]一種強介電體記憶體，具備：半導體層、形成於前述半導體層上的絕緣層、形成於前述絕緣層上的反強介電體膜、形成於前述反強介電體膜上的強介電體膜、形成於前述強介電體膜上的第1電極、形成於前述半導體層的源極區域及汲極區域。
[2]如上述[1]之強介電體記憶體，更具有，形成於前述反強介電體膜與前述絕緣層之間的第2電極。
[3]如上述[1]或[2]之強介電體記憶體，其中：前述反強介電體膜為Pb(Zr1-ATiA)O3-δ膜；前述強介電體膜為(PbaLab)(ZrcTidNbe)O3-δ膜；其中，A、δ、a、b、c、d、及e滿足下述式1及式10~式16：0≦δ≦1．．．式1
0≦A≦0.1．．．式10
1.00≦a+b≦1.35．．．式11
0≦b≦0.08．．．式12
1.00≦c+d+e≦1.1．．．式13
0.4≦c≦0.7．．．式14
0.3≦d≦0.6．．．式15
0≦e≦0.1．．．式16。
[4]如上述[1]或[2]之強介電體記憶體，其中： 前述反強介電體膜為Pb(Zr1-ATiA)O3-δ膜；前述強介電體膜具備：形成於前述反強介電體膜上的(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜、形成於前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜上的(PbaLab)(ZrcTixNbe)O3-δ結晶膜；其中，A、δ、a、b、c、B、x、及e滿足下述式1、式10~式12、式23、式33、式14、式25、式35、及式16：0≦δ≦1．．．式1
0≦A≦0.1．．．式10
1.00≦a+b≦1.35．．．式11
0≦b≦0.08．．．式12
1.00≦c+B+e≦1.1．．．式23
1.00≦c+x+e≦1.1．．．式33
0.4≦c≦0.7．．．式14
0.3≦B≦0.6．．．式25
0.3≦x≦0.6．．．式35
0≦e≦0.1．．．式16。
[5]如上述[4]之強介電體記憶體，其中，前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜為：將前述反強介電體膜配置於濺鍍靶極上方，且使前述反強介電體膜面對前述濺鍍靶極並藉由濺鍍所形成；前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜，在該膜厚方向的中央靠近前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜側的Zr/Ti比，較在該膜厚方向的中央靠近前述反強介電體膜側的Zr/Ti比大；前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜為：塗佈含有全部或一部分該(PbbLab)(ZrcTixNbe)O3-δ結晶膜成份金屬的金屬 化合物、與該部分聚縮合物在有機溶劑中所含有的溶液，加熱並結晶化之物。
[6]如上述[4]或[5]之強介電體記憶體，其中：前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜，在該膜厚方向的中央靠近前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜側的Zr/Ti比，較在與該膜厚方向的中央靠近前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的相反側的Zr/Ti比大；前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜為：將前述反強介電體膜配置於濺鍍靶極上方，且使前述反強介電體膜面對前述濺鍍靶極並藉由濺鍍所形成；前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜為：塗佈含有全部或一部分該(PbaLab)(ZrcTixNbe)O3-δ結晶膜成份金屬的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的溶液，加熱並結晶化之物。
[7]如上述[1]或[2]之強介電體記憶體，其中：前述反強介電體膜為Pb(Zr1-ATiA)O3-δ膜；前述強介電體膜為LiNbO3膜；其中，A及δ滿足下述式1及式10：0≦δ≦1．．．式1
0≦A≦0.1．．．式10。
[8]如上述[3]~[7]任一項之強介電體記憶體，其中：前述A為0；前述Pb(Zr1-ATiA)O3-δ膜為PbZrO3-δ膜。
[9]一種強介電體膜，具備：Pb(Zr1-ATiA)O3-δ膜、 形成於前述Pb(Zr1-ATiA)O3-δ膜上的LiNbO3膜、其中，A及δ滿足下述式1及式10：0≦δ≦1．．．式1
0≦A≦0.1．．．式10。
[10]一種強介電體記憶體的製造方法，具備：在半導體層上形成絕緣層的工程(a)、在前述絕緣層上形成Pb(Zr1-ATiA)O3-δ膜的工程(b)、將前述Pb(Zr1-ATiA)O3-δ膜配置於濺鍍靶極上方，且使前述Pb(Zr1-ATiA)O3-δ膜面對前述濺鍍靶極，藉由濺鍍在前述Pb(Zr1-ATiA)O3-δ膜上形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的工程(c)、在前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜上，藉由塗佈含有全部或一部分該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜成份金屬的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的溶液，來形成非結晶性前驅體膜的工程(d)、藉由將前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜及前述非結晶性前驅體膜在氧環境下加熱，使前述非結晶性前驅體膜氧化並結晶化，形成(PbaLab)(ZrcTixNbe)O3-δ結晶膜的工程(e)、在前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜上形成電極的工程(f)、在前述半導體層形成源極區域及汲極區域的工程(g)、其中，A、δ、a、b、c、B、x、及e滿足下述式1、 式10~式12、式23、式33、式14、式25、式35、及式16：0≦δ≦1．．．式1
0≦A≦0.1．．．式10
1.00≦a+b≦1.35．．．式11
0≦b≦0.08．．．式12
1.00≦c+B+e≦1.1．．．式23
1.00≦c+x+e≦1.1．．．式33
0.4≦c≦0.7．．．式14
0.3≦B≦0.6．．．式25
0.3≦x≦0.6．．．式35
0≦e≦0.1．．．式16。
[11]如上述[10]之強介電體記憶體的製造方法，其中，在前述工程(c)的(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜經由濺鍍一形成後的該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的極化方向，與前述工程(e)的前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜一形成之後的該(PbaLab)(ZrcTixNbe)O3-δ結晶膜的極化方向一樣。
[12]如上述[10]或[11]之強介電體記憶體的製造方法，其中：前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜，在該膜厚方向的中央靠近前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜側的Zr/Ti比，較在該膜厚方向的中央靠近前述前記Pb(Zr1-ATiA)O3-δ膜側的Zr/Ti比大。
[13]一種強介電體記憶體的製造方法，具備：在半導體層上形成絕緣層的工程(a)、在前述絕緣層上形成Pb(Zr1-ATiA)O3-δ膜的工程 (b)、在前述Pb(Zr1-ATiA)O3-δ膜上形成Nb膜的工程(c)、在前述Nb膜上藉由塗佈包含Li2O形成用前驅體的溶液，在前述Nb膜上形成非結晶性前驅體膜的工程(d)、藉由將前述Nb膜及前述非結晶性前驅體膜在氧環境下加熱，使前述非結晶性前驅體膜氧化並結晶化，在前述Pb(Zr1-ATiA)O3-δ膜上形成LiNbO3膜的工程(e)、在前述LiNbO3膜上形成電極的工程(f)、在前述半導體層形成源極區域及汲極區域的工程(g)、其中，A及δ滿足下述式1及式10：0≦δ≦1．．．式1
0≦A≦0.1．．．式10。
[14]如上述[10]~[13]任一項之強介電體記憶體的製造方法，其中：前述A為0；前述Pb(Zr1-ATiA)O3-δ膜為PbZrO3-δ膜。
[15]一種強介電體膜的製造方法，具備：在基板上形成Nb膜的工程(a)、在前述Nb膜上藉由塗佈包含Li2O形成用前驅體的溶液，在Nb膜上形成非結晶性前驅體膜的工程(b)、藉由將前述Nb膜及前述非結晶性前驅體膜在氧環境下加熱，使前述非結晶性前驅體膜氧化並結晶化，在前述基板上形成LiNbO3膜的工程(c)。
[16]如上述[15]之強介電體膜的製造方法，其中，在前述基板的表面形成Pb(Zr1-ATiA)O3-δ膜；前述工程(a)為：在前述基板的前述Pb(Zr1-ATiA)O3-δ膜上形成Nb膜的工程；其中，A及δ滿足下述式1及式10：0≦δ≦1．．．式1
0≦A≦0.1．．．式10。
[17]一種強介電體記憶體，具備：半導體層、形成於前述半導體層上的ZrO2膜、形成於前述ZrO2膜上的SrRuO3膜、形成於前述SrRuO3膜上的強介電體膜、形成於前述強介電體膜上的電極、形成於前述半導體層的源極區域及汲極區域。
此外，上述半導體層可以是單晶基板(例如，Si基板、Si晶圓)、單晶層、磊晶層、多晶層(例如多晶矽層)等。
[18]如上述[17]之強介電體記憶體，更具有形成於前述SrRuO3膜與前述ZrO2膜之間的Pt膜。
[19]如上述[18]之強介電體記憶體，更具有前述Pt膜的膜厚為前述SrRuO3膜的膜厚的1/10~1/5。
[20]如上述[17]~[19]任一項之強介電體記憶體，其中：前述強介電體膜為PZT膜。
[21]一種強介電體記憶體的製造方法，具 備：在半導體層上形成ZrO2膜的工程(a)、在前述ZrO2膜上形成SrRuO3膜的工程(b)、在前述SrRuO3膜上形成強介電體膜的工程、在前述強介電體膜上形成電極膜的工程、藉由加工前述電極膜、前述強介電體膜、前述SrRuO3膜、前述Pt膜、及前述ZrO2膜，在前述強介電體膜上形成電極的工程(c)、藉由將前述電極作為遮罩向前述半導體層注入雜質離子，在前述半導體層形成源極區域及汲極區域的工程。
[22]如上述[21]之強介電體記憶體的製造方法，其中，在前述工程(a)與前述工程(b)之間，更具有在前述ZrO2膜上形成Pt膜的工程；前述工程(c)為：藉由加工前述電極膜、前述強介電體膜、前述SrRuO3膜、前述Pt膜、及前述ZrO2膜，在前述強介電體膜上形成電極的工程。
[23]如上述[22]之強介電體記憶體的製造方法，其中，前述Pt膜的膜厚為前述SrRuO3膜的膜厚的1/10~1/5。
[24]如上述[21]~[23]任一項之強介電體記憶體的製造方法，其中：前述強介電體膜為(PbaLab)(ZrcTidNbe)O3-δ膜；其中，A、δ、a、b、c、d、及e滿足下述式1及式 10~式16：0≦δ≦1．．．式1
0≦A≦0.1．．．式10
1.00≦a+b≦1.35．．．式11
0≦b≦0.08．．．式12
1.00≦c+d+e≦1.1．．．式13
0.4≦c≦0.7．．．式14
0.3≦d≦0.6．．．式15
0≦e≦0.1．．．式16。
根據本發明的一個態樣，能提供一種具有比記憶2值還多記憶效果的強介電體記憶體及其製造方法。
此外，根據本發明的一個態樣，能提供一種能降低成本的強介電體記憶體及其製造方法。
此外，根據本發明的一個態樣，提供一種結晶性佳的強介電體記憶體及其製造方法。
10‧‧‧強介電體記憶體
11‧‧‧半導體層(Si基板)
12‧‧‧ZrO2膜
13‧‧‧SrRuO3膜
14‧‧‧PZT膜
15‧‧‧電極
16‧‧‧源極區域
17‧‧‧汲極區域
18‧‧‧Pt膜
20‧‧‧強介電體記憶體
21‧‧‧反強介電體膜(antiferroelectricity)
22‧‧‧強介電體膜(ferroelectricity)
22a‧‧‧(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜
22b‧‧‧(PbaLab)(ZrcTixNbe)O3-δ結晶膜
23‧‧‧壓電膜
24‧‧‧氧化物絕緣體層
25‧‧‧Pt膜(下部電極，第2電極)
26‧‧‧Pt膜(上部電極，第1電極)
27‧‧‧源極區域
28‧‧‧汲極區域
29‧‧‧閘極電容
30‧‧‧Si基板
31‧‧‧P型Si基板
32‧‧‧強介電體膜
33‧‧‧閘極電極
40‧‧‧濺鍍靶極
[圖1]表示本發明之一態樣所關聯的MFMIS構造之強介電體記憶體的斷面圖。
[圖2]圖1所示的夾持於閘極電容29之上部電極與下部電極的壓電膜23的斷面圖。
[圖3](A)為圖2所示的反強介電體膜21的DE遲滯曲線示意圖，(B)為圖2所示的強介電體膜22的DE遲滯曲線示意圖。
[圖4]為了說明向圖1強介電體記憶體寫入2值的方法之模式表示之強介電性遲滯曲線及壓電蝶形曲線。
[圖5]為了說明向圖1強介電體記憶體寫入與圖4不同的2值的方法之模式表示之強介電性遲滯曲線及壓電蝶形曲線。
[圖6]相當於圖1所示的強介電體記憶體的反強介電體膜21及強介電體膜22的部分(相當於圖2的壓電膜的部分)的強介電性及壓電性示意圖。
[圖7]為了說明圖2所示的壓電膜23的壓電性及強介電性之強介電性遲滯曲線及壓電蝶形曲線。
[圖8]為了說明比較例的PZT膜的壓電性及強介電性之強介電性遲滯曲線及壓電蝶形曲線。
[圖9]表示本發明之一態樣所關聯的強介電體記憶體的反強介電體膜21及強介電體膜22a、22b之斷面圖。
[圖10]表示本發明之一態樣所關聯的MFIS構造之強介電體記憶體的斷面圖。
[圖11](A)、(B)係為了說明MFSFET的動作原理之斷面圖。
[圖12]表示本發明之一態樣所關聯之強介電體記憶體的斷面圖。該強介電體記憶體為1電晶體型的FRAM(註冊商標)。
[圖13]表示本發明之一態樣所關聯之強介電體記憶體的斷面圖。
[圖14]表示實施例所致的樣本1的壓電膜的DE遲 滯曲線與壓電蝶形曲線的圖等。
[圖15]表示比較例1的樣本3的膜厚2μm的PZT膜的DE遲滯曲線與壓電蝶形曲線、壓電遲滯曲線之圖。
[圖16]表示實施例2所生成的樣本1的壓電膜的斷面圖、DE遲滯曲線、壓電遲滯曲線之圖。
[圖17]表示實施例2所生成的樣本2的壓電膜的斷面圖、DE遲滯曲線、壓電遲滯曲線之圖。
[圖18]表示實施例2所生成的樣本3的壓電膜的斷面圖、DE遲滯曲線、壓電遲滯曲線之圖。
[圖19]模示表示圖17所示的實施例2的樣本2之壓電膜及圖18所示的實施例2的樣本3的壓電膜的斷面圖。
[圖20]實施例3的樣本之XRD圖表。
[圖21]表示實施例4的強介電體記憶體的浮置閘極電容的斜視圖。
[圖22]表示圖21之強介電體記憶體的遲滯之圖。
[圖23]δ=0.125、或n=8.0時的氧缺乏型鈣鈦礦構造之模式圖。
[圖24]δ=0.25、或n=4.0時的氧缺乏型鈣鈦礦構造之模式圖。
[圖25]δ=0.5、或n=2.0時的氧缺乏型鈣鈦礦構造之模式圖。
[圖26]δ=1.0、或n=1.0時的氧缺乏型鈣鈦礦構造之模式圖。
[圖27]PZO的結晶構造為斜方晶時的示意圖。
[圖28](A)為於上沉積(Deposition Up)的濺鍍裝置中的Si基板與濺鍍靶極之位置關係示意模式圖、(B)為於比較例的下沉積濺鍍裝置中的基板與濺鍍靶極的位置關係示意模式圖。
[實施形態]
以下，參照圖式詳細說明有關本發明的實施形態及實施例。不過，本發明並不限於以下的說明，在不脫離本發明的趣旨及範圍內，該技術領域的通常知識者可以將其形態作變更。而且，本發明並不限定於以下所示的實施形態的記載內容及實施例。
[第一實施形態]
首先說明作為比較例的一般的1電晶體(FET)型強介電體記憶體。MFSFET(Metal Ferroelectric Semiconductor FET)為最簡單的1電晶體型的強介電體記憶體構造。該MFSFET為在MISFET(Metal Insulator Semiconductor FET)的閘極絕緣膜使用強介電質膜之電晶體，利用該強介電體的剩餘極化所生成的電荷，通過改變源極與汲極之間的電阻，達到記憶體的效果。
圖11(A)、(B)係為了說明MFSFET的動作原理之斷面圖。該MFSFET具有P型Si基板31，在該 P型Si基板31上形成強介電體膜32。在該強介電體膜32上形成作為金屬電極的閘極電極33，在P型Si基板31形成N+型的源極區域34及N+型的汲極區域35。
考慮圖11(A)的N通道FET的情形，對閘極電極33施加正電壓(+V)的話強介電體膜32會極化反轉，由於該產生的電荷，在源極及汲極之間會形成反轉層。因此，在源極區域34與汲極區域35之間施加電壓的話，電流(ISD)會流動。該反轉層在移除閘極電壓(+V)後也會因為剩餘極化而繼續保持。
另一方面，對閘極電極33施加負電壓(-V)的話強介電體膜32會向反方向極化反轉，在通道區域會產生正電荷，故不會產生反轉層。此時，源極與汲極之間的電阻變高，電流不會流至源極與汲極之間。該狀態在移除閘極電壓(-V)後也會繼續保持。
也就是說，即使不向閘極電極33施加電壓，因為強介電體膜32的剩餘極化所產生的電荷，也能夠改變源極與汲極之間的電阻。例如，將當源極與汲極之間的電阻低使電流能充分流通的狀態作為「ON」；將當源極與汲極間的電阻高使電流無法流通的狀態作為「OFF」，因此能夠作為具有2值記憶的記憶體效果的元件的使用。
接著，說明本發明之一態樣所關聯之強介電體記憶體。該該強介電體記憶體係具有MFMIS(Metal Ferroelectric Metal Insulator Semiconductor)構造，且係因為這種MFMIS構造所成立的電荷電致伸縮型的1電晶 體型多值記憶體。
圖1表示本發明之一態樣所關聯的MFMIS構造之強介電體記憶體之斷面圖。該強介電體記憶體具有作為半導體層的Si基板30。在該Si基板30上形成作為絕緣層的氧化物絕緣體層24，在該氧化物絕緣體層24上形成作為第2電極的Pt膜25。接著，在該Pt膜25上形成反強介電體(antiferroelectricity)膜21，在該反強介電體膜21上形成強介電體膜22。接著，在該強介電體膜22上形成作為第1電極的Pt膜26。接著，將Pt膜26、強介電體膜22、反強介電體膜21、及Pt膜25藉由加工，形成圖1所示的形狀。接著，藉由將Pt膜26作為遮罩向Si基板30注入雜質離子，在Si基板30形成源極區域27及汲極區域28。此外，第1電極(Pt膜26)及第2電極(Pt膜25)各自的厚度較佳為1.5μm以下，更佳為0.05μm以上0.5μm以下。
因為Pt膜25成為下部電極，Pt膜26成為上部電極，藉由Pt膜25、反強介電體膜21、強介電體膜22、及Pt膜26形成閘極電容29。
作為強介電體膜22，可以使用Pb(Zr,Ti)O3、PbTiO3、LiNbO3、LiTaO3、BiFeO3、(K,Na)NbO3、Bi系、鎢青銅及其他所有的強介電體膜。
此外，本實施形態中，雖使用Pt膜25作為第2電極，但使用Pt膜以外的金屬膜(例如，Ir膜、Ni膜、Pd膜、Ag-Pd合金膜、Ru膜等)或氧化物電極也可 以。此外，本實施形態中，雖使用Pt膜26作為第1電極，但使用Pt膜以外的金屬膜(例如，Ir膜、Ni膜、Pd膜、Ag-Pd合金膜、Ru膜、Au/Ti的層積膜、Au/Cr的層積膜等)或氧化物電極也可以。
圖2為圖1所示的夾持於閘極電容29之上部電極與下部電極的壓電膜23之斷面圖。該壓電膜23具有：反強介電體膜21、及在反強介電體膜21上所形成的強介電體膜22。
圖3(A)為圖2所示的反強介電體膜21的DE遲滯曲線的示意圖，圖3(B)為圖2所示的強介電體膜22的DE遲滯曲線的示意圖。
測定壓電膜23的壓電特性，及測定壓電膜23的遲滯特性時，因為在反強介電體膜21上配置有強介電體膜22，能夠使取得壓電蝶形曲線為極小值的電壓比遲滯曲線的抗電壓Vc還大。也就是說，即便是施加的電壓超過壓電膜23的遲滯曲線的抗電壓Vc，也能夠在壓電遲滯特性不加入電致伸縮的要素下雙極驅動。因此，即使壓電膜23為薄膜厚也能夠以高電壓進行壓電動作。
藉由使用具有上述特性的上部電極與下部電極夾持壓電膜23的閘極電容29，能夠實現具有記憶4值記憶體效果之強介電體記憶體。
也就是說，圖1所示的強介電體記憶體具有MFM浮置閘極構造，在上下金屬電極之間正‧負施加直流電壓，因為可以任意地反轉極化，發現能夠有記憶4值 記憶效果的記憶體。
圖7是為了說明圖2所示的壓電膜23的壓電性及強介電性之強介電性遲滯曲線及壓電蝶形曲線。此外，圖7的強介電性遲滯曲線及壓電蝶形曲線係圖2的強介電體膜22為PZT膜之情形。
圖8是為了說明比較例的PZT膜的壓電性及強介電性之強介電性遲滯曲線及壓電蝶形曲線。該PZT膜之下並沒有形成反強介電體膜。
如圖8所示，PZT膜的膜厚如以4μm、2μm、1μm、0.5μm變薄的話，隨著強介電性的變化，壓電性也一起變化。比較例當施加超過DE遲滯的抗電場Vc(橫寬)的電壓時，壓電特性會劣化。也就是說，強介電性遲滯與壓電性遲滯一致。因此，以高電壓致壓電動作需要使Vc作用，膜厚也必須變厚。
相對於此，如圖7所示，圖2的強介電體膜22的膜厚隨著4μm、1μm、0.5μm變薄，雖然強介電性變化，但幾乎看不到壓電性的變化。圖2的壓電膜23的特徵為壓電蝶形(機械振動)特性與強介電性遲滯特性(電子的運動)不一致。壓電性遲滯特性與強介電性遲滯不一致。超過抗電場Vc的電場具有良好的壓電性。壓電遲滯特性與壓電蝶形遲滯一致。就連強介電體膜22的膜厚為1μm以下的超薄膜，也能得到大壓電蝶形是其最大的特徵，容易驅動。能夠使成膜時間短化，原料使用減少及降低成本。
接著，說明圖1所示的強介電體記憶體之讀寫原理。此外，該說明中，圖1所示的反強介電體膜21為Pb(Zr1-ATiA)O3-δ膜，強介電體膜22為(PbaLab)(ZrcTidNbe)O3-δ膜。其中，A、δ、a、b、c、d、及e滿足下述式1及式10~16：0≦δ≦1．．．式1
0≦A≦0.1．．．式10
1.00≦a+b≦1.35．．．式11
0≦b≦0.08．．．式12
1.00≦c+d+e≦1.1．．．式13
0.4≦c≦0.7．．．式14
0.3≦d≦0.6．．．式15
0≦e≦0.1．．．式16。
上述式1中，δ包含比0還大的值是因為包含氧缺乏型鈣鈦礦構造。不過，膜中的成份可以全部都是氧缺乏型鈣鈦礦構造，但膜中的成份也可以部分含有氧缺乏型鈣鈦礦構造。此外，有關氧缺乏型鈣鈦礦構造之後再詳細說明。
圖6為相當於圖1所示的強介電體記憶體的反強介電體膜21及強介電體膜22的部分(相當於圖2的壓電膜的部分)的強介電性及壓電性示意圖。
將相當於反強介電體膜21及強介電體膜22的部分的強介電性遲滯曲線的抗電場作為Vcf，將壓電性遲滯曲線的抗電場(實際上為壓電蝶形曲線的抗電場)作為Vcp。此時，Vcp>Vcf。而且，將第一寫入電壓作為Vf(±)，第二寫入電壓作為Vp(±)。此時，以下的式41~式44成立。式44的單位為伏特。
|Vf|=Vcf+α．．．式41
|Vp|=Vcp+β．．．式42
0≦α<|Vcp|-|Vcf|．．．式43
0≦β≦1．．．式44。
圖4為為了說明向圖1強介電體記憶體寫入2值的方法之模式表示之強介電性遲滯曲線及壓電蝶形曲線。
首先對圖1的作為強介電體記憶體的上部電極之Pt膜26施加足夠將強介電性遲滯與壓電蝶形一同反轉的負電壓-(Vcp+β)後，成為強介電體的極化狀態，將該狀態的數據作為「1」(圖4的左上圖)，而且，壓電遲滯也反映了強介電體的極化反轉，成為左上升的狀態，將該狀態的數據作為「1」(圖4的左下圖)。
再來，施加Vcf≦|V|<Vcp的正電壓後，只有強介電性遲滯產生反轉，成為圖4的右上圖的極化狀態。也就是說，強介電性反轉，數據變成「0」後，壓電遲滯也還是維持左上升的直線狀，數據一樣是「1」(圖4的右下圖)。
圖5為為了說明向圖1的強介電體記憶體寫入與圖4不同的2值的方法之模式表示之強介電性遲滯曲線及壓電蝶形曲線。
首先對圖1的作為強介電體記憶體的上部電極之Pt膜26施加足夠將強介電性遲滯與壓電蝶形一同反轉的正電壓+(Vcp+β)後，成為強介電體的極化狀態，將該狀態的數據作為「0」(圖5的左上圖)，而且，壓 電遲滯也反映了強介電體的極化反轉，成為右上升的狀態，將該狀態的數據作為「0」(圖5的左下圖)。
再來，施加Vcf≦|V|<Vcp的正電壓後，只有強介電性遲滯產生反轉，成為圖5的右上圖的極化狀態。也就是說，強介電性反轉，數據變成「1」後，壓電遲滯也還是維持右上升的直線狀，數據一樣是「0」(圖5的右下圖)。
當從圖1的強介電體記憶體讀出上述數據時，施予足夠小的單極電場(例如0→0.5V，頻率1kHz)後，與強介電體的剩餘極化所產生的電荷一同利用壓電體的殘留應變，能夠改變源極與汲極之間的電阻，藉此，能夠維持記憶體效果。藉由單極電場，蓄積電荷正負極性分離，而且，可以判別壓電遲滯的傾斜為正或負，也就是說，能夠判別向右上升的話d31為+(延伸方向)，下降的話-d31為-(減縮方向)。也就是說向基板施加拉伸應力或壓縮應力。也就是說，若d31為+δ的話，於縱方向為向-δ減縮，向表面的電荷密度因與裏面的斥力使電子密度上升。也就是ISD變大，若相反的狀況話，呈相反的現象，ISD變小。也就是可以非破壞讀出，且1電晶體就能夠4值讀寫。
在圖圖1所示的強介電體記憶體中，因為總蓄積電荷量所致的電荷密度變化很重要，若FET電晶體變小的話，強介電體的面積也能夠變小。基於相同的理由，剩餘極化為1μC/cm2較佳，不需要將電容維持在一定 值以上，而且，對1電晶體可達到4值記憶的多值化，有助於高積體化的構造。
因為讀出為檢測源極與汲極之間的電阻變化，數據讀出可以是非破壞性的，能夠期待與SRAM相同的高速動作。
接著，以下說明有關在圖1所示的強介電體記憶體的Si基板30上的氧化物絕緣體層24、作為下部電極的Pt膜25、反強介電體膜21、及強介電體膜22的具體製造方法之第1例。
在以(100)配向的Si基板30上以550℃以下的溫度(較佳為500℃的溫度)利用蒸鍍法形成作為氧化物絕緣體層24的ZrO2膜。該ZrO2膜以(100)配向。此外，以750℃以上的溫度利用蒸鍍法形成ZrO2膜的話，不將該ZrO2膜以(100)配向。
此外，於本說明書中，以(100)配向與以(200)配向實質上相同。
接著，在ZrO2膜上以550℃以下的溫度(較佳為400℃的溫度)利用濺鍍形成作為下部電極之由磊晶成長所生成的Pt膜25。該Pt膜25以(200)配向。此外，也可以用氧化物所形成的電極膜來代替Pt膜25，例如可以使用Sr(Ti1-xRux)O3膜。x滿足下述式24。
0.01≦x≦0.4．．．式24
接著，在Pt膜25上將PbZrO3膜(以下，也稱為「PZO膜」)作為反強介電體膜21形成。該PZO膜 可利用各種方法來形成，例如能夠藉由溶凝膠法、CVD法、濺鍍法來形成。當PZO膜利用溶凝膠法形成時，將PZO的前驅體溶液塗佈於基板上，可以在5atm以上(較佳為7.5大氣壓以上)的氧環境下進行結晶化。此外，PZO的晶格常數分別為a=8.232埃Å，b=11.776埃Å，c=5.882埃Å。a軸長度為平均的鈣鈦礦(ap約等於4埃Å)的約2倍，c軸長度為c約等於(√ 2)ap，b軸長度成為b約等於2c。該PZO的晶格常數變化，基本上為鈣鈦礦八面體結晶的回轉，再加上八面體的應變，b軸方向的週期變成2倍。
PZO為圖27所示的斜方晶。因此，觀察PZO時上晶格常數變大。這是因為，鈣鈦礦向縱向以45°左右回轉，就如同回轉的結晶如虛線部分所示的方式將周圍包圍，如大結晶的方式看待。也就是說，在觀察上，a,b,c軸的長度以變非常長的方式看待是斜方晶的慣例。實際的PZO為如實線的結晶，係通常的鈣鈦礦結晶。
此外，在本說明書中「PZO膜」也包含在PbZrO3含有雜質的情形，如果就算含有該雜質也不會使PZO膜的功能消失的話，含有各種雜質也無妨。
接著，在PZO膜上形成作為反強介電體膜22的PZT膜。該PZT膜為Pb(Zr1-xTix)O3-δ膜，x及δ滿足下述式1及式2’。Pb(Zr1-xTix)O3-δ膜以(001)配向。
0≦δ≦1．．．式1
0<x<1．．．式2’
此外，在本說明書中「PZO膜」也包含在 Pb(Zr,Ti)O3-δ含有雜質的情形，如果就算含有該雜質也不會使PZO膜壓電體的功能消失的話，含有各種雜質也無妨。
以下詳細說明PZT膜的形成方法之一例。
作為PZT膜形成用的溶凝膠溶液，將丁醇作為溶劑的鉛以未滿70%~90%的量添加，使用濃度10重量%濃度的E1溶液。
在該溶凝膠溶液裡，將二甲胺基乙醇這種具有氨基的鹼性酒精，以體積比E1溶凝膠：二甲胺基乙醇=7：3的比例添加，呈現pH=12的強鹼性。
上述，利用本溶液，進行PZT非晶膜的旋轉塗佈形成。旋塗機利用MIKASA株式會社製的MS-A200進行。首先以800rpm回轉5秒，以1500rpm回轉10秒後，慢慢地以10秒上升到3000rpm的回轉後，在150℃的熱板(AS ONE株式會社製的陶瓷熱板AHS-300)上放5分鐘，在大氣中放置後，在300℃的熱板(同AHS-300)上放10分鐘，同樣在大氣中放置後，冷卻至室溫。將此步驟重覆50次，將所期望的膜厚2000nm的PZT非晶膜形成於PZO膜上。並將此製作複數枚。
上述的PZT非晶膜由層積複數PZT非晶膜所形成，所有層積的該PZT非晶膜中，Zr與Ti的比例可以滿足下述式3。
55/45≦Zr/Ti．．．式3
此外，複數PZT非晶膜的各個Zr/Ti比可以相同，但 也可以不同。在不同的情形也一樣，在該層積複數的PZT非晶膜的全體中，Zr與Ti的比例可以滿足上述式3。
接著，將上述PZT非晶膜在加壓氧環境下進行熱處理，將由PZT非晶膜結晶化的PZT膜形成於PZO膜上。此外，PZT的晶格常數之一例為0.401nm。
PZT膜的膜厚薄時，將Zr與Ti的比例作為富Ti的硬PZT膜形成較佳。該理由為，將富Ti的硬組成PZT膜以薄膜厚形成，也不會造成PZT膜的全體硬度被過度硬化，能夠進行良好的壓電動作。相對於此，PZT膜為厚膜厚時，將Zr與Ti的比例作為富Zr的軟PZT膜形成較佳。該理由為，將富Ti的硬組成PZT膜以厚薄厚形成的話，也不會造成PZT膜的全體硬度被過度硬化，能夠進行良好的壓電動作。
具體而言，上述所層積的複數PZT非晶膜的合計膜厚為未滿1.0μm時，層積的PZT非晶膜的全體中，Zr與Ti的比例滿足下述式4較佳。
55/45≦Zr/Ti≦65/35．．．式4
此外，上述層積的複數PZT非晶膜的合計膜厚為1.0μm以上時，層積的PZT非晶膜全體中，Zr與Ti的比例滿足下述式5較佳。
60/40≦Zr/Ti≦75/25．．．式5
此外，PZO膜的膜厚較佳為500nm以下，更佳為250nm以下，再更佳為100nm以下。
此外，在本實施形態中，將PZT膜以溶凝膠 法形成，但將PZT膜以濺鍍法形成也可以。
此外，在本實施形態中，利用PZO膜作為反強介電體膜，利用PZT膜作為強介電體膜，但利用PZO膜以外的反強介電體膜，及PZT膜以外的強介電體膜也可以。
測定具有PZO膜及PZT膜的壓電膜的壓電特性，及測定該壓電膜的遲滯特性時，因為在反強介電體膜上配置有強介電體膜，能夠使取得壓電蝶形曲線為極小值的電壓比遲滯曲線的抗電壓Vc還大。也就是說，即便是施加超過壓電膜的遲滯曲線的抗電壓Vc的電壓時，也能夠在壓電遲滯特性不加入電致伸縮的要素下雙極驅動。
此外，在本實施形態中，藉由將PZO膜作為PZT膜的初期核層(即緩衝層)使用，能提升PZT膜的壓電特性。更詳細說明之，PbZrO3(PZO)為在Pb(Zr1-xTix)O3(PZT)的相圖中Ti比例0的情形，屬反強介電體，但因為在Pb(Zr1-xTix)O3中c軸長最長，PZO在所有的PZT的c軸長延伸方向作用，能夠輕易得到取得該構造的最大壓電表現。也就是說，因為使PZO為初期核，PZT全體受到PZO初期核的結晶軸所影響，在PZT膜全體c結晶軸容易延伸，也就是容易極化，能夠容易取得壓電性。
此外，在本實施形態中，在Pt膜25上，形成在Pb(Zr,Ti)O3相圖中Ti比例為0的PZO膜，在PZO膜上形成Pb(Zr1-xTix)O3-δ膜(0≦δ≦1．．．式1、0<x <1．．．式2’)，但在非常少的Ti比例的Pb(Zr1-ATiA)O3-δ膜上形成Pb(Zr1-xTix)O3-δ膜也可以。不過，A、δ、及x滿足下述1、式10、式2”。
Pb(Zr1-xTix)O3-δ膜以(001)配向。
0≦δ≦1．．．式1
0≦A≦0.1．．．式10
0.1<x<1．．．式2”
藉由滿足上述式10，也就是使Ti比例在10%以下，作為初期核所用的Pb(Zr1-ATiA)O3膜在反強介電性斜方晶相的PZT(也就是Pb(Zr,Ti)O3)的相圖中，成為斜方晶區域(ortho區域)的PZT，Pb(Zr1-ATiA)O3在所有的Pb(Zr1-xTix)O3(PZT)的c軸長延伸方向作用。
接著，以下說明有關於圖1所示的強介電體記憶體的Si基板30上的氧化物絕緣體層24、作為下部電極的Pt膜25、反強介電體膜21、及強介電體膜22的具體製造方法之第2例。
從Si基板30、作為氧化物絕緣體層24的ZrO2膜、作為下部電極的Pt膜25、到作為反強介電體膜21的PZO膜為止，因為與上述用同様的方法所形成，在此省略說明。
接著，在作為反強介電體膜21的PZO膜上以濺鍍法或蒸鍍法形成Nb膜。接著，在Nb膜上藉由塗佈包含Li2O形成用前驅體的溶液，在Nb膜上形成非結晶性前驅體膜。接著，將Nb膜及非結晶性前驅體膜在氧環境下加熱，使非結晶性前驅體膜氧化並結晶。藉此，在PZO 膜上形成LiNbO3膜。此外，幾乎所有的Nb膜都用於LiNbO3膜的形成，在PZO膜與LiNbO3膜之間，Nb膜幾乎都消失了。
根據上述第2例，因為與氧的結合能的差異，Nb容易形成氧化物，即使Li不容易形成氧化物，但在Nb膜上形成包含Li2O形成用前驅體溶液的非結晶性前驅體膜，因為使Nb膜及非結晶性前驅體膜在氧環境下加熱，能夠得到結晶化的高結晶性LiNbO3膜。
此外，在本實施形態中，利用PZO膜作為反強介電體膜，但利用PZO膜以外的反強介電體膜也可以。
測定具有PZO膜及LiNbO3膜的壓電膜的壓電特性，及測定該壓電膜的遲滯特性時，因為在反強介電體膜上配置有強介電體膜，能夠使取得壓電蝶形曲線為極小值的電壓比遲滯曲線的抗電壓Vc還大。也就是說，即便是施加超過壓電膜的遲滯曲線的抗電壓Vc的電壓時，也能夠在壓電遲滯特性不加入電致伸縮的要素下雙極驅動。
此外，在本實施形態中，由於在LiNbO3膜之下配置PZO膜，能提升LiNbO3膜的壓電特性。
此外，在本實施形態中，在Pt膜25上，形成在Pb(Zr,Ti)O3相圖中Ti比例為0的PZO膜，在PZO膜上形成LiNbO3膜，但在非常少的Ti比例的Pb(Zr1-ATiA)O3-δ膜上形成LiNbO3膜也可以。不過，A、 δ、及x滿足下述1、式10、式2”。
0≦δ≦1．．．式1
0≦A≦0.1．．．式10
0.1<x<1．．．式2”。
此外，本發明的一態樣的一種強介電體膜的製造方法，包含：在基板上形成Nb膜，藉由在該Nb膜上塗佈包含Li2O形成用前驅體的溶液，在Nb膜上形成非結晶性前驅體膜，藉由將Nb膜及非結晶性前驅體膜在氧環境下加熱，將非結晶性前驅體膜氧化並結晶化，在基板上形成LiNbO3膜。此外，在前述基板的表面形成Pb(Zr1-ATiA)O3-δ膜也可以。
此外，本發明的一態樣包含一種強介電體膜，具備：Pb(Zr1-ATiA)O3-δ膜、形成於該Pb(Zr1-ATiA)O3-δ膜上的LiNbO3膜。因為以此方式在LiNbO3膜之下配置Pb(Zr1-ATiA)O3-δ膜，能提升LiNbO3膜的結晶性。
接著，說明圖1所示的強介電體記憶體之變形例。
從Si基板30、作為氧化物絕緣體層24的ZrO2膜、及到作為下部電極的Pt膜25為止，因為與上述用同様的方法所形成，在此省略說明。
接著，在該作為下部電極的Pt膜25上形成氧化膜(圖未示)。該氧化膜可以是鈣鈦礦構造的氧化物，例如Sr(Ti1-xRux)O3-δ膜，x滿足下述式24，+δ滿足上述式1，由濺鍍所形成。此時的濺鍍靶極，使用 Sr(Ti1-xRux)O3-δ的燒結體。不過，x滿足下述24、+δ滿足上述式1。
0.01≦x≦0.4(較佳為0.05≦x≦0.2)．．．式24
此外，Sr(Ti1-xRux)O3-δ膜的x為0.4以下是因為，若x超過0.4的話Sr(Ti1-xRux)O3-δ膜變成粉，無法充分地固化。
之後，將Sr(Ti1-xRux)O3-δ膜在加壓氧環境下由RTA(Rapid Thermal Anneal)來結晶化。
Sr(Ti1-xRux)O3-δ膜為從鍶與鈦與釕的複合氧化物得到鈣鈦礦構造的化合物。
接著，在氧化膜上將PZO膜以與上述相同的方法形成。接著，在PZO膜上將PZT膜以與上述相同的方法形成。PZT膜以(001)配向。
在本變形例中也可以得到與本實施形態一樣的效果。
此外，在本實施形態中，在氧化膜上形成PZO膜，在PZO膜上形成PZT膜，但以非常少的Ti比例的Pb(Zr1-ATiA)O3-δ膜上形成Pb(Zr1-xTix)O3-δ膜也可以。不過，+δ滿足上述式1，A及x滿足下述式10、式2”。Pb(Zr1-xTix)O3-δ膜以(001)配向。
0≦A≦0.1．．．式10
0.1<x<1．．．式2”
此外，參照圖23~圖26詳細說明有關氧缺乏型鈣鈦礦構造。
氧缺乏型鈣鈦礦構造以一般式來表示可以用 以下的方式分類。以下的分類是基於實際存在的結晶構造。
鈣鈦礦構造以ABO3-δ、或AnBnO3n-1來表示。
各個圖23~圖26的左圖為表示含有ABO3-δ的氧缺乏之各種結晶構造的模式圖。各個圖23~圖26的右圖為表示含有a-b面的氧缺乏構造的模式圖，C’層、D’層為表示分別將C層、D層由a-b面鏡射的狀態，或相位偏移的狀態的模式圖。
圖23為當δ=0.125、或n=8.0時的氧缺乏型鈣鈦礦構造之模式圖。
圖24為當δ=0.25、或n=4.0時的氧缺乏型鈣鈦礦構造之模式圖。
圖25為當δ=0.5、或n=2.0時的氧缺乏型鈣鈦礦構造之模式圖。
圖26為當δ=1.0、或n=1.0時的氧缺乏型鈣鈦礦構造之模式圖。
鈣鈦礦的衍生構造的一種有氧缺乏秩序型鈣鈦礦這種構造。B點遷移金屬為高價數的不安定情形，或控制樣本製作的環境，可以使氧缺乏。若氧缺乏的話，BO6八面體會變化成BO5正方角錐或BO4四面體。只有一點氧缺乏的ABO3-δ會維持基本構造，在隨機的點的氧會缺乏，但氧缺乏量δ變大的話，許多情形氧缺乏會有規則地配列。
因氧缺乏狀態的差異，配位構造會有很大的 差異。BO6(B：B點離子，O：氧離子)八面體為，氧沒有缺乏的八面體構造。B點離子為5配位時，成為BO5正方角錐構造，4配位的情形，具有BO4四面體構造、BO4平面(氧完全缺乏)這2種構造。
此外，上述氧缺乏型鈣鈦礦構造的說明適用於本說明書所記載的有關鈣鈦礦構造的所有物質。
[第2實施形態]
圖9為表示本發明之一態樣所關聯的強介電體記憶體的反強介電體膜21及強介電體膜22a、22b之斷面圖。該強介電體記憶體將圖1所示的反強介電體膜21及強介電體膜22變更為圖9所示的反強介電體膜21及強介電體膜22a、22b，其他部分的構造與圖1相同。
圖9所示的反強介電體膜21為與第1實施形態同樣的Pb(Zr1-ATiA)O3-δ膜。在該反強介電體膜21上形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a、在該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a上形成(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b。
A、δ、a、b、c、B、x、及e滿足下述式1、式10~式12、式23、式33、式4、式25、式35、及式16： 0≦δ≦1．．．式1
0≦A≦0.1．．．式10
1.00≦a+b≦1.35．．．式11
0≦b≦0.08．．．式12
1.00≦c+B+e≦1.1．．．式23
1.00≦c+x+e≦1.1．．．式33
0.4≦c≦0.7．．．式14
0.3≦B≦0.6．．．式25
0.3≦x≦0.6．．．式35
0≦e≦0.1．．．式16。
接著，說明本發明之一實施形態所關聯之強介電體記憶體之製造方法。
與第1實施形態相同的方法，在Si基板30上依序形成作為氧化物絕緣體層24的ZrO2膜、作為下部電極的Pt膜25、作為反強介電體膜21的PZO膜(參照圖1)。
接著，在Si基板30上的PZO膜上利用濺鍍裝置磊晶成長形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a。此時的濺鍍法可以對濺鍍靶極施加磁場，在回轉Si基板30的同時形成膜。
上述濺鍍裝置如圖28(A)所示將Si基板30配置於濺鍍靶極40的上方，且將Si基板30上的PZO膜對向於濺鍍靶極40利用濺鍍法磊晶成長形成。也就是說，該濺鍍法將濺鍍靶極40配置於Si基板30的下方，在位於濺鍍靶極40上方的Si基板30形成濺鍍膜，即所謂的上沉積濺鍍法。藉由上沉積濺鍍法形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的話，該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Ti組成在Si基板30下方受到重力影響，越接近Si基板30的Ti量就越 多。其結果，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Si基板30側會負極化，與(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Si基板30相反側會正極化。該極化方向，與藉由後述溶凝膠法所形成的(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b的極化方向相同。因為這樣使極化方向相同，就不需要進行極化處理，可減少製造工程。
在這裡為了做比較，考慮以如圖28(B)所示的方式將Si基板30配置於濺鍍靶極40的下方，且將PZO膜對向於濺鍍靶極40成膜，利用所謂的下沉積濺鍍法磊晶成長形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜。在下沉積濺鍍法中，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的Zr組成，在濺鍍靶極40下方受到重力影響，越接近Si基板30的Zr量就越多。其結果，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Si基板30側會正極化，與(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Si基板30相反側會負極化。該極化方向，與藉由後述溶凝膠法所形成的(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b的極化方向相反。因為這樣使極化方向相反，就需要進行極化處理。
(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a在該膜厚方向的中央靠近PZO膜(反強介電體膜21)側的Zr/Ti比，相較於在該膜厚方向的中央與PZO膜相反側的Zr/Ti比還小較佳。再來更佳為，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Zr/Ti比，從該膜厚方向的PZO膜開始到1/3為止的區域，從該膜厚方向的PZO膜開始從1/3到2/3為 止的區域，從該膜厚方向的PZO膜開始從2/3到3/3為止的區域，依序變大較佳。
上述利用磊晶成長而成的(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a為以(001)或(111)的其中一種單一配向或優先配向，且能夠形成具有非常良好結晶性的結晶膜。
此外，在本說明書中「(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜」也包含在(PbaLab)(ZrcTiBNbe)O3-δ含有雜質的情形，如果就算含有該雜質也不會使(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的功能消失的話，含有各種雜質也無妨。
之後，在(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a上，藉由塗佈含有全部或一部分該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a成份金屬的金屬化合物、與將該部分聚縮合物在有機溶劑中所含有的溶液的方法(例如，旋轉塗佈塗佈法)，作為非結晶性前驅體膜形成。接著，將(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a及非結晶性前驅體膜在氧環境下加熱，使非結晶性前驅體膜氧化並結晶化，形成(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b(參照圖9)。
因為上述的非結晶性前驅體膜與(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a係完全面接觸，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的單一配向性的強結晶良好地轉印於非結晶性前驅體膜，藉此，在非結晶性 前驅體膜形成單一配向性強的結晶。
上述(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b與(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a有相同的配向。例如，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a以(001)配向時，(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b也以(001)配向，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a以(011)配向時，(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b也以(011)配向。
此外，因為(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的B滿足下式21，能夠輕易使(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a以(001)配向。
0.48<B≦0.6．．．式21
此外，因為(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a滿足下式22，能夠輕易使(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a以(111)配向。
0.4≦B<0.48．．．式22
(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a扮演著作為將非結晶性前驅體膜結晶化時的初期核的角色。
此外，在本說明書中「(PbaLab)(ZrcTixNbe)O3-δ結晶膜」也包含在(PbaLab)(ZrcTixNbe)O3-δ結晶膜含有雜質的情形，如果就算含有該雜質也不會使(PbaLab)(ZrcTixNbe)O3-δ結晶膜的壓電體功能消失的話，含有各種雜質也無妨。
接著，利用與第1實施形態相同的方法，在 該(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b上形成作為第1電極的Pt膜26，並將Pt膜26、強介電體膜22、反強介電體膜21、及Pt膜25加工，形成源極區域27及汲極區域28。
根據本實施形態，藉由圖28(A)所示的上沉積濺鍍法來形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a，因此(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Si基板30側會負極化，與(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的Si基板30相反側會正極化。因為在該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a上的(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b以溶凝膠法形成，因此(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b的Si基板30側會負極化，與(PbaLab)(ZrcTixNbe)O3-δ種結晶膜22b的Si基板30相反側會正極化。因此，(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜22a的極化方向與(PbaLab)(ZrcTixNbe)O3-δ結晶膜22b的極化方向相同。因此，就不需要施予極化處理，可減少製造工程。
[第3實施形態]
圖10為表示本發明之一態樣所關聯的MFIS(Metal Ferroelectric Insulator Semiconductor)構造之強介電體記憶體的斷面圖，與圖1相同的部分附加相同的符號，在這裡僅說明不同的地方。圖10的強介電體記憶體係由MFIS構造所成立的多值記憶的記憶體。
在圖1所示的強介電體記憶體中，在氧化物絕緣體層24與反強介電體膜21之間形成作為下部電極的Pt膜25，但在圖10所示的強介電體記憶體中，在氧化物絕緣體層24與反強介電體膜21之間沒有形成作為下部電極的Pt膜25。
1電晶體型的記憶體為這種MFIS構造。一般的MIS閘極構造的I部分為F+I的串聯構造，F與I的合成電容為乘載閘極構造。上部金屬電極與下部Si基板(通常，因為使用含有高濃度摻雜物的低電阻Si基板，Si基板用於下部電極)，於上部金屬電極、與下部低電阻Si基板之間正‧負施加直流電壓，能夠任意反轉極化。
在本實施形態中也可以得到與第1實施形態一樣的效果。
[第4實施形態]
圖12為表示本發明之一態樣所關聯之強介電體記憶體斷面圖。該強介電體記憶體為1電晶體型的FRAM(註冊商標)(Ferroelectric Random Access Memory)。
強介電體記憶體10具有半導體層11，半導體層11可以是單晶基板(例如Si基板、Si晶圓等)、單晶層、磊晶層、多晶層(例如，多晶矽層)等。在半導體層11上形成ZrO2膜12，在ZrO2膜12上形成SrRuO3膜13。在SrRuO3膜13上形成PZT膜14，在PZT膜14上形成電極15。電極15的材質例如可以使用金屬(例如， Pt、Ir、Ni、Pd、Ag-Pd合金、Ru、Au/Ti的層積、Au/Cr的層積等)或是氧化物電極。半導體層11形成有源極區域16及汲極區域17。
根據本實施形態，因為用SrRuO3膜13代替先前技術的Pt膜，能降低強介電體記憶體的成本。
接著，說明有關圖12所示的強介電體記憶體之製造方法。
準備作為半導體層11的基板。作為該基板，可以使用各種基板，例如單晶Si或單晶藍寶石等的單晶基板、在表面形成金屬氧化物膜的單晶基板、在表面形成多晶矽膜或矽化物膜的基板等。此外，本實施形態使用以(100)配向的Si基板。
接著，在作為半導體層11的Si基板上以550℃以下的溫度(較佳為500℃的溫度)利用蒸鍍法形成ZrO2膜。該ZrO2膜以(200)配向。Si基板以(100)配向。此外，ZrO2膜在之後的工程中被加工形成圖12所示的ZrO2膜12。
之後，在ZrO2膜上利用濺鍍形成SrRuO3膜。接著，將SrRuO3膜在加壓氧環境下由RTA(Rapid Thermal Anneal)來結晶化。該結晶化的SrRuO3膜為從鍶與釕的複合氧化物得到鈣鈦礦構造的化合物。此外，SrRuO3膜在之後的工程中被加工形成圖12所示的SrRuO3膜13。
接著，在SrRuO3膜上以濺鍍法或溶凝膠法形 成PZT膜。該PZT膜為Pb(Zr1-xTix)O3-δ膜，x滿足下述式1，Pb：(Zr1-x+Tix)的元素比例為(1.4~1.1)：1。
0<x<1(較佳為0.1<x<1)．．．式1
此外，在本說明書中「PZT膜」也包含在Pb(Zr1-xTix)O3-δ含有雜質的情形，如果就算含有該雜質也不會使PZT膜的強介電體功能消失的話，含有各種雜質也無妨。
接著，利用濺鍍法PZT膜的方法如下所述。
濺鍍Pb：(Zr1-x+Tix)的元素比例為(1.4~1.1)：1的Pb(Zr1-xTix)O3-δ的濺鍍靶極。藉此，在SrRuO3膜上形成PZT膜。
PZT膜利用溶凝膠法所形成的方法如下所述。
將過度添加10原子%以上40原子%以下Pb的PZT膜形成用的前驅體溶液塗佈於SrRuO3膜上，例如在10atm的加壓氧環境下進行熱處理並結晶化。藉此，在SrRuO3膜上形成PZT膜。
此外，PZT膜在之後的工程中被加工形成圖12所示的PZT膜14。
接著，在PZT膜上形成電極膜，在該電極膜上塗佈光阻膜，藉由曝光及顯影，在電極膜上形成光阻圖案(圖未示)。接著，將該光阻圖案作為遮罩，蝕刻加工電極膜、PZT膜、SrRuO3膜、及ZrO2膜。藉此，在Si基板11上形成ZrO2膜12，在ZrO2膜12上形成SrRuO3膜13，在SrRuO3膜13上形成PZT膜14，在PZT膜14上形 成電極15。
之後，藉由將光阻圖案及電極15作為遮罩，在Si基板11注入雜質，施予熱處理，在Si基板11形成源極區域16及汲極區域17。
此外，在本實施形態中，在SrRuO3膜13上形成PZT膜14，但不以此為限，也可以在SrRuO3膜13上形成其他的強介電體膜。
強介電體膜為具有：ABO3或(Bi2O2)2+(Am-1BmO3m+1)2-(式中，A為從Li、Na、K、Rb、Pb、Ca、Sr、Ba、Bi、La、及Hf所組成的群中所選擇的至少1種，B為從Ru、Fe、Ti、Zr、Nb、Ta、V、W、及Mo中所選擇的至少1種，m為5以下的自然數)所表示的鈣鈦礦或鉍層狀構造氧化物的膜。
[第5實施形態]
圖13為表示本發明之一態樣所關聯的強介電體記憶體的斷面圖，與圖12相同的部分附加相同的符號，在這裡僅說明不同的地方。
在圖13所示的強介電體記憶體20，在SrRuO3膜13與ZrO2膜12之間形成Pt膜18與圖12所示的強介電體記憶體10相異。Pt膜18的膜厚可以是SrRuO3膜13膜厚的1/10~1/5。詳言之，若SrRuO3膜13的膜厚為例如100nm時，Pt膜18的膜厚可以是10~20nm
根據本實施形態，因為具有SrRuO3膜13，可以降低Pt膜18的膜厚。從前的強介電體記憶體中，相對於Pt膜的膜厚至少需要100nm左右，本實施形態中，因為具有SrRuO3膜13，能夠使Pt膜18的膜厚比從前的Pt膜還薄1/10~1/5左右。因此，與從前的強介電體記憶體相比，能夠降低成本。
接著，說明有關圖13所示的強介電體記憶體之製造方法，但只說明與圖12的強介電體記憶體的製造方法相異的部分。
在ZrO2膜上以550℃以下的溫度(較佳為400℃的溫度)利用濺鍍形成由磊晶成長所生成的Pt膜。該Pt膜以(200)配向。此外，Pt膜在之後的工程中被加工形成圖13所示的Pt膜18。
藉由如上述的方式將形成ZrO2膜與Pt膜時的基板溫度設為550℃以下來抑制膜的成長速度及使熱應力降低，就算在ZrO2膜上直接形成Pt膜，也能使該Pt膜以(200)配向。
之後，在Pt膜上利用濺鍍形成SrRuO3膜。接著，在SrRuO3膜上形成PZT膜。接著，在PZT膜上形成電極膜，在該電極膜上形成光阻圖案。接著，將該光阻圖案作為遮罩，蝕刻加工電極膜、PZT膜、SrRuO3膜、Pt膜、及ZrO2膜。藉此，在Si基板11上形成ZrO2膜12，在ZrO2膜12上形成Pt膜18，在Pt膜18上形成SrRuO3膜13，在SrRuO3膜13上形成PZT膜14，在PZT膜14 上形成電極15。
此外，也可將上述第1~第5的實施形態做適當的組合並實施。
[實施例1]
圖14為表示實施例1所生成的樣本1及樣本2各自的壓電膜的DE遲滯曲線與壓電蝶形曲線的圖，顯示測定壓電膜的壓電特性d31的結果的圖，對壓電膜以700Hz的頻率各自施加±2.5V、±5V、±10V使其雙極驅動的表示壓電遲滯曲線的圖等。
樣本1、2的壓電膜之製造方法如以下所述。
在具有(100)結晶面的6吋Si基板11上利用反應性蒸鍍法形成ZrO2膜。此時的蒸鍍條件如表1所示。該ZrO2膜以(100)配向。
接著，在ZrO2膜上藉由濺鍍形成膜厚100nm的Pt膜。此時的成膜條件如表1所示。該Pt膜以(200)配向。
Figure 105123767-A0202-12-0044-1
接著，在Pt膜上依序層積PbZrO3膜(以下，稱為「PZO膜」)與Pb(Zr0.55Ti0.45)O3膜(以下、稱為「PZT膜」)形成層積膜。更詳言之，在Pt膜上利用溶凝膠法塗佈膜厚250nm的PZO膜。此時的條件如以下所述。
1.4mol/kg濃度的1.3PbZrO3形成用MOD溶液(豐島製作所製)、乙醇、2-n-乙二醇單丁醚合計1000ml(分別以1：1：1的比例混合)，其中，添加20g的聚乙烯吡咯啶酮(日本觸媒K-30)這種白色粉末，將其攪拌溶解形成之物作為原料溶液，將該溶液3m滴下於6吋晶圓上，以3000rpm作10秒的回轉塗佈後，在150℃的熱板上維持30秒，接著在250℃的熱板上維持90秒，在1atm的O2 環境中作3分鐘的600℃燒結。
接著，在PZO膜上利用溶凝膠法形成預定膜厚的PZT膜。樣本1的PZT膜的膜厚為0.8μm，樣本2的PZT膜的膜厚為0.5μm。詳細的形成方法如以下所述。
準備PZT前驅體溶液。PZT前驅體溶液為，包含PZT結晶的成份金屬全部或一部分的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的前驅體溶液，濃度為25重量%的PZT(Zr/Ti=70/30)，Pb為20%的過剩溶液。接著，在PZO膜上將PZT前驅體溶液藉由旋轉塗佈法塗佈，在PZO膜上形成1層的塗佈膜。詳言之，將500μL的PZT前驅體溶液塗佈於PZO膜上，在3秒內將轉速從0上升至500rpm，以500rpm維持5秒後，再以1500rpm回轉20秒後，使其停止。接著，將該塗佈的PZT前驅體溶液在熱板上以250℃加熱並維持30秒使其乾燥，去除水分後，再來於維持高溫的熱板上以450℃加熱並維持60秒進行暫時燒結。利用這種方式在PZO膜上形成1層PZT(70/30)膜。
接著，利用與上述相同的方法，重覆進行數次回轉塗佈、乾燥、暫時燒結，形成預定膜厚。
接著，對進行過暫時燒結後的複數層PZT非晶膜利用加壓式燈退火裝置(RTA：rapidly thermal anneal)在氧為10atm的環境下，以700℃的溫度維持3分鐘進行退火處理，進行PZT結晶化。該結晶化的PZT膜以鈣鈦礦構造構成。此外，樣本1的PZT膜的膜厚為 0.787μm，樣本2的PZT膜的膜厚為0.458μm。
接著，測定上述壓電膜的壓電特性，測定DE遲滯特性，測定壓電特性d31，對壓電膜以700Hz的頻率各自施加±2.5V、±5V、±10V使其雙極驅動，測定壓電遲滯特性。該等測定結果顯示於圖14中。
在圖14的樣本1、2的壓電膜的DE遲滯曲線與壓電蝶形曲線中，可以發現當壓電蝶形曲線取極小值的電壓比DE遲滯曲線的抗電壓Vc還大。因此，可以確認即使是施加電壓超過樣本1、2的壓電膜的遲滯曲線的抗電壓Vc使其雙極驅動，也不會在壓電遲滯特性加入電致伸縮的要素。因此，可以確認藉由將樣本1、2的壓電膜用於本發明的一態樣所關聯的強介電體記憶體，能實現一種具4值記憶效果的記憶體。
(比較例1)
圖15為比較例1的樣本3的膜厚2μm的PZT膜的DE遲滯曲線與壓電蝶形曲線與壓電遲滯曲線，對該樣本3的PZT膜施加±2.5V、700Hz使其雙極驅動的壓電遲滯曲線，對該樣本3的PZT膜施加±5V、700Hz使其雙極驅動的壓電遲滯曲線，對該樣本3的PZT膜施加±10V、700Hz使其雙極驅動的壓電遲滯曲線之示意圖。
樣本3的膜厚2μm之PZT膜利用以下的方式製作。
在4吋晶圓上形成以(100)配向的Pt膜，在該Pt 膜上利用濺鍍法形成PZT膜(例如，參照專利文獻1)。此時的濺鍍條件之一例如以下所述。藉由調整PZT膜的成膜時間，製作形成膜厚2μm的PZT膜的樣本3。接著，進行樣本3的PZT膜的遲滯評價及壓電蝶形評價。
[濺鍍條件]
裝置：Rf磁控濺鍍裝置
功率：1500W
氣體：Ar/O2
壓力：0.14Pa
溫度：600℃
成膜速度：0.63nm/秒
根據圖15的DE遲滯曲線與壓電蝶形曲線，可以理解到壓電蝶形曲線取極小值的電壓與DE遲滯曲線的抗電壓Vc幾乎一致。即使是有關壓電蝶形曲線取極小值的電壓，也可以發現與DE遲滯曲線的抗電壓Vc幾乎一致。在這種比較例的壓電膜中，壓電蝶形(機械振動)特性與強介電性遲滯特性(電子的運動)幾乎一致。
對樣本3的PZT膜，施加不超過DE遲滯曲線的抗電壓Vc的電壓±2.5V、±5V使其雙極驅動時，如圖15所示壓電遲滯特性會表現出直線的行為。不過，對樣本2的PZT膜，施加超過DE遲滯曲線的抗電壓Vc的電壓±10V使其雙極驅動時，如圖15所示壓電遲滯特性會加入電致伸縮的要素。也就是說，強介電體膜的壓電性將強 介電遲滯作為其起源。驅動電壓超過抗電壓Vc的話，會發生極化反轉，壓電性會崩壞。
[實施例2]
圖16為表示實施例2所致的樣本1的壓電膜的斷面圖，顯示該樣本1的DE遲滯曲線的圖，對壓電膜以700Hz的頻率各自施加±2.5V、±5V、±10V使其雙極驅動的表示壓電遲滯曲線的圖。樣本1的壓電膜形成於基板(圖未示)上。
<實施例2的樣本1的製作方法>
在基板上將作為膜厚200nm的初期核之SPT-PZT(55/45)種結晶膜利用以下條件的濺鍍法來形成。
[濺鍍條件]
裝置：Rf磁控濺鍍裝置
濺鍍方式：圖28(A)所示的上沉積
靶極組成：Pb(Zr55Ti45)O3
功率：1500W
氣體：Ar/O2
壓力：0.14Pa
溫度：600℃
成膜速度：0.63nm/秒
成膜時間：1.3分
接著，準備PZT前驅體溶液。PZT前驅體溶液為，包含PZT結晶的成份金屬全部或一部分的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的前驅體溶液，濃度為25重量%的PZT(Zr/Ti=70/30)，Pb為20%的過剩溶液。接著，在SPT-PZT(55/45)種結晶膜上將PZT前驅體溶液藉由旋轉塗佈法塗佈，在SPT-PZT(55/45)種結晶膜上重疊塗佈膜而形成。詳言之，將500μL的PZT前驅體溶液塗佈於SPT-PZT(55/45)種結晶膜上，在3秒內將轉速從0上升至500rpm，以500rpm維持5秒後，再以1500rpm回轉20秒後，使其停止。接著，將該塗佈的PZT前驅體溶液在熱板上以250℃加熱並維持30秒使其乾燥，去除水分後，再來於維持高溫的熱板上以450℃加熱並維持60秒進行暫時燒結。重覆進行該種塗佈、乾燥、暫時燒結，得到預定的膜厚。
接著，對進行過暫時燒結後的PZT非晶膜利用加壓式燈退火裝置(RTA：rapidly thermal anneal)在氧為10atm的環境下，以700℃的溫度維持3分鐘進行退火處理，進行PZT結晶化。該經結晶化的PZT膜為膜厚1000nm的強介電體塗佈燒結結晶膜，由鈣鈦礦構造構成。
圖17為表示實施例2所致的樣本2的壓電膜的斷面圖，顯示該樣本2的DE遲滯曲線的圖，對壓電膜以700Hz的頻率各自施加±2.5V、±5V、±10V使其雙極驅動的表示壓電遲滯曲線的圖。樣本2的壓電膜形成於基板 (圖未示)上。
實施例2的樣本2之製造方法如以下所述。
在基板上將作為膜厚200nm的初期核之SPT-PZT(55/45)種結晶膜利用與樣本1同樣的方法以濺鍍法來形成。
接著，準備與樣本1一樣的PZT前驅體溶液，利用與樣本1一樣的方法，在SPT-PZT(55/45)種結晶膜上將PZT前驅體溶液以旋轉塗佈法重覆進行塗佈、乾燥、暫時燒結，得到預定的膜厚。
接著，準備PZT前驅體溶液。PZT前驅體溶液為，包含PZT結晶的成份金屬全部或一部分的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的前驅體溶液，濃度為25重量%的PZT(Zr/Ti=30/70)，Pb為20%的過剩溶液。接著，利用與樣本1一樣的方法，在SPT-PZT(55/45)種結晶膜上將PZT前驅體溶液以旋轉塗佈法重覆進行塗佈、乾燥、暫時燒結，得到預定的膜厚。
接著，對進行過暫時燒結後的PZT非晶膜利用加壓式燈退火裝置在氧10atm的環境下以700℃的溫度維持3分鐘進行退火處理，並進行PZT結晶化。該經結晶化的PZT膜為膜厚500nm的強介電體塗佈燒結結晶膜(Zr/Ti=70/30)與膜厚500nm的強介電體塗佈燒結結晶膜(Zr/Ti=30/70)的層積膜，由鈣鈦礦構造構成。
圖18為表示實施例2所生成的樣本3的壓電膜的斷面圖，顯示該樣本3的DE遲滯曲線的圖，對壓電 膜以700Hz的頻率各自施加±2.5V、±5V、±10V使其雙極驅動的表示壓電遲滯曲線的圖。樣本3的壓電膜形成於基板(圖未示)上。
實施例2的樣本3之製作方法除了次點以外和樣本2的製作方法相同。樣本3的經結晶化的PZT膜為膜厚300nm的強介電體塗佈燒結結晶膜(Zr/Ti=70/30)與膜厚700nm的強介電體塗佈燒結結晶膜(Zr/Ti=30/70)的層積膜，由鈣鈦礦構造構成。
接著，測定上述樣本1~3的壓電膜的DE遲滯特性，對壓電膜以700Hz的頻率各自施加±2.5V、±5V、±10V使其雙極驅動，測定壓電遲滯特性。樣本1的測定結果顯示於圖16，樣本2的測定結果顯示於圖17，樣本3的測定結果顯示於圖18。
可以確認即便是施加的電壓(±10V)超過圖16~圖18的樣本1、3各個壓電膜的遲滯曲線的抗電壓Vc來使其雙極驅動，也不會在壓電遲滯特性加入電致伸縮的要素。因此，可以確認藉由將樣本1~3的壓電膜用於本發明的一態樣所關聯的強介電體記憶體，能實現一種具記憶4值記憶效果的記憶體。
圖19為圖17所示的實施例2的樣本2之壓電膜及圖18所示的實施例2的樣本3的壓電膜的模式斷面圖。
如圖19所示，藉由濺鍍堆積濺鍍PZT(Zr=0.55/Ti=0.45)陶瓷。此時，因為將PZT分子向基板 敲打堆積，如基板的平行方向的箭頭所示，對基板施加拉伸應力。而且，因為電漿中離子的影響，如基板的垂直方向的箭頭所示，產生自發極化(polling)。
接著，在將溶凝膠PZT(Zr=0.70/Ti=0.30)旋轉塗佈、乾燥、暫時燒結的過程中，有機物變成CO2，膜的體積減少。此時如基板的平行方向的箭頭所示，對基板發生壓縮應力。而且，如基板的垂直方向的箭頭所示，自發極化從濺鍍PZT開始連續。
最後，在將溶凝膠PZT(Zr=0.30/Ti=0.70)旋轉塗佈、乾燥、暫時燒結的過程中，有機物變成CO2，膜的體積減少。而且，Ti=0.70為PZT方晶，與Ti=0.3的菱形結晶相比晶格常數較短，結晶緊密，因此如基板的平行方向的箭頭所示，對基板發生更大的壓縮應力。
因為這種大的內部應力殘留於PZT膜中解釋了即便強介電性遲滯反轉，壓電性電致伸縮遲滯也不會反轉的原因。
[實施例3]
圖20為實施例3的樣本之XRD(X-Ray Diffraction)圖表。
實施例3的樣本之製造方法如以下所述。
首先在基板上利用蒸鍍法形成ZO2膜。在其上利用Nb金屬靶極，利用DC脈衝濺鍍法形成300nm的金屬Nb膜。所謂的DC脈衝濺鍍法為從DC電源將脈衝狀的電壓 施加至濺鍍靶極的濺鍍方法。
接著，將Li2O形成用溶凝膠前驅體利用旋轉塗佈法塗佈，在加壓氧環境中退火後，得到如圖20所示的以(110)配向的LiNbO3Li2O前驅體單一配向膜。
[實施例4]
圖21表示實施例4的強介電體記憶體的浮置閘極電容斜視圖。該浮置閘極電容相當於圖1所示的閘極電容29，本實施例的強介電體記憶體除了圖1的閘極電容29以外的部分與圖1具有相同的構造。
在本實施例的強介電體記憶體中，圖1的閘極電容為PZT電容時，也因為約10μC/cm2這種過大電容，會有蓄積電荷量超過閘極電容下的ZrO2絕緣膜的絕緣耐壓的情形，故將PZT電容面積作為1/10的構造。
圖22為圖22所示的強介電體記憶體的遲滯示意圖。如圖22所示，可以確認到將PZT電容面積作為1/10的構造，也可以得到記憶體的效果。
21‧‧‧反強介電體膜(antiferroelectricity)
22‧‧‧強介電體膜(ferroelectricity)
24‧‧‧氧化物絕緣體層
25‧‧‧Pt膜(下部電極，第2電極)
26‧‧‧Pt膜(上部電極，第1電極)
27‧‧‧源極區域
28‧‧‧汲極區域
29‧‧‧閘極電容
30‧‧‧Si基板

Claims (22)

  1. 一種強介電體記憶體，具備：半導體層、形成於前述半導體層上的絕緣層、形成於前述絕緣層上的反強介電體膜、形成於前述反強介電體膜上的強介電體膜、形成於前述強介電體膜上的第1電極、形成於前述半導體層的源極區域及汲極區域；前述反強介電體膜為Pb(Zr1-ATiA)O3-δ膜；前述強介電體膜為(PbaLab)(ZrcTidNbe)O3-δ膜；其中，A、δ、a、b、c、d、及e滿足下述式1及式10~式16：0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10 1.00≦a+b≦1.35‧‧‧式11 0≦b≦0.08‧‧‧式12 1.00≦c+d+e≦1.1‧‧‧式13 0.4≦c≦0.7‧‧‧式14 0.3≦d≦0.6‧‧‧式15 0≦e≦0.1‧‧‧式16。
  2. 一種強介電體記憶體，具備：半導體層、形成於前述半導體層上的絕緣層、形成於前述絕緣層上的反強介電體膜、形成於前述反強介電體膜上的強介電體膜、形成於前述強介電體膜上的第1電極、形成於前述半導體層的源極區域及汲極區域；前述反強介電體膜為Pb(Zr1-ATiA)O3-δ膜；前述強介電體膜具備：形成於前述反強介電體膜上的 (PbaLab)(ZrcTiBNbe)O3-δ種結晶膜、形成於前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜上的(PbaLab)(ZrcTixNbe)O3-δ結晶膜；其中，A、δ、a、b、c、B、x、及e滿足下述式1、式10~式12、式23、式33、式14、式25、式35、及式16：0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10 1.00≦a+b≦1.35‧‧‧式11 0≦b≦0.08‧‧‧式12 1.00≦c+B+e≦1.1‧‧‧式23 1.00≦c+x+e≦1.1‧‧‧式33 0.4≦c≦0.7‧‧‧式14 0.3≦B≦0.6‧‧‧式25 0.3≦x≦0.6‧‧‧式35 0≦e≦0.1‧‧‧式16。
  3. 如請求項1或2之強介電體記憶體，更具有：形成於前述反強介電體膜與前述絕緣層之間的第2電極。
  4. 如請求項2之強介電體記憶體，其中，前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜為：將前述反強介電體膜配置於濺鍍靶極上方，且使前述反強介電體膜面對前述濺鍍靶極並藉由濺鍍所形成；前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜，在該膜厚方向的中央靠近前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜側的Zr/Ti比，較在該膜厚方向的中央靠近前述反強介電體膜側的Zr/Ti比大；前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜為：塗佈含有全部 或一部分該(PbaLab)(ZrcTixNbe)O3-δ結晶膜成份金屬的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的溶液，加熱並結晶化之物。
  5. 如請求項2或4之強介電體記憶體，其中，前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜，在該膜厚方向的中央靠近前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜側的Zr/Ti比，較在與該膜厚方向的中央靠近前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的相反側的Zr/Ti比大；前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜為：將前述反強介電體膜配置於濺鍍靶極上方，且使前述反強介電體膜面對前述濺鍍靶極並藉由濺鍍所形成；前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜為：塗佈含有全部或一部分該(PbaLab)(ZrcTixNbe)O3-δ結晶膜成份金屬的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的溶液，加熱並結晶化之物。
  6. 如請求項1或2之強介電體記憶體，其中，前述反強介電體膜為Pb(Zr1-ATiA)O3-δ膜；前述強介電體膜為LiNbO3膜；其中，A及δ滿足下述式1及式10：0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10。
  7. 如請求項1或2之強介電體記憶體，其中，前述A為0；前述Pb(Zr1-ATiA)O3-δ膜為PbZrO3-δ膜。
  8. 一種強介電體記憶體的製造方法，具備：在半導體層上形成絕緣層的工程(a)、在前述絕緣層上形成Pb(Zr1-ATiA)O3-δ膜的工程(b)、將前述Pb(Zr1-ATiA)O3-δ膜配置於濺鍍靶極上方，且使前述Pb(Zr1-ATiA)O3-δ膜面對前述濺鍍靶極，藉由濺鍍在前述Pb(Zr1-ATiA)O3-δ膜上形成(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的工程(c)、在前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜上，藉由塗佈含有全部或一部分該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜成份金屬的金屬化合物、與該部分聚縮合物在有機溶劑中所含有的溶液，來形成非結晶性前驅體膜的工程(d)、藉由將前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜及前述非結晶性前驅體膜在氧環境下加熱，使前述非結晶性前驅體膜氧化並結晶化，形成(PbaLab)(ZrcTixNbe)O3-δ結晶膜的工程(e)、在前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜上形成電極的工程(f)、在前述半導體層形成源極區域及汲極區域的工程(g)、其中，A、δ、a、b、c、B、x、及e滿足下述式1、式10~式12、式23、式33、式14、式25、式35、及式16： 0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10 1.00≦a+b≦1.35‧‧‧式11 0≦b≦0.08‧‧‧式12 1.00≦c+B+e≦1.1‧‧‧式23 1.00≦c+x+e≦1.1‧‧‧式33 0.4≦c≦0.7‧‧‧式14 0.3≦B≦0.6‧‧‧式25 0.3≦x≦0.6‧‧‧式35 0≦e≦0.1‧‧‧式16。
  9. 如請求項8之強介電體記憶體的製造方法，其中，在前述工程(c)的(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜經由濺鍍一形成後的該(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜的極化方向，與前述工程(e)的前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜一形成之後的該(PbaLab)(ZrcTixNbe)O3-δ結晶膜的極化方向一樣。
  10. 如請求項8或9之強介電體記憶體的製造方法，其中，前述(PbaLab)(ZrcTiBNbe)O3-δ種結晶膜，在該膜厚方向的中央靠近前述(PbaLab)(ZrcTixNbe)O3-δ結晶膜側的Zr/Ti比，較在該膜厚方向的中央靠近前述前記Pb(Zr1-ATiA)O3-δ膜側的Zr/Ti比大。
  11. 一種強介電體記憶體的製造方法，具備：在半導體層上形成絕緣層的工程(a)、在前述絕緣層上形成Pb(Zr1-ATiA)O3-δ膜的工程(b)、在前述Pb(Zr1-ATiA)O3-δ膜上形成Nb膜的工程 (c)、在前述Nb膜上藉由塗佈包含Li2O形成用前驅體的溶液，在前述Nb膜上形成非結晶性前驅體膜的工程(d)、藉由將前述Nb膜及前述非結晶性前驅體膜在氧環境下加熱，使前述非結晶性前驅體膜氧化並結晶化，在前述Pb(Zr1-ATiA)O3-δ膜上形成LiNbO3膜的工程(e)、在前述LiNbO3膜上形成電極的工程(f)、在前述半導體層形成源極區域及汲極區域的工程(g)、其中，A及δ滿足下述式1及式10：0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10。
  12. 如請求項8、9、11之任一項之強介電體記憶體的製造方法，其中，前述A為0；前述Pb(Zr1-ATiA)O3-δ膜為PbZrO3-δ膜。
  13. 一種強介電體膜的製造方法，具備：在基板上形成Nb膜的工程(a)、在前述Nb膜上藉由塗佈包含Li2O形成用前驅體的溶液，在Nb膜上形成非結晶性前驅體膜的工程(b)、藉由將前述Nb膜及前述非結晶性前驅體膜在氧環境下加熱，使前述非結晶性前驅體膜氧化並結晶化，在前述基板上形成LiNbO3膜的工程(c)。
  14. 如請求項13之強介電體膜的製造方法，其中，在前述基板的表面形成Pb(Zr1-ATiA)O3-δ膜； 前述工程(a)為：在前述基板的前述Pb(Zr1-ATiA)O3-δ膜上形成Nb膜的工程；其中，A及δ滿足下述式1及式10：0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10。
  15. 一種強介電體記憶體，具備：半導體層、形成於前述半導體層上的ZrO2膜、形成於前述ZrO2膜上的SrRuO3膜、形成於前述SrRuO3膜上的強介電體膜、形成於前述強介電體膜上的電極、形成於前述半導體層的源極區域及汲極區域。
  16. 如請求項15之強介電體膜記憶體，更具有：形成於前述SrRuO3膜與前述ZrO2膜之間的Pt膜。
  17. 如請求項16之強介電體膜記憶體，其中，前述Pt膜的膜厚為前述SrRuO3膜的膜厚的1/10~1/5。
  18. 如請求項15至17之任一項之強介電體記憶體，其中，前述強介電體膜為PZT膜。
  19. 一種強介電體記憶體的製造方法，具備：在半導體層上形成ZrO2膜的工程(a)、在前述ZrO2膜上形成SrRuO3膜的工程(b)、在前述SrRuO3膜上形成強介電體膜的工程、在前述強介電體膜上形成電極膜的工程、藉由加工前述電極膜、前述強介電體膜、前述 SrRuO3膜、及前述ZrO2膜，在前述強介電體膜上形成電極的工程(c)、藉由將前述電極作為遮罩向前述半導體層注入雜質離子，在前述半導體層形成源極區域及汲極區域的工程。
  20. 如請求項19之強介電體記憶體的製造方法，其中，在前述工程(a)與前述工程(b)之間，更具有在前述ZrO2膜上形成Pt膜的工程；前述工程(c)為：藉由加工前述電極膜、前述強介電體膜、前述SrRuO3膜、前述Pt膜、及前述ZrO2膜，在前述強介電體膜上形成電極的工程。
  21. 如請求項20之強介電體記憶體的製造方法，其中，前述Pt膜的膜厚為前述SrRuO3膜的膜厚的1/10~1/5。
  22. 如請求項19至21之任一項之強介電體記憶體的製造方法，其中，前述強介電體膜為(PbaLab)(ZrcTidNbe)O3-δ膜；其中，A、δ、a、b、c、d、及e滿足下述式1及式10~式16： 0≦δ≦1‧‧‧式1 0≦A≦0.1‧‧‧式10 1.00≦a+b≦1.35‧‧‧式11 0≦b≦0.08‧‧‧式12 1.00≦c+d+e≦1.1‧‧‧式13 0.4≦c≦0.7‧‧‧式14 0.3≦d≦0.6‧‧‧式15 0≦e≦0.1‧‧‧式16。
TW105123767A 2015-09-18 2016-07-27 強介電體記憶體及其製造方法，強介電體膜及其製造方法 TWI706581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015185204A JP6814915B2 (ja) 2015-09-18 2015-09-18 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
JP2015-185204 2015-09-18

Publications (2)

Publication Number Publication Date
TW201724588A TW201724588A (zh) 2017-07-01
TWI706581B true TWI706581B (zh) 2020-10-01

Family

ID=58391711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123767A TWI706581B (zh) 2015-09-18 2016-07-27 強介電體記憶體及其製造方法，強介電體膜及其製造方法

Country Status (2)

Country Link
JP (1) JP6814915B2 (zh)
TW (1) TWI706581B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775427B (zh) * 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6881790B2 (ja) * 2017-05-26 2021-06-02 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
JPWO2018216227A1 (ja) * 2017-05-26 2020-03-26 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
US10702940B2 (en) 2018-08-20 2020-07-07 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same
WO2020179210A1 (ja) * 2019-03-07 2020-09-10 アドバンストマテリアルテクノロジーズ株式会社 膜構造体、圧電体膜及び超伝導体膜
KR20210035553A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
WO2021131311A1 (ja) * 2019-12-25 2021-07-01 株式会社デンソー 圧電素子、圧電装置、および圧電素子の製造方法
JP2023070575A (ja) 2021-11-09 2023-05-19 富士フイルム株式会社 圧電積層体、圧電素子及び圧電積層体の製造方法
WO2023089440A1 (ja) * 2021-11-18 2023-05-25 株式会社半導体エネルギー研究所 記憶素子、記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344991B1 (en) * 2000-07-27 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device
TW200814295A (en) * 2006-05-31 2008-03-16 Seiko Epson Corp Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
TW201503260A (zh) * 2013-05-13 2015-01-16 Mitsubishi Materials Corp 附強介電體膜之矽基板
TW201515100A (zh) * 2013-07-25 2015-04-16 Nat Inst Of Advanced Ind Scien 強介電體裝置及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Ｔｄｋ株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
JP4178888B2 (ja) * 2002-09-04 2008-11-12 セイコーエプソン株式会社 強誘電体デバイスの作製方法、およびそれを用いた強誘電体メモリ、圧電素子、インクジェット式ヘッドおよびインクジェットプリンタ
JP5410686B2 (ja) * 2008-03-21 2014-02-05 富士フイルム株式会社 圧電体膜の製造方法、成膜装置および圧電体膜
JP5930852B2 (ja) * 2012-06-04 2016-06-08 株式会社ユーテック 強誘電体結晶膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344991B1 (en) * 2000-07-27 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device
TW200814295A (en) * 2006-05-31 2008-03-16 Seiko Epson Corp Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
TW201503260A (zh) * 2013-05-13 2015-01-16 Mitsubishi Materials Corp 附強介電體膜之矽基板
TW201515100A (zh) * 2013-07-25 2015-04-16 Nat Inst Of Advanced Ind Scien 強介電體裝置及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775427B (zh) * 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體
US11856789B2 (en) 2021-05-07 2023-12-26 Industrial Technology Research Institute Ferroeolectric memories with ferroelectric composite layer

Also Published As

Publication number Publication date
JP6814915B2 (ja) 2021-01-20
JP2017059751A (ja) 2017-03-23
TW201724588A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI706581B (zh) 強介電體記憶體及其製造方法，強介電體膜及其製造方法
CN111295735A (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
KR100476867B1 (ko) 강유전체기억소자 및 그 제조방법
US20060038214A1 (en) Low voltage drive ferroelectric capacitor
JP6488468B2 (ja) 圧電膜及び圧電セラミックス
CN107452742B (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
JPH1126706A (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP2005005450A (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
Das et al. Influence of High-Pressure Annealing Conditions on Ferroelectric and Interfacial Properties of Zr-Rich HfₓZr₁₋ ₓO₂Capacitors
Jung et al. A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology
JP6347084B2 (ja) 強誘電体セラミックス及びその製造方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
WO2022168800A1 (ja) 積層構造体及びその製造方法
CN109196672A (zh) 膜结构体及其制造方法
JP6813758B2 (ja) 強誘電体セラミックス及びその製造方法
CN114988470B (zh) 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法
Yang et al. Effect of annealing temperature on the energy storage performance of PbZr0. 52Ti0. 48O3/PbZrO3 composite films
JP3879308B2 (ja) キャパシター
JP3625417B2 (ja) キャパシタ及びこれを用いた半導体装置
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
JP2001250923A (ja) 誘電体薄膜コンデンサ
JPH07176803A (ja) 誘電体薄膜構造物
Park et al. Impact of electrodes on the ferroelectric properties