TW201515100A - 強介電體裝置及其製造方法 - Google Patents

強介電體裝置及其製造方法 Download PDF

Info

Publication number
TW201515100A
TW201515100A TW103125454A TW103125454A TW201515100A TW 201515100 A TW201515100 A TW 201515100A TW 103125454 A TW103125454 A TW 103125454A TW 103125454 A TW103125454 A TW 103125454A TW 201515100 A TW201515100 A TW 201515100A
Authority
TW
Taiwan
Prior art keywords
ferroelectric
semiconductor
gas
gate
insulator
Prior art date
Application number
TW103125454A
Other languages
English (en)
Other versions
TWI664674B (zh
Inventor
Shigeki Sakai
Mitsue Takahashi
Masaki Kusuhara
Masayuki Toda
Masaru Udeda
Original Assignee
Nat Inst Of Advanced Ind Scien
Wacom R & D Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Inst Of Advanced Ind Scien, Wacom R & D Corp filed Critical Nat Inst Of Advanced Ind Scien
Publication of TW201515100A publication Critical patent/TW201515100A/zh
Application granted granted Critical
Publication of TWI664674B publication Critical patent/TWI664674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的目的是提供一種強介電體裝置及其製造方法，具有強介電體裝置的特徵之非揮發性記憶保持與多數次改寫耐性，並且比習知的使用以鍶、鉍、鉭的氧化物Sr-Bi-Ta-O為主成分的強介電體的強介電體裝置具有更廣的記記憶體窗口且適合於微細化。 在半導體上直接或透過絕緣體，將使用合適的成膜原料進行有機金屬氣相成長法成膜的以鍶、鈣、鉍、鉭的氧化物Sr-Ca-Bi-Ta-O為主成分的第1強介電體以及導體積層，在蝕刻加工的閘極堆疊的側面成膜形成第2強介電體與絕緣體後，進行用以顯現第1強介電性的熱處理。

Description

強介電體裝置及其製造方法
本發明係有關於強介電體裝置及其製造方法，例如有關於閘極絕緣膜包含有強介電體的這種積層構造的半導體電晶體等的強介電體裝置及其製造方法。
使用強介電體於閘極絕緣膜的電晶體因為在資料的儲存、資料的讀出、寫入都是以單一個電晶體來進行，所以做為次世代的高積體記憶體而倍受期待。這種電晶體對應強介電體的電極化方向來控制電晶體的電傳導。具有導體、強介電體、半導體的MFS(Metal-Ferroelectrics-Semiconductor)積層構造的MFS電晶體是原型，近年來為了不損及半導體與強介電體兩者的特徵，而進行研究了一種在兩者之間插入做為緩衝用的絕緣體這種構造(例如參照專利文獻1、2)。具有這種構造的電晶體稱為MFIS(Metal-Ferroelectrics-Insulator-Semicon ductor)電晶體。
這種MFS或MFIS電晶體在原理上具有以下特徵而受到期待：(1)因為利用電極化，所以即使切斷電源資料也不會消失；(2)讀出動作只要看到電晶體的源極、汲極間的通道電傳導即可，讀出動作後資料的內容也不會被破壞；(3)資料的讀出、寫入速度是相當於DRAM程度的高速。
然而，習知的MFS或MFIS電晶體在資料寫入後，從做為記憶體電晶體動作的觀點來看，存在有最長也只有一天左右資料就會消失的問題(例如，參照非專利文獻1、2)。
也就是說，習知的MFS或MFIS電晶體中，無法在可實際運用的程度的期間內持續保持資料。這主要是因為緩衝層及強介電體的漏電流大，強介電體與緩衝層的界面附近有電荷累積，這些電荷會遮蔽強介電體中的電極化，造成電晶體的通道的電傳導無法被強介電體的電極化所控制。
當資料寫入強介電體時會將電壓施加於MFS或MFIS電晶體，但也有若緩衝層的相對介電常數小，大部分的電壓都會施加到緩衝層去的問題。
對此，本發明人在專利文獻3、專利文獻4中提出了可實用化，能夠在某個程度的期間內保持資料的MFS或MFIS電晶體，也就是半導體強介電體裝置及其製造方法
專利文獻3中，絕緣體緩衝層以Hf1-XAl2xO2+X+Y或摻雜氮的HfO2+u所構成，能夠壓低絕緣體緩衝層與強介電體兩者的漏電流，提供可實現有充分長的資料保持時間的記憶體電晶體的技術。
專利文獻4中，提供了一種半導體強介電體記憶裝置的製造方法，該半導體強介電體記憶體裝置具有電晶體，係在源極領域及汲極領域的半導體基板或半導體領域上依序沈積以鉿氧化物為主成分的絕緣體緩衝層、強介電體膜、以及閘極電極而成。而此半導體強介電體記憶裝置的製造方法包括半導體表面處理、絕緣體緩衝層形成、強介電體膜形成、閘極形 成、以及熱處理步驟，其中該絕緣體緩衝層形成是在氮與氧的莫爾比1：1~1：10-7的混合氣體中進行。
這種MFS或MFIS電晶體中，做為強介電體大多會 使用Sr-Bi-Ta-O等這種以鍶Sr、鉍Bi、鉭Ta的氧化物，也就是SBT為主成分的強介電體，但在MFS或MFIS電晶體的微細化的開發中，閘極長度以及強介電體膜的膜厚需要縮小。即使將強介電體的膜厚做到200nm以下，發明人也投注心力於具有廣的記憶窗口的MFIS電晶體的研究，提出Sr-Bi-Ta-O等這種以鍶Sr、鉍Bi、鉭Ta的氧化物，也就是SBT為主成分的強介電體所適用的MFS或MFIS電晶體，並公開於專利文獻5以及非專利文獻3當中。做為微細的強介電體裝置的開發例，公開了一種將SBT做為強介電體使用的閘極長度260nm的MFIS電晶體(非專利文獻4)。另外，MFS或MFIS電晶體將其閘極堆疊以強介電體層或者是緩衝層與強介電體層的積層被覆，記憶體窗口廣且能夠兼做側壁保護層的作用(專利文獻6)。
[先行技術文獻] [專利文獻]
專利文獻1：日本特開2001-291841號公報
專利文獻2：日本特開2002-353420號公報
專利文獻3：日本特開2004-304143號公報
專利文獻4：日本特開2009-44195號公報
專利文獻5：WO 2013183547 A1
專利文獻6：日本專利第4822547號公報
[非專利文獻]
非專利文獻1：S. Migita et al., Integrated Ferroelectrics Vol. 40, pp. 135-143, 2001
非專利文獻2：右田真司等，電子情報通信學會論文誌Vol. J85-C No. 1 (2002年1月號) pp. 14-22
非專利文獻3：Wei Zhang, Mitsue Takahashi and Shigeki Sakai, Semiconductor Science and Technology, vol. 28, 085003 (7pp), 2013
非專利文獻4：Le Van Hai, Mitsue Takahashi and Shigeki Sakai, 2011 IEEE Proceedings of the 3rd International Memory Workshop p. 175
Sr-Ca-Bi-Ta-O等這種以鍶Sr、鈣Ca、鉍Bi、鉭Ta的氧化物SCBT，比起Sr-Bi-Ta-O等這種以鍶Sr、鉍Bi、鉭Ta的氧化物SBT更適合做為要將MFS或MFIS電晶體等的強介電體裝置微細化所使用的好材料，但目前為止使用脈衝雷射堆積(PLD)法來成膜。PLD法雖然在實驗室的研究中表現優秀，但卻不是生產性、量產性佳的方法。而組成的控制性也不算優秀。另外，當以有機金屬氣相成長(MOCVD)法將SCBT成膜時，適合於MFS或MFIS電晶體等的強介電體裝置用途的錯體原料，特別是用以導入Ca的錯體原料還不被知曉，因此SCBT的最佳組成仍不明。
近年來，如非專利文獻4所述，MFS或MFIS電晶體的微細化研究進展到閘極長260nm，以保護習知的閘極堆疊的 側面為目的的第2強介電體層的物理膜厚也被要求在100nm以下，在10nm以下更佳。然而，當微細化研究更進一步進展，嘗試實際製作閘極長度比260nm短的強介電體電晶體時，本發明人見識到閘極長度在260nm以上的強介電體電晶體所不會發生的各種問題產生。例如，記憶體窗口變窄、資料保持時間下降等。而隨著微細化而高積體密集配置的情況下，鄰接MFS或MFIS電晶體之間的物理距離縮短，因此為了防止資料的錯誤寫入，以元件分離鄰接的MFS或MFIS電晶體為目的的絕緣體需要相對介電常數低，SiO2換算膜厚大。而這種以元件分離連接的電晶體為目的的絕緣體的大部分是由相對介電常數高的強介電體所佔有這點，對於發展強介電體裝置的微細化是不利的。
而閘極堆疊的側面會受到蝕刻或離子注入的損 傷，在閘極長度微細化的強介電體裝置中，側面附近佔閘極堆疊的體積相對變大，蝕刻損傷或離子注入損傷的影像也會變大而顯著。以閘極堆疊的側面蝕刻損傷的恢復為目的，在閘極堆疊中的第1強介電體的側面不透過其他絕緣體，而已與第1強介電體相同構成元素的第2強介電體接觸的狀態下進行熱處理是較佳的。又在強介電體裝置的製造中，一般來說需要熱處理步驟，來發現閘極堆疊中的第1強介電體的強介電性。將第2強介電體成膜於閘極側面進行熱處理的情況下，半導體(例如Si)的表面氧化而無法避免相對介電常數小的半導體氧化物(例如SiO2)的膜成長於半導體的表面。當此半導體氧化物的相對介電常數越小物理膜厚越大，也就是SiO2換算膜厚越大，施加於MFS或MFIS閘極導體的總電壓中分配於第1強介電體的電壓就 會減少。結果，發生MFS或MFIS電晶體等的強介電體裝置的記憶體窗口變小的問題。
此相對介電常數小的半導體氧化物在蝕刻後的閘 極堆疊的外側也就是靠近側面的半導體表面，會有比遠離側面的內側成長得更厚的傾向。因此，側面附近佔閘極堆疊的體積相對變大的微細化的強介電體裝置的製造中，特別是為了發揮抑制氧從外界往閘極堆疊透過的作用，必須以適合充分的物理膜厚的材料所做成的絕緣體被覆閘極堆疊後再進行熱處理。以上所述的各種問題皆是由本發明人首先發現。
本發明的目的是提供一種強介電體裝置的製造方 法及強介電體裝置，具有強介電體裝置的特徵的非揮發性記憶保持與多數次改寫耐性，並藉由比習知的成膜方法生產性、量產性及材料組成的控制性優秀的成膜方法，使用以適當成膜原料以適當組成而成膜的記憶體窗口廣的強介電體SCBT，能夠緩和閘極堆疊的側面的蝕刻損傷且抑制半導體表面的氧化成長，這種強介電體裝置的製造可適應記憶體窗口廣且微細化。
申請專利範圍第1項的發明是一種強介電體裝置 的製造方法，該強介電體裝置係具有在半導體上依序堆積絕緣體、強介電體以及導體的積層構造，或者是在半導體上依序堆積強介電體、以及導體的積層構造，其中該強介電體係藉由有機金屬氣相成長法製作而成，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料 氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。申請專利範圍第2項的發明是一種強介電體裝置的製造方法，該強介電體裝置係具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中將第2強介電體與相對介電常數10以下的絕緣體依序積層，使得在該閘極堆疊的側面至少與該第1強介電體接觸後，進行熱處理。申請專利範圍第3項的發明是一種強介電體裝置的製造方法，該強介電體裝置係具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中以有機金屬氣相成長法製作出以鍶、鈣、鉍、鉭的氧化物為主成分的第2強介電體，使得在該閘極堆疊的側面至少與該第1強介電體接觸。申請專利範圍第4項的發明是如申請專利範圍第2項或第3項所述之強介電體裝置的製造方法，其中該第2強介電體是100nm以下的厚度。申請專利範圍第5項的發明是如申請專利範圍第4項所述之強介電體裝置的製造方法，其中該第2強介電體是10nm以下的厚度。申請專利範圍第6項的發明是如申請專利範圍第2至5項任一項所述之強介電體裝置的製造方法，其中該第2強介電體係藉由有機金屬氣相成長法製作而成，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。申請專利範圍第7項的發明是如申請專利範 圍第2至6項任一項所述之強介電體裝置的製造方法，其中製作該第2強介電體後，留下在該閘極堆疊側面的該第2強介電體，除去在非閘極部的半導體表面的該第2強介電體，並在此狀態形成源極．汲極領域於半導體表面。申請專利範圍第8項的發明是如申請專利範圍第7項所述之強介電體裝置的製造方法，其中該第2強介電體的除去係以無光罩的方式進行。申請專利範圍第9項的發明是如申請專利範圍第7項或第8項所述之強介電體裝置的製造方法，其中在該半導體表面的該第2強介電體的除去係以RIE法進行。申請專利範圍第10項的發明是如申請專利範圍第2至9項任一項所述之強介電體裝置的製造方法，其中該含有鈣的錯體是Ca[Ta(OC2H5)5(OC2H4OCH3)]2或Ca(C11H19O2)2。申請專利範圍第11項的發明是如申請專利範圍第1至10項任一項所述之強介電體裝置的製造方法，其中該第1強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。申請專利範圍第12項的發明是如申請專利範圍第2至11項任一項所述之強介電體裝置的製造方法，其中該第2強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。申請專利範圍第13項的發明是如申請專利範圍第1至12項任一項所述之強介電體裝置的製造方法，其中閘極長度在200nm以下。申請專利範圍第14項的發明是一種強介電體裝置，具有在半導體上依序堆積絕緣體、強介電體以及導體的積層構造，或者是在半導體上依序堆積強介電體、以及導體的積層構造，其中該強介電體係以有機金屬氣相成長法製作而成的強介電體，該有機 金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。申請專利範圍第15項的發明是一種強介電體裝置，具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中將第2強介電體與相對介電常數10以下的絕緣體依序積層，使得在該閘極堆疊的側面至少與該第1強介電體接觸後，在該第2強介電體與該相對介電常數10以下的絕緣體形成後進行熱處理。申請專利範圍第16項的發明是一種強介電體裝置，具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中更堆積第2強介電體，使得在該閘極堆疊的側面至少與該第1強介電體接觸，而該第2強介電體是以有機金屬氣相成長法製作出以鍶、鈣、鉍、鉭的氧化物為主成分的強介電體。申請專利範圍第17項的發明是如申請專利範圍第15項或第16項所述之強介電體裝置的製造方法，其中製作該第2強介電體後，留下在該閘極堆疊側面的該第2強介電體，除去在半導體表面的該第2強介電體，並在此狀態形成源極．汲極領域於半導體表面。申請專利範圍第18項的發明是如申請專利範圍第17項所述之強介電體裝置，其中將形成於該閘極堆疊及其側面的該第2強介電體做為光罩，進行離子注入，以自我整合地形成閘極。 申請專利範圍第19項的發明是如申請專利範圍第14至18項任 一項所述之強介電體裝置，其中半導體表面實質上不含有其熱氧化物。申請專利範圍第20項的發明是如申請專利範圍第15至19項任一項所述之強介電體裝置，其中該第1強介電體不含有注入源極．汲極的不純物。申請專利範圍第21項的發明是如申請專利範圍第15至20項任一項所述之強介電體裝置，其中該第2強介電體是100nm以下的厚度。申請專利範圍第22項的發明是如申請專利範圍第21項所述之強介電體裝置，其中該第2強介電體是10nm以下的厚度。申請專利範圍第23項的發明是如申請專利範圍第14至22項任一項所述之強介電體裝置，其中該第2強介電體係藉由有機金屬氣相成長法製作而成，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，並維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。申請專利範圍第24項的發明是如申請專利範圍第14至23項任一項所述之強介電體裝置，其中該含有鈣的錯體是Ca(C11H19O2)2或Ca[Ta(OC2H5)5(OC2H4OCH3)]2。申請專利範圍第25項的發明是如申請專利範圍第14至24項任一項所述之強介電體裝置，其中該強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。 申請專利範圍第26項的發明是如申請專利範圍第14至25項任一項所述之強介電體裝置，其中該強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。申請專利範圍第27項的發明是如申請專利範圍第14至26項任一項所述之強介電體裝置，其中閘極長度在200nm以 下。
根據本發明，資料的寫入與讀出能夠以1個電晶體尺寸來實現，且寫入的資料在可實用的充分長時間內不會消失。然後在讀出後資料的內容也不會破壞。本發明的強介電體裝置能夠使用於廣範圍的用途的半導體記憶體，特別是半導體邏輯電路中的穩定的暫時記憶裝置等多樣的電路中。又即使將強介電體裝置微細化也能夠達成廣的記憶體窗口。
本發明對於閘極堆疊的容積小時特別有效。也就是說，閘極長度在200nm以下的情況下，特別容易發生資料保持期間縮短化、記憶體窗口縮窄化，但本發明的情況下能夠呈現長期的保持時間，廣的記憶體窗口。
藉由本發明的有機金屬氣相成長法，形成與第1強介電體膜相同的第2強介電體組成的側壁層於閘極堆疊的側壁，在這個情況下能夠達成長期的保持時間，廣的記憶體窗口。藉由濺鍍法、或者是其他的MOCVD法形成側壁層的情況下則無法達成相關效果。這是因為濺鍍法的被覆性差，而習知的MOCVD法，因為膜中含有C的污染而推測這可能造成資料保持時間的縮短。
藉由無光罩下的異方性蝕刻，蝕刻除去基板上的第2強介電體，形成源極．汲極，因此能夠將省略繁複的步驟。
習知的堆積法因為堆積在側壁上的膜厚會比堆積在基板上的膜厚薄，所以即使藉由異方性蝕刻也很有可能對閘極堆疊的側壁造成損傷。然而，本發明的堆積法因為堆積在側 壁上與堆積在基板上的膜厚及細緻度沒有太大差異，所以不會對側壁的堆積膜造成大的損傷，可蝕刻除去基板面的堆積膜。
側壁層的厚度在100nm以下為佳，在10nm以下更佳。側壁層從恢復蝕刻損傷的觀點來看的話有一定程度的厚度為佳。然而，若側壁層太厚，含有側壁層的每一個電晶體的尺寸會變得過大。本發明中的側壁層使用SCBT形成，即使100nm以下的厚度也能夠充分地對恢復蝕刻損傷產生貢獻，且更進一步能夠達成長期的資料保持時間。在10nm以下時也是相同的情況。而作為下限，在5nm以上為佳。
1‧‧‧半導體
2‧‧‧絕緣體
2a、2b‧‧‧面
3‧‧‧強介電體(第1強介電體)
3a、3b‧‧‧面
4‧‧‧導體(閘極電極)
5、5a‧‧‧半導體中的源極領域
6、6a‧‧‧半導體中的汲極領域
7‧‧‧半導體中除了源極領域與汲極領域以外的領域
8‧‧‧側壁層(第2強介電體)
9‧‧‧保護層(相對介電常數10以下的絕緣體)
11‧‧‧空間
18‧‧‧冷卻水
20‧‧‧汽化管
21‧‧‧加熱器
22‧‧‧汽化部
23‧‧‧接續部
24‧‧‧連結構件
25‧‧‧氧氣供給口
92‧‧‧氣體通道
93‧‧‧載體氣體
94‧‧‧氣體導入口
95、95a、95b‧‧‧原料溶液
96‧‧‧原料供給孔
97‧‧‧氣體出口
98‧‧‧分散部(分散部本體)
101‧‧‧細孔
102‧‧‧輻射防止部
103、104‧‧‧O環
第1圖係本發明的強介電體裝置的剖面的概念構造圖。
第2圖係根據實施例1的閘極電壓與汲極電流的關係圖。
第3圖係根據實施例1的臨界值電壓的時間變化圖。
第4圖係根據實施例2的閘極電壓與汲極電流的關係圖。
第5圖係根據實施例3的閘極電壓與汲極電流的關係圖。
第6圖係根據實施例4的閘極電壓與汲極電流的關係圖。
第7圖係根據實施例4的閘極電壓與汲極電流的關係圖。
第8圖係根據比較例1的閘極電壓與汲極電流的關係圖。
第9圖係根據實施例6的閘極電壓與汲極電流的關係圖。
第10圖係根據實施例6的改寫次數耐性測試的結果。
第11圖係根據實施例6的資料保持特性的結果。
第12圖係能夠使用於實施本發明的MOCVD裝置的剖面圖。
第13圖係根據實施例7的閘極電壓與汲極電流的關係圖。
第14圖係本發明的強介電體裝置的剖面的概念構造圖。
第15圖係根據實施例8的改寫次數耐性測試的結果。
第16圖係根據實施例8的資料保持特性的結果。
第17圖係本發明的強介電體裝置的剖面的概念構造圖。
第18圖係根據實施例9的閘極電壓與汲極電流的關係圖。
第19圖係根據實施例9的資料保持特性的結果。
第20圖係本發明的強介電體裝置的剖面的概念構造圖。
第21圖係根據實施例10的閘極電壓與汲極電流的關係圖。
第22圖係本發明的強介電體裝置的閘極堆疊剖面的例子。
第1圖係本發明的強介電體裝置的一例。本發明的裝置首先準備半導體1。在此，半導體1可以是薄膜多晶矽、單結晶矽基板、鍺基板、矽與鍺的混晶、或者是SiC或GaAs其他的化合物半導體，種類並沒有限制。另外也可以使用SOI(silicon on insulator)基板取代半導體基板。
半導體1的一個面連接絕緣體2的面2a。做為絕緣體2會形成鉿的氧化物HfO2+u或者是鉿與鋁的氧化物Hf1-xAl2xO2+x+y。x的範圍為了強化熱的安定性、化學安定性，並且具有大的相對介電常數，以0<x<0.7為佳。y的範圍在顯示良好的絕緣性這點上以-0.2<y<0.2為佳。u的範圍也是在顯示良好的絕緣性這點上以-0.2<u<0.2為佳。HfO2+u與Hf1-xAl2xO2+x+y的厚度t為了將用以決定資料寫入也就是電極化狀態的施加電壓的絕對值縮小，在4nm<t<40nm的範圍為佳。
絕緣體2的另一面2b連接第1強介電體的面3a，本發明中，做為第1強介電體會使用Sr-Bi-Ta-O等這種以鍶Sr、鈣Ca、鉍Bi、鉭Ta的氧化物SCBT為主成分的強介電體。第1強介電體的厚度d，為了將用以決定資料寫入也就是電極化狀態的施加電壓的絕對值縮小，在20nm<d<600nm的範圍為佳，在80nm<d<300nm更佳，在100nm<d<210nm最佳。
第1強介電體的另一面3b連接導體4。導體4只要是導電性材料的話可以是Au、Pt或Ir等金屬，可以是TiN、TaN等氮化物，也可以是IrO2或RuO2這種氧化物都可以。而這些積層也可以是例如Pt/TiN/Ti、IrO2/Ir等。
半導體1一般具有源極領域5及汲極領域6。源極領域5及汲極領域6為n型的話，除了源極領域5及汲極領域6的領域7就為p型。半導體1中的源極領域5及汲極領域6為n型的話，除了源極領域5及汲極領域6的領域7就為p型。
另外，也有不積極形成絕緣體2的情況。在這種情況下，半導體1的一個面連接第1強介電體的面3a。即使在不積極形成絕緣體2的情況下，透過包含於本發明的強介電體裝置的製造方法中的熱處理步驟，半導體1與第1強介電體之間的界面會自動地成長半導體1的氧化物，結果等同於插入與絕緣體2相同的功能的層。
[作用]
儲存資料的來源是第1強介電體的電極化，為了發現強介電性，必須在形成時或之後的熱處理步驟中提高溫度，使第1強介電體結晶或成為多結晶狀態。此結晶化溫度或多結晶化溫 度通常是650℃~950℃。一般來說，在這種高的狀況下結晶性佳，強介電性也佳。而為了此結晶化或多結晶化的熱處理步驟的時間典型是20分鐘~1小時。
使用矽基板做為半導體1的情況下，為了形成矽中的源極領域及汲極領域，因為不純物的活性化而必需要有即使低也要有950℃~1050℃左右的短時間(典型來說是30秒以下)的熱處理。絕緣體2在經過用以將第1強介電體結晶化或多結晶的熱處理步驟的標準製作過程中，也經過用以形成源極領域及汲極領域的熱處理步驟。
絕緣體2的材料不適當的情況下，會在這些熱處理步驟中結晶化，通過結晶粒與結晶粒之間的粒界會流過漏電流。如本發明的實施型態，當絕緣體2的材料是HfO2+u或者是Hf1-xAl2xO2+x+y的情況下，即是是上述用以將強介電體結晶化或多結晶的熱處理步驟，或者是上述不純物活性化的熱處理步驟，絕緣體2不會結晶化而維持無定形狀態，或者是即使一部分結晶化也會與無定形狀態的部份共存。因此，能夠壓低絕緣體2的漏電流。又，不只HfO2+u及Hf1-xAl2xO2+x+y，以鉿與矽為構成元素的氧化物Hf-Si-O、以鉿與鑭為構成元素的氧化物Hf-La-O、以鉿、鑭、鋁為構成元素的氧化物Hf-La-Al-O、以鉿與鉭為構成元素的氧化物Hf-Ta-O等的以Hf為基底的氧化物、以及這些的積層都能夠採用作為絕緣體2。
非定形狀態的絕緣體2的表面比較起結晶化的狀態較平坦。非定形狀態的絕緣體2的表面難以產生用於第1強介電體的結晶成長的種結晶，第1強介電體的結晶粒小使第1強介 電體變得緊密，也能夠壓低漏電流。另一方面，若絕緣體2不慎結晶化，因為粒界使得表面的凹凸增加。此結晶粒容易長成第1強介電體的種結晶，使第1強介電體的結晶粒變大，第1強介電體的漏電流也變大。像這樣以HfO2+u或Hf1-xAl2xO2+x+y構成絕緣體2的話，能夠壓低絕緣體2與第1強介電體雙方的漏電流，實現有真正充分長的資料保持時間的記憶體電晶體。Hf1-xAl2xO2+x+y相對於熱處理步驟可維持非定形狀態的溫度比HfO2+u更加提高，因此使用具有高結晶化溫度的物理特性的強介電體來做為第1強介電體時特佳。
[製造方法]
接著說明製造方法。無須特別強調，本發明的製造方法並不限定於以下的方法。絕緣體2的形成法不限定原理，若是物理氣相成長法，例如脈衝雷射堆積(也稱為雷射剝蝕(PLD)法)、濺鍍法、蒸鍍法等；若是化學成長法，例如MOCVD(metal organic chemical vapor deposition：有機金屬氣相成長)法、MOD(metal organic decomposition：有機金屬分解)法、溶膠凝膠法、原子層堆積(ALD)法等。第1強介電體及導體4的形成也不限定原理，若是物理氣相成長法，例如脈衝雷射堆積、濺鍍法、電子束蒸鍍法等的蒸鍍法等；若是化學成長法，例如MOCVD法、MOD法、溶膠凝膠法等。
以下，說明使用單晶矽(Si)做為半導體1；使用脈衝雷射堆積法做為絕緣體2的形成法；使用MOCVD法做為第1強介電體的形成法的製造方法的例子。
1.半導體1的表面處理
以RCA洗淨等的標準的Si的洗淨法將單晶Si基板的表面洗淨後，以稀氟酸或者是緩衝氟酸除去表面的殘留氧化物。之後，也可以故意追加氧化物、氮化物、氧氮化物等的形成的表面處理。半導體1不限於單晶Si基板，可以是薄膜多晶矽、鍺基板、矽與鍺的混晶、或者是SiC或GaAs其他的化合物半導體，並不限於這些種類。也可以取代半導體基板而使用SOI(Silicon on insulator)基板。
2.絕緣體2的形成
絕緣體2例如以脈衝雷射堆積(PLD)法形成。為了抑制如SiO2這種具有約3.9的小介電常數的氧化層形成，形成中的Si的溫度置於低溫(室溫~550℃)的條件下。絕緣體2是以鉿與鋁為構成元素的氧化物時，目標的組成假設是Hf1-xAl2xO2+x+y。或者，也可以使用HfO2+u與Al2O3。在這個情況下，可將兩目標同時蒸發(濺鍍)，但也可以將兩目標交互1至複數次蒸發，藉由熱處理來合成Hf1-xAl2xO2+x+y。交互堆疊HfO2+u與Al2O3時，先堆疊HfO2+u特別佳。另外，不只HfO2+u及Hf1-xAl2xO2+x+y，Hf-Si-O、Hf-La-O、Hf-La-Al-O、Hf-Ta-O等的以Hf為基底的氧化物、以及這些的積層都能夠採用作為絕緣體2。
絕緣體2是以鉿為構成元素的氧化物的情況下，目標的組成假設是HfO2+u。絕緣體2因為是氧化物，會在形成中導入氧氣。為了抑制並減小Si與絕緣體2的界面間形成低介電常數氧化物，將氮氣混合於氧氣中的話特佳。氮具有減低絕緣體2中的構造缺陷，縮小漏電流的作用。使用氧與氮的混合氣 體的情況下，混合莫爾數比是N：O=1：1~1：10-7。
而Hf1-xAl2xO2+x+y及HfO2+u的目標本身包含氧，Hf原子與Al原子容易形成氧化物，可在絕緣體2的形成中僅導入氮氣。此時，以氮氣中所含之殘留氧量來決定混合莫爾數比。典型來說，殘留氧佔的混合莫爾數比是N：O=1：10-5~1：10-7，但氧氣對氮氣的莫爾數比也可以比此更小。利用在含氮氣的空氣中形成，氮元素能夠作為添加物添加至絕緣體2中。藉此可帶來上述的效果。氮元素的含有量可以在1×1019cm-3至1×1022cm-3的範圍。這個範圍中若是5×1019cm-3至5×1021cm-3的話更好。
另外，也有不積極形成絕緣體2的情況。在這個情況下，半導體1上直接形成第1強介電體。即使不積極形成絕緣體2的情況下，透過包含於本發明的強介電體裝置的製造方法中的熱處理步驟，半導體1與第1強介電體之間的界面會自動地成長半導體1的氧化物，結果等同於插入與絕緣體2相同的功能的層。
3.第1強介電體的形成
本發明中第1強介電體是使用Sr-Ca-Bi-Ta-O等這種以鍶、鈣、鉍、鉭的氧化物，也就是SCBT為主成分的強介電體。第1強介電體的形成以MOCVD法形成較佳。以下，將說明MOCVD法較佳的理由以及完成本發明時所獲得的見解。
本發明人銳意研究即使薄化強介電體也能確保廣的記憶體窗口的技術。在多次實驗中，發現Ca的添加具有加寬記憶體窗口的可能性。經過多次實驗後，雖說添加了Ca，但不 一定能加寬記憶體窗口，有加寬的情況也有不加寬的情況發生。當調查形成的SCBT的組成時，只有在添加某個範圍的Ca的情況下，發現記憶體窗口加廣的結果。作為對照實驗而以PLD法形成SCBT的情況下，雷射剝蝕目標的元素組成固定，因此嘗試了組合複數目標的方法，但要控制調整鍶、鈣、鉍與鉭的組成比相當困難。在組合複數目標的方法中，SCBT形成完成為止所需的程序增加，因此生產性不佳。在這點上，若以MOCVD法控制含有原料錯體的溶媒的流量的話，能夠生產性佳地進行元素組成的控制調整。
比起其他的方法來說，關於用能夠高精度地進行組成控制的MOCVD法來形成SCBT膜也進行檢討。首先，本發明人進行了Ca的錯體的開法，其更適合於Sr、Ca、Bi、Ta類的氧化物強介電體的形成。結果，獲得了Ca[Ta(OC2H5)5(OC2H4OCH3)]2(以下略記載為「CT-1」)
此錯體在常溫下為液體，也確認了能夠與有機溶劑的乙基(Ethylcyclohexane，ECH)以任意比例充分地混合溶解。使用被此溶劑ECH稀釋的錯體，本發明人使用已開發的氣液2相混合流方式的MOCVD裝置來進行成膜的驗證。
結果，顯示出比成膜出來的膜顯示更優秀的組成控制性，膜內的均一性佳，且能夠縮小膜與膜之間的不均。因為利用此方法能夠自由地控制Ca的組成，所以能夠比起泡法(將起泡用的氣體導入收納了液體原料的容器來進行汽化的方法)良率更高地形成強介電體。因此使用此方法比使用一般的起泡法更佳。另外，做為Ca錯體並不限定於「CT-1」。例如 也可以考慮使用一般所知的Ca(dpm)2[Ca(C11H19O2)2]、[Bis(dipivaloylmethanato)calcium]等。
3-1 MOCVD裝置
做為MOCVD裝置可使用例如第12圖所示的裝置。本例中，裝置包括分散部98及汽化部22。分散部98包括：氣體通道92，形成於構成分散部的分散部本體98的內部；氣體導入口94，用以將加壓的載體氣體93導入氣體通道92；原料供給孔96，供給原料溶液95至通過氣體通路92的載體氣體，並將原料溶液95霧化；氣體出口97，用以將含有霧化的原料溶液95的載體氣體(原料氣體)送至汽化部22；冷卻水18，用以將流動於氣體通路92內的載體氣體冷卻。汽化部22包括：汽化管20，一端連接至MOCVD裝置的反應管，另一端連接至分散部98的氣體出口97；加熱器21，用以將汽化管20加熱。汽化部22是用來將前述分散部98所送來的原料溶液分散的載體氣體加熱並汽化。另外設置有輻射防止部102d，其在氣體出口97的外側具有細孔101。
氣體通路的剖面面積在0.10~0.5mm2較佳。未滿0.10mm2的話加工困難。超過0.5mm2的話為了使載體氣體高速化必須大流量地使用高壓載體氣體。若使用大流量的載體氣體，為了維持反應腔於減壓(例：1.0Torr)，就需要大容量的大型真空幫浦。而採用排氣容量超過10000L/min(1.0Torr下)的真空幫浦相當困難，因此為了工業上的實用化，適當的流量，也就是氣體通路的剖面面積在0.10~0.5mm2為佳。
此氣體通路92的一端設置氣體導入口94。氣體導 入口94連接至載體氣體(例如N2、Ar、He)源(未圖示)。分散部本體98的幾乎中央的側部設置連通於氣體通路92的原料供給孔96，將原料溶液95導入氣體通路92，能夠使原料溶液95分散於通過氣體通路92的載體氣體中，成為原料氣體。氣體通路92的一端設置有氣體出口97，連通至汽化部22的汽化管20。
分散部本體98形成有使冷卻水18流過的空間11，在此空間內藉由使冷卻水18流過，可冷卻流動於氣體通路92內的載體氣體。或者是，也可代替此空間設置例如電子致冷元件(Peltier element)等來進行冷卻。分散部98的氣體通路92內因為受到汽化部22的加熱器21的熱影響，在氣體通道92內的原料溶液的溶劑與有機金屬錯體不會同時汽化，而只有溶劑發生汽化。因此，將流動於氣體通路92內且原料溶液分散的載體氣體冷卻，可防止只有溶劑汽化。特別是，比原料供給孔96更下流側的冷卻相當重要，至少要對原料供給孔96的下流側進行冷卻。冷卻溫度是溶劑的沸點以下的溫度。例如THF的情況下是67℃以下。特別是在氣體出口97的溫度是重要的。
在本例中，更設置有輻射防止部102，其在氣體出口97的外側具有細孔101。而103、104是O環等的密封構件。此輻射防止部102可由例如鐵弗龍(登錄商標)、不銹鋼、陶瓷等構成。根據本發明人的見解，習知技術中，汽化部的熱會以輻射熱的方式透過氣體出口97使氣體通道92內的氣體過熱。因此，即使以冷卻水18進行冷卻，氣體中的低熔點成分仍會在氣體出口97附近析出。
輻射防止部就是用以防止輻射熱往氣體傳播的構 件。因此，使細孔101的剖面面積比氣體通路92的剖面面積小較佳。在1/2以下為佳，在1/3以下更佳。另外，藉由冷卻分散部，即使長時間的使用，在氣體通路內(特別是氣體出口)也不會發生碳化物的堵塞。在分散部本體98的下流側，分散部本體98連接至汽化管20。分散部本體98與汽化管20的連接由連結件24來實行，此部份成為接續部23。
汽化部22是由汽化管20與加熱器21所構成。加熱器21是用來將流動於汽化管20內且原料液體分散的載體氣體加熱並汽化的裝置。加熱器21在習知技術雖以將圓筒狀加熱器或覆套式加熱器貼在汽化管20的周圍所構成，但要對於汽化管的長度方向加熱於均一的溫度，使用熱容量大的液體或氣體做為熱媒體的方法最佳。
汽化管20使用例如SUS316L等的不銹鋼較佳。汽化管20的尺寸可以適當地決定在汽化的氣體溫度可充分地被加熱的長度，例如將0.04ccm的SCBT原料溶液汽化的情況下，可使用外徑3/4英寸，長度數百mm的尺寸。汽化管20的下流側端連接至MOCVD裝置的反應管，在本例中汽化管20設置有氧氣供給口25來做為氧氣供給構件，能夠將加熱至既定溫度的氧氣混入載體氣體中。
3-2 適合形成程序的條件如下
(原料液體) [Sr、Ta]
做為Sr、Ta的錯體，Sr[Ta(OC2H5)5(OC2H4OCH3)]2(ST-1)為佳。做為溶媒，例如能夠使用乙基(ECH)。溶媒 中的濃度以0.05~0.25mol/L為佳。流量以0.05~0.25sccm為佳。
Sr及Ta分別使用個別的錯體的情況下，Sr的錯體以Sr(C11H19O2)2為佳。溶媒例如能夠使用乙基(ECH)。Ta的錯體以Ta(OC2H5)5(PET)為佳。溶媒例如能夠使用乙基(ECH)。即使使用ST-1作為Sr、Ta的錯體，要調整Ta的膜中的含有量使用PET是有效的。溶媒中的濃度以0.05~0.20mol/L為佳。流量以0.15sccm以下為佳。
[Bi]
Bi的錯體以Bi(C5H11O2)3(Bi(MMP)3)為佳。溶媒例如能夠使用乙基(ECH)。溶媒中的濃度以0.05~0.25mol/L為佳。流量以0.10~0.25sccm為佳。
[Ca]
Ca的錯體例如能夠使用Ca(C11H19O2)2或Ca[Ta(OC2H5)5(OC2H4OCH3)]2(CT-1)。Ca[Ta(OC2H5)5(OC2H4OCH3)]2(CT-1)能夠利用Ca與2莫爾的MeOC2H4OH的反應，首先生成Ca(OC2H4OMe)2，然後將生成的Ca(OC2H4OMe)2與2莫爾的PET(Ta(OC2H5)5)反應合成出CT-1 Ca[Ta(OC2H5)5(OC2H4OCH3)]2。溶媒例如能夠使用乙基(ECH)。溶媒中的濃度以0.05~0.25mol/L為佳。流量以0.01~0.15sccm為佳。
(氣液2相流的生成)
為了生成氣液2相流，以下述的流量供給液體原料及搬送氣體為佳。
原料溶液
ST-1原料溶液：0.03~0.15sccm
CT-1原料溶液：0.01~0.10sccm
Bi(MMP)3：0.10~0.25sccm
PET原料溶液：0~0.16sccm
搬送氣體(對各原料)
非活性氣體：0.2~0.5SLM
第12圖所示的裝置中，將原料溶液(95a、95b、...)各自從5個原料供給孔96供給至氣體通路92，且讓載體氣體93流過氣體通路92，載體氣體93截斷原料溶液形成微細粒子狀。此微細粒子狀的原料溶液分散於載體氣體93中，形成氣液2相流。此氣液2相流在導入汽化管20為止會被冷卻，因此會維持氣液2相狀態被導入汽化管20內。
(氧化性氣體的導入)
也可以將氧化性氣體導入汽化後的氣體。只不過，如果是在與原料氣體混合前(氣液2相流形成前)先把一部分或全部的氧化性氣體導入載體氣體中的話，膜中的C的量會驟減，進而減少洩漏量，因此較佳。
(汽化)
汽化室的溫度在200~300℃為佳。未滿200℃的話，無法充分地汽化。另一方面，超過300℃的話，汽化室的管壁溫度超過原料的分解溫度，在管壁會有原料分解而造成原料的不必要的消耗，或者是造成MOCVD裝置的污染。因此從這個觀點來看180~250℃更佳。
(成膜室)
汽化的原料會導入成膜室。汽化的原料在基板表面產生反 應，形成強介電膜。在這個情況下，成膜室(Chamber)的上流約50cm~80cm的位置希望能供給反應氧氣。供給的反應氧氣的量在0.5SLM~2.6SLM為佳。在成膜室的基板的溫度在330~750℃為佳。未滿330℃的話錯體的分解不充分，超過750℃的話就無法無視於基板表面的氧化膜形成。成膜室的壓力在300~660Pa為佳。
4.導體4的形成
導體4的材料能夠舉出稀金屬鉑Pt、Ru、銥Ir及其氧化物為適合的例子。形成方法以電子束加熱蒸鍍法或濺鍍法為一般。MOCVD法也可以適用。
5.熱處理步驟
實行用以將第1強介電體的結晶化或多結晶化的熱處理。熱處理的時間點有以下4種狀況，在這其中至少執行其中之一。(1)正在上述步驟3(第1強介電體的形成)中的熱處理；(2)步驟3(第1強介電體的形成)後，在與第1強介電體的形成裝置相同或別的真空容器內的熱處理；(3)在步驟3(第1強介電體的形成)後且步驟4(導體4的形成)前，用退火爐的熱處理；(4)在步驟4(導體4的形成)後，用退火爐的熱處理。
第1強介電體是SCBT的情況下，用以結晶化或多結晶化的熱處理溫度在700~900℃為佳。更佳的是740~830℃。在這個範圍內較合適的熱處理時間是10~60分鐘。在此熱處理步驟中，例如半導體1是矽基板的情況下，其表面被供給氧氣有時會成長出矽氧化物。此時，在絕緣體2有添加氮元素的情 況下可藉由添加氮來抑制氧的移動，因此即使有矽氧化物成長也能夠抑制矽氧化物的至較小的厚度。
在銳意研究期間，將以SCBT為主成分的強介電體的成膜作為核心技術，而發明出MFIS或MFS的微細強介電體裝置的製造方法及用其製造方法所製造的微細的強介電體裝置。微細的強介電體裝置的典型的例子可舉出如第1圖所示的強介電體場效電晶體。第1圖中，源極領域端A比閘極電極端B垂下至半導體表面的垂線與表面的交點C更靠電晶體通道(也就是點C與點F間的領域)的內側為佳。同樣地，汲極領域端D比閘極電極端E垂下至半導體表面的垂線與表面的交點F更靠電晶體通道的內側為佳。
實施例1~5中，閘極長度有10微米之長，因此能夠使用預先形成源極領域以及汲極領域的Si基板。但是，如果是閘極長度接近微影步驟中使用的光學曝光裝置或者是電子束曝光裝置的光罩對齊精度這種程度的閘極長度短的微細電晶體的話，源極領域端A與汲極領域端D任一者會發生跑出電晶體通道外的情況，而多餘的阻抗成分會包含在源極、汲極間的特性內，顯著地損害了電晶體的特性。
為了避免上述狀況，在微細電晶體的製作中，已知自我整合地形成閘極的製作步驟是有效的。實施例6~10顯示了自我整合地形成了閘極的微細強介電體裝置的製作例。在微細的強介電體裝置的製作中，蝕刻或離子注入所造成的閘極堆疊的側面的損傷相對較大。因此要製造高品質的強介電體裝置相當困難。反覆進行研究發現，在閘極堆疊形成後，使第2 強介電體也就是側壁層8接觸閘極堆疊的側面，以相對介電常數10以下的絕緣體的保護層9覆蓋後，再進行將第1強介電體結晶化或多結晶化的熱處理會帶來良好的結果。第2強介電體的材料並沒有限定，但使用與第1強介電體相同的材料特佳。
以下，說明本發明的具有第14圖、第17圖、第20圖所示的剖面的強介電體裝置的製造方法的概要。第14圖對應實施例6、7，第17圖對應實施例8，第20圖對應實施例9。第14圖也對應實施例10，但實施例10表示側壁8為8nm這種特別薄的情況。首先，說明具有第14圖所示的剖面概念構造的強介電體裝置的製造方法的概要。
1.半導體1的表面處理
準備半導體1，進行表面處理。例如，在微細的強介電體場效電晶體的製造方法中也採用前述段落[0038]所述的半導體1的表面處理。在此，半導體1可以是薄膜多晶矽、單結晶矽基板、鍺基板、矽與鍺的混晶、或者是SiC或GaAs，種類並沒有限制。另外也可以使用SOI(silicon on insulator)基板取代半導體基板。
2.絕緣體2的形成
例如，在微細的強介電體場效電晶體的製造方法中也採用前述的段落[0039]所述的絕緣體2的形成。
3.第1強介電體的形成
例如，在微細的強介電體場效電晶體的製造方法中也採用前述段落[0043]~[0047]中所述的MOCVD法或PLD等的其他方法來實行第1強介電體的形成。
4.導體4的形成
在微細的強介電體場效電晶體的製造方法中也採用前述段落[0036]中所述的電子束蒸鍍或濺鍍或MOCVD法。導體4只要是導電性佳的材料的話可以是任意材料。可以是Au、Pt、Ir或Ru等的金屬、TiN、TaN等的氮化物、或IrO2、RuO2等的氧化物。這些的積層可以例如Pt/TiN/Ti、ItO2/Ir等。
5.閘極光罩的形成
在光學曝光或電子束描繪及其後的顯影，形成閘極光罩於導體4上。
6.閘極蝕刻
藉由反應性離子蝕刻(RIE)法、離子研磨法等的蝕刻方法，從上方將上述閘極光罩沒有覆蓋的部份按照導體4、第4強介電體、絕緣體2的順序除去，露出半導體1的表面。藉由這個方法，能夠在半導體1上形成閘極堆疊。這種形成於半導體1上的閘極堆疊會呈現例如第22(a)、(b)、(c)、(d)圖所示的剖面。在閘極蝕刻的異方性高的理想狀況下，如第22(a)圖所示角柱狀地形成閘極堆疊。然而實際的蝕刻下，在蝕刻期間閘極光罩後退或2次生成物附著於側面等會使得如第22(b)圖所示，側面會形成錐狀，或者是殘留膨脹、凹陷、或不連續高低差、又或邊緣會有圓弧。當隨著強介電體裝置微細化而高度積體化密集配置的情況下，例如第22(c)圖所示因為微細加工使得側面的邊帶圓弧，一個閘極堆疊與其相鄰的閘極堆疊之間的距離會接近閘極堆疊所佔有的底面直徑。高度地積體化的閘極堆疊也可能看起來例如第22(d)圖所示。
7.離子注入
為了形成源極領域(第14圖中5a)與汲極領域(第14圖中6a)，對半導體1露出的表面以離子注入法摻雜不純物。
8.閘極光罩的除去
閘極光罩的材料是有機材料的情況下，藉由氧氣電漿中的灰化、或者是使用丙酮等的有機溶劑來洗淨，除去閘極蝕刻後的閘極光罩的殘留物。上述閘極蝕刻期間也有閘極光罩最後全部自動消失的情況。在閘極蝕刻後除去閘極光罩的殘留物的步驟也能夠立刻接在閘極蝕刻步驟後進行。在這個情況下，離子注入的步驟中導體4會阻止離子侵入到第1強介電體。
9.第2強介電體也就是側壁8的形成
段落[0076]所記載的閘極蝕刻步驟中，蝕刻損傷發生於閘極堆疊的側面。更詳細地說，離子研磨法下主要被蝕刻的材料的閘極堆疊的側面會有再附著，RIE法下反應性氣體與被蝕刻材料的2次生成物也會生成於閘極堆疊的側面與半導體1的表面。在段落[0077]所記載的離子注入步驟中，加速的離子以某種程度注入閘極堆疊的側面，離子注入造成一些損傷。閘極堆疊的側面因為受到蝕刻或離子注入帶來的損傷，所以例如在閘極長度200nm以下的微細化的強介電體裝置中，側面附近的體積佔閘極堆疊的比例變大蝕刻損傷或離子注入損傷的影響變得更顯著，要製造出良好的強介電體裝置也變得困難。在持續銳意研究下，發現使第2強介電體也就是側壁層8接觸閘極堆疊的側面會帶來良好的結果。第2強介電體的材料並沒有限定。
將以鍶、鈣、鉍、鉭的氧化物SCBT為主成分的強 介電體做成側壁層8，並使其接觸閘極堆疊的側面會帶來良好的結果。例如，蝕刻形成閘極堆疊後，全面地以MOCVD法形成以SCBT為主成分的強介電體在厚度100nm以下，更佳的是在10nm以下。MOCVD法有著可以在站立複數閘極堆疊於半導體上的凹凸大的表面也可附著上均一的薄膜的優點，即優秀的高低差覆蓋性，因此適合做為側壁層8的形成方法。
10.相對介電常數10以下的絕緣體亦即保護層9的形成
以MOCVD法形成以SCBT為主成分的強介電體後，能夠再堆積矽氧化物或鋁氧化物等的絕緣體作為保護層9。重視微細的強介電體場效電晶體的高速動作時，矽氧化物或鋁氧化物等的這種相對介電常數10以下的相對小介電常數的絕緣體，對於降低以分離強介電體場效電晶體的元件間為目的的絕緣體的電容是相當適合的。矽氧化物或鋁氧化物的堆積法能夠簡單地以濺鍍法堆疊，除此之外也可以MOCVD法或MOD法堆疊。
11.熱處理步驟
接著進行用以將第1強介電體結晶化或多結晶化的熱處理。上述1至11的步驟結束後，經過閘極電極的接觸孔開孔步驟以及閘極電極．汲極電極的開孔步驟，能夠測量微細的強介電體裝置(在目前的情況是強介電體場效電晶體)的電性。上述的製造方法製作的微細的強介電體裝置的剖面的概念構造顯示於第14圖。
使用於微細的強介電體裝置的側壁層8的物理膜厚做到100nm以下的薄度較佳，在10nm以下更佳。伴隨著微細 化而高度積體化的強介電體裝置密集配置的情況下，側壁層8、保護層9的積層，也就是負責分離鄰接裝置之間的元件的絕緣體，使側壁層8相對保護層9更薄，能夠減低相對介電常數，也就是增大SiO2的換算膜厚，能夠防止鄰接裝置間的資料錯誤寫入。
做為變更第2強介電體也就是側壁層8的形成方法以及離子注入時間的例子，說明具有第17圖所示的剖面的概念構造的強介電體裝置的製造方法的概要。首先，使用與具有第14圖所示的構造的微細強介電體裝置相同的方法，以閘極蝕刻形成閘極堆疊於半導體1上。閘極蝕刻的側面、半導體1的露出面、導體4的表面上，以MOCVD法形成作為側壁8的以SCBT為主成分的強介電體。之後，以異方性強的蝕刻，例如RIE法、離子研磨法等，且使用在平行於閘極堆疊的側面的方向上以更快速蝕刻前進速度的條件，除去上述強介電體直到半導體1的表面再度露出為止。MOCVD法中閘極堆疊的側面也充分地堆積強介電體，因此經過此除去步驟後，閘極堆疊的側面會選擇性地殘留側壁8的強介電體。
接著以形成源極領域(第17圖中5b)以及汲極領域(第17圖中6b)為目的在半導體1露出的表面以離子注入法摻雜不純物。在這上方的全面堆積矽氧化物或鋁氧化物等的絕緣體，來做為相對強介電常數10以下的絕緣體，即保護層9。進行用以將第1強介電體結晶化或多結晶化的熱處理後，經過閘極電極的接觸孔開孔步驟、閘極電極．汲極電極的開孔步驟，能夠測量第17圖所示的具有高速動作性的強介電體裝置 (在此情況是強介電體場效電晶體)的電性。以形成源極領域(第17圖中5b)以及汲極領域(第17圖中6b)為目的而摻雜於半導體1的不純物，在離子注入後立刻到達比閘極堆疊的側面更外側的側壁8的端部。經過熱處理，摻雜於半導體1的不純物擴散。選擇地殘留於閘極堆疊的側面的側壁8十分地薄，因此擴散後多餘的阻抗成分不會包含於源極．汲極間的特性內。
做為變更第2強介電體也就是側壁層8的形成方法以及離子注入時間的例子，說明具有第20圖所示的剖面的概念構造的強介電體裝置的製造方法的概要。首先，使用與具有第14圖所示的構造的微細強介電體裝置相同的方法，以閘極蝕刻形成閘極堆疊於半導體1上。以形成淺的源極領域(第20圖中5c)以及汲極領域(第20圖中6c)為目的，在半導體1的露出的表面以離子注入法淺淺地摻雜不純物。前述的摻雜深度主要能夠由離子注入時的加速能量的大小來控制。閘極蝕刻的側面、半導體1的露出面、導體4的表面上，以MOCVD法形成作為側壁8的以SCBT為主成分的強介電體。之後，以異方性強的蝕刻，例如RIE法、離子研磨法等，且使用在平行於閘極堆疊的側面的方向上以更快速蝕刻前進速度的條件，除去上述強介電體直到半導體1的表面再度露出為止。如前所述，MOCVD法中閘極堆疊的側面充分地堆積強介電體，因此經過此除去步驟後，閘極堆疊的側面會選擇性地殘留強介電體。
之後，以形成比5c、6c更深的源極領域(第20圖中5d)以及汲極領域(第20圖中6d)為目的，以離子注入法摻雜不純物。在這上方的全面堆積矽氧化物或鋁氧化物等的絕緣 體，來做為相對強介電常數10以下的絕緣體，即保護層9。進行用以將第1強介電體結晶化或多結晶化的熱處理後，經過閘極電極的接觸孔開孔步驟、閘極電極．汲極電極的開孔步驟，能夠測量第20圖所示的具有高速動作性且能夠抑制隨著閘極長度微細化造成源極領域與汲極領域靠近所引起的源極．汲極間漏電流的增加的強介電體裝置(在此情況是強介電體場效電晶體)的電性。
[實施例] (實施例1)
本發明的實施例1會製造具有第1圖所示構造的電晶體。使用的材料與厚度如下：
．半導體1：預先形成源極領域與汲極領域的Si基板
．半導體2：HfO2、厚度7nm
．第1強介電體也就是強介電體3：SCBT、厚度200nm
．導體4：Pt、厚度200nm、閘極長度(源極領域朝向汲極領域的閘極金屬的長度)為10微米
．源極領域5、汲極領域6的導電型：n型
．領域7的導電型：p型
為絕緣體2的HfO2以脈衝堆積法形成。使用的雷射為KrF準分子雷射。雷射能量是每1脈衝250mJ，脈衝重複的頻率是2Hz。基板溫度220℃。導入氣體是氮氣。此導入氣體產生的堆積室壓力是0.11Torr(14.7Pa)。
做為強介電體3的SCBT使用第12圖所示的MOCVD裝置形成。
液體材料
ST-1(濃度0.1M)：0.088sccm
CT-1(濃度0.1M)：0.041sccm
Bi(MMP)3(濃度0.2M)：0.122sccm
PET(濃度0.1M)：0.032sccm
＊溶媒是ECH
基板溫度：360℃
成膜室壓力：400Pa
氧化性氣體：氧、1.8SLM
成膜時間：1748秒
將以此MOCVD法成膜的SCBT的組成比以拉塞福背向散射法(RBS法)分析時，成膜後的SCBT中的鍶與鈣的組成比幾乎相等於MOCVD法的液體材料中的ST-1與CT-1的流量比。若此實施例1的強介電體3的鍶與鈣的組成比以1-x：x來表示，x=0.32。
做為導體4，將Pt以電子束蒸鍍法堆疊後，以微影蝕刻法及離子束蝕刻法將不要的Pt部份除去，形成閘極電極4。閘極電極形成後，為了使SCBT結晶化，而在一大氣壓氧氣800℃下進行30分鐘的熱處理。為了形成用以量測的源極電極以及汲極電極，以微影蝕刻法及離子束蝕刻法將SCBT與HfO2的積層的一部分除去。
[電晶體的電性的測量]
實施例1的電晶體的汲極電流Id的閘極電壓Vg依賴性(Id-Vg特性)顯示於第2圖。施加汲極電壓Vd=0.1V於汲極 電極，施加源極電壓Vs於源極電極，施加基板電壓Vsub於基板電極。Vs=Vsub=0V的條件下測量Id-Vg特性。從第2圖可知，相對於閘極電壓Vg在-4V至6V來回地掃，可看見MFIS電晶體特有的磁滯曲線，左右的磁滯曲線的差為記憶體窗口。將給予Id=2×10-6A的電壓值判定為臨界值電壓，若取左側的分支(磁滯環狀曲線中的左側曲線)的臨界值電壓與右側的分支(磁滯環狀曲線中的右側曲線)的臨界值電壓的差，可得記憶體窗口為0.89V。
接著，藉由施加脈衝電壓來顯示2值的資料寫入後的資料保持特性。對應於1值的資料寫入時，給予閘極電極6V且0.1s的脈衝電壓後，資料保持時，間隔適當的時間間隔進行讀出動作。資料保持時給予閘極電極保持電壓1.4V。資料讀出時以Vd=0.1V掃描1.1與2.1V之間的Vg，量測Id，判定出Id=10-6A的電壓值為臨界值電壓並將此電壓讀取出來。第3圖的下側的曲線相當於這個結果。接著對應於另一1值的資料寫入時，給予閘極電極-4V且0.1s的脈衝電壓後，資料保持時，間隔適當的時間間隔進行讀出動作。資料保持時給予閘極電極保持電壓1.4V。進行與上述相同的資料讀出動作，讀取出臨界值電壓。第3圖的上側的曲線相當於這個結果。105秒經過後相當於這2值的2個臨界值電壓仍然能夠明顯地區別，嘗試描繪出兩曲線的外插線時可得知臨界值電壓的差即使在10年後仍在0.1V以上。
(實施例2)
實施例2採用與實施例1不同的MOCVD液體材料的流量， 並變更成膜時間。另外，也變更了用以結晶化的熱處理時間。其他的條件與實施例1相同，如下：液體材料
ST-1(濃度0.1M)：0.106sccm
CT-1(濃度0.1M)：0.049sccm
Bi(MMP)3(濃度0.2M)：0.146sccm
PET(濃度0.1M)：0.038sccm
成膜時間：1457秒
熱處理條件：大氣壓氧氣中800℃下60分鐘的熱處理
第4圖顯示Id-Vg特性。進行與第2圖相同的量測，將閘極電壓在-4V與6V之間來回掃。獲得Id=2×10-6A下記憶體窗口為0.84V。
(實施例3)
本實施例中，採用與實施例1、2不同的基板溫度。也變更了MOCVD液體材料的流量與成膜時間。而用以結晶化的熱處理時間設定為1小時。其他的條件與實施例1相同，如下：
基板溫度：450℃
液體材料
ST-1(濃度0.1M)：0.097sccm
CT-1(濃度0.1M)：0.032sccm
Bi(MMP)3(濃度0.2M)：0.140sccm
PET(濃度0.1M)：0.032sccm
成膜時間：1940秒
熱處理條件：大氣壓氧氣中800℃下30分鐘的熱處理
獲得的SCBT膜厚是240nm，第5圖顯示Id-Vg特性。進行與第2圖相同的量測，將閘極電壓在-4V與6V之間來回掃。獲得Id=2×10-6A下記憶體窗口為0.75V。
(實施例4)
本實施例與實施例1~3不同，氧化性氣體使用氧氣與氬氣的混合氣體。也變更了MOCVD液體材料的流量與成膜時間。結晶化用的熱處理時間設定為1小時。基板溫度為400℃。其他的條件與實施例1相同。
也就是如下所述：氧化性氣體：氧0.6SLM，氬1.2SLM
基板溫度：400℃
液體材料
ST-1(濃度0.1M)：0.106sccm
CT-1(濃度0.1M)：0.049sccm
Bi(MMP)3(濃度0.2M)：0.156sccm
PET(濃度0.1M)：0.028sccm
成膜時間：1700秒
熱處理條件：大氣壓氧氣中800℃下30分鐘的熱處理
獲得的SCBT膜厚是240nm，第6圖顯示Id-Vg特性。進行與第2圖相同的量測，將閘極電壓在-4V與6V之間來回掃。獲得Id=2×10-6A下記憶體窗口為0.67V。
(實施例5)
實施例5採用的MOCVD液體材料使得Ca與Sr的組成比相等，也變更了成膜時間。其他的條件與實施例1相同，如下： 液體材料
ST-1(濃度0.1M)：0.064sccm
CT-1(濃度0.1M)：0.065sccm
Bi(MMP)3(濃度0.2M)：0.122sccm
PET(濃度0.1M)：0.032sccm
成膜時間：1750秒
熱處理條件：大氣壓氧氣中800℃下30分鐘的熱處理
第7圖顯示Id-Vg特性。進行與第2圖相同的量測，將閘極電壓在-4V與6V之間來回掃。獲得Id=2×10-6A下記憶體窗口為0.62V。
(比較例)
本例中形成SBT做為強介電體。液體材料使用以下的材料，其他的點與實施例1相同。
液體材料
ST-1(濃度0.1M)：0.129sccm
Bi(MMP)3(濃度0.2M)：0.130sccm
PET(濃度0.1M)：0.032sccm
＊溶媒是ECH
成膜時間：1664秒
第8圖顯示Id-Vg特性。進行與第2圖相同的量測，將閘極電壓在-4V與6V之間來回掃。獲得Id=2×10-6A下記憶體窗口為0.46V。
(實施例6)
本發明的實施例6、7製造了具有第14圖所示構造的強介電 體場效電晶體。本例中使用以下的步驟製造強介電體場效電晶體。
1.半導體1的表面處理
．Si基板洗淨：浸泡於緩衝HF並除去表面氧化膜後，以超純水洗淨
2.絕緣體2的形成
絕緣體緩衝層堆積
堆積方法：PLD法
材質：摻雜氮的HfO2
厚度：7nm
基板溫度220℃
3.第1強介電體也就是強介電體3的形成
．強介電體膜堆積
堆積方法：PLD法
PLD目標組成：Sr0.8Ca0.2Bi3Ta2Ox
厚度：150nm
基板溫度：415℃
將以此PLD法成膜的SCBT的組成比用拉塞福背向散射法(RBS法)分析，得知成膜後的SCBT中的鍶與鈣的組成比與PLD的目標中的鍶與鈣的組成比幾乎相同。
4.導體4的形成
．閘極電極材料堆積：以電子束蒸鍍法堆積150nm厚的Pt
5.閘極光罩的形成
．電子束光阻塗布：光阻材料是SAL601H-SR7
．經過電子束曝光與與烘烤，以NMD3顯影，以超純水洗滌。
6.閘極蝕刻
．閘極電極材料Pt的蝕刻
蝕刻方法：離子束蝕刻(離子研磨)法
離子種：Ar+離子
加速電壓1.1kV
．強介電體與絕緣緩衝層的蝕刻
蝕刻方法：ICP高密度電漿型的RIE法
蝕刻氣體：BCl3與Ar的混合氣體
天線RF功率：700W
偏壓電力：400W
7.閘極光罩的除去
．殘留電子束光罩除去：以ICP高密度電漿型的RIE法導入氧氣來實施。
8.離子注入：．離子注入
注入離子：P+離子
加速能量：15keV
劑量：1.5×1014cm-2
9.第2強介電體也就是側壁層8的形成
．以MOCVD法堆積SCBT
氧化性氣體：氧1.8SLM
基板溫度：360℃
液體材料
ST-1(濃度0.1M)：0.088sccm
CT-1(濃度0.1M)：0.041sccm
Bi(MMP)3(濃度0.2M)：0.122sccm
PET(濃度0.1M)：0.032sccm
成膜時間：300秒
厚度：28nm
10.相對介電常數10以下的絕緣體，保護層9的形成
．以RF磁控濺鍍法堆積200nm厚的SiO2
11.熱處理步驟
．熱處理：大氣壓氧氣中813℃下30分鐘
12.接觸孔形成
．閘極接觸孔形成：以微影蝕刻與離子束蝕刻法形成閘極接觸孔後，電子束蒸鍍Ti，掀離光阻。
．源極．汲極接觸孔形成：以微影蝕刻與離子束蝕刻法形成源極．汲極接觸孔後，除去光阻。
以掃描型電子顯微鏡觀察實施例6中製造的閘極長為約150nm的強介電體場效電晶體的剖面。
(實施例6中製造的強介電體場效電晶體的特性評價)
第9圖顯示Id-Vg特性，閘極電壓在-4V與6V之間來回掃，記憶體窗口為0.89V(Id=1×10-7A下的值)。第10圖為改寫次數耐性測試的結果。將以連續地施加脈衝振幅+6V脈衝寬度10微秒的正極性脈衝與脈衝振幅-4V脈衝寬度10微秒的負極性脈衝的電壓波形，反覆做為一個週期的寫入脈衝週期，施加於閘 極電極。在此期間，源極電壓、汲極電壓、基板電壓全部為0。
在第10圖中的標記的位置，一時地停止寫入脈衝，以汲極電壓0.1V的條件量測Id-Vg特性。閘極電壓是在-4V與6V之間來回地掃。獲得的Id-Vg曲線的左側的分支是Id=1×10-6A電壓值在左側分支臨界值電壓(Vthl)，右側的分支是Id=1×10-6A電壓值在右側分支臨界值電壓(Vthr)。當此讀出動作結束，開始供給寫入脈衝週期，直到寫入脈衝週期的供給累積109次為止，量測Vthl及Vthr。從第10圖可知此場效電晶體具有直到109次為止的寫入耐性。
第11圖顯示資料保持特性的結果。以6V且0.1s的脈衝施加至閘極電極後，進入資料保持模式以適當的時間間隔進行讀出動作。資料保持時施加保持電壓1.4V至閘極電極。讀出時以Vd=0.1V掃描1.0V與2.1V之間的Vg，量測Id，讀取Id=10-5A的電壓值(臨界電壓值)。第9圖下側的曲線為其結果。又施加-4V且0.1s的脈衝施加至閘極電極，進入資料保持模式以適當的時間間隔進行讀出動作。資料保持時施加保持電壓1.4V至閘極電極。進行與上述相同的讀出動作，讀取臨界值電壓。第9圖上側的曲線為其結果。經過5.625×105秒(約一週)後也能夠明確地區別兩個狀態的臨界值。
(實施例7)
本發明的實施例7製造了具有第14圖所示構造的強介電體場效電晶體。本例中使用以下的步驟製造強介電體場效電晶體。
1.半導體1的表面處理
．Si基板洗淨：浸泡於緩衝HF並除去表面氧化膜後，以超純水洗淨。
2.絕緣體2的形成
絕緣體緩衝層堆積：以PLD法堆積摻雜氮的7nm厚的HfO2。基板溫度220℃。
3.第1強介電體也就是強介電體3的形成
．強介電體膜堆積：以PLD法堆積150nm的SCBT。基板溫度415℃。
4.導體4的形成
．閘極電極材料堆積：以電子束蒸鍍法堆積150nm厚的Pt。
5.閘極光罩的形成
．電子束光阻塗布：光阻材料是SAL601H-SR7。
．經過電子束曝光與與烘烤，以NMD3顯影，以超純水洗滌。
6.閘極蝕刻
．閘極電極材料Pt的蝕刻：離子束蝕刻(離子研磨)法，Ar+離子的加速電壓是1.1kV。
．強介電體與絕緣緩衝層的蝕刻：ICP高密度電漿型的RIE法。蝕刻氣體是BCl3與Ar的混合氣體。天線RF功率是600W。偏壓電力是400W。
7.閘極光罩的除去
．殘留電子束光罩除去：以ICP高密度電漿型的RIE法導入氧氣來實施。
8.離子注入： ．離子注入
注入離子：P+離子
加速能量：10keV
劑量：1.0×1014cm-2
9.第2強介電體也就是側壁層8的形成
．以MOCVD法堆積SCBT
氧化性氣體：氧1.8SLM
基板溫度：360℃
成膜室壓力400Pa
液體材料
ST-1(濃度0.1M)：0.104sccm
CT-1(濃度0.1M)：0.025sccm
Bi(MMP)3(濃度0.2M)：0.122sccm
PET(濃度0.1M)：0.032sccm
成膜時間：230秒
厚度：22nm
10.相對介電常數10以下的絕緣體，保護層9的形成
．以RF磁控濺鍍法堆積300nm厚的SiO2
11.熱處理步驟
．熱處理：大氣壓氧氣中813℃下30分鐘
12.接觸孔形成
．閘極接觸孔形成：以微影蝕刻與離子束蝕刻法形成閘極接觸孔後，電子束蒸鍍Ti，掀離光阻。
．源極．汲極接觸孔形成：以微影蝕刻與離子束蝕刻法形 成源極．汲極接觸孔後，除去光阻。
在集束Ga離子束加工後，以掃描型電子顯微鏡觀察實施例7中製造的閘極長為約140nm的強介電體場效電晶體的剖面。確認了第14圖所示的構造。第1強介電體也就是強介電體3是以PLD法形成，第2強介電體也就是側壁層8是以MOCVD法形成，兩者以不同的方法成膜，但因為是同種類的SCBT材料，所以掃描型電子顯微鏡難以判別強介電體3與側壁層8之間的邊界，導體4的Pt被SCBT包覆而與保護層9的SiO2隔離。
(實施例7中製造的強介電體場效電晶體的特性評價)
第13圖顯示Id-Vg特性，閘極電壓在-4V與6V之間來回掃，記憶體窗口為0.98V(Id=1×10-7A下的值)。取得Id-Vg特性時的其他電壓條件如下。汲極電壓0.1V，源極電壓0V，基板電壓0V。
(實施例8)
本發明的實施例8製造了具有第17圖所示構造的強介電體場效電晶體。本例中使用以下的步驟製造強介電體場效電晶體。
1.半導體1的表面處理
．Si基板洗淨：浸泡於緩衝HF並除去表面氧化膜後，以超純水洗淨。
2.絕緣體2的形成
絕緣體緩衝層堆積
堆積方法：PLD法
材質：摻雜氮的HfO2
厚度：7nm
基板溫度：220℃
3.第1強介電體也就是強介電體3的形成
．強介電體膜堆積
堆積方法：PLD法
材質：SCBT
厚度：150nm
基板溫度：415℃
4.導體4的形成
．閘極電極材料堆積：以電子束蒸鍍法堆積150nm厚的Pt
5.閘極光罩的形成
．電子束光阻塗布：光阻材料是SAL601H-SR7
．經過電子束曝光與與烘烤，以NMD3顯影，以超純水洗滌。
6.閘極蝕刻
．閘極電極材料Pt的蝕刻
蝕刻方法：離子束蝕刻(離子研磨)法
Ar+離子
加速電壓1.1kV
．強介電體與絕緣緩衝層的蝕刻
蝕刻方法：ICP高密度電漿型的RIE法
蝕刻氣體：BCl3與Ar的混合氣體
天線RF功率：700W
偏壓電力：400W
7.閘極光罩的除去
．殘留電子束光罩除去：以ICP高密度電漿型的RIE法導入氧氣來實施
8.第2強介電體也就是側壁層8的形成
．以MOCVD法堆積SCBT
氧化性氣體：氧1.8SLM
基板溫度：360℃
液體材料
ST-1(濃度0.1M)：0.088sccm
CT-1(濃度0.1M)：0.041sccm
Bi(MMP)3(濃度0.2M)：0.122sccm
PET(濃度0.1M)：0.052sccm
成膜時間：520秒
厚度：53nm
．以上述MOCVD法所堆積的SCBT的蝕刻
非閘極部份的矽表面露出為止以無光罩蝕刻。以ICP高密度電漿型的RIE法來蝕刻。蝕刻氣體是BCl3與Ar的混合氣體。天線RF功率是600W，偏壓功率是300W。MOCVD法在高低差部份的被覆性佳，因此閘極側面部份的SCBT經過此蝕刻步驟仍會殘留。
9.離子注入：注入離子：P+離子
加速能量：15keV
劑量：1.5×1014cm-2
10.相對介電常數10以下的絕緣體，保護層9的形成
形成方法：RF磁控濺鍍法
材質：SiO2
厚度：200nm
11.熱處理步驟
．熱處理：大氣壓氧氣中813℃下30分鐘
12.接觸孔形成
．閘極接觸孔形成：以微影蝕刻與離子束蝕刻法形成後，電子束蒸鍍Ti，掀離光阻。
．源極．汲極接觸孔形成：以微影蝕刻與離子束蝕刻法形成後，除去光阻。
以掃描型電子顯微鏡觀察實施例8中製造的閘極長為約150nm的強介電體場效電晶體的剖面。關於側壁層8及保護層9殘留於閘極堆疊的側面也透過此觀察來確認。
(實施例8中製造的強介電體場效電晶體的特性評價)
第15圖為改寫次數耐性測試的結果。將以連續地施加脈衝振幅+6V脈衝寬度10微秒的正極性脈衝與脈衝振幅-4V脈衝寬度10微秒的負極性脈衝的電壓波形，反覆其做為一個週期的寫入脈衝週期，施加於閘極電極。在此期間，源極電壓、汲極電壓、基板電壓全部為0。在第15圖中的標記的位置，一時地停止寫入脈衝，以汲極電壓0.1V的條件量測Id-Vg特性。閘極電壓 是在-3V與5V之間來回地掃。獲得的Id-Vg曲線的左側的分支是Id=1×10-6A電壓值在左側分支臨界值電壓(Vthl)，右側的分支是Id=1×10-7A電壓值在右側分支臨界值電壓(Vthr)。當此讀出動作結束，開始供給寫入脈衝週期，直到寫入脈衝週期的供給累積108次為止，量測Vthl及Vthr。
從圖中可知此場效電晶體具有直到108次為止的寫入耐性。第16圖顯示資料保持特性的結果。以6V且0.1s的脈衝施加至閘極電極後，進入資料保持模式以適當的時間間隔進行讀出動作。資料保持時施加保持電壓1.0V至閘極電極。讀出時以Vd=0.1V並施加閘極1.3V，量測Id。第16圖上側的曲線(ON狀態)為其結果。又施加-4V且0.1s的脈衝施加至閘極電極，進入資料保持模式以適當的時間間隔進行讀出動作。資料保持時施加保持電壓1.0V至閘極電極。讀出時以Vd=0.1V並施加閘極1.3V，量測Id。第16圖下側的曲線(OFF狀態)為其結果。經過一週以上(6.3×105秒)後也能夠明確地區別ON狀態與OFF狀態。
(實施例9)
本發明的實施例9製造了具有第20圖所示構造的強介電體場效電晶體。本例中進行2次離子注入步驟。以下顯示主要的步驟。
1.半導體1的表面處理
．Si基板洗淨：浸泡於緩衝HF並除去表面氧化膜後，以超純水洗淨。
2.絕緣體2的形成
絕緣體緩衝層堆積
堆積方法：PLD法
材質：摻雜氮的HfO2
厚度：7nm
基板溫度：220℃
3.第1強介電體也就是強介電體3的形成
．強介電體膜堆積
堆積方法：PLD法
PLD目標組成：Sr0.8Ca0.2Bi3Ta2Ox
厚度：150nm
基板溫度：415℃
4.導體4的形成
．閘極電極材料堆積：以電子束蒸鍍法堆積150nm厚的Pt
5.閘極光罩的形成
．電子束光阻塗布：光阻材料是SAL601H-SR7
．經過電子束曝光與與烘烤，以NMD3顯影，以超純水洗滌
6.閘極蝕刻
．閘極電極材料Pt的蝕刻：使用離子束蝕刻(離子研磨)法，Ar+離子的加速電壓是1.1kV。
．強介電體與絕緣緩衝層的蝕刻：ICP高密度電漿型的RIE法。蝕刻氣體是BCl3與Ar的混合氣體。天線RF功率是700W。偏壓電力是400W
7.閘極光罩的除去
．殘留電子束光罩除去：以ICP高密度電漿型的RIE法導入氧氣來實施。
8.離子注入1(第一次離子注入)
注入離子：P+離子
劑量：1.0×1013cm-2
加速能量：10keV
9.第2強介電體也就是側壁層8的形成
．以MOCVD法堆積SCBT
氧化性氣體：氧1.8SLM
基板溫度：360℃
液體材料
ST-1(濃度0.1M)：0.088sccm
CT-1(濃度0.1M)：0.041sccm
Bi(MMP)3(濃度0.2M)：0.122sccm
PET(濃度0.1M)：0.052sccm
成膜時間：520秒
厚度：51nm
．以上述MOCVD法所堆積的SCBT的蝕刻
非閘極部份的矽表面露出為止以無光罩蝕刻。以ICP高密度電漿型的RIE法來蝕刻。蝕刻氣體是BCl3與Ar的混合氣體。天線RF功率是600W，偏壓功率是300W。MOCVD法在高低差部份的被覆性佳，因此閘極側面部份的SCBT經過此蝕刻步驟仍會殘留。
10.離子注入2(第二次離子注入)
注入離子：P+離子
加速能量：15keV
劑量：1.5×1014cm-2
11.相對介電常數10以下的絕緣體，保護層9的形成
形成方法：RF磁控濺鍍法
材質：SiO2
厚度：200nm
12.熱處理步驟
．熱處理：大氣壓氧氣中813℃下30分鐘
13.接觸孔形成
．閘極接觸孔形成：以微影蝕刻與離子束蝕刻法形成後，電子束蒸鍍Ti，掀離光阻。
．源極．汲極接觸孔形成：以微影蝕刻與離子束蝕刻法形成後，除去光阻。
以掃描型電子顯微鏡觀察實施例9中製造的閘極長為約130nm的強介電體場效電晶體的剖面。關於側壁層8及保護層9殘留於閘極堆疊的側面也透過此觀察來確認。
(實施例9中製造的強介電體場效電晶體的特性評價)
第18圖顯示Id-Vg特性，閘極電壓在-4V與6V之間來回掃，記憶體窗口為1.06V(Id=1×10-7A下的值)。第19圖為改寫次數耐性測試的結果。以6V且0.1s的脈衝施加至閘極電極後，進入資料保持模式以適當的時間間隔進行讀出動作。資料保持時施加保持電壓1.4V至閘極電極。讀出時以Vd=0.1V掃描1.0V與2.1V之間的Vg，量測Id，讀取Id=10-5A的電壓值(臨界電壓 值)。第9圖下側的曲線為其結果。
又施加-4V且0.1s的脈衝施加至閘極電極，進入資料保持模式以適當的時間間隔進行讀出動作。資料保持時施加保持電壓1.4V至閘極電極。進行與上述相同的讀出動作，讀取臨界值電壓。第9圖上側的曲線為其結果。經過5.625×105秒(約一週)後也能夠明確地區別兩個狀態的臨界值。
(實施例10)
本發明的實施例10製造了具有第14圖所示構造的強介電體場效電晶體，其中做為第1強介電體也就是強介電體3，是以PLD法形成120nm的SCBT。做為第2強介電體也就是側壁層8，是以MOCVD法形成8nm的SCBT。以下顯示製造的步驟。
1.半導體1的表面處理
．Si基板洗淨：浸泡於緩衝HF並除去表面氧化膜後，以超純水洗淨。
2.絕緣體2的形成
絕緣體緩衝層堆積：以PLD法堆積摻雜氮的7nm厚的HfO2。基板溫度220℃。
3.第1強介電體也就是強介電體3的形成
．強介電體膜堆積：堆積方法：PLD法
材質：SCBT
厚度：120nm
基板溫度：415℃。
4.導體4的形成
．閘極電極材料堆積：堆積方法：電子束蒸鍍法
厚度：120nm
材質：Pt
5.閘極光罩的形成
．以濺鍍法堆積200nm的SiO2做為無機光罩之用。
．電子束光阻塗布：光阻材料是SAL601H-SR7。
．經過電子束曝光與與烘烤，以NMD3顯影，以超純水洗滌。
．以ICP高密度電漿型的RIE法蝕刻SiO2來形成無機光罩。蝕刻氣體是CF4與Ar的混合氣體。
6.閘極蝕刻
．閘極電極材料Pt的蝕刻：蝕刻法：離子束蝕刻(離子研磨)法
離子：Ar+離子
加速電壓：1.1kV
．強介電體與絕緣緩衝層的蝕刻：蝕刻法：ICP高密度電漿型的RIE法
蝕刻氣體：BCl3與Ar的混合氣體
天線RF功率：600W
偏壓電力：400W
7.閘極光罩的除去
．殘留電子束光罩除去：以ICP高密度電漿型的RIE法導入氧氣來實施。
8.離子注入：．離子注入
注入離子：P+離子
加速能量：12keV
劑量：6×1013cm-2
9.第2強介電體也就是側壁層8的形成
．以MOCVD法堆積SCBT：氧化性氣體：氧1.8SLM
基板溫度：360℃
成膜室壓力400Pa
液體材料
ST-1(濃度0.1M)：0.088sccm
CT-1(濃度0.1M)：0.041sccm
Bi(MMP)3(濃度0.2M)：0.134sccm
PET(濃度0.1M)：0.052sccm
成膜時間：78秒
厚度：8nm
10.相對介電常數10以下的絕緣體，保護層9的形成
．以RF磁控濺鍍法堆積200nm厚的SiO2
11.熱處理步驟
．熱處理：大氣壓氧氣中813℃下30分鐘
12.接觸孔形成
．閘極接觸孔形成：以微影蝕刻與離子束蝕刻法形成閘極接觸孔後，電子束蒸鍍Ti，掀離光阻。
．源極．汲極接觸孔形成：以微影蝕刻與離子束蝕刻法形成源極．汲極接觸孔後，除去光阻。
在集束Ga離子束加工後，以掃描型電子顯微鏡觀察實施例10中製造的閘極長為約160nm的強介電體場效電晶體的剖面。確認了第14圖的構造中保護層9的SiO2的厚膜包覆了閘極堆疊的外側。側壁層8的SCBT太薄，因此在掃描型電子顯微鏡的觀察下無法清楚地確認。
(實施例10中製造的強介電體場效電晶體的特性評價)
第21圖顯示Id-Vg特性，閘極電壓在-4V與6V之間來回掃，記憶體窗口為0.88V(Id=1×10-8A下的值)。取得Id-Vg特性時的其他電壓條件如下。汲極電壓0.1V，源極電壓0V，基板電壓0V。
上述的實施例6、7、8、9、10任一者的情況下，在以閘極蝕刻的方式形成的閘極堆疊的側面依序積層第2強介電體及相對介電常數10以下的絕緣體，經過熱處理，實現了優秀的MFIS型的強介電體場效電晶體。
以上的實施例全部有關於MFIS型的強介電體裝置，但即使對於如專利文獻5所揭露的MFS型的強介電體裝置，也能夠適用與MFIS型相同的製造方法。
1‧‧‧半導體
2‧‧‧絕緣體
2a、2b‧‧‧面
3‧‧‧強介電體(第1強介電體)
3a、3b‧‧‧面
4‧‧‧導體(閘極電極)
5‧‧‧半導體中的源極領域
6‧‧‧半導體中的汲極領域
7‧‧‧半導體中除了源極領域與汲極領域以外的領域

Claims (27)

  1. 一種強介電體裝置的製造方法，該強介電體裝置係具有在半導體上依序堆積絕緣體、強介電體以及導體的積層構造，或者是在半導體上依序堆積強介電體、以及導體的積層構造，其中該強介電體係藉由有機金屬氣相成長法製作而成，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。
  2. 一種強介電體裝置的製造方法，該強介電體裝置係具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中將第2強介電體與相對介電常數10以下的絕緣體依序積層，使得在該閘極堆疊的側面至少與該第1強介電體接觸後，進行熱處理。
  3. 一種強介電體裝置的製造方法，該強介電體裝置係具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中以有機金屬氣相成長法製作出以鍶、鈣、鉍、鉭的氧化物為主成分的第2強介電體，使得在該閘極堆疊的側面至少與該第1強介電體接觸。
  4. 如申請專利範圍第2項或第3項所述之強介電體裝置的製造方法，其中該第2強介電體是100nm以下的厚度。
  5. 如申請專利範圍第4項所述之強介電體裝置的製造方法，其中該第2強介電體是10nm以下的厚度。
  6. 如申請專利範圍第2至5項任一項所述之強介電體裝置的製造方法，其中該第2強介電體係藉由有機金屬氣相成長法製作而成，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。
  7. 如申請專利範圍第2至6項任一項所述之強介電體裝置的製造方法，其中製作該第2強介電體後，留下在該閘極堆疊側面的該第2強介電體，除去在非閘極部的半導體表面的該第2強介電體，並在此狀態形成源極．汲極領域於半導體表面。
  8. 如申請專利範圍第7項所述之強介電體裝置的製造方法，其中該第2強介電體的除去係以無光罩的方式進行。
  9. 如申請專利範圍第7項或第8項所述之強介電體裝置的製造方法，其中在該半導體表面的該第2強介電體的除去係以RIE法進行。
  10. 如申請專利範圍第2至9項任一項所述之強介電體裝置的製造方法，其中該含有鈣的錯體是Ca(C11H19O2)2或Ca[Ta(OC2H5)5(OC2H4OCH3)]2。
  11. 如申請專利範圍第1至10項任一項所述之強介電體裝置的 製造方法，其中該第1強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。
  12. 如申請專利範圍第2至11項任一項所述之強介電體裝置的製造方法，其中該第2強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。
  13. 如申請專利範圍第1至12項任一項所述之強介電體裝置的製造方法，其中閘極長度在200nm以下。
  14. 一種強介電體裝置，具有在半導體上依序堆積絕緣體、強介電體以及導體的積層構造，或者是在半導體上依序堆積強介電體、以及導體的積層構造，其中該強介電體係以有機金屬氣相成長法製作而成的強介電體，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。
  15. 一種強介電體裝置，具有在半導體上依序堆積絕緣體、第1強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中將第2強介電體與相對介電常數10以下的絕緣體依序積層，使得在該閘極堆疊的側面至少與該第1強介電體接觸後，在該第2強介電體與該相對介電常數10以下的絕緣體形成後進行熱處理。
  16. 一種強介電體裝置，具有在半導體上依序堆積絕緣體、第1 強介電體以及導體而成的閘極堆疊，或者是在半導體上依序堆積強介電體、以及導體而成的閘極堆疊，其中更堆積第2強介電體，使得在該閘極堆疊的側面至少與該第1強介電體接觸，而該第2強介電體是以有機金屬氣相成長法製作出以鍶、鈣、鉍、鉭的氧化物為主成分的強介電體。
  17. 如申請專利範圍第15項或第16項所述之強介電體裝置的製造方法，其中製作該第2強介電體後，留下在該閘極堆疊側面的該第2強介電體，除去在半導體表面的該第2強介電體，並在此狀態形成源極．汲極領域於半導體表面。
  18. 如申請專利範圍第17項所述之強介電體裝置，其中將形成於該閘極堆疊及其側面的該第2強介電體做為光罩，進行離子注入，以自我整合地形成閘極。
  19. 如申請專利範圍第14至18項任一項所述之強介電體裝置，其中半導體表面實質上不含有其熱氧化物。
  20. 如申請專利範圍第15至19項任一項所述之強介電體裝置，其中該第1強介電體不含有注入源極．汲極的不純物。
  21. 如申請專利範圍第15至20項任一項所述之強介電體裝置，其中該第2強介電體是100nm以下的厚度。
  22. 如申請專利範圍第21項所述之強介電體裝置，其中該第2強介電體是10nm以下的厚度。
  23. 如申請專利範圍第14至22項任一項所述之強介電體裝置，其中該第2強介電體係藉由有機金屬氣相成長法製作而成，該有機金屬氣相成長法係將含有鍶、鈣、鉍、鉭的錯 體溶解於溶媒中的原料溶液分散於搬送氣體中以做為氣液2相狀態的原料氣體，將該氣液2相狀態的原料氣體維持氣液2相狀態導入汽化室，在汽化室進行汽化後導入成膜室。
  24. 如申請專利範圍第14至23項任一項所述之強介電體裝置，其中該含有鈣的錯體是Ca(C11H19O2)2或Ca[Ta(OC2H5)5(OC2H4OCH3)]2。
  25. 如申請專利範圍第14至24項任一項所述之強介電體裝置，其中該強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。
  26. 如申請專利範圍第14至25項任一項所述之強介電體裝置，其中該強介電體的主成分是鍶、鈣、鉍、鉭的氧化物，且當鍶與鈣的比以1-x：x表示時，x是0.5以下。
  27. 如申請專利範圍第14至26項任一項所述之強介電體裝置，其中閘極長度在200nm以下。
TW103125454A 2013-07-25 2014-07-25 強介電體裝置及其製造方法 TWI664674B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013-155085 2013-07-25
JP2013155085 2013-07-25
JP2013-155094 2013-07-26
JP2013155094 2013-07-26
JP2014067218 2014-03-27
JP2014-067218 2014-03-27

Publications (2)

Publication Number Publication Date
TW201515100A true TW201515100A (zh) 2015-04-16
TWI664674B TWI664674B (zh) 2019-07-01

Family

ID=52393392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125454A TWI664674B (zh) 2013-07-25 2014-07-25 強介電體裝置及其製造方法

Country Status (6)

Country Link
US (2) US9818869B2 (zh)
JP (1) JP6539900B2 (zh)
KR (1) KR102125746B1 (zh)
CN (1) CN105493265B (zh)
TW (1) TWI664674B (zh)
WO (1) WO2015012359A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706581B (zh) * 2015-09-18 2020-10-01 日商前進材料科技股份有限公司 強介電體記憶體及其製造方法，強介電體膜及其製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6367152B2 (ja) * 2015-06-08 2018-08-01 東芝メモリ株式会社 記憶装置
US9947687B2 (en) 2016-06-08 2018-04-17 Micron Technology, Inc. Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator
WO2018008609A1 (ja) * 2016-07-06 2018-01-11 国立研究開発法人産業技術総合研究所 半導体記憶素子その他の素子およびその製造方法
JP7248966B2 (ja) * 2016-07-06 2023-03-30 国立研究開発法人産業技術総合研究所 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法
EP3688815A4 (en) * 2017-09-28 2021-04-14 INTEL Corporation FIELD EFFECT TRANSISTORS WITH FERROELECTRIC OR ANTIFERROELECTRIC GATE DIELECTRIC STRUCTURE
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
JP7097777B2 (ja) * 2018-08-10 2022-07-08 東京エレクトロン株式会社 成膜装置および成膜方法
KR20210037973A (ko) * 2019-09-30 2021-04-07 삼성전자주식회사 박막 구조체 및 이를 포함하는 전자 소자
DE102020127584B4 (de) * 2020-05-28 2024-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionale speichervorrichtung mit ferroelektrischemmaterial
US20210399137A1 (en) * 2020-06-23 2021-12-23 Taiwan Semiconductor Manufacturing Company Limited Interfacial dual passivation layer for a ferroelectric device and methods of forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822547B1 (zh) 1969-06-20 1973-07-06
JP3152859B2 (ja) 1994-09-16 2001-04-03 株式会社東芝 半導体装置の製造方法
JP3103916B2 (ja) * 1997-07-09 2000-10-30 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
DE19850852A1 (de) * 1998-11-04 2000-05-11 Siemens Ag Ferroelektrischer Transistor und Verfahren zu dessen Herstellung
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP4445091B2 (ja) 2000-04-07 2010-04-07 康夫 垂井 強誘電体記憶素子
JP5016416B2 (ja) * 2001-01-18 2012-09-05 株式会社渡辺商行 気化器及び気化方法
US6531324B2 (en) 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
JP2002305289A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4887481B2 (ja) 2002-08-20 2012-02-29 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイス
CN100423266C (zh) * 2002-08-20 2008-10-01 独立行政法人产业技术综合研究所 半导体-铁电体存储器设备以及制造该设备的工艺
JP4803845B2 (ja) 2002-08-20 2011-10-26 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイスの製造方法
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
US9121098B2 (en) * 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
JP4192008B2 (ja) * 2003-02-18 2008-12-03 株式会社渡辺商行 気化器及び気化器の洗浄方法並びに気化器を用いた装置
JP4375560B2 (ja) * 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法
KR101101566B1 (ko) * 2006-03-30 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
JP4822547B2 (ja) * 2007-03-28 2011-11-24 独立行政法人産業技術総合研究所 強誘電体を有する電界効果トランジスタ型記憶素子及びその製造方法
JP2008219026A (ja) * 2008-03-31 2008-09-18 Watanabe Shoko:Kk 原料溶液の気化方法
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US20120181584A1 (en) * 2011-01-19 2012-07-19 Ru Huang Resistive Field Effect Transistor Having an Ultra-Steep Subthreshold Slope and Method for Fabricating the Same
JP5561300B2 (ja) * 2012-03-26 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101771170B1 (ko) 2012-06-05 2017-08-24 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 반도체 강유전체 기억 트랜지스터 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706581B (zh) * 2015-09-18 2020-10-01 日商前進材料科技股份有限公司 強介電體記憶體及其製造方法，強介電體膜及其製造方法

Also Published As

Publication number Publication date
CN105493265B (zh) 2018-10-16
JPWO2015012359A1 (ja) 2017-03-02
CN105493265A (zh) 2016-04-13
US20160247932A1 (en) 2016-08-25
US9818869B2 (en) 2017-11-14
US20180130909A1 (en) 2018-05-10
WO2015012359A1 (ja) 2015-01-29
KR102125746B1 (ko) 2020-06-23
JP6539900B2 (ja) 2019-07-10
TWI664674B (zh) 2019-07-01
KR20160034917A (ko) 2016-03-30

Similar Documents

Publication Publication Date Title
TW201515100A (zh) 強介電體裝置及其製造方法
US6713797B1 (en) Textured Bi-based oxide ceramic films
KR100754264B1 (ko) 반도체 강유전체 기억 디바이스와 그 제조방법
US8901706B2 (en) Thermally stable high-K tetragonal HFO2 layer within high aspect ratio deep trenches
KR20140049934A (ko) 반도체 장치 및 반도체 장치의 제작 방법
US6242771B1 (en) Chemical vapor deposition of PB5GE3O11 thin film for ferroelectric applications
KR20190134910A (ko) 강유전성 반도체 소자 및 이의 제조 방법
US6537830B1 (en) Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
JP4927799B2 (ja) 強誘電体薄膜素子及びその製造方法
US20210005451A1 (en) Electronic devices comprising crystalline materials and related memory devices and systems
US9379178B2 (en) Manufacturing method of semiconductor device comprising a capacitor element
Ali et al. Study of nanosecond laser annealing on silicon doped hafnium oxide film crystallization and capacitor reliability
US20040051126A1 (en) Compositionally engineered CexMnyO3 and semiconductor devices based thereon
Park et al. Notice of Removal: A Novel Metal-Ferroelectric-Insulator-Silicon FET With Selectively Nucleated Lateral Crystallized Pb (Zr, Ti) O 3 and ZrTiO 4 Buffer for Long Retention and Good Fatigue
US8377718B2 (en) Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
Auciello et al. Review of the science and technology for low-and high-density nonvolatile ferroelectric memories
WO2001071816A1 (en) Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
Park et al. Integration of large single-grain Pb (Zr, Ti) O 3 into low-temperature polycrystalline silicon thin-film transistors for system-on-glass display
US20240032305A1 (en) Memory cell and methods for processing a memory capacitor
US20240032307A1 (en) Memory cell and method for changing properties of an electrode
US20090057677A1 (en) Ferroelectric device and method for fabricating the same
Park et al. Selectively Nucleated Lateral Crystallization for a Large Single-Grained Pb (Zr, Ti) O 3 on Polycrystalline-Silicon Thin-Film Transistors for System-On-Glass Applications
Yang Complex metal oxide thin film growth by metalorganic chemical vapor deposition
JP2008028197A (ja) 強誘電体膜およびその製造方法、強誘電体キャパシタ、強誘電体メモリおよびその製造方法
JP2006032792A (ja) 強誘電体膜の形成方法及び半導体記憶装置の製造方法