CN1519941A - 强电介质薄膜及其制造方法、强电介质存储元件、强电介质压电元件 - Google Patents
强电介质薄膜及其制造方法、强电介质存储元件、强电介质压电元件 Download PDFInfo
- Publication number
- CN1519941A CN1519941A CNA2003101246532A CN200310124653A CN1519941A CN 1519941 A CN1519941 A CN 1519941A CN A2003101246532 A CNA2003101246532 A CN A2003101246532A CN 200310124653 A CN200310124653 A CN 200310124653A CN 1519941 A CN1519941 A CN 1519941A
- Authority
- CN
- China
- Prior art keywords
- strong dielectric
- dielectric film
- electric field
- orientation
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000005684 electric field Effects 0.000 claims abstract description 46
- 239000013078 crystal Substances 0.000 claims description 36
- 239000000243 solution Substances 0.000 claims description 24
- 230000010287 polarization Effects 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 10
- 230000008025 crystallization Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000007785 strong electrolyte Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 4
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 41
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 16
- 229910020684 PbZr Inorganic materials 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000002904 solvent Substances 0.000 description 10
- 239000002305 electric material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000010291 membrane polarization Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种强电介质薄膜，其特征在于，在薄膜面内，对于电场外加方向，180°区域和90°区域按同一角度旋转，由高取向多晶体构成，所述高取向多晶体的特征在于，在同一电场中反转。
Description
技术区域
本发明涉及强电介质薄膜及其制造方法以及强电介质存储元件、强电介质压电元件。
背景技术
近年来，广泛地进行着PZT、SBT等薄膜和使用了它们的强电介质电容器、强电介质存储装置等的研究和开发。强电介质存储装置的结构大致分为1T、1T1C、2T2C、单纯矩阵型。其中，1T型由于在结构上电容器中发生内部电场，因此记忆(数据保持)很短，为一个月，不能做到一般半导体所要求的10年。1T1C型和2T2C型的结构与DRAM大致相同，且为了具有选择用晶体管，可以有效地利用DRAM的制造技术，且由于实现SRAM程度的写入速度，因此，迄今为止已商品化了256kbit以下的小电容品。
至此，作为强电介质材料，主要使用Pb(Zr，Ti)O3(PZT)，但在该材料的情况下，使用Zr/Ti比为52/48或40/60的棱面体晶和正方晶的混合区域及其附近的组成，且掺杂La、Sr、Ca元素来使用。所述的使用该区域且进行掺杂，是为了确保对存储元件最必要的可靠性。
强电介质存储器应用最先进的PZT是PbZrO3和PbTiO3的固溶体，以Zr与Ti的比率为52/48为界限，包含Zr多的情况下，示出细的迟滞形状，在包含Ti多的情况下，示出方形良好的迟滞。
本来数据写入之后的迟滞形状在富含Ti的正方晶区域良好，若仅就迟滞形状来看，则对存储器应用也适用富含Ti的正方晶区域，但由于该正方晶区域的PZT不能确保可靠性，故不能作为强电介质存储元件而商品化。
在很多的可靠性试验中，称作静态痕迹(static imprint)的可靠性试验最严格。该试验是向已写入了1或0的数据的强电介质存储器即+或-的某一方，在一定的温度(例如，85℃或150℃)下保持已施行了极化处理的强电介质薄膜一定时间(例如，100小时或1000小时)之后，是否可以将写入的数据作为写入的数据而读出来的试验。
如上所述，数据写入之后的迟滞形状在里富含Ti的正方晶区域良好，但所述富含Ti的正方晶区域是指晶体结构元素内大部分由Pb和Ti构成。
Pb蒸气压力高，从Elin gum的相图可知，在大致100°的低温中也发生PbO蒸气。此外，与氧结合的能量最小，为38.8kcal/mol，容易在PZT晶体中产生Pb缺损。在Ti的情况下，虽然与氧结合能量为73kcal/mol，大约二倍于Pb-0的结合能量，可是原子量与47.88相同，与B点构成元素的Zr的91.224相比，大约是其一半，在PZT构成元素中最轻，在静态痕迹试验中的热处理时产生的振动碰撞时，被弹飞的概率最高，容易在PZT晶体中产生Ti缺损。这些缺陷成为空间电荷极化的原因，进而产生痕迹特性劣化。
另外，根据电荷中性的原理发生0缺损，发生所谓的起因于离子性晶体结构的肖特基缺陷，这就成为漏电流特性劣化的原因，因此，不能确保可靠性。
另外，根据强电介质存储器的集成度的上升或低电压驱动的必要性，在元件尺寸缩小的同时，进行强电介质薄膜的薄膜化，在使用PZT作为强电介质材料的情况下，不能继续使用在小容量存储器时使用的富含Zr组成，作为结果，就不得不使用富含Ti的组成PZT。
即，因薄膜化而介电常数增大，因此，迟滞形状变化得更细。关于至此的富含Zr的PZT的可靠性例如痕迹特性，虽然不构成实用上问题，但是迟滞变化，通过这以上迟滞形状变细，痕迹特性劣化表面化。从而，为了使介电常数减少，使迟滞形状接近于用小容量存储器使用后的迟滞形状，就不得不使用富含Ti组成的PZT。其结果，出现上述课题，总之，若不解决上述富含Ti的PZT的课题，就不能实现强电介质存储器的高集成化。
另一方面，由于单纯矩阵型的单元尺寸比1T1C型和2T2C型的小，此外，可以实现电容器的多层化，因此，期待高集成化和低成本化。关于现有的单纯矩阵型强电介质存储装置，在日本特开平9-116107号公报等中进行了公开。在该公开公报中，公开了在对存储器单元进行数据写入时，向非选择存储器单元施加写入电压的1/3电压的驱动方法。但是，在该技术中，关于工作中必须的强电介质电容器的迟滞曲线，没有具体地记述。本发明者们在开发过程中判断到，要得到实际可以工作的单纯矩阵型强电介质存储装置，就必须要有方形性良好的迟滞曲线。作为可与之对应的强电介质材料，考虑将富含Ti的正方晶的PZT作为候补，但与后述的1T1C和2T2C型强电介质存储器同样，可靠性的确保成为最重要课题。
在使用于强电介质存储器中的强电介质薄膜的情况下，一般使强电介质的极化轴与电场外加方向一致来使用。
例如，在PZT的情况下，Zr/Ti比为52/48被称作相边界，是棱面体晶和正方晶的混合区域，若Zr超过52，就成为棱面体晶，若Ti组成超过48，就成为正方晶。
在棱面体晶PZT的情况下，极化轴存在于<001>轴，在正方晶PZT的情况下，存在于<111>轴。从而，在将PZT薄膜使用于强电介质存储器的情况下，如资料1(第49回应用物理学关系联合演讲会演讲预稿集27a-ZA-6)，一般使取向性与极化轴方向一致来使用。
但是，在强电介质中存在与晶体的取向性不同的强介电性发现的源即极化域(domain)。在区域(domain)中存在180°区域和90°区域。
在将极化轴作为晶体取向轴的情况下，与外加电场平行的180°区域有助于极化，但90°区域不全部有助于极化。
由于若形成理想的强电介质电容器，90°区域不有助于极化，因此即使存在，也没有太大问题。但是，有助于PZT薄膜全体的极化的比率仅90°区域的存在部分减少。
现实的强电介质电容器电极的最表面也不完全平坦，伴有凹凸，晶体自身在中途也几乎倾斜生长，该情况下，90°区域就与外加电场不完全垂直，具有若干角度。该情况下，90°区域就有助于极化，但由于在大致垂直于外加电场的方向上存在极化轴，因此，要使90°区域有助于极化成分，与180°区域相比，需要相当大的电场。即，难以在低电压中使用。
发明内容
本发明的目的是提供一种强电介质薄膜，其适用于强电介质电容器，所述强电介质电容器具有迟滞特性，可以使用于某种1T1C、2T2C和单纯矩阵型强电介质存储器中。
本发明涉及强电介质薄膜，其特征在于，在同一晶体系中，在电场外加方向上不具有极化轴。
附图说明
图1是表示本发明的实施方式中的强电介质电容器的结构的图。
图2是表示本发明的实施方式中的PZT晶体中的极化轴的关系的图。
图3是关于本发明的实施方式中的正方晶结构PZT，求出对元件应用最佳的取向面的图。
图4是关于本发明的实施方式中的棱面体晶结构PZT，求出对元件应用最佳的取向面的图。
图5是关于本发明的实施方式中的MPB结构PZT，求出对元件应用最佳的取向面的图。
图6是关于本发明的实施方式中的Bi层状结构SrBi2Ta2O9，求出对元件应用最佳的取向面的图。
图7是关于本发明的实施方式中的Bi层状结构Bi4Ti3O12，求出对元件应用最佳的取向面的图。
图8是表示本发明的实施方式中的、在PZT形成用溶胶—凝胶溶液中混合了PbSiO3后的表面形态和结晶性的图。
图9是示出本发明的实施方式中的、用于用旋转涂覆法形成本发明的PZTN薄膜的流程图。
图10是表示本发明的实施方式中的、在PZT形成用溶胶—凝胶溶液中混合了PbSiO3后的正方晶PZT薄膜的表面形态和结晶性的图。
图11是表示本发明的实施方式中的、根据本发明的正方晶PZT薄膜的迟滞的图。
图12是表示本发明的实施方式中的、以(111)取向PZT单晶体中的(010)面内的(111)峰值为基准，面内的(100)峰值位置的图。
图13是表示本发明的实施方式中的、以(111)取向PZT多晶体薄膜中的、(010)面内的(111)峰值为基准，面内的(100)峰值位置的图。
图14是在本发明的实施方式中的(111)取向PZT多晶体薄膜中，表示将Phi角度固定为0°、90°、180°、360°，将Psi角度从0°转到90°时的(100)峰值位置的图。
具体实施方式
本实施方式的强电介质存储装置，包括第一电极、强电介质膜和第二电极，第一电极与预先形成在硅晶片上的CMOS晶体管的源极或漏极电极的某一个导通，强电介质膜形成在上述第一电极上，第二电极形成在上述强电介质膜上，由上述第一电极、上述强电介质膜和上述第二电极构成的电容器，是由预先形成在硅晶片上的CMOS晶体管进行选择工作的强电介质存储装置，包括第三电极、第四电极和强电介质膜，第三电极预先制好，第四电极排列在与上述第三电极交叉的方向上，强电介质膜至少配置在上述第三电极与上述第四电极的交叉区域，由上述第三电极、上述强电介质膜和上述第四电极构成的电容器是配置成矩阵形的强电介质存储装置，上述强电介质膜是多晶体薄膜，由强电介质薄膜构成，所述强电介质薄膜极化轴与外加电场轴不同，且极化轴具有与电场垂直方向的薄膜面内的任意同一角度，全部的极化轴对外加电场无极性。
本实施方式的强电介质存储器的制造方法，包括在涂覆了第一原料溶液即强电介质薄膜形成用溶胶—凝胶溶液之后，进行结晶的工序，上述第一原料溶液是用于形成强电介质层的原料液，是为了形成最终形成的薄膜来作为强电介质层而必不可少的原料液，也可以在结晶阶段包含目的强电介质薄膜组成以外的物质。例如，包括在薄膜形成阶段，形成促进低温结晶的催化剂性氧化物，最终作为薄膜构成元件，取入到薄膜中的情况等。
此外，本实施方式不仅可以适用于强电介质存储器，而且同样地可以适用于压电元件或热电器件等有效利用了强介电性的所有元件。
本实施方式的强电介质存储器由以下构成。
图1是表示本实施方式的强电介质存储装置中的强电介质电容器的图。在图1中，101是本发明的PZTN强电介质膜，102是第一电极，103是第二电极。第一电极102和第二电极103由Pt、Ir、Ru等贵金属单体或将上述贵金属作为主体的复合材料构成。由于强电介质的元素一向第一电极扩散，就在电极与强电介质膜的界面部引起组成偏差，迟滞的方形性降低，因此，要求强电介质的元素不向第一电极扩散的致密性。为了提高第一电极的致密性，有用质量重的气体溅射成膜的方法和使Y、La等氧化物向贵金属电极中分散等的方法。再有，在图1中，省略了基板和其他强电介质存储装置的结构要素(MOS晶体管等)。关于这些结构要素在后面叙述。
下面，对强电介质薄膜101的一例进行叙述，所述强电介质薄膜101是本实施方式的多晶体薄膜，极化轴与外加电场轴不同，且极化轴具有与电场垂直方向的薄膜面内的任意同一角度，全部的极化轴对外加电场无极性
第一原料液是将PZTN强电介质相的构成金属元素中的、用于由Pb和Zr形成PbZrO3钙钛矿晶体的缩聚体，在无水状态下溶解在正丁醇等的溶剂中的溶液。
第二原料液是将PZTN强电介质相的构成金属元素中的、用于由Pb和Ti形成PbTiO3钙钛矿晶体的缩聚体，在无水状态下溶解在正丁醇等的溶剂中的溶液。
例如，在使用上述第一、第二原料溶液生成PbZr0.2Ti0.8O3强电介质的情况下，混合成(第一原料溶液)∶(第二原料溶液)＝2∶8，但使该混合溶液在例如(111)上高取向了的多晶体Pt电极上结晶，在外加电场方向(垂直于多晶体Pt电极面的方向)(111)取向，且极化成分中的180°区域对多晶体Pt电极面具有35.9255°的角度，在多晶体Pt电极面内旋转，且极化成分中的90°区域对多晶体Pt电极面具有35.9253°的角度，在多晶体Pt电极面内旋转，得到对外加电场空间无极性的PZT薄膜。这样，就可以将90°区域与180°区域共同作为极化成分，有效地进行利用。
使用在图2的(111)上取向了的PbZr0.2Ti0.8O3晶体来说明该情况。图2示出从(111)方向看，正方形的PZT的极化轴是(100)、(010)、(001)、(-100)、(0-10)、(00-1)。例如，若使A是由180°区域构成的极化成分，则在极化反转后变为B。若假设A是由90°区域构成的极化成分，则在极化反转后变为C或D。此外，由于B和C能量上大致相等，因此，就可以用大致同一外加电场进行极化反转。(实际对Pt电极面仅相差35.9255°与35.9253°的差分0.0002°。)
此外，在此为了容易理解，使用一个PbZr0.2Ti0.8O3晶体进行了说明，但本发明在单晶体结构中没有效果。这是因为，在单晶体的情况下，如图2所示，由于上述仅存在几个极化轴，故对外加电场存在大的各向异性。
由于本发明的实施方式中的薄膜由多晶体构成，在Pt电极面内旋转，因此，对外加电场能量稳定，全部不具有各向异性。即，极化成分可以同时接受同一外加电场，同时进行反转。
此外，图2示出(111)取向后的正方形的PZT单晶体，但在本发明的实施方式中，采用多晶体膜，仅(111)方向规矩地排列。然后，由于极化轴在面内旋转，因此，实际极化轴无限地存在，但例如在后述说明的图3等中，用6个矢量代表旋转的极化轴来表示。
在此，在现有的强电介质存储器应用PZT薄膜的情况下，若是上述PbZr0.22Ti0.8O3薄膜，则由于极化轴是(001)方向，故普遍得到对外加电场方向(001)高取向后的薄膜。例如，在(001)取向MgO单晶体基板上形成(001)取向Pt电极，且在(001)取向Pt电极上外延形成(001)取向PbZr0.2Ti0.8O3薄膜。这是因为，由于PbZr0.2Ti0.8O3在(001)方向上具有极化轴，故通常使极化轴与外加电场方向一致。
但是，在PbZr0.2Ti0.8O3中存在180°区域和90°区域，通常示出了与极化轴180°区域。这是因为，90°区域是垂直于180°区域存在的区域，在(001)取向PbZr0.2Ti0.8O3薄膜中垂直于外加电场存在，不作为极化成分来工作。
另一方面，使极化轴100％(001)取向也存在膜内部应力的产生等，事实上不可能。此时，例如若即使在1％中也存在90°区域，则如前述的背景技术和发明所要解决的课题中所述，成为对外加电场难以极化的成分，因此，为了使1％的90°区域极化反转，就必须高电压。这就对特别是高集成化和低电压驱动化构成大的障碍。
下面，详细地叙述一般使用于存储器应用的强电介质多晶体薄膜适合什么样的取向方向。
(实施例1)
首先，图3示出关于前述的正方晶结构PZT求出了对元件应用最佳的取向面。再有，在图中，各晶格常数、极化轴方向(将其作为180°区域，在此必须存在90°区域)、极化值引用大量(bulk)值，此外，将在膜面内极化轴无限旋转而存在的状态用6个方向代用，以便于理解。此外，取向面的候补使用了根据JCPDS存在概率高的。在图中，所谓多重度，是指在上述使用参数求出对元件应用最佳的取向面时，极化轴完全重合的程度，结果，在几个极化轴剩下的情况下，多重度高的一方存在几率就高，在实效方面，多重度高的极化轴有助于极化的几率变高。
其结果，如本实施方式所述的可知，对实际的外加电场的实际效果的90°区域(垂直于电场方向的成分)除(111)取向面以外全部存在。即，在使用正方晶结构PZT的情况下，要在低电压使其反转或有效利用全部的极化成分，就仅(111)取向面适合。
同样地，图4是关于棱面体结构PZT求出了对元件应用最佳的取向面的图。根据图4，棱面体结构PZT仅(110)存在实际效果的90°区域。因此，适合于元件应用的就是(111)、(100)、(101)、(001)，但特别是在要求低电压驱动或迟滞的方形的情况下，电场方向与极化轴的夹角尽量小，此外，由于存在几个极化轴的情况下，极化轴与极化轴的夹角小为好，故必然需要选择使(100)、(101)、(001)取向的棱面体结构PZT。
下面，将PZT中的Zr/Ti的比率52/48称作MPB区域，可知该附近的区域正方晶PZT和棱面体晶PZT混在一起。因此，图5是关于使用MPB区域的情况，求出了对元件应用最佳的取向面的图。该情况下，对大致所有的取向面，实际效果上都存在90°区域，不存在90°区域的仅是(111)取向面。即使说是不存在90°区域，由于存在几个极化轴，故也难以得到反映各自情况并且方形性良好的迟滞。
下面，图6是关于Bi层状结构强电介质SrBi2Ta2O9(SBT)的情况，求出了对元件应用最佳的取向面的图。在SBT的情况下可知，所述实际效果上不存在90°区域，是指使用(115)、(111)、(110)取向面有效。
此外，图7是关于Bi层状结构强电介质Bi4Ti3O12(BIT)的情况，求出了对元件应用最佳的取向面的图。在BIT的情况下可知，所述实际效果上不存在90°区域，是指使用(117)、(107)、(317)取向面有效。
以下，记述了制成具有上述取向面的强电介质薄膜的详细的实施例。
(实施例2)
在本实施例中，制成了PbZr0.4Ti0.6O3强电介质薄膜。
在现有的方法中，使用过量地包含20％左右的Pb的溶液，这是因为抑制Pb的挥发和结晶温度降低。但是，不清楚在制成的薄膜中过量的Pb是如何变化的，按理说应该抑制在最小限的Pb过剩量。
因此，使用过量Pb是0、5、10、15、20的10重量％浓度的PbZr0.4Ti0.6O3形成用溶胶—凝胶溶液(溶剂：正丁醇)，另外分别添加1摩尔％的10重量％浓度的PbSiO3形成用溶胶—凝胶溶液(溶剂：正丁醇)，使用图8的流程形成了200nm的PbZr0.4Ti0.6O3薄膜。此时的XRD图形和表面形态如图9所示
现有技术需要20％过量的Pb，但这里示出用5％过量的Pb充分地进行结晶。这里示出了由于仅1摩尔％PbSiO3催化剂降低了PZT的结晶温度，故几乎无须过量Pb。以后，作为PZT、PbTiO3、PbZrTiO3形成用溶液，全部使用5％Pb过量溶液。
下面，将10重量％浓度的PbZrO3形成用溶胶—凝胶溶液(溶剂：正丁醇)和10重量％浓度的PbTiO3形成用溶胶—凝胶溶液(溶剂：正丁醇)按4∶6的比例混合，在混合所得的溶液中添加1摩尔％的10重量％浓度的PbSiO3形成用溶胶—凝胶溶液(溶剂：正丁醇)，使用该混合溶液，按照图10的流程，制成了200nm-PbZr0.4Ti0.6O3强电介质薄膜。这时的迟滞特性如图11所示，方形良好。这就可以认为，通过使用将10重量％浓度的PbZrO3形成用溶胶—凝胶溶液(溶剂：正丁醇)和10重量％浓度的PbTiO3形成用溶胶—凝胶溶液(溶剂：正丁醇)按4∶6的比例混合的溶液，首先由混合溶液中的10重量％浓度的PbTiO3形成用溶胶—凝胶溶液(溶剂：正丁醇)在Pt上结晶PbTiO3，其成为晶体初期核，此外，解除Pt与PZT的晶格失配，PZT很容易地结晶了。另外，通过使用混合溶液，用良好的界面连接形成PbTiO3和PZT，除了获得良好的迟滞的方形性，如图9所示，通过全部在(111)单一取向，可以得到方形性良好且可低电压驱动的迟滞。
此外，将这时得到的(111)取向PZT薄膜的(010)面内的(111)峰值作为基准，研究面内的(100)峰值位置。若得到的PZT薄膜是单晶体，如图12所示，就应该出现6个示出(100)的点。但是，若是多晶体，就不能特定(100)峰值的位置，应该成为图13中示出的圆形。因此，在分别将Phi角度固定为0°、90°、180°、360°，将Psi角度从0°转到90°时，就如图14所示。全部在54.73°上具有峰值。即，本发明的PZT是多晶体，在取向面内极化轴随机地旋转。
Claims (24)
1.一种强电介质薄膜，其特征在于，在同一晶体系中，在电场外加方向上不具有极化轴。
2.一种强电介质薄膜，其特征在于，在同一晶体系中，在电场外加方向上不具有180°区域。
3.一种强电介质薄膜，其特征在于，在同一晶体系中，在垂直于电场的方向上不具有90°区域。
4.如权利要求1～3中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，180°区域按同一角度旋转。
5.如权利要求1～3中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，90°区域按同一角度旋转。
6.如权利要求1～3中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，180°区域在同一电场内反转。
7.如权利要求1～3中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，90°区域在同一电场内反转。
8.如权利要求1～3中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，按同一角度旋转的极化成分，接受同一外加电场，显示同一极化值。
9.如权利要求1～8中任一项所述的强电介质薄膜，其特征在于，由在强电介质薄膜面内，在电场外加方向上高取向后的多晶体构成。
10.如权利要求1～8中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，极化轴分布不具有各向异性。
11.如权利要求1～10中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，使用(111)取向后的正方晶Pb(Zr，Ti)O3强电介质。
12.如权利要求1～10中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，使用(001)取向后的棱面体晶Pb(Zr，Ti)O3强电介质。
13.如权利要求1～10中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，使用(111)或(110)取向后的Bi层状结构强电介质。
14.如权利要求1～10中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，使用(115)或(111)或(110)取向后的SrBi2Ta2O9强电介质。
15.如权利要求1～10中任一项所述的强电介质薄膜，其特征在于，在强电介质薄膜面内，对于电场外加方向，使用(117)或(111)或(107)或(317)取向后的Bi4T3O12强电介质。
16.如权利要求11和13～15中任一项所述的强电介质薄膜，其特征在于，使用半幅值2°以下的(111)取向Pt属金属电极。
17.如权利要求12所述的强电介质薄膜，其特征在于，使用半幅值2°以下的(001)取向Pt属金属电极。
18.如权利要求13～15中任一项所述的强电介质薄膜，其特征在于，使用半幅值2°以下的(110)取向Pt属金属电极。
19.如权利要求16～18中任一项所述的强电介质薄膜，其特征在于，使用Pb和Pt属金属的合金电极。
20.如权利要求1～19中任一项所述的强电介质薄膜，其特征在于，使用利用溶胶—凝胶和MOD溶液的混合溶液制成的强电介质薄膜。
21.如权利要求1～20中任一项所述的强电介质薄膜，其特征在于，在强电介质结构元素中包含Si或Si和Ge。
22.一种强电介质薄膜的制造方法，是权利要求1～21中任一项所述的强电介质薄膜的制造方法，其特征在于，在升压到不足10个气压后的氧化气体气氛中，通过急速过热进行结晶。
23.一种强电介质存储元件，其特征在于，使用权利要求1～22中任一项所述的强电介质薄膜。
24.一种强电介质压电元件，其特征在于，使用权利要求1～22中任一项所述的强电介质薄膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379418 | 2002-12-27 | ||
| JP2002379418A JP4507491B2 (ja) | 2002-12-27 | 2002-12-27 | 薄膜及び素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1519941A true CN1519941A (zh) | 2004-08-11 |
Family
ID=32815928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2003101246532A Pending CN1519941A (zh) | 2002-12-27 | 2003-12-26 | 强电介质薄膜及其制造方法、强电介质存储元件、强电介质压电元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20050072996A1 (zh) |
| JP (1) | JP4507491B2 (zh) |
| CN (1) | CN1519941A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104868048A (zh) * | 2015-05-13 | 2015-08-26 | 重庆科技学院 | 一种光致伸缩复合膜及其制作的光驱动器 |
| CN105256376A (zh) * | 2015-11-18 | 2016-01-20 | 中国科学技术大学 | 一种控制铁电单晶电致形变取向的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866367B2 (en) | 2011-10-17 | 2014-10-21 | The United States Of America As Represented By The Secretary Of The Army | Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making |
| US9761785B2 (en) | 2011-10-17 | 2017-09-12 | The United States Of America As Represented By The Secretary Of The Army | Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing |
| GB2503435A (en) * | 2012-06-25 | 2014-01-01 | Johannes Frantti | Ferroelectric memory devices comprising lead zirconate titanate |
| US9887344B2 (en) | 2014-07-01 | 2018-02-06 | Seiko Epson Corporation | Piezoelectric element, piezoelectric actuator device, liquid ejecting head, liquid ejecting apparatus, and ultrasonic measuring apparatus |
| CN112928116B (zh) * | 2019-12-06 | 2024-03-22 | 财团法人工业技术研究院 | 铁电记忆体 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2948836B2 (ja) * | 1989-09-22 | 1999-09-13 | オリンパス光学工業株式会社 | 強誘電体素子 |
| US5426075A (en) * | 1994-06-15 | 1995-06-20 | Ramtron International Corporation | Method of manufacturing ferroelectric bismuth layered oxides |
| JP3480624B2 (ja) * | 1995-06-09 | 2003-12-22 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| JP3975518B2 (ja) * | 1997-08-21 | 2007-09-12 | 株式会社豊田中央研究所 | 圧電セラミックス |
| JPH1197630A (ja) * | 1997-09-22 | 1999-04-09 | Sharp Corp | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 |
| JP2000091511A (ja) * | 1998-09-11 | 2000-03-31 | Fujitsu Ltd | 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法 |
| JP3401558B2 (ja) * | 1999-12-14 | 2003-04-28 | 独立行政法人産業技術総合研究所 | エピタキシャル複合構造体およびこのものを利用した素子 |
| JP4437178B2 (ja) * | 2000-02-04 | 2010-03-24 | 国立大学法人東京工業大学 | 強誘電体材料薄膜の成膜方法とその用途 |
| JP3764650B2 (ja) * | 2000-04-27 | 2006-04-12 | シャープ株式会社 | 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置 |
| US6396094B1 (en) * | 2000-05-12 | 2002-05-28 | Agilent Technologies, Inc. | Oriented rhombohedral composition of PbZr1-xTixO3 thin films for low voltage operation ferroelectric RAM |
| JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
| JP4058971B2 (ja) * | 2001-03-26 | 2008-03-12 | セイコーエプソン株式会社 | 強誘電体メモリ及び電子機器 |
| JP2002299573A (ja) * | 2001-03-28 | 2002-10-11 | Seiko Epson Corp | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
| JP3845718B2 (ja) * | 2001-04-26 | 2006-11-15 | 独立行政法人産業技術総合研究所 | 紫外線照射によるビスマス系層状ペロブスカイトＳｒＢｉ２Ｔａ２Ｏ９薄膜の新規結晶性・配向性・表面平滑性制御方法 |
| JP4051567B2 (ja) * | 2001-09-05 | 2008-02-27 | セイコーエプソン株式会社 | 強誘電体メモリ装置 |
| WO2003052840A1 (fr) * | 2001-12-18 | 2003-06-26 | Matsushita Electric Industrial Co., Ltd. | Element piezoelectrique, tete d'impression a jet d'encre, capteur de vitesse angulaire, procede de fabrication, et appareil d'enregistrement a jet d'encre |
| JP4040397B2 (ja) * | 2002-08-29 | 2008-01-30 | 富士通株式会社 | 容量素子を有する装置とその製造方法 |
-
2002
- 2002-12-27 JP JP2002379418A patent/JP4507491B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-24 US US10/743,716 patent/US20050072996A1/en not_active Abandoned
- 2003-12-26 CN CNA2003101246532A patent/CN1519941A/zh active Pending
-
2005
- 2005-10-04 US US11/241,959 patent/US7214977B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104868048A (zh) * | 2015-05-13 | 2015-08-26 | 重庆科技学院 | 一种光致伸缩复合膜及其制作的光驱动器 |
| CN104868048B (zh) * | 2015-05-13 | 2018-02-02 | 重庆科技学院 | 一种光致伸缩复合膜及其制作的光驱动器 |
| CN105256376A (zh) * | 2015-11-18 | 2016-01-20 | 中国科学技术大学 | 一种控制铁电单晶电致形变取向的方法 |
| CN105256376B (zh) * | 2015-11-18 | 2017-12-22 | 中国科学技术大学 | 一种控制铁电单晶电致形变取向的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050072996A1 (en) | 2005-04-07 |
| US7214977B2 (en) | 2007-05-08 |
| JP4507491B2 (ja) | 2010-07-21 |
| US20060027849A1 (en) | 2006-02-09 |
| JP2004214274A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1302564C (zh) | 多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件 | |
| US10192972B2 (en) | Semiconductor ferroelectric storage transistor and method for manufacturing same | |
| CN1204625C (zh) | 铁电电容器和半导体器件 | |
| CN1154164C (zh) | 长久保持记忆力的低印记铁电材料及其液体前体和制作方法 | |
| JP4539844B2 (ja) | 誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| US6445025B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| WO2021112247A1 (ja) | 不揮発性記憶装置、不揮発性記憶素子及びその製造方法 | |
| JPH07502150A (ja) | 集積回路メモリー | |
| US7214977B2 (en) | Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device | |
| JP2010267705A (ja) | 半導体メモリセルおよびその製造方法 | |
| US7187575B2 (en) | Memory device and its manufacturing method | |
| CN1132234C (zh) | 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器 | |
| CN1236987A (zh) | 制造铁电集成电路的方法 | |
| CN1542922A (zh) | 强电介质膜、电容器及它们的制造方法及强电介质存储器 | |
| JPH08139292A (ja) | 薄膜キャパシタ及び半導体記憶装置 | |
| JPWO2005117103A1 (ja) | 半導体装置及びその製造方法 | |
| EP1603164A2 (en) | Memory device and its manufacturing method | |
| CN1505117A (zh) | 氧化物薄膜、强电介体薄膜的制造方法、强电介体元件 | |
| JP2000260955A (ja) | キャパシター | |
| JPH10270646A (ja) | 強誘電体薄膜素子の製造方法及び半導体装置 | |
| JPH11145385A (ja) | 電子素子及び電極形成方法 | |
| JPH08249876A (ja) | 強誘電体デバイス | |
| CN1276089A (zh) | 介电元件的制造方法 | |
| JPH09321237A (ja) | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 | |
| JP2001284542A (ja) | 強誘電体メモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |