CN1302564C - 多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件 - Google Patents

多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件 Download PDF

Info

Publication number
CN1302564C
CN1302564C CNB2004100479686A CN200410047968A CN1302564C CN 1302564 C CN1302564 C CN 1302564C CN B2004100479686 A CNB2004100479686 A CN B2004100479686A CN 200410047968 A CN200410047968 A CN 200410047968A CN 1302564 C CN1302564 C CN 1302564C
Authority
CN
China
Prior art keywords
layer
thin layer
face
zirconia
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100479686A
Other languages
English (en)
Other versions
CN1574357A (zh
Inventor
近藤正雄
栗原和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1574357A publication Critical patent/CN1574357A/zh
Application granted granted Critical
Publication of CN1302564C publication Critical patent/CN1302564C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H10N30/708—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H10N30/8554—Lead zirconium titanate based

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

通过在半导体基片上进行外延生长并且保持整合性，提供了一种极化作用增强的多层膜结构。这种多层膜结构包括以氧化锆为主要成分的薄层、具有简单钙钛矿结构的薄层和中间层，所述以氧化锆为主要成分的薄层使外延生长得以进行，所述具有简单钙钛矿结构的薄层的(001)面相对于所述以氧化锆为主要成分的薄层呈45°的面内旋转，并进行外延生长，所述中间层位于所述以氧化锆为主要成分的薄层和所述具有简单钙钛矿结构的薄层之间。

Description

多层膜结构及采用该多层膜结构的 致动元件、电容元件和滤波元件
相关申请参考
本申请要求2003年6月11日提交的名称为“多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件”的日本专利申请JPA2003-166569的优先权，特此引入其全文作为参考。
技术领域
本发明涉及一种多层膜结构，通过在半导体基片上提供由铁电体形成的介电层，所述多层膜结构可用作非易失性半导体存储器等；本发明还涉及采用所述多层膜结构材料的电容元件、致动元件和滤波元件。
背景技术
物质的结晶使铁电层极化，当采用氧化物铁电层时，可以在氧气的存在下，通过加热到数百度引起结晶而获得极化特性。为了安装这种薄层的铁电体来获得大的极化，必须采用组成均一且无缺陷的氧化物单晶层。
然而，在许多情况下很难得到单晶层，通常仅能得到多晶。一方面，多晶由于存在晶界缺陷而导致漏泄电流增加，而且，多晶晶粒的不规则取向会导致其极化作用小于单晶。因此，为了获得大的极化作用，优选采用所谓的外延层，该外延层不但沿垂直于作为基准的基片的方向取向，而且通过取向使得其具有与该基片平面相同的平面。
因此，为了使介电质外延层生长，采用了使硅基片等单晶半导体基片的表面发生取向的方法。然而，这种硅单晶基片由金属形成，当其暴露在高温氧气氛围中时，其表面易于氧化生成二氧化硅层(SiO2)。由于该二氧化硅层是无定形非取向的，因此难以使介电质外延层在其上生长。此外，使所生长的铁电层与硅单晶基片之间的反应和扩散较弱对于铁电层的外延层的生长也很重要。例如名为Mat.Res.Soc.Sym.Pro.Vol.341(1994，P.73)的非专利文献公开了一些可以在硅单晶基片上外延生长的物质的例子，例如稀土元素的氧化物如钇稳定的氧化锆(以下称为YSZ)、氧化铈等；氧化镁、镁氧尖晶石、钛酸锶等。
为了防止硅单晶基片与铁电体的简单钙钛矿氧化物反应，以及为了防止硅单晶基片表面上SiO2的形成，有人尝试形成钇稳定的氧化锆(YSZ)、氧化镁和镁氧尖晶石等的中间层，并使具有钙钛矿结构的氧化物在该中间层的上部外延生长，已有在单晶基片上形成YSZ外延层的报道。例如，关于在硅(001)基片上形成具有钙钛矿结构的(001)外延层的结构，名为J.Appl.Phys.Vol.66(1989，P.5826)的非专利文献公开了SrTiO3(001)/MgAl2O4(001)/Si(001)的外延结构，以及名为J.CrystalGrowth Vol.158(1996，P.84)的非专利文献公开了PZT(001)/MgO(001)/Si(001)的外延结构。
此外，据估计氧化锆层也可作为中间层，因为它能在硅基片上外延生长。非专利文献Appl.phys.Lett.Vol.67(1995，p.1387)公开道，当在氧化锆层上形成具有钙钛矿结构的物质时，钙钛矿结构的(001)面的生长与氧化锆的(001)面成外延关系。
然而，由于具有简单钙钛矿结构的铁电体的极化具有取向性，所以必须将铁电体导向与极化方向和运动方向一致的方向。例如，在电容器部分采用了具有自发极化作用的铁电体的非易失存储器(FeRAM)可作为下一代的存储器用于IC卡等。在例如非易失存储器(FeRAM)等电容器部分，通常采用四方晶系的铁电体钙钛矿氧化物，在(001)面上存在残留的四方晶系铁电体的极化取向。当氧化锆层上的钙钛矿氧化物沿(011)面取向时，残留的极化取向变得倾斜，从而不能得到高的介电常数，导致介电性能的下降。这个问题不仅常见于非易失存储器(FeRAM)中，而且存在于电容元件、致动元件和滤波元件中。
JPA1997-110592公开道，通过在钙钛矿层与添加有稀土氧化物如CeO2等的氧化锆层之间提供一作为中间层的层压薄层，可以得到沿简单钙钛矿结构的氧化物的(001)方向取向的外延薄层。在这种情况下，氧化锆的晶格常数是0.51nm，典型的简单钙钛矿氧化物如钛酸钡和PZT等的晶格常数约为0.39nm，其不整合性的比例(此处用(1-0.39/0.51)×100％表示)为23％。简单钙钛矿氧化物的(011)面上的面间距为(2)1/2×0.39nm≈0.55nm，晶格的不整合性的比例小至-8％。据估计这样才可能发生外延生长。
然而，很难得到完全沿(001)方向取向的简单钙钛矿层，在许多情况下，沿(011)方向的取向有残留，而且不能得到高的介电常数。其结晶特性也差，进一步导致取向性也差，因此不能提高其极化性。然而，JPA1997-110592描述道，钛酸钡层的生长没有导致相对于氧化锆层的面内旋转，而且氧化锆的3个晶格(0.51nm×3＝1.53nm)以与钛酸钡的4个晶格(0.39nm×4＝1.56nm)整合的形式生长。然而，内部具有如此之大的不整合性的生长层显示出界面上应力集中的倾向和剥离的倾向。此外，由于晶格的整合性不良，所以结晶性也低。此外，JPA1997-110592描述道，简单钙钛矿氧化物在氧化锆层的(001)面上以不旋转的形式生长，而且难以得到构造中按45°的面内旋转的形式产生整合性外延生长的层。
发明内容
鉴于上述问题作出了本发明，本发明的一个目的是提供一种多层膜结构，通过在半导体基片上形成结晶取向，并且保持与接地基片的整合性，该多层膜结构具有增强的极化作用。
本发明的另一个目的是，通过上述结晶取向并保持与接地基片的整合性，提供高容量的电容元件、通过增强极化率而显示出增大的移动量和作用力的致动元件以及可响应更宽的频率范围的滤波元件。
为了解决上述问题，本发明提供了例如以下手段。
第一个手段是，在半导体基片的(001)面上具有多个薄层的多层膜结构，其中，所述多层膜结构包含以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层使外延生长得以进行，所述具有简单钙钛矿结构的薄层的(001)面相对于所述以氧化锆为主要成分的薄层呈45°的面内旋转，并进行外延生长。
第二个手段优选具有以下结构，即在所述第一个手段中，在以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层之间具有一中间层。
在所述第一或第二个手段中，所述半导体基片可由硅制成。选择性地，在所述第一或第二个手段中，所述以氧化锆为主要成分的薄层可由碱土金属或Y、Sc等轻稀土金属制成。此外，在所述第一或第二个手段中，可以使含有铂的金属层外延生长，从而在所述多层膜结构中具有简单钙钛矿结构的薄层上提供金属层。
第三个手段优选为，所述中间层的晶格常数为所述具有简单钙钛矿结构的薄层的晶格常数的65～75％。
上述第一、第二或第三个手段中，所述介电层可具有多个具有简单钙钛矿结构的薄层，其中至少一个薄层在所述以氧化锆为主要成分的层上呈现外延生长，并表现出压电效应和电致伸缩效应。
第四个手段为通过在金属基片提供介电层而构成的致动元件，其中，所述介电层包含以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。
此外，第五个手段为通过在金属基片上提供介电层而构成的电容元件，其中，所述介电层包括以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层用于使外延生长在半导体基片的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。
此外，所述第五个手段可以是在金属基片上提供介电层的滤波元件，其中，所述介电层包括以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。
附图说明
图1是本发明一个实施方案的构造示意图，该图显示了多层膜结构的层结构。
图2是本发明另一个实施方案的构造示意图，该图显示了多层膜结构的层结构。
图3显示了每一薄层结构的结晶层结构，图3(a)显示了氧化锆的萤石结构，图3(b)显示了氧化锶的岩盐结构，图3(c)显示了简单钙钛矿的结构。
图4显示了一个多层膜结构的层结构的构造示意图，所述多层膜结构由以外延关系生长的简单钙钛矿的(011)面和氧化锆的(001)面形成。
图5显示了在存在或不存在中间层时简单钙钛矿层的(001)面的取向率的示意图，图5(a)是当存在中间层时观察每一薄层的晶面的X射线衍射图，图5(b)是当不存在中间层时观察每一薄层的晶面的X射线衍射图，
图6显示了由实施方案3得到的滤波元件的层结构的示意图的平面图。
图7(a)显示了所得到的层的X射线衍射图的结果，图7(b)显示了φ扫描的结果。
图8显示了STO外延层的(001)面峰的ω摇摆曲线，所述STO外延层直接形成于沿(001)面取向的YSZ外延层上。
具体实施方式
以下将参照附图阐述本发明的优选实施方式。
图1是本发明一个实施方式的构造示意图，该图显示了多层膜结构的层结构。本发明的多层膜结构包括一个以氧化锆为主要成分的薄层和一个具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层允许在半导体基片上的(001)面上外延生长，所述具有简单钙钛矿结构的薄层发生外延生长，且其(001)面呈现出45°的面内旋转。
图2是本发明另一个实施方式的构造示意图，该图显示了多层膜结构的层结构。本发明的多层膜结构包括一个以氧化锆为主要成分的薄层和一个具有简单钙钛矿结构的薄层，并且在所述以氧化锆为主要成分的薄层和所述具有简单钙钛矿结构的薄层之间具有一中间层，所述以氧化锆为主要成分的薄层允许在半导体基片上的(001)面上外延生长，所述具有简单钙钛矿结构的薄层发生外延生长，且其(001)面呈现出45°的面内旋转。
作为半导体基片，可以采用硅(Si)、镓·砷(GaAs)等金属的单晶。作为这种半导体基片，优选硅。硅由廉价的原料制得，其用途广泛，且易用于各种元件。
在该硅单晶基片上提供一个以氧化锆(ZrO)为主要成分的薄层(如果没有另外的说明，下面称之为“ZrO层”)，并在该ZrO层上提供一个由外延生长形成的中间层和一个由外延生长形成的具有简单钙钛矿结构的薄层(如果没有另外的说明，下面称之为“简单钙钛矿层”)。如图1和2所示，简单钙钛矿层的(001)面在对着ZrO层的(001)面的(001)面上发生取向，而且，简单钙钛矿层具有叠层结构，该叠层结构具有与硅单晶基片和ZrO层的(001)面相同的取向，并在(001)面上显示出45°的面内旋转。
此外，如图2所示，提供具有岩盐结构的层作为中间层。该岩盐结构也具有类似于ZrO层和简单钙钛矿层的立方晶体结构。图3显示了每一薄层结构的结晶层结构，图3(a)显示了氧化锆的萤石结构，图3(b)显示了中间层氧化锶的岩盐结构，图3(c)显示了简单钙钛矿的结构。
如现有技术所述，简单钙钛矿层的晶格常数与ZrO层的晶格常数有很大不同，也即表现出很小的整合性，因此，图4显示了一个多层膜结构的层结构的构造示意图，所述多层膜结构由以外延关系生长的简单钙钛矿的(011)面和ZrO的(001)面形成。如图4(a)所示，简单钙钛矿层相对于ZrO层倾斜45°，ZrO层的(001)面和简单钙钛矿层的(011)面在保持其外延关系的同时生长。在此情形下，ZrO的晶格常数为0.51nm，而且其二者均为立方晶体形式，然而，尽管同为立方晶体，但象钛酸钡和PZT等典型的简单钙钛矿的晶格常数为0.39nm，且其(011)面的晶格间距为21/2×0.39nm＝0.55nm，该常数与ZrO的晶格常数0.51nm近似，且其不整合性的差异减少。如图4(b)所示，在与倾斜45°的(001)面而不是与简单钙钛矿层的(011)面保持外延关系的同时发生生长。然而，简单钙钛矿层的残留极化作用是在(001)面上，该(001)面相对垂直方向倾斜，该垂直方向即为硅单晶基片的运动方向，因此，极化作用下降，而且极化需要高的电压和响应滞后时间，结果，当用作多层膜结构时，其介电性质下降。
在本发明中，如图2所示，提供一个中间层来使简单钙钛矿层具有外延关系，但保持(001)面的排列。对于外延生长，下部层与呈现外延生长的上部层的整合性是重要的。
为了降低整合性，通过减少在ZrO层上外延生长的中间层的晶格常数与简单钙钛矿层(001)面对角线上的晶格间距(以下简称为“晶格间距”)之差，在保持(001)面的排列的同时，使在(001)面内发生45°的面内旋转，从而减少了由晶格间距造成的不整合性之差。在此情形下，可以用中间层的晶格常数与简单钙钛矿的(001)面的晶格间距之差来表示不整合性。
此处，如上所述，象平面倾斜45°的情形一样，未发生45°面内旋转时的23％的差异变为发生了45°面内旋转后的-8％，也即，在简单钙钛矿的情况下该差异较大，然而，该差异尚未大到影响外延生长的程度。因此，鉴于相应原子的差异至少为8％或低于8％，且是在发生45°的面内旋转的同时进行的外延生长，所以，以简单钙钛矿层的晶格常数为基准，必须使晶格常数或晶格间距在92％～108％的范围内，优选中间层的晶格常数在65～75％的范围内。
此外还必须考虑原子的排列。在本发明中，该中间层不扰乱两侧相邻层的外延关系，而且简单钙钛矿不扰乱与ZrO层的外延关系，简单钙钛矿层可以外延生长。
选择性地，如图3(a)所示，在氧化锆的萤石结构中，阳离子位于(001)面的角上，如图3(b)所示，在中间层的岩盐结构中，阳离子位于晶格的角上，阴离子位于晶格的边的中央。此处作为岩盐结构的一个例子，氧化锶(以下称为“SrO”)的晶格常数为0.52nm。如图3(c)所示，在简单钙钛矿层的晶体结构中，阳离子位于(001)面的角上。
ZrO层和中间层即SrO层具有大致相同的晶格常数，ZrO层和SrO中间层尽管相同阳离子的排列不同，但表现出外延生长。然而，如果假定SrO层和简单钙钛矿层与上述ZrO层和简单钙钛矿相同，则其晶格常数不同，所以，简单钙钛矿层不能在(001)面上发生外延生长。然而，当在SrO层的晶体结构中的(001)面上存在阴离子时会产生引力。因此，鉴于晶格常数或晶格间距的差异在65～75％之间以及存在离子力的作用这一事实，甚至在发生了45°的面内旋转时，也有可能在保持(001)面的外延关系的同时稳定存在。
于是，在本发明的多层膜结构中，硅半导体基片上形成了以ZrO为主要组分的外延层，在该硅半导体基片的(001)面和具有简单钙钛矿结构的氧化物之间形成了各种物质，结果导致了具有岩盐结构的中间层的形成，并在该中间层上形成了具有简单钙钛矿结构的层，于是每一层均可表现出外延生长，从而导致形成了完全朝向(001)面方向的排列，并可形成很高结晶性的简单钙钛矿结构的层。
此处，图5是显示了在存在或不存在中间层时简单钙钛矿层的(001)面的取向率的示意图，图5(a)是在具有中间层的情况下，观察每一薄层的晶面得到的X射线衍射图，图5(b)是在不具有中间层的情况下，观察每一薄层的晶面得到的X射线衍射图。在图5中，Si表示硅单晶基片，STO表示具有简单钙钛矿结构的钛酸锶，YSZ表示通过添加Y稳定的氧化锆(以下简称为“YSZ”)，SrO表示作为中间层的氧化锶。
如图5(b)所示，在没有中间层的叠层状况下，没有观察到钛酸锶的(001)面，这表明(001)面的排列是主要的。相比之下，在图5(a)中，具有由厚度为1.5nm的SrO形成的中间层。此处，观察到SrO/YSZ也排列在(001)面上，简单钙钛矿层的STO几乎排列在(001)面上，而没有沿着(011)面取向。于是，通过在YSZ层上提供具有岩盐结构的中间层，可以将在该YSZ层上形成的简单钙钛矿层的STO层排列在(001)面上。
作为中间层，优选在(001)面的角上具有阳离子且在晶格的边上具有阴离子的岩盐结构，具体而言，可以是选自氧化镁、氧化钙、氧化钡和氧化锶中的至少一种氧化物，而且，更优选晶格常数与YSZ接近的SrO。
在图1所示的多层膜结构中，形成很厚的具有岩盐结构的SrO初始层。该图是显示图2所示多层膜结构的层结构的构造示意图，即显示了中间层大部分消失的状况。通过形成极薄的具有岩盐结构的SrO，SrO被热扩散在直接形成于其上的简单钙钛矿氧化物的形成层中，于是可以得到一种多层结构，在所述多层结构中，具有直接(001)取向的钙钛矿结构的外延层形成于如图2所示的YSZ外延层上。在此情形下，热扩散前的中间层可足够薄，薄至1mm或1mm以下，因为相邻最近的原子对元素的排列影响最大。此外，一旦排列之后，甚至在晶体不发生变性的高温范围内，原子被热处理扩散消失，简单钙钛矿层的初始晶体结构也可保持下来，因为这些原子的数量很小。
如上所述，通过使简单钙钛矿层的(001)面与ZrO层和硅半导体基片的排列相一致，可以增强极化作用，而且，当其作为多层膜结构时，可以缩短在低电压下的响应时间。
ZrO层优选含有碱土金属或包括Y和Sc在内的轻稀土金属。纯净的氧化锆在高温下属四方晶系，在室温下属单斜晶系，冷却时发生相转变。由于在该相转变中体积变化很大，所以不容易得到紧密的附着层。通过加入碱土金属或包括Y和Sc在内的轻稀土金属，相转变的温度降低，从而获得稳定。因此，优选采用该稳定化的四方晶系ZrO层。关于该加入量，例如，在加入了Y的钇稳定的氧化锆(YSZ)中，Zr与Y的原子之比Z/Y优选0.3～3.0。
具有这种简单钙钛矿结构的大部分氧化物是铁电体，可以提到的有具有压电特性、介电性质、热电特性、半导电特性、导电性和光电效应的材料。这些材料适合以多层膜结构的形式使用。除SrTiO3、BaSrTiO3、(Ba，Sr)TiO3、SrTiO3、(Pb，La)(Zr，Ti)O3、Pb(Zr，Ti)O3和PbTiO3之外，所述简单钙钛矿还可以是含有二价的Mg和Ga金属元素的物质。此外，所述简单钙钛矿还可以是含有Ag、Al、Ba、Bi、Ca、Ce、Cd、Co、Cu、Dy、Eu、Fe、Ga、Gd、Hf、Ir、In、La、Sb、Sc、Sm、Sn、Sr、Ta、Te、Th、Tl、U、V、W、Y、Yb、Zr等的物质。它们不局限于化学计量比例的组成，例如，在SrTiO3中，Sr/Ti的原子比优选0.7～1.3。氧O优选在以3为中心的附近，在2.7～3.3的范围内。在保持这种简单钙钛矿结构的前提下，可以根据介电性质适当选择原子比。
具体地说，其中，作为具有简单钙钛矿结构的物质，可以采用选自以下一组物质中的至少一种氧化物：SrRuO3、CaRuO3、LaNiO3、(LaxSi1-x)CoO3(其中，0＜x＜1)、CaTiO3和(BaxSr1-x)TiO3(其中，0＜x＜1)。这些物质可用于例如采用铁电体的非易失性存储器(FeRAM)。通过利用铁电体的滞后效应，可以获得非易失性存储器，通过采用具有大的残余极化作用的铁电体形成具有高度整合性的层，可以获得一种多层膜结构，这种多层膜结构具有在反复使用时的强的抗疲劳层。此外，由于其相对介电常数很大，所以，在电容元件中它可以以层状电容器的形式使用。其结构为在基片上按顺序层叠下部电极、介电层和上部电极，可以以这种方式使用具有下部电极功能的半导体基片。关于电容元件，通过采用其中的介电层具有大的相对介电常数tanδ(介电损失)的材料，可以得到大电容的电容元件。
在本发明的多层膜结构中，至少一个介电层具有压电效应或电致伸缩效应。压电效应是指在施加外力时发生极化的现象，电致伸缩效应是指施加电场时发生电介质极化，并因此而产生应力的现象。这种具有压电效应或电致伸缩效应的材料有选自以下一组物质中的至少一种或多种氧化物：Pb(Zr1-xTix)O3(0＜x＜1)、(Pb1-yLay)(Zr1-xTix)O3(0＜x，y＜1)、Pb(B′0.33B″0.57)xTiyZr1-x-yO3(0＜x，y＜1，B′表示二价过渡金属，B″表示五价过渡金属)、Pb(B′0.5B″0.5)xTiyZr1-x-yO3(0＜x，y＜1，B′表示三价过渡金属，B″表示五价过渡金属)和Pb(B′0.33B″0.67)xTiyZr1-x-yO3(0＜x，y＜1，B′表示六价过渡金属，B″表示三价过渡金属)。例如，由于其压电效应显著，所以可得到对小变化敏感且响应良好的极薄的致动元件。
另外，除具有简单钙钛矿结构的薄层之外，还可提供具有钨青铜结构的薄层。在具有钨青铜结构的薄层中，可以使用选自以下一组物质中的至少一种氧化物：(SrxBa1-x)Nb2O6(其中，0＜x＜1)、(Sr1-xBax)Ta2O6(其中，0＜x＜1)、PbNb2O6、Ba2NaNb5O15和(BaxSr1-x)TiO3(其中，0＜x＜1)。由于钙钛矿层会在这些钙钛矿层上外延生长，所以这些层可具有多层结构。它们不局限于化学计量的组成，而是可以在显示出介电性质的范围内适当地选择组成。
一般来说，钨青铜结构大多基于这样一种结构，其中，在简单钙钛矿结构中缺少部分阳离子位点。因此，通过形成八面体的氧的振动得到铁电性质，而且，从外延关系的角度来看，可以认为它与简单钙钛矿结构相同。
除具有简单钙钛矿结构的薄层之外，还可提供具有铋层结构的薄层。所述铋层结构的薄层可以是选自以下一组物质中的至少一种氧化物：(Bi1-xRx)4Ti3O12(其中，R表示包括Y和Sc在内的轻稀土金属，0＜x＜1)、SrBi2Ta2O9和SrBi4Ti4O15。所述铋层结构是一种由(Bi2O2)2(Am-1BmO3m+1)2表示的晶体结构，其中，在(Bi2O2)2层之间夹有多个钙钛矿结构。它们也可通过中间层以与简单钙钛矿结构相同的方式外延生长。这些层可被制作进入多层结构中，因为钙钛矿层在钙钛矿层上会外延生长。形成该铋层结构八面体的氧的振动可产生铁电特性。通过采用(Bi1-xRx)4Ti3O12等可得到多层膜结构。它们不局限于化学计量的组成，而是可以在显示出介电性质的范围内适当地选择组成。
通过在简单钙钛矿层上使含有铂族金属的金属层外延生长而得到该多层膜结构。在该多层膜结构中，可在STO上形成由例如铂和铱等铂族金属构成的能够外延生长的层。
此外，形成多层结构之后，为了改善该层的结晶性，可以通过在氧气中升温至该层的形成温度以上进行热退火。在此情形下，由于氧气穿过该层进入基片，在具有岩盐结构的层和基片之间形成硅的热氧化层。由于已经完成了外延生长，所以即使形成该新的硅热氧化层，也不会对其他薄层的结构有影响。
实施例
下面将更详细地阐述本发明的实施例。通过提供一种叠层结构可以得到一种致动元件，所述叠层结构包括以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片上的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。在此方法中，在半导体基片和简单钙钛矿的其中之一或二者上提供电极。下面将描述其实施例。
(实施例1)
下面将阐述本发明的致动元件的具体制造方法。
首先，冲洗具有(001)方向的2英寸硅单晶基片，然后，将其浸在9％的稀氢氟酸中以去除该基片表面的SiO2层。将这种硅单晶基片置于成层室中，保持在800℃。在5×10-4Torr(托)压力和通有12sccm的氧气流的条件下，用KrF准分子激光器照射钇稳定的氧化锆靶(以下称为“YSZ靶”)7分钟，用脉冲激光气相淀积法使YSZ层外延生长。
其次，在红外加热炉中，在5L/分钟的氧气流和大气压下，将该层在1000℃加热2小时，从而在YSZ和硅基片之间形成硅的热氧化层，以便改善YSZ层的结晶性。
再次，将该层再次返回到成层室，将该靶变为碳酸锶靶，在大气压和通氧气的条件下，在1000℃加热2小时，在10mTorr(毫托)压力和通有6sccm的氧气流的条件下，使该层保持在800℃，用激光照射2分钟，以便使氧化锶层在YSZ层上外延生长。
然后，将该靶变为钛酸锶靶，在10mTorr压力和通有6sccm的氧气流的条件下，用激光照射该层2分钟，以便使钛酸锶层在SrO/YSZ层上外延生长。
冷却后，从成层室中取出该基片。将该基片置于溅射装置室中，保持在600℃，在通有30sccm氩气和1sccm的氧气流的条件下用铂溅射20分钟，以便形成铂外延层。
冷却后，从室中取出该基片。滴上0.3cc PLZT溶胶凝胶液体(组成：PLZT 113/3/45/55)，用旋涂器旋转。将该基片置于事先加热至350℃的热板上蒸发溶剂，然后冷却到室温。重复该操作三次，以便充分去除溶剂。
然后，在大气压和通有5L/分钟的氧气流的条件下，在65℃加热该基片10分钟，以便使PLZT层结晶。将一金属罩置于该基片上，通过溅射法在其上形成圆形的铂层。
然后，在底部涂上抗蚀树脂并形成图案，并且制作一定尺寸的开口。然后，将该基片浸入80℃的饱和KrOH溶液，对该硅基片进行各向异性刻蚀，从而得到隔膜结构。
进一步地，在大气压和通有5L/分钟的氧气流的条件下，在600℃加热该基片60分钟，以便进行PLZT层的回复退火。
由上述方法得到致动元件。
此外，通过提供一介电层可以得到一电容元件，所述介电层包括以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片上的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。在此方法中，在半导体基片和简单钙钛矿的其中之一或二者上提供电极。下面将描述其实施例。
(实施例2)
下面将阐述本发明的电容元件的具体制造方法。
首先，冲洗具有(001)方向的2英寸硅单晶基片，然后，将其浸在9％的稀氢氟酸中以去除该基片表面的SiO2层。将这种硅单晶基片置于成层室中，保持在800℃。在5×10-4Torr压力和通有12sccm的氧气流的条件下，用KrF准分子激光器照射钇稳定的氧化锆靶(以下称为“YSZ靶”)7分钟，用脉冲激光气相淀积法使YSZ层外延生长。在红外加热炉中，在5L/分钟的氧气流和大气压下，将该层在1000℃加热2小时，从而在YSZ和硅基片之间形成硅的热氧化层，以便改善YSZ层的结晶性。
其次，将该层再次返回到成层室，将该靶变为碳酸锶靶，在大气压和通氧气的条件下，在1000℃加热2小时，在10mTorr压力和通有6sccm的氧气流的条件下，使该层保持在800℃，用激光照射2分钟，以便使氧化锶层在YSZ层上外延生长。
将该靶变为SrRuO3，在10mTorr压力和通有6sccm的氧气流的条件下，用激光照射该层10分钟，以便使钌酸锶层在SrO/YSZ层上沿(001)方向外延生长。
然后，将靶变为PZT52/48，并在200mTorr压力和通有6sccm的氧气流的条件下，用激光照射该层10分钟，以便使PZT层在SrRuO3/SrO/YSZ层上外延生长。
此后，将一个金属罩放在该基片上，于此用溅射法制成圆形铂层。在大气压和通有5mL/分钟的氧气流的条件下，在600℃加热该基片60分钟，以便进行PLZT层的回复退火。
由上述方法得到电容元件。
此外，通过提供一介电层可以得到一滤波元件，所述介电层包括以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片上的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。在此方法中，在半导体基片和简单钙钛矿的其中之一或二者上提供电极。
为了用作SAW(表面声波)滤波元件，必需形成一个具有压电特性的层。作为具有压电特性的层，可以直接在具有岩盐结构的中间层上形成压电层，或者在具有简单钙钛矿结构的绝缘层上形成压电层，例如，STO层等。通过在所得的压电层上形成蜂窝状的上部电极，可以得到SAW滤波元件。下面将描述其实施例。
(实施例3)
图6是显示了由实施例3得到的滤波元件的层结构的示意图的平面图。
首先，冲洗具有(001)方向的2英寸硅单晶基片，然后，将其浸在9％的稀氢氟酸中以去除该基片表面的SiO2层。将这种硅单晶基片置于成层室中，保持在800℃。在5×10-4Torr压力和通有12sccm的氧气流的条件下，用KrF准分子激光器照射钇稳定的氧化锆靶(以下称为“YSZ靶”)7分钟，用脉冲激光气相淀积法使YSZ层外延生长。
其次，将该靶变为碳酸锶靶，在大气压和通氧气的条件下，在1000℃加热2小时，在10mTorr压力和通有6sccm的氧气流的条件下，使该层保持在800℃，用激光照射2分钟，以便使氧化锶层在YSZ层上外延生长。
然后，将该靶变为钛酸锶靶，在10mTorr压力和通有氧气流的条件下，用激光照射该层10分钟，以便使钛酸锶层在YSZ层上外延生长。
冷却后，从成层室中取出该基片。将该基片置于溅射装置室中，保持在600℃，在通有30sccm氩气和1sccm的氧气流的条件下用铂溅射20分钟，以便形成铂外延层。
冷却后，从室中取出该基片。滴上0.3cc PLZT溶胶凝胶液体(组成：PLZT 113/3/45/55)，用旋涂器旋转。将该基片置于事先加热至350℃的热板上放置1分钟以蒸发溶剂，然后冷却到室温。重复该操作三次，以便充分去除溶剂。
然后，在大气压和通有5L/分钟的氧气流的条件下，在65℃加热该基片10分钟。将一金属罩置于该基片上，通过溅射法在其上形成圆形的铂层。
进一步地，在大气压和通有5L/分钟的氧气流的条件下，在600℃加热该基片60分钟，以便进行PLZT层的回复退火。
由上述方法得到滤波元件。
图7(a)显示了具有简单钙钛矿结构的STO层的X射线衍射图结果，该STO层采用了显示出(001)面的硅单晶基片，在该(001)面上形成了YSZ外延层，该STO层还采用了具有岩盐结构的SrO中间层，图7(b)显示了其φ扫描结果。通过X射线衍射法的2θ-θ扫描结果显示了基片的垂直方向的取向，φ扫描结果显示了基片的面内方向的取向。在图7(a)的2θ-θ扫描结果中，只可观察到所述硅单晶的{001}峰和YSZ的{001}峰、SrO的{001}峰和钙钛矿结构的{001}峰。YSZ和SrO的晶格常数大约是0.51nm，用X射线衍射法不能将峰分开。没有观察到其他指数例如{011}和{111}的衍射，这意味着所有的薄层均为(001)取向。在图7(b)的φ扫描结果中可见到四个峰，包括硅面内的(202)、YSZ和SrO的(202)面和STO的(101)面，所以，这些峰具有四重对称性，而且所有薄层都外延生长。相对于硅、YSZ和SrO，STO的(101)面的峰表现角度移动了45°。这表明，相对于基片的面内，STO的晶格呈45°的面内旋转，且沿(001)面的取向方向生长。
图8显示了STO外延层的(001)面峰的ω摇摆曲线，所述STO外延层直接形成于沿(001)面取向的YSZ外延层上。半宽度小于1°而为0.78°，作为形成于硅基片上的钙钛矿氧化物薄层，它显示出很高的结晶性。这是因为在与氧化锆相对的面内，钙钛矿氧化物层发生45°的面内旋转并生长，结果是提高了晶格的整合性。所以，这种叠加在上部的复合层状层在生长的同时继承了该层的结晶性而，这说明得到了由结晶性良好的层组成的叠层结构。
通过使用本发明的叠层结构而增加了极化性，从而可以提供较小的高性能多层膜结构，还可提供采用该多层膜结构的致动元件、电容元件和滤波元件。

Claims (19)

1.在半导体基片的(001)面上具有多个薄层的多层膜结构，其中，所述多层膜结构包含以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层，以及具有岩盐结构的中间层，所述以氧化锆为主要成分的薄层使外延生长得以进行，所述具有简单钙钛矿结构的薄层的(001)面相对于所述以氧化锆为主要成分的薄层呈45°的面内旋转，并进行外延生长。
2.根据权利要求1所述的多层膜结构，其中所述半导体基片用硅制成。
3.根据权利要求1所述的多层膜结构，其中，所述以氧化锆为主要成分的层含有碱土金属或包括Y和Sc在内的轻稀土金属。
4.根据权利要求1所述的多层膜结构，其中，使含有铂的金属层外延生长，从而使所述具有简单钙钛矿结构的薄层上具有所述金属层。
5.根据权利要求4所述的多层膜结构，其中，所述含铂的金属层含有铂和铱的混合物或其中任一种金属。
6.根据权利要求1所述的多层膜结构，其中，所述中间层的晶格常数为所述具有简单钙钛矿结构的薄层的晶格常数的65％～75％。
7.根据权利要求6所述的多层膜结构，其中，在所述中间层的晶体结构中，阳离子位于晶格的角上，阴离子位于晶格的边的中央。
8.根据权利要求1所述的多层膜结构，其中，所述中间层含有选自由氧化镁、氧化钙、氧化钡和氧化锶组成的组中的至少一种氧化物。
9.根据权利要求1所述的多层膜结构，其中，所述具有简单钙钛矿结构的薄层含有选自由SrRuO3、CaRuO3、LaNiO3、(LaxSi1-x)CoO3、CaTiO3和(BaxSr1-x)TiO3组成的组中的至少一种氧化物，其中，0＜x＜1。
10.根据权利要求1所述的多层膜结构，其中，所述介电层具有多个具有简单钙钛矿结构的薄层，其中至少一个层是在所述以氧化锆为主要成分的层上呈外延生长的薄层，并具有压电效应或电致伸缩效应。
11.根据权利要求10所述的多层膜结构，其中，所述具有压电效应或电致伸缩效应的材料含有选自以下一组物质中的至少一种氧化物：Pb(Zr1-xTix)O3(0＜x＜1)、(Pb1-yLay)(Zr1-xTix)O3(0＜x，y＜1)、Pb(B′0.33B″0.57)xTiyZr1-x-yO3(0＜x，y＜1，B′表示二价过渡金属，B″表示五价过渡金属)、Pb(B′0.5B″0.5)xTiyZr1-x-yO3(0＜x，y＜1，B′表示三价过渡金属，B″表示五价过渡金属)和Pb(B′0.33B″0.57)xTiyZr1-x-yO3(0＜x，y＜1，B′表示六价过渡金属，B″表示三价过渡金属)。
12.根据权利要求1所述的多层膜结构，其中，在所述具有简单钙钛矿结构的薄层上提供具有钨青铜结构的薄层。
13.根据权利要求12所述的多层膜结构，其中，所述具有钨青铜结构的薄层含有选自以下一组物质中的至少一种氧化物：(SrxBa1-x)Nb2O6(其中，0＜x＜1)、(Sr1-xBax)Ta2O6(其中，0＜x＜1)、PbNb2O6、Ba2NaNb5O15和(BaxSr1-x)TiO3(其中，0＜x＜1)。
14.根据权利要求1所述的多层膜结构，其中，在所述具有简单钙钛矿结构的薄层上提供具有铋层结构的薄层。
15.根据权利要求14所述的多层膜结构，其中，所述具有铋层结构的薄层含有选自以下一组物质中的至少一种氧化物：(Bi1-xRx)4Ti3O12(其中，R表示包括Y和Sc在内的轻稀土金属，0＜x＜1)、SrBi2Ta2O9和SrBi4Ti4O15。
16.根据权利要求1所述的多层膜结构，其中，在所述半导体基片和所述以氧化锆为主要成分的氧化物薄层之间提供硅的热氧化层。
17.具有位于金属基片上的介电层的致动元件，其中，所述介电层包含以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层以及具有岩盐结构的中间层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片上的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。
18.具有位于金属基片上的介电层的电容元件，其中，所述介电层包含以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层以及具有岩盐结构的中间层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片上的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。
19.具有位于金属基片上的介电层的滤波元件，其中，所述介电层包含以氧化锆为主要成分的薄层和具有简单钙钛矿结构的薄层以及具有岩盐结构的中间层，所述以氧化锆为主要成分的薄层使外延生长在半导体基片上的(001)面上得以进行，所述具有简单钙钛矿结构的薄层进行外延生长，且其(001)面呈45°的面内旋转。
CNB2004100479686A 2003-06-11 2004-06-09 多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件 Expired - Fee Related CN1302564C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003166569A JP4734823B2 (ja) 2003-06-11 2003-06-11 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP166569/2003 2003-06-11

Publications (2)

Publication Number Publication Date
CN1574357A CN1574357A (zh) 2005-02-02
CN1302564C true CN1302564C (zh) 2007-02-28

Family

ID=33296845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100479686A Expired - Fee Related CN1302564C (zh) 2003-06-11 2004-06-09 多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件

Country Status (4)

Country Link
US (1) US7368172B2 (zh)
EP (1) EP1486590B1 (zh)
JP (1) JP4734823B2 (zh)
CN (1) CN1302564C (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365712B2 (ja) * 2004-03-25 2009-11-18 富士通株式会社 半導体装置の製造方法
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
KR100642635B1 (ko) * 2004-07-06 2006-11-10 삼성전자주식회사 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
JP2006303219A (ja) * 2005-04-21 2006-11-02 Murata Mfg Co Ltd 可変容量素子
JP2008147233A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp アクチュエータ装置の製造方法及び液体噴射ヘッド
JP4970556B2 (ja) * 2007-02-20 2012-07-11 シエル・インターナシヨナル・リサーチ・マートスハツペイ・ベー・ヴエー ガス分離膜システムおよびその調製または再生方法および使用
JP2009070926A (ja) * 2007-09-11 2009-04-02 Tokyo Institute Of Technology ペロブスカイト型酸化物薄膜の成膜方法および積層体
JP2011044579A (ja) * 2009-08-21 2011-03-03 Murata Mfg Co Ltd 圧電薄膜素子及びその製造方法
KR101374303B1 (ko) * 2009-11-26 2014-03-14 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스 및 압전 디바이스의 제조방법
JP5791370B2 (ja) * 2010-06-10 2015-10-07 キヤノン株式会社 圧電材料、圧電素子、液体吐出ヘッド、超音波モータおよび塵埃除去装置
JP5427835B2 (ja) 2011-05-25 2014-02-26 太陽誘電株式会社 圧電駆動素子及び圧電駆動装置
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
KR101305271B1 (ko) * 2012-03-22 2013-09-06 한국기계연구원 자기전기 복합체
JP6024502B2 (ja) * 2013-02-13 2016-11-16 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
US10347423B2 (en) 2014-05-12 2019-07-09 Capacitor Sciences Incorporated Solid multilayer structure as semiproduct for meta-capacitor
US10340082B2 (en) 2015-05-12 2019-07-02 Capacitor Sciences Incorporated Capacitor and method of production thereof
WO2015175558A2 (en) 2014-05-12 2015-11-19 Capacitor Sciences Incorporated Energy storage device and method of production thereof
RU2017112074A (ru) * 2014-11-04 2018-12-05 Кэпэситор Сайенсиз Инкорпорейтед Устройства для хранения энергии и способы их получения
WO2016138310A1 (en) 2015-02-26 2016-09-01 Capacitor Sciences Incorporated Self-healing capacitor and methods of production thereof
US9932358B2 (en) 2015-05-21 2018-04-03 Capacitor Science Incorporated Energy storage molecular material, crystal dielectric layer and capacitor
US9941051B2 (en) 2015-06-26 2018-04-10 Capactor Sciences Incorporated Coiled capacitor
US10026553B2 (en) 2015-10-21 2018-07-17 Capacitor Sciences Incorporated Organic compound, crystal dielectric layer and capacitor
US10305295B2 (en) 2016-02-12 2019-05-28 Capacitor Sciences Incorporated Energy storage cell, capacitive energy storage module, and capacitive energy storage system
US10153087B2 (en) 2016-04-04 2018-12-11 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US9978517B2 (en) 2016-04-04 2018-05-22 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US10128350B2 (en) 2016-09-22 2018-11-13 Iqe Plc Integrated epitaxial metal electrodes
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US10395841B2 (en) 2016-12-02 2019-08-27 Capacitor Sciences Incorporated Multilayered electrode and film energy storage device
KR20180090116A (ko) * 2017-02-02 2018-08-10 삼성전자주식회사 광 필터 및 이를 포함하는 광 분광기
US20200388489A1 (en) * 2019-06-06 2020-12-10 Iqe Plc Integrated epitaxial metal electrodes for modified devices
KR102441000B1 (ko) * 2020-06-02 2022-09-05 연세대학교 산학협력단 압전발광 구조체, 압전 구조체, 이의 제조 방법 및 이를 이용하는 고감도 압력 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
US20020015852A1 (en) * 2000-04-27 2002-02-07 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369280A (ja) * 1986-09-10 1988-03-29 Hitachi Ltd 圧電素子及びその製造方法
JP3310881B2 (ja) 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JP4036544B2 (ja) * 1998-09-22 2008-01-23 Ｔｄｋ株式会社 電圧制御発振器
US6319730B1 (en) * 1999-07-15 2001-11-20 Motorola, Inc. Method of fabricating a semiconductor structure including a metal oxide interface
JP2001122698A (ja) * 1999-10-26 2001-05-08 Seiko Epson Corp 酸化物電極薄膜
JP2001313429A (ja) * 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
JP2003142479A (ja) * 2001-11-02 2003-05-16 Fujitsu Ltd 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
US20020015852A1 (en) * 2000-04-27 2002-02-07 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device

Also Published As

Publication number Publication date
US7368172B2 (en) 2008-05-06
JP2005005450A (ja) 2005-01-06
US20040253466A1 (en) 2004-12-16
CN1574357A (zh) 2005-02-02
EP1486590A1 (en) 2004-12-15
JP4734823B2 (ja) 2011-07-27
EP1486590B1 (en) 2013-12-11

Similar Documents

Publication Publication Date Title
CN1302564C (zh) 多层膜结构及采用该多层膜结构的致动元件、电容元件和滤波元件
Hao et al. A comprehensive review on the progress of lead zirconate-based antiferroelectric materials
KR101355366B1 (ko) 압전 재료 및 이를 사용하는 장치
JP5599185B2 (ja) 圧電材料および圧電素子
JPWO2002102709A1 (ja) セラミックス膜およびその製造方法、ならびに強誘電体キャパシタ、半導体装置、その他の素子
JP2008042069A (ja) 圧電体素子とその製造方法
CN1754858A (zh) 压电/电致伸缩陶瓷组合物及其应用
CN100580932C (zh) 铁电膜、铁电膜的制造方法、铁电电容器、以及铁电存储器
JP2013211539A (ja) 圧電素子、液体吐出ヘッドおよび液体吐出装置
JP3669860B2 (ja) 積層薄膜
JP4401300B2 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
CN1711624A (zh) 制造半导体器件的方法
JP2021185614A (ja) 成膜装置
JPWO2004077562A1 (ja) 電極層および誘電体層を含む積層体ユニット
JP3705695B2 (ja) 層状ペロブスカイト構造の誘電体薄膜の作製方法、層状ペロブスカイト構造の誘電体薄膜及び層状ペロブスカイト構造の誘電体薄膜を有する電子部品
JP2016001662A (ja) 誘電体素子および圧電体素子
JP4507491B2 (ja) 薄膜及び素子
JP2012018944A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
JPH11103024A (ja) 強誘電体素子および半導体装置
JP2009054934A (ja) 圧電体素子
CN1270383C (zh) 半导体存储设备及其制造方法
CN1505117A (zh) 氧化物薄膜、强电介体薄膜的制造方法、强电介体元件
JP2009208985A (ja) 機能性酸化物構造体、及び機能性酸化物構造体の製造方法
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JP2009117852A (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20200609