JPH11251586A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH11251586A JPH11251586A JP10050984A JP5098498A JPH11251586A JP H11251586 A JPH11251586 A JP H11251586A JP 10050984 A JP10050984 A JP 10050984A JP 5098498 A JP5098498 A JP 5098498A JP H11251586 A JPH11251586 A JP H11251586A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- oxide film
- electric field
- effect transistor
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 37
- 230000005684 electric field Effects 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000005685 electric field effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 20
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000000126 substance Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000010287 polarization Effects 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009661 fatigue test Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 酸化膜を積極的に利用し、製作が容易で十分
な特性を持った電界効果トランジスタを提供することを
目的とする。 【解決手段】 電界効果トランジスタのゲートをシリコ
ン基板１／酸化膜２／強誘電体３／金属電極４で構成
し、強誘電体３として、強誘電体３の比誘電率と強誘電
体３にかかる電界との積が１５．６メガボルト／センチ
メートル未満となる材料または膜厚のものにした。強誘
電体３は酸化膜２の上に設けるため、強誘電体３の形成
が容易になる。強誘電体３の比誘電率を低くしたことに
より、酸化膜２にかかる電界は酸化膜２が破壊されない
と保証できる４メガボルト／センチメートル以下にな
る。
な特性を持った電界効果トランジスタを提供することを
目的とする。 【解決手段】 電界効果トランジスタのゲートをシリコ
ン基板１／酸化膜２／強誘電体３／金属電極４で構成
し、強誘電体３として、強誘電体３の比誘電率と強誘電
体３にかかる電界との積が１５．６メガボルト／センチ
メートル未満となる材料または膜厚のものにした。強誘
電体３は酸化膜２の上に設けるため、強誘電体３の形成
が容易になる。強誘電体３の比誘電率を低くしたことに
より、酸化膜２にかかる電界は酸化膜２が破壊されない
と保証できる４メガボルト／センチメートル以下にな
る。
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タに関し、特にゲートの層構成が金属電極／強誘電体／
酸化膜の三層からなっている電界効果トランジスタに関
する。
タに関し、特にゲートの層構成が金属電極／強誘電体／
酸化膜の三層からなっている電界効果トランジスタに関
する。
【０００２】
【従来の技術】ゲートに強誘電体の層を成膜し、強誘電
体の分極現象によりオン・オフ動作を行うＭＦＳ（Meta
l Ferroelectrics Semiconductor）−電界効果トランジ
スタ（ＦＥＴ）が知られている。このタイプの電界効果
トランジスタは、シリコン基板上に直接強誘電体の薄膜
を成長させ、その上に金属電極を形成してゲート電極を
構成し、さらにそのゲート電極の両側のシリコン基板上
にドレインおよびソースの拡散領域を形成し、それぞれ
に金属電極を形成してドレイン電極およびソース電極と
している。
体の分極現象によりオン・オフ動作を行うＭＦＳ（Meta
l Ferroelectrics Semiconductor）−電界効果トランジ
スタ（ＦＥＴ）が知られている。このタイプの電界効果
トランジスタは、シリコン基板上に直接強誘電体の薄膜
を成長させ、その上に金属電極を形成してゲート電極を
構成し、さらにそのゲート電極の両側のシリコン基板上
にドレインおよびソースの拡散領域を形成し、それぞれ
に金属電極を形成してドレイン電極およびソース電極と
している。
【０００３】シリコン基板上に強誘電体を直接形成する
ことは、それぞれの結晶の格子定数の違いなどの理由か
ら困難であり、しかも界面に酸化膜が生成されることが
ある。また、強誘電体を結晶化するために熱処理を行う
が、その際にシリコン基板と強誘電体との間で元素の相
互拡散が生じ、結晶性が崩れることにより所望の特性を
得ることができないことがある。さらにシリコン基板と
強誘電体との界面に不要な準位ができて、動作不良の原
因となるということが一般に言われている。
ことは、それぞれの結晶の格子定数の違いなどの理由か
ら困難であり、しかも界面に酸化膜が生成されることが
ある。また、強誘電体を結晶化するために熱処理を行う
が、その際にシリコン基板と強誘電体との間で元素の相
互拡散が生じ、結晶性が崩れることにより所望の特性を
得ることができないことがある。さらにシリコン基板と
強誘電体との界面に不要な準位ができて、動作不良の原
因となるということが一般に言われている。
【０００４】特に、酸化膜の生成は、ゲート電極とシリ
コン基板との間にかかる電圧のほとんどが酸化膜にかか
るため、トランジスタとして使用しているうちに酸化膜
が破壊されて、故障の主な原因となっている。このた
め、従来では、シリコン基板上に強誘電体を成膜する前
処理として、シリコン基板の表面にできている酸化膜を
まず除去して強誘電体の成膜時の酸化膜生成を極力抑え
るようにしている。
コン基板との間にかかる電圧のほとんどが酸化膜にかか
るため、トランジスタとして使用しているうちに酸化膜
が破壊されて、故障の主な原因となっている。このた
め、従来では、シリコン基板上に強誘電体を成膜する前
処理として、シリコン基板の表面にできている酸化膜を
まず除去して強誘電体の成膜時の酸化膜生成を極力抑え
るようにしている。
【０００５】
【発明が解決しようとする課題】従来のＭＦＳ型は製作
が難しく、動作も不安定である。更に、強誘電体の成膜
の際にシリコン基板の表面に酸化膜が生成されることを
防止することはできず、使用中に酸化膜破壊による故障
につながるという問題点があった。
が難しく、動作も不安定である。更に、強誘電体の成膜
の際にシリコン基板の表面に酸化膜が生成されることを
防止することはできず、使用中に酸化膜破壊による故障
につながるという問題点があった。
【０００６】本発明はこのような点に鑑みてなされたも
のであり、酸化膜が存在することによる不具合を解消
し、製作が容易で十分な特性を持った電界効果トランジ
スタを提供することを目的とする。
のであり、酸化膜が存在することによる不具合を解消
し、製作が容易で十分な特性を持った電界効果トランジ
スタを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明では上記問題を解
決するために、ゲートの層構成が金属電極／強誘電体／
酸化膜からなる電界効果トランジスタにおいて、前記強
誘電体の比誘電率と前記強誘電体にかかる電界との積を
１５．６メガボルト／センチメートル未満としたことを
特徴とする電界効果トランジスタを提供する。
決するために、ゲートの層構成が金属電極／強誘電体／
酸化膜からなる電界効果トランジスタにおいて、前記強
誘電体の比誘電率と前記強誘電体にかかる電界との積を
１５．６メガボルト／センチメートル未満としたことを
特徴とする電界効果トランジスタを提供する。
【０００８】このような電界効果トランジスタによれ
ば、酸化膜にはこれを破壊するような電界がかかること
がないように考慮して、強誘電体の誘電率を下げてい
る。誘電率を下げる手段として、強誘電体として誘電率
の低い材料を用いるか、強誘電体の膜厚を薄くする。こ
れにより、酸化膜をゲート構造の一部として逆に利用す
ることが可能になり、酸化膜が強誘電体の形成が容易に
なる。
ば、酸化膜にはこれを破壊するような電界がかかること
がないように考慮して、強誘電体の誘電率を下げてい
る。誘電率を下げる手段として、強誘電体として誘電率
の低い材料を用いるか、強誘電体の膜厚を薄くする。こ
れにより、酸化膜をゲート構造の一部として逆に利用す
ることが可能になり、酸化膜が強誘電体の形成が容易に
なる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明に
よる電界効果トランジスタの断面を示す図である。本発
明の電界効果トランジスタは、シリコン基板１の上に酸
化膜２が形成され、その上に強誘電体３が形成され、さ
らにその上に金属電極４が形成されて、ゲート電極を構
成している。そして、シリコン基板１のこのゲート電極
を挟んだ両側にソース５およびドレイン６が形成され、
図示はしないがこれらソース５およびドレイン６の上に
はそれぞれ金属電極が形成されている。つまり、シリコ
ン基板と強誘電体との間に存在することによって強誘電
体に電圧がかからないために邪魔者扱いされてきた酸化
膜を逆に積極的に利用した構造にしている。
て図面を参照しながら詳細に説明する。図１は本発明に
よる電界効果トランジスタの断面を示す図である。本発
明の電界効果トランジスタは、シリコン基板１の上に酸
化膜２が形成され、その上に強誘電体３が形成され、さ
らにその上に金属電極４が形成されて、ゲート電極を構
成している。そして、シリコン基板１のこのゲート電極
を挟んだ両側にソース５およびドレイン６が形成され、
図示はしないがこれらソース５およびドレイン６の上に
はそれぞれ金属電極が形成されている。つまり、シリコ
ン基板と強誘電体との間に存在することによって強誘電
体に電圧がかからないために邪魔者扱いされてきた酸化
膜を逆に積極的に利用した構造にしている。
【００１０】ただし、強誘電体の比誘電率は１５６未満
としている。この比誘電率の値の根拠について、以下に
詳細に説明する。図２は電界効果トランジスタのゲート
を構成する部分の電気的な等価回路を示す図である。ゲ
ートを構成する強誘電体３および酸化膜２を電気的に表
すと、直列に接続した二つのコンデンサ１１，１２によ
って表現することができる。電界効果トランジスタを動
作させるときには、金属電極４とシリコン基板１との間
に電圧がかかるが、そのときに強誘電体３を表すコンデ
ンサ１１、酸化膜２を表すコンデンサ１２にかかる電圧
をそれぞれＶf 、Ｖoxとし、それぞれに溜まる電荷をＱ
f 、Ｑoxとする。ここで、以下の説明に使う定数を先に
まとめて説明しておく。 Ｖf ：強誘電体にかかる電圧 Ｅf ：強誘電体にかかる電界 Ｃf ：強誘電体の静電容量 ｔf ：強誘電体の厚さ εf ：強誘電体の誘電率 Ｖox：酸化膜にかかる電圧 Ｅox：酸化膜にかかる電界 Ｃox：酸化膜の静電容量 ｔox：酸化膜の厚さ εox：酸化膜の誘電率 ε0 ：真空の誘電率 まず、強誘電体３が分極するとき、それぞれのコンデン
サ１１，１２で誘起される電荷Ｑf ，Ｑoxは同じであ
る。電荷Ｑf ，Ｑoxは静電容量と電圧との積で表される
ので、
としている。この比誘電率の値の根拠について、以下に
詳細に説明する。図２は電界効果トランジスタのゲート
を構成する部分の電気的な等価回路を示す図である。ゲ
ートを構成する強誘電体３および酸化膜２を電気的に表
すと、直列に接続した二つのコンデンサ１１，１２によ
って表現することができる。電界効果トランジスタを動
作させるときには、金属電極４とシリコン基板１との間
に電圧がかかるが、そのときに強誘電体３を表すコンデ
ンサ１１、酸化膜２を表すコンデンサ１２にかかる電圧
をそれぞれＶf 、Ｖoxとし、それぞれに溜まる電荷をＱ
f 、Ｑoxとする。ここで、以下の説明に使う定数を先に
まとめて説明しておく。 Ｖf ：強誘電体にかかる電圧 Ｅf ：強誘電体にかかる電界 Ｃf ：強誘電体の静電容量 ｔf ：強誘電体の厚さ εf ：強誘電体の誘電率 Ｖox：酸化膜にかかる電圧 Ｅox：酸化膜にかかる電界 Ｃox：酸化膜の静電容量 ｔox：酸化膜の厚さ εox：酸化膜の誘電率 ε0 ：真空の誘電率 まず、強誘電体３が分極するとき、それぞれのコンデン
サ１１，１２で誘起される電荷Ｑf ，Ｑoxは同じであ
る。電荷Ｑf ，Ｑoxは静電容量と電圧との積で表される
ので、
【００１１】
【数１】Ｃf ・Ｖf ＝Ｃox・Ｖox ・・・（１） となる。これをそれぞれのコンデンサ１１，１２の単位
面積で考えると、それらの静電容量は、
面積で考えると、それらの静電容量は、
【００１２】
【数２】Ｃf ＝εf ／ｔf ・・・（２ａ） Ｃox＝εox／ｔox ・・・（２ｂ） となる。また、それぞれにかかる電圧は、
【００１３】
【数３】Ｖf ＝Ｅf ・ｔf ・・・（３ａ） Ｖox＝Ｅox・ｔox ・・・（３ｂ） で表されるので、式（２ａ）〜（３ｂ）を式（１）へ代
入すると、
入すると、
【００１４】
【数４】εf ／εox＝Ｅox／Ｅf ・・・（４） の関係式を得ることができる。ここで、酸化膜２にかか
る電界Ｅoxとしては、トランジスタとして使う場合に酸
化膜が確実に破壊されることのない値が選択されなけれ
ばならない。それを表す指標として、文献「K Yamabe,
K Taniguchi, Time-Dependent Dielectric Breakdown o
f Thin Thermally Grown SiO2 Films IEEEJOURNAL OF S
OLID-STATE CIRCUITS vol.20,No.1(1985)」に記載があ
る。
る電界Ｅoxとしては、トランジスタとして使う場合に酸
化膜が確実に破壊されることのない値が選択されなけれ
ばならない。それを表す指標として、文献「K Yamabe,
K Taniguchi, Time-Dependent Dielectric Breakdown o
f Thin Thermally Grown SiO2 Films IEEEJOURNAL OF S
OLID-STATE CIRCUITS vol.20,No.1(1985)」に記載があ
る。
【００１５】図３は累積不良率２０％を示す時間対スト
レス電界の関係を示す図である。図３によれば、縦軸に
２０％の不良率を示す時間を示し、横軸にストレス電界
を示している。この図から、電界が大きいほど酸化膜の
破壊は短時間で発生し、電界が小さいほど寿命は長いこ
とを示している。この電界と故障率との関係から、酸化
膜２にかかる電界Ｅoxは、実用上、Ｅox＜４メガボルト
／センチメートル（ＭＶ／ｃｍ）が望ましいと判断でき
る。つまり、酸化膜２にかかる電界Ｅoxは４ＭＶ／ｃｍ
以下である限りは電界によって破壊されことはないとい
うことができる。
レス電界の関係を示す図である。図３によれば、縦軸に
２０％の不良率を示す時間を示し、横軸にストレス電界
を示している。この図から、電界が大きいほど酸化膜の
破壊は短時間で発生し、電界が小さいほど寿命は長いこ
とを示している。この電界と故障率との関係から、酸化
膜２にかかる電界Ｅoxは、実用上、Ｅox＜４メガボルト
／センチメートル（ＭＶ／ｃｍ）が望ましいと判断でき
る。つまり、酸化膜２にかかる電界Ｅoxは４ＭＶ／ｃｍ
以下である限りは電界によって破壊されことはないとい
うことができる。
【００１６】また、酸化膜の誘電率εoxは、εox＝３．
９ε0 であるので、この酸化膜の誘電率の関係とＥox＜
４ＭＶ／ｃｍとを式（４）に適用すると、
９ε0 であるので、この酸化膜の誘電率の関係とＥox＜
４ＭＶ／ｃｍとを式（４）に適用すると、
【００１７】
【数５】 εf ・Ｅf ＜１５．６ε0 ＭＶ／ｃｍ ・・・（５） となる。すなわち、この式（５）から、強誘電体３の比
誘電率εf ／ε0 と強誘電体３にかかる電界Ｅf との積
が１５．６ＭＶ／ｃｍ未満ならば、シリコン基板１と強
誘電体３との間に酸化膜２が存在しても、電界効果トラ
ンジスタは壊れることはないということができる。
誘電率εf ／ε0 と強誘電体３にかかる電界Ｅf との積
が１５．６ＭＶ／ｃｍ未満ならば、シリコン基板１と強
誘電体３との間に酸化膜２が存在しても、電界効果トラ
ンジスタは壊れることはないということができる。
【００１８】強誘電体３の誘電率εf と強誘電体３にか
かる電界Ｅf との積が１５．６未満という条件を満たす
には、式（５）から明らかなように、強誘電体３の誘電
率εf を小さくするか強誘電体３にかかる電界Ｅf を小
さくすればよい。しかし、強誘電体トランジスタとして
動作するためには、当然ながら、強誘電体３に所定の電
界Ｅf がかからなければならない。ここで、強誘電体ト
ランジスタとして動作するには電界としてどれくらいあ
ればいいかを考察する。
かる電界Ｅf との積が１５．６未満という条件を満たす
には、式（５）から明らかなように、強誘電体３の誘電
率εf を小さくするか強誘電体３にかかる電界Ｅf を小
さくすればよい。しかし、強誘電体トランジスタとして
動作するためには、当然ながら、強誘電体３に所定の電
界Ｅf がかからなければならない。ここで、強誘電体ト
ランジスタとして動作するには電界としてどれくらいあ
ればいいかを考察する。
【００１９】ここで、強誘電体として、ジルコン酸チタ
ン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ：ＰＺＴ）を用いた場
合の電界と分極電荷との関係を文献「Carlos Paz de Ar
aujo, James F. Scott and George W. Taylor "FERROEL
ECTRIC THIN FILMS:SYNTHESIS AND BASIC PROPERTIES"
(1996) 」に見ることができる。
ン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ：ＰＺＴ）を用いた場
合の電界と分極電荷との関係を文献「Carlos Paz de Ar
aujo, James F. Scott and George W. Taylor "FERROEL
ECTRIC THIN FILMS:SYNTHESIS AND BASIC PROPERTIES"
(1996) 」に見ることができる。
【００２０】図４は電界と分極電荷との関係を示す図で
ある。この図は、疲労試験前後の電界と分極電荷との関
係を示しており、この関係から、強誘電体トランジスタ
として動作するには、まず、電界Ｅｆは、残留分極が生
じはじめる電界Ｅｒ（いわゆる抗電界：図中Ａ）以上で
あることが必要条件である。さらに、電界Ｅf は、Ｅf
＝０．１ＭＶ／ｃｍあれば十分である。すなわち、図か
らＥf ＝０．１ＭＶ／ｃｍのときの分極電荷は１０μＣ
／ｃｍ2 であることが分かる。この分極電荷の値につい
て、文献「塩嵜忠監修、阿部浩之、崎山恵三編集”強誘
電体薄膜集積化技術”、サイエンスフォーラム社、pp.2
68-269（1992）」に、ＭＦＳ−ＦＥＴの諸特性の説明が
あって、トランジスタとしては、分極電荷が０．６μＣ
／ｃｍ2あれば動作することが記載されており、したが
って、分極電荷の１０μＣ／ｃｍ 2 という値は十分であ
ることが分かる。
ある。この図は、疲労試験前後の電界と分極電荷との関
係を示しており、この関係から、強誘電体トランジスタ
として動作するには、まず、電界Ｅｆは、残留分極が生
じはじめる電界Ｅｒ（いわゆる抗電界：図中Ａ）以上で
あることが必要条件である。さらに、電界Ｅf は、Ｅf
＝０．１ＭＶ／ｃｍあれば十分である。すなわち、図か
らＥf ＝０．１ＭＶ／ｃｍのときの分極電荷は１０μＣ
／ｃｍ2 であることが分かる。この分極電荷の値につい
て、文献「塩嵜忠監修、阿部浩之、崎山恵三編集”強誘
電体薄膜集積化技術”、サイエンスフォーラム社、pp.2
68-269（1992）」に、ＭＦＳ−ＦＥＴの諸特性の説明が
あって、トランジスタとしては、分極電荷が０．６μＣ
／ｃｍ2あれば動作することが記載されており、したが
って、分極電荷の１０μＣ／ｃｍ 2 という値は十分であ
ることが分かる。
【００２１】よって、式（５）から、
【００２２】
【数６】εf ＜１５６ε0 ・・・（６） が得られる。すなわち、強誘電体３にかかる電界が０．
１ＭＶ／ｃｍとしたとき、強誘電体３の比誘電率が１５
６未満であれば、シリコン基板１と強誘電体３との間に
酸化膜２が存在しても、電界効果トランジスタは正常に
動作し、かつ壊れることはないということができる。
１ＭＶ／ｃｍとしたとき、強誘電体３の比誘電率が１５
６未満であれば、シリコン基板１と強誘電体３との間に
酸化膜２が存在しても、電界効果トランジスタは正常に
動作し、かつ壊れることはないということができる。
【００２３】次に、このような比誘電率を持つ強誘電体
について説明する。ＰＺＴの比誘電率は、文献「第１
回、応用電子物性スクール”不揮発性メモリのための強
誘電体薄膜の基礎と応用”、（社）応用物理学会、応用
電子物性分科会（1997）」によれば、１０００程度であ
る。しかし、ＰＺＴ中のＰｂＴｉＯ3 の含有量を多くす
ることによってＰＺＴの誘電率が低下することが知られ
ている（文献「N.Setter, Ferroelectric Ceramic
s」）。したがって、ＰＺＴ中のＰｂＴｉＯ3 の含有量
を多くしてＰＺＴの誘電率を低下させることにより、式
（６）を満たす強誘電体を得ることができ、そのような
ＰＺＴを用いることにより、図１に示した構造の電界効
果トランジスタ、すなわち、酸化膜に４ＭＶ／ｃｍの電
界がかからず、しかも確実にトランジスタとして動作す
る電界効果トランジスタを実現することができる。
について説明する。ＰＺＴの比誘電率は、文献「第１
回、応用電子物性スクール”不揮発性メモリのための強
誘電体薄膜の基礎と応用”、（社）応用物理学会、応用
電子物性分科会（1997）」によれば、１０００程度であ
る。しかし、ＰＺＴ中のＰｂＴｉＯ3 の含有量を多くす
ることによってＰＺＴの誘電率が低下することが知られ
ている（文献「N.Setter, Ferroelectric Ceramic
s」）。したがって、ＰＺＴ中のＰｂＴｉＯ3 の含有量
を多くしてＰＺＴの誘電率を低下させることにより、式
（６）を満たす強誘電体を得ることができ、そのような
ＰＺＴを用いることにより、図１に示した構造の電界効
果トランジスタ、すなわち、酸化膜に４ＭＶ／ｃｍの電
界がかからず、しかも確実にトランジスタとして動作す
る電界効果トランジスタを実現することができる。
【００２４】また、ＰＺＴ薄膜の膜厚を小さくすると、
誘電率は低下する傾向があることが文献「塩嵜忠監修、
阿部浩之、崎山恵三編集”強誘電体薄膜集積化技術”、
サイエンスフォーラム社、p77 （1992）」により周知で
ある。この文献によれば、具体的な数値として、膜厚が
１１０ナノメートル（ｎｍ）で６００、４０ｎｍで２５
０という誘電率を示すことが記載されている。このいず
れも式（６）の条件を十分満たすものではあるが、膜厚
をその中間である７０ｎｍ以下とすることにより、十分
余裕を持って式（６）の条件を満足することが言える。
したがって、強誘電体として膜厚が７０ｎｍ以下のＰＺ
Ｔを用いることにより、酸化膜に４ＭＶ／ｃｍ以上の電
界がかからず、しかも確実にトランジスタとして動作す
る電界効果トランジスタを実現することができる。
誘電率は低下する傾向があることが文献「塩嵜忠監修、
阿部浩之、崎山恵三編集”強誘電体薄膜集積化技術”、
サイエンスフォーラム社、p77 （1992）」により周知で
ある。この文献によれば、具体的な数値として、膜厚が
１１０ナノメートル（ｎｍ）で６００、４０ｎｍで２５
０という誘電率を示すことが記載されている。このいず
れも式（６）の条件を十分満たすものではあるが、膜厚
をその中間である７０ｎｍ以下とすることにより、十分
余裕を持って式（６）の条件を満足することが言える。
したがって、強誘電体として膜厚が７０ｎｍ以下のＰＺ
Ｔを用いることにより、酸化膜に４ＭＶ／ｃｍ以上の電
界がかからず、しかも確実にトランジスタとして動作す
る電界効果トランジスタを実現することができる。
【００２５】強誘電体として、誘電率の低い物質が知ら
れており、これを図１に示したゲート構造の強誘電体に
適用することができる。たとえば、文献「第１回、応用
電子物性スクール”不揮発性メモリのための強誘電体薄
膜の基礎と応用”、（社）応用物理学会、応用電子物性
分科会（1997）」によれば、ＢａＢｉ4 Ｔｉ4 Ｏ15は比
誘電率が１５０であり、Ｋ0.5 Ｂｉ4.5 Ｔｉ4 Ｏ15は比
誘電率が１４０である。いずれも、Ｅf ＝０．１ＭＶ／
ｃｍで十分なので、式（５）を満たしている。
れており、これを図１に示したゲート構造の強誘電体に
適用することができる。たとえば、文献「第１回、応用
電子物性スクール”不揮発性メモリのための強誘電体薄
膜の基礎と応用”、（社）応用物理学会、応用電子物性
分科会（1997）」によれば、ＢａＢｉ4 Ｔｉ4 Ｏ15は比
誘電率が１５０であり、Ｋ0.5 Ｂｉ4.5 Ｔｉ4 Ｏ15は比
誘電率が１４０である。いずれも、Ｅf ＝０．１ＭＶ／
ｃｍで十分なので、式（５）を満たしている。
【００２６】図５は強誘電体の結晶性を改善した電界効
果トランジスタの断面を示す図である。図５において、
図１と同じ要素には同じ符号を付してその詳細な説明は
省略する。図示の電界効果トランジスタによれば、酸化
膜２と強誘電体３との間に中間層７が形成されている。
この中間層７は詳しくは二層になっていて、酸化膜２側
の層はチタン層７ａ、強誘電体３側の層は白金層７ｂに
なっている。中間層７は白金だけであると、酸化膜２か
ら剥離しやすいので、チタン層７ａを介在させて二層に
している。強誘電体３は結晶性のある白金を下地として
その上に成長されるので、結晶性がよくなる。強誘電体
３は結晶性がよくなることにより、トランジスタがオン
するゲート電圧が小さくなるなど、トランジスタとして
の特性が向上する。
果トランジスタの断面を示す図である。図５において、
図１と同じ要素には同じ符号を付してその詳細な説明は
省略する。図示の電界効果トランジスタによれば、酸化
膜２と強誘電体３との間に中間層７が形成されている。
この中間層７は詳しくは二層になっていて、酸化膜２側
の層はチタン層７ａ、強誘電体３側の層は白金層７ｂに
なっている。中間層７は白金だけであると、酸化膜２か
ら剥離しやすいので、チタン層７ａを介在させて二層に
している。強誘電体３は結晶性のある白金を下地として
その上に成長されるので、結晶性がよくなる。強誘電体
３は結晶性がよくなることにより、トランジスタがオン
するゲート電圧が小さくなるなど、トランジスタとして
の特性が向上する。
【００２７】
【発明の効果】以上説明したように、本発明では、シリ
コン基板と強誘電体との間に酸化膜を設け、強誘電体を
その比誘電率と強誘電体にかかる電界との積が１５．６
メガボルト／センチメートル未満となるような構成にし
た。これにより、強誘電体はシリコン基板ではなく酸化
膜の上に形成されることになるので、強誘電体の形成が
容易になり、製作が容易で、十分な特性を持つ電界効果
トランジスタを実現することができる。また、酸化膜が
存在することにより、熱処理の際にシリコン基板と強誘
電体とでそれぞれの元素の相互拡散が生じることはなく
なり、しかも酸化膜があることは通常のＭＯＳ（metal
oxide semiconductor ）構造と同じであるので、不要な
準位が発生することもない。
コン基板と強誘電体との間に酸化膜を設け、強誘電体を
その比誘電率と強誘電体にかかる電界との積が１５．６
メガボルト／センチメートル未満となるような構成にし
た。これにより、強誘電体はシリコン基板ではなく酸化
膜の上に形成されることになるので、強誘電体の形成が
容易になり、製作が容易で、十分な特性を持つ電界効果
トランジスタを実現することができる。また、酸化膜が
存在することにより、熱処理の際にシリコン基板と強誘
電体とでそれぞれの元素の相互拡散が生じることはなく
なり、しかも酸化膜があることは通常のＭＯＳ（metal
oxide semiconductor ）構造と同じであるので、不要な
準位が発生することもない。
【図１】本発明による電界効果トランジスタの断面を示
す図である。
す図である。
【図２】電界効果トランジスタのゲートを構成する部分
の電気的な等価回路を示す図である。
の電気的な等価回路を示す図である。
【図３】累積不良率２０％を示す時間対ストレス電界の
関係を示す図である。
関係を示す図である。
【図４】電界と分極電荷との関係を示す図である。
【図５】強誘電体の結晶性を改善した電界効果トランジ
スタの断面を示す図である。
スタの断面を示す図である。
１ シリコン基板 ２ 酸化膜 ３ 強誘電体 ４ 金属電極 ５ ソース ６ ドレイン ７ 中間層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年４月６日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正書】
【提出日】平成１１年３月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項３】 前記強誘電体の比誘電率が１５．６／強
誘電体の抗電界以下であることを特徴とする請求項１ま
たは２のいずれかに記載の電界効果トランジスタ。
誘電体の抗電界以下であることを特徴とする請求項１ま
たは２のいずれかに記載の電界効果トランジスタ。
【請求項４】 前記強誘電体にかかる電界を０．１メガ
ボルト／センチメートルとしたとき、前記強誘電体はそ
の比誘電率が１５６未満であることを特徴とする請求項
３記載の電界効果トランジスタ。
ボルト／センチメートルとしたとき、前記強誘電体はそ
の比誘電率が１５６未満であることを特徴とする請求項
３記載の電界効果トランジスタ。
【請求項５】 前記強誘電体は、ＰｂＴｉＯ3の含有量
を多くして比誘電率を１５６未満としたＰｂ（Ｚｒ，Ｔ
ｉ）Ｏ3を用いたことを特徴とする請求項３記載の電界
効果トランジスタ。
を多くして比誘電率を１５６未満としたＰｂ（Ｚｒ，Ｔ
ｉ）Ｏ3を用いたことを特徴とする請求項３記載の電界
効果トランジスタ。
【請求項６】 前記強誘電体は、膜厚が７０ナノメート
ル以下のＰｂ（Ｚｒ，Ｔｉ）Ｏ3を用いたことを特徴と
する請求項３記載の電界効果トランジスタ。
ル以下のＰｂ（Ｚｒ，Ｔｉ）Ｏ3を用いたことを特徴と
する請求項３記載の電界効果トランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】図３は累積不良率２０％を示す時間対スト
レス電界の関係を示す図である。図３によれば、縦軸に
２０％の不良率を示す時間を示し、横軸にストレス電界
を示している。この図から、電界が大きいほど酸化膜の
破壊は短時間で発生し、電界が小さいほど寿命は長いこ
とを示している。この電界と故障率との関係から、酸化
膜２にかかる電界Ｅoxは、実用上、Ｅox＜４メガボルト
／センチメートル（ＭＶ／ｃｍ）が望ましいと判断でき
る。つまり、酸化膜２にかかる電界Ｅoxは４ＭＶ／ｃｍ
より小さい限りは電界によって破壊されることはないと
いうことができる。
レス電界の関係を示す図である。図３によれば、縦軸に
２０％の不良率を示す時間を示し、横軸にストレス電界
を示している。この図から、電界が大きいほど酸化膜の
破壊は短時間で発生し、電界が小さいほど寿命は長いこ
とを示している。この電界と故障率との関係から、酸化
膜２にかかる電界Ｅoxは、実用上、Ｅox＜４メガボルト
／センチメートル（ＭＶ／ｃｍ）が望ましいと判断でき
る。つまり、酸化膜２にかかる電界Ｅoxは４ＭＶ／ｃｍ
より小さい限りは電界によって破壊されることはないと
いうことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】ここで、強誘電体として、ジルコン酸チタ
ン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）を用いた場合の電界
と分極電荷との関係を文献「Carlos Paz de Araujo, Ja
mesF. Scott and George W. Taylor "FERROELECTRIC TH
IN FILMS:SYNTHESIS AND BASIC PROPERTIES"(1996) 」
に見ることができる。
ン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）を用いた場合の電界
と分極電荷との関係を文献「Carlos Paz de Araujo, Ja
mesF. Scott and George W. Taylor "FERROELECTRIC TH
IN FILMS:SYNTHESIS AND BASIC PROPERTIES"(1996) 」
に見ることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】次に、このような比誘電率を持つ強誘電体
について説明する。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 の比誘電率
は、文献「第１回、応用電子物性スクール”不揮発性メ
モリのための強誘電体薄膜の基礎と応用”、（社）応用
物理学会、応用電子物性分科会（1997）」によれば、１
０００程度である。しかし、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 中
のＰｂＴｉＯ3の含有量を多くすることによってＰｂ
（Ｚｒ，Ｔｉ）Ｏ3 の誘電率が低下することが知られて
いる（文献「N.Setter, Ferroelectric Ceramics」）。
したがって、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 中のＰｂＴｉＯ3の
含有量を多くしてＰｂ（Ｚｒ，Ｔｉ）Ｏ3 の誘電率を低
下させることにより、式（６）を満たす強誘電体を得る
ことができ、そのようなＰｂ（Ｚｒ，Ｔｉ）Ｏ3 を用い
ることにより、図１に示した構造の電界効果トランジス
タ、すなわち、酸化膜に４ＭＶ／ｃｍ以上の電界がかか
らず、しかも確実にトランジスタとして動作する電界効
果トランジスタを実現することができる。
について説明する。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 の比誘電率
は、文献「第１回、応用電子物性スクール”不揮発性メ
モリのための強誘電体薄膜の基礎と応用”、（社）応用
物理学会、応用電子物性分科会（1997）」によれば、１
０００程度である。しかし、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 中
のＰｂＴｉＯ3の含有量を多くすることによってＰｂ
（Ｚｒ，Ｔｉ）Ｏ3 の誘電率が低下することが知られて
いる（文献「N.Setter, Ferroelectric Ceramics」）。
したがって、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 中のＰｂＴｉＯ3の
含有量を多くしてＰｂ（Ｚｒ，Ｔｉ）Ｏ3 の誘電率を低
下させることにより、式（６）を満たす強誘電体を得る
ことができ、そのようなＰｂ（Ｚｒ，Ｔｉ）Ｏ3 を用い
ることにより、図１に示した構造の電界効果トランジス
タ、すなわち、酸化膜に４ＭＶ／ｃｍ以上の電界がかか
らず、しかも確実にトランジスタとして動作する電界効
果トランジスタを実現することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 薄膜の膜厚
を小さくすると、誘電率は低下する傾向があることが文
献「塩嵜忠監修、阿部浩之、崎山恵三編集”強誘電体薄
膜集積化技術”、サイエンスフォーラム社、p77 （199
2）」により周知である。この文献によれば、具体的な
数値として、膜厚が１１０ナノメートル（ｎｍ）で６０
０、４０ｎｍで２５０という誘電率を示すことが記載さ
れている。このいずれも式（６）の条件を十分満たすも
のではあるが、膜厚をその中間である７０ｎｍ以下とす
ることにより、十分余裕を持って式（６）の条件を満足
することが言える。したがって、強誘電体として膜厚が
７０ｎｍ以下のＰｂ（Ｚｒ，Ｔｉ）Ｏ3 を用いることに
より、酸化膜に４ＭＶ／ｃｍ以上の電界がかからず、し
かも確実にトランジスタとして動作する電界効果トラン
ジスタを実現することができる。
を小さくすると、誘電率は低下する傾向があることが文
献「塩嵜忠監修、阿部浩之、崎山恵三編集”強誘電体薄
膜集積化技術”、サイエンスフォーラム社、p77 （199
2）」により周知である。この文献によれば、具体的な
数値として、膜厚が１１０ナノメートル（ｎｍ）で６０
０、４０ｎｍで２５０という誘電率を示すことが記載さ
れている。このいずれも式（６）の条件を十分満たすも
のではあるが、膜厚をその中間である７０ｎｍ以下とす
ることにより、十分余裕を持って式（６）の条件を満足
することが言える。したがって、強誘電体として膜厚が
７０ｎｍ以下のＰｂ（Ｚｒ，Ｔｉ）Ｏ3 を用いることに
より、酸化膜に４ＭＶ／ｃｍ以上の電界がかからず、し
かも確実にトランジスタとして動作する電界効果トラン
ジスタを実現することができる。
Claims (5)
- 【請求項１】 ゲートの層構成が金属電極／強誘電体／
酸化膜からなる電界効果トランジスタにおいて、前記強
誘電体の比誘電率と前記強誘電体にかかる電界との積を
１５．６メガボルト／センチメートル未満としたことを
特徴とする電界効果トランジスタ。 - 【請求項２】 前記強誘電体の比誘電率が１５．６／強
誘電体の抗電界以下であることを特徴とする請求項１記
載の電界効果トランジスタ。 - 【請求項３】 前記強誘電体にかかる電界を０．１メガ
ボルト／センチメートルとしたとき、前記強誘電体はそ
の比誘電率が１５６未満であることを特徴とする請求項
２記載の電界効果トランジスタ。 - 【請求項４】 前記強誘電体は、ＰｂＴｉＯ3 の含有量
を多くして比誘電率を１５６未満としたＰｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 を用いたことを特徴とする請求項２記載の電界
効果トランジスタ。 - 【請求項５】 前記強誘電体は、膜厚が７０ナノメート
ル以下のＰｂ（Ｚｒ，Ｔｉ）Ｏ3 を用いたことを特徴と
する請求項２記載の電界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050984A JPH11251586A (ja) | 1998-03-03 | 1998-03-03 | 電界効果トランジスタ |
| US09/261,809 US6087688A (en) | 1998-03-03 | 1999-03-03 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050984A JPH11251586A (ja) | 1998-03-03 | 1998-03-03 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251586A true JPH11251586A (ja) | 1999-09-17 |
Family
ID=12874071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10050984A Pending JPH11251586A (ja) | 1998-03-03 | 1998-03-03 | 電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6087688A (ja) |
| JP (1) | JPH11251586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504682B2 (en) | 2006-01-25 | 2009-03-17 | Seiko Epson Corporation | Polarization transfer device and control method therefor |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4445091B2 (ja) * | 2000-04-07 | 2010-04-07 | 康夫 垂井 | 強誘電体記憶素子 |
| KR100363393B1 (ko) * | 2000-06-28 | 2002-11-30 | 한국과학기술연구원 | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 |
| JP2004519864A (ja) * | 2000-08-24 | 2004-07-02 | コバ・テクノロジーズ・インコーポレイテッド | シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル |
| US20020164850A1 (en) | 2001-03-02 | 2002-11-07 | Gnadinger Alfred P. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
| US6812509B2 (en) | 2002-06-28 | 2004-11-02 | Palo Alto Research Center Inc. | Organic ferroelectric memory cells |
| US7066088B2 (en) * | 2002-07-31 | 2006-06-27 | Day International, Inc. | Variable cut-off offset press system and method of operation |
| US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
| US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US6714435B1 (en) * | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832700A (en) * | 1973-04-24 | 1974-08-27 | Westinghouse Electric Corp | Ferroelectric memory device |
| EP0540993A1 (en) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric |
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| US5368094A (en) * | 1993-11-02 | 1994-11-29 | Hung; Chin-Ping | Bipartite heat sink positioning device for computer chips |
| JP3363301B2 (ja) * | 1995-03-08 | 2003-01-08 | シャープ株式会社 | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ |
| KR0141160B1 (ko) * | 1995-03-22 | 1998-06-01 | 김광호 | 강유전체 메모리 장치 및 그 제조방법 |
| US5812422A (en) * | 1995-09-07 | 1998-09-22 | Philips Electronics North America Corporation | Computer software for optimizing energy efficiency of a lighting system for a target energy consumption level |
| JPH09213819A (ja) * | 1996-01-29 | 1997-08-15 | Oki Electric Ind Co Ltd | 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液 |
| US5962884A (en) * | 1997-03-07 | 1999-10-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric memory cell with asymmetrical ferroelectric polarization and method of making the same |
| KR100243294B1 (ko) * | 1997-06-09 | 2000-02-01 | 윤종용 | 반도체장치의 강유전체 메모리 셀 및 어레이 |
| JPH1150255A (ja) * | 1997-08-06 | 1999-02-23 | Sony Corp | 強誘電体薄膜の製造方法 |
-
1998
- 1998-03-03 JP JP10050984A patent/JPH11251586A/ja active Pending
-
1999
- 1999-03-03 US US09/261,809 patent/US6087688A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504682B2 (en) | 2006-01-25 | 2009-03-17 | Seiko Epson Corporation | Polarization transfer device and control method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| US6087688A (en) | 2000-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI557866B (zh) | 利用與ｃｍｏｓ相容之反鐵電高介電材料之複合電路元件及電容器 | |
| US6955960B2 (en) | Decoupling capacitor for high frequency noise immunity | |
| US5216572A (en) | Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors | |
| WO2001024265A1 (fr) | Memoire non volatile | |
| JPH11251586A (ja) | 電界効果トランジスタ | |
| US5218512A (en) | Ferroelectric device | |
| JP3098629B2 (ja) | 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム | |
| US6737689B1 (en) | FEMFET device and method for producing same | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| JP2001196548A (ja) | 半導体装置 | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| US6887799B1 (en) | Indium oxide conductive film | |
| JP3106255B2 (ja) | 強誘電体デバイス | |
| JP2004022554A (ja) | 強誘電体メモリ装置およびその設計方法 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JPH0319372A (ja) | 半導体装置 | |
| JP3849105B2 (ja) | 強誘電体メモリの製造方法 | |
| JPH11177038A (ja) | Ｍｆｍｉｓ型強誘電体記憶素子とその製造方法 | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP2001110916A (ja) | 強誘電体ゲートｃｍｏｓトランジスタ | |
| KR100470834B1 (ko) | 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법 | |
| JP2002118236A (ja) | 半導体装置およびその製造方法 | |
| KR19980065739A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| JPH0492469A (ja) | 半導体装置 | |
| JPH09213818A (ja) | 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液 |