JP2916116B2 - 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法 - Google Patents

白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法

Info

Publication number
JP2916116B2
JP2916116B2 JP8568697A JP8568697A JP2916116B2 JP 2916116 B2 JP2916116 B2 JP 2916116B2 JP 8568697 A JP8568697 A JP 8568697A JP 8568697 A JP8568697 A JP 8568697A JP 2916116 B2 JP2916116 B2 JP 2916116B2
Authority
JP
Japan
Prior art keywords
platinum
thin film
substrate
insulating oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8568697A
Other languages
English (en)
Other versions
JPH1084086A (ja
Inventor
李東洙
全東一
朴東衍
尹義▲俊▼
金▲文▼弘
禹賢廷
朴台淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOYO SEMENTO KK
Original Assignee
TOYO SEMENTO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOYO SEMENTO KK filed Critical TOYO SEMENTO KK
Publication of JPH1084086A publication Critical patent/JPH1084086A/ja
Application granted granted Critical
Publication of JP2916116B2 publication Critical patent/JP2916116B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電性酸化物薄
膜素子又は半導体素子等といった電子素子の下部電極と
して使用される(200)方向の優先配向性を有する白
金薄膜を素子基板上に蒸着させる技術に関し、より具体
的には白金薄膜を下部電極として使用する酸化物薄膜素
子を製造するときに、この酸化物薄膜素子の特性を改善
するために下部電極である白金薄膜の優先配向方位を
(200)方向に制御するようにした白金薄膜形成方
法、その方法により製造された基板、その基板を利用し
た電子素子及びその電子素子の製造方法に関する。
【0002】
【従来の技術】現在、電子セラミック部品の小型化、高
集積化、高機能化に伴って、誘電、圧電、超電、磁性セ
ラミック材料の薄膜化の実現は、世界的な風潮にある。
【0003】このようなセラミック材料の薄膜化に使用
される素子基板の材料としては、半導体工程に使用され
るシリコン単結晶や、MgO、SrTiO3 、LaAl
3、サファイア等といった単結晶材料や、アルミナ、
ダイヤモンド等といった多結晶材料等があげられる。
【0004】例えば記憶素子及び各種センサ素子といっ
た電子素子の製造に広く使用されるシリコンウエハー
は、素子基板上に一次的に絶縁酸化物層を形成した後、
その絶縁酸化物層上に下部電極として利用される電極層
を形成するようにしている。
【0005】このような絶縁酸化物層の材料としては、
SiO2 、アルミナ(Al2 3 )、MgO、ガラス、
又はこれと類似した誘電体材料が利用されている。
【0006】また、絶縁酸化物層上に形成された電極層
として多く使用されている材料としては、アルミニウム
(Al)、銅(Cu)、イリジウム(Ir)、白金(P
t)等といった金属や、IrO2 、RuO2 、LSCO
(LaSrCoO3 )、YBCO(YBa2 Cu3
7-X )等といった導電性酸化物があげられる。
【0007】既存のDRAM素子を始めとした各種薄膜
素子においては、通常、電極材料として、主にアルミニ
ウムを下部電極に使用しており、この場合には大きな問
題はなかった。
【0008】しかしながら、近年、例えば256Mビッ
ト以上の集積度が非常に高いDRAM素子や非揮発性メ
モリであるFRAM素子のキャパシタ、各種薄膜センサ
又はアクチュエータ等の核心部位には、ペロブスカイト
構造の高誘電性又は強誘電性酸化物(BT;BaTiO
3 ,PT;PbTiO3 ,PZT;PbZr1-x Tix
3 ,PLZT;Pb1-x Lax Zr1-y TiO3 ,B
ST;Ba1-x SrxTiO3 ,Y1等)薄膜層を形成
しなければならない。
【0009】これら高誘電性又は強誘電性酸化物薄膜層
の形成温度は500℃以上であるのに対して、前記下部
電極材料としてのアルミニウムの溶融点は660℃であ
るために、このような高誘電性又は強電性酸化物薄膜層
に下部電極としてアルミニウムを使用した場合には熱的
に不安定になるのみならず、アルミニウム酸化のような
化学反応により大変深刻な問題が発生することになる。
【0010】そこで、このような問題点に対処すべく、
現在、下部電極材料としてアルミニウムに代わる材料と
して注目を集めているのが白金である。
【0011】白金は、その溶融点が1774℃と非常に
高く熱的に安定性があり、化学的にも他の物質と反応し
ない特性を有している。さらに、白金は、その格子定数
がペロブスカイト構造の強誘電性酸化物と似ており(白
金;a=3.9231オングストローム、ペロブスカイ
ト構造の強誘電性酸化物;a=約3.90オングストロ
ーム)、薄膜形成時に問題となる格子不整合の問題、例
えば残留応力発生、素子基板との隔離、界面特性の変化
等といった問題をも解決することができる電極材料とし
て期待されている。
【0012】つまり、高誘電性又は強誘電性酸化物薄膜
層の電極材料としては、高温で熱的及び化学的にも安定
した白金電極の方がアルミニウム電極よりも適している
と言える。
【0013】また、白金は、強誘電性の酸化物薄膜層の
形成過程において、大変重要な要因となる初期核生成が
他の電極材料よりも容易になされ、その結晶性又は配向
性においても他の電極材料に比して優秀な強誘電性酸化
物薄膜層を得ることができる。
【0014】従来、このような電極層として素子基板の
絶縁酸化物層上に白金薄膜を形成する方法としては、D
C/RFマグネトロンスパッタリング法(DC/RF
magnetron sputtering)、真空
法(vacuum evaporation)、有機
金属化学気相蒸着法(metalorganic ch
emical vapor deposition;M
OCVD)、イオンメッキ法(ion platin
g)等がある。
【0015】この中で、真空蒸着法で素子基板であるシ
リコンウエハーの絶縁酸化物層(以下、絶縁酸化物層を
形成したシリコンウエハーを総称してシリコン基板と称
する)上に白金薄膜を形成した場合には、白金薄膜とシ
リコン基板(SiO/Si)との間で化学的な結合が
なされていないために、白金薄膜とシリコン基板との間
の接着力が良くない。また、MOCVD法で白金薄膜を
形成した場合には、炭素のような不純物が白金薄膜内に
含有してしまうといった短所がある。
【0016】また、DC/RF マグネトロンスパッタリング
法で白金薄膜を形成した場合にも、不活性ガス雰囲気下
で蒸着する既存の方法を使用すれば、白金薄膜(白金電
極)とシリコン基板(SiO2 /Si)との間の接着力
が良くなく、白金蒸着後の熱処理又は高誘電性酸化物薄
膜蒸着等といった後工程を経る過程でヒルロック(hill
ock )又は気孔が発生し、回路の短絡を招いたり、又は
白金電極層上の高誘電性酸化物薄膜等の形成に不均一を
招いたり、さらには酸化物薄膜と白金電極との間の界面
特性の低下を招く等といった多くの問題点がある。
【0017】このような白金電極(白金薄膜)に関わる
問題点を解決するために、現在一般的に使用されている
方法としては、シリコン基板(SiO2 /Si)上にT
i、Ta、TiN等の物質で接着層を形成し、シリコン
基板及び白金電極層間の接着力を強化するようにした方
法や、又は初めから電極物質として白金を使わないで導
電性酸化物(RuO2 )を使用するといった方法等があ
る。
【0018】後者の方法として、白金を使用せずに、電
極物質としてIrO2 ,RuO2 、LSCO、YBCO
等の導電性酸化物を使用した場合には、電極層の表面が
平坦にならなかったり、漏洩電流が大きくなる等の問題
点が発生した。
【0019】そこで、白金電極(白金薄膜)層及びシリ
コン基板間に接着層を形成する方法がとられている。
【0020】では、次に白金電極層及びシリコン基板間
に接着層を形成する場合の白金薄膜形成方法について説
明する。図11は従来技術の白金薄膜形成方法におけ
る、マグネトロンスパッタリング法を利用した製造工程
を示すフローチャートである。図12は、この製造工程
にて得られたシリコン基板を示す断面図である。
【0021】図11においてシリコンウエハー11を準
備する素子基板準備工程(ステップS11)後に、この
シリコンウエハー11上に、絶縁酸化物層である、例え
ばSiO2 薄膜の絶縁酸化物薄膜層12を形成し(ステ
ップS12)、この絶縁酸化物薄膜層12上にTi、T
a、TiN等の物質で接着層13を形成し(ステップS
13)、不活性ガス(Ar,Xe,Kr)雰囲気下で、
マグネトロンスパッタリング法を利用してシリコンウエ
ハー11の接着層13上に白金を蒸着して白金薄膜層1
4を形成する(ステップS14)。
【0022】このような図11に示す白金薄膜形成方法
によれば、図12に示すように絶縁酸化物薄膜層12上
にTi、Ta、TiN等の物質で接着層13を形成する
ことにより、このTi、Ta、TiN等の物質による接
着層13が白金薄膜層(白金電極)14及び絶縁酸化物
層(SiO2 )12間の接着力を大きく向上させること
ができる。
【0023】しかしながら、このように絶縁酸化物層1
2と白金薄膜層14との間に接着層13を形成すると、
下部電極形成工程が複雑になるばかりでなく、これ以後
の工程である熱処理又は強誘電性酸化物の蒸着工程にお
いては、この既存の接着層13の物質が白金の内に拡散
しながら酸素と化学反応を起こして酸化物(TiO2
Ta2 3 )を形成してしまう。
【0024】また、この酸化によって、その白金表面の
照度を悪化させてしまうばかりか、白金薄膜表面の酸化
物形成による電極機能の喪失、白金薄膜のヒルロックに
よる上下部素子連結機能の喪失、さらには接着層13と
して使用された金属の酸化物形成による接着機能の喪失
による接着力弱化等の問題点が発生した。
【0025】このように既存の方法で酸化物薄膜素子の
電極材料として白金を使用した場合には多くの問題点が
発生した。
【0026】しかしながら、このような問題点は本出願
人名義の1994年11月26日提出の韓国特許出願第
94−31618号及び1995年11月8日提出の韓
国特許出願第95−40450号に開示された発明によ
り解決することができた。尚、上記韓国特許出願第94
−31618号及び第95−40450号に対応する日
本特許出願は、特願平7−331148号である。
【0027】これら上記特許出願は、“酸素が含まれた
雰囲気下で白金蒸着を行う”といった概念を初めて該技
術分野にもたらしたものであり、一時的に“酸素が含ま
れた白金薄膜”層を形成する白金薄膜蒸着工程を遂行し
て、白金薄膜層を形成した後、加熱処理を通じて、酸素
が含まれた白金薄膜層から酸素を放出させ、純粋白金薄
膜層を形成するようにしたので、従来の技術で使用した
接着層を必要とせず、シリコン基板と白金薄膜層とを化
学的に接着することができる。従って、前述した接着層
形成による弊害を解消することができる。
【0028】これら特許出願の明細書にも説明されてい
るが、“酸素が含まれた雰囲気”とは、酸素又はオゾン
ガスと、不活性ガス(Ar,Kr,Xe等)とが混合さ
れている雰囲気、又は少なくとも体積比10%以上の酸
素を含む雰囲気であり、“酸素が含まれた白金薄膜”と
は、酸素が含まれた雰囲気下での白金蒸着時に、白金薄
膜層に混入された酸素が、部分的に白金酸化物を形成し
たり、又は部分的に白金層の空隙に存在する形態を称す
るものである。
【0029】上記特許出願前における、この技術分野の
概念としては、例えば素子基板上の絶縁酸化物薄膜層に
白金薄膜を蒸着する場合、その蒸着雰囲気中に存在する
酸素は、白金薄膜の形成に際して有害な不純物であると
見做されていた。
【0030】しかしながら、このような概念は、前述し
た本出願人名義の特許出願に記載された発明の効果から
も、その概念自体を変えざるおえなくなってきた。
【0031】
【発明が解決しようとする課題】また、一般的に異方性
を有する物質は、その優先配向方位がどの方向にあるか
によって、その物性に大きな差異が現れてくる。
【0032】例えば、白金薄膜を各種電子素子の下部電
極に使用する場合には、その白金薄膜の優先配向方位が
どの方向にあるかによって、この白金薄膜上に形成され
る物質、例えば強誘電性酸化物層の優先配向方位にも影
響が及び、ひいては完成時の電子素子の特性に多大な影
響を及ぼすことになる。
【0033】本来、強誘電性酸化物薄膜を利用した電子
素子を製造する場合には、下部電極層としての白金薄膜
上に形成した強誘電性酸化物薄膜は、その分極方向であ
るc軸方向に配向されるのが望ましい。
【0034】しかしながら、上記従来の白金薄膜形成方
法によれば、この白金薄膜の大部分が(111)方向の
優先配向性を有しているため、この(111)方向の優
先配向性を有する白金薄膜上に形成した強誘電性酸化物
薄膜は、その分極方向に配向されることはない。
【0035】それゆえ、このような薄膜構造を有する電
子素子は、その性能が低下し、さらには電子素子の使用
時間が増加するに連れて、その性能が徐々に低下して行
く疲労効果が現れる一つの原因ともなり得る。
【0036】そこで、仮に下部電極として使用される白
金薄膜が(200)方向の優先配向性を有するように形
成された場合には、この(200)方向の優先配向性を
有する白金薄膜上に形成した強誘電性酸化物薄膜は、大
部分を分極方向であるc軸方向に配向させることができ
るために、完成時の電子素子の性能を著しく向上させる
と共に、疲労効果も改善することができるものと考えら
れてきている。
【0037】それゆえ、多くの研究者は、(200)方
向の優先配向性を有する白金薄膜を形成する努力を行っ
てきたが、このように白金薄膜の優先配向性を調整する
のは非常に難しい。
【0038】そこで、現在まではMgO(100)の格
子定数が白金と似た単結晶基板上でのみ、大部分を分極
方向であるc軸方向に配向させることができることが知
られているために、MgOの単結晶基板を活用すること
が考えられている。
【0039】しかしながら、MgOのような単結晶基板
で薄膜素子を製造しようとする場合には、一般的に需要
の高まっているシリコン集積回路製造工程には適してお
らず、基板自体の加工にも多くの難点がある。このこと
からも、DRAM及びFRAM等の半導体素子製造にM
gO単結晶基板を用いることは、あまりにも現実味をお
びていない。それゆえに、白金薄膜の活用が望まれてい
る。
【0040】しかしながら、従来の白金薄膜形成方法に
よれば、前述したように、素子基板上に形成された絶縁
酸化物層上に、大部分が(200)方向の優先配向性を
有する白金薄膜を形成することは非常に難しいといった
問題点があった。
【0041】本発明は上記問題点に鑑みてなされたもの
であり、その目的とするところは、今まで現実できなか
った、大部分が(200)方向の優先配向性を有する白
金薄膜を素子基板の絶縁酸化物層上に形成することがで
きる白金薄膜形成方法、その方法により製造された基
板、その基板を利用した電子素子及びその電子素子の製
造方法を提供することにある。
【0042】
【課題を解決するための手段】上記目的を達成するため
に本発明の白金薄膜形成方法は、素子基板の表面に絶縁
酸化物層を形成する絶縁酸化物形成工程と、絶縁酸化物
層が形成された素子基板を常温から700℃までの温度
で加熱し、かつ酸化雰囲気中で絶縁酸化物層上に白金を
蒸着することにより、この絶縁酸化物層上に酸素が含ま
れた白金層を形成する酸化雰囲気蒸着処理工程と、この
素子基板を400℃から1000℃までの温度で加熱す
ることにより、酸素が含まれた白金層から酸素を除去し
て、この白金層を酸素を含まない純粋白金層に転換する
加熱処理工程とを有する白金薄膜形成方法であって、こ
の純粋白金層において、次式で得られる(200)方向
の優先配向度が、
【0043】
【数5】 90%以上であることを特徴とする。
【0044】また、本発明の白金薄膜形成方法により製
造された基板は、素子基板と、この素子基板の表面に形
成された絶縁酸化物層と、この絶縁酸化物層が形成され
た素子基板を常温から700℃までの温度で加熱し、か
つ酸化雰囲気中で絶縁酸化物層上に白金を蒸着すること
により、この絶縁酸化物層上に酸素が含まれた白金層を
形成し、この素子基板を400℃から1000℃までの
温度で加熱して、酸素が含まれた白金層から酸素を除去
することにより形成した酸素を含まない純粋白金層とを
有する基板であって、前記純粋白金層において、次式で
得られる(200)方向の優先配向度が、
【0045】
【数6】 90%以上であることを特徴とする。
【0046】前記素子基板は、コスト的にも安価で、し
かも簡単に手に入れることができることから考えても、
半導体分野で主に使用されるシリコン基板が一番望まし
いが、これに限定されるものではなく、例えば、Mg
O、SrTiO3 又はサファイア等といった単結晶材料
からなる単結晶基板、アルミナ又はダイヤモンド等とい
った多結晶材料からなる多結晶基板、又は、薄膜センサ
素子製造時に利用される金属基板であっても良いことは
言うまでもない。
【0047】前記絶縁酸化物層は、例えばSiO2 、ア
ルミナ、MgO又はガラス等といった誘電体材料であれ
ば良い。
【0048】前記絶縁酸化物形成工程は、素子基板上に
絶縁酸化物層を形成する工程であるが、熱酸化法、湿式
酸化法又はCVD法(chemical vapor deposition metho
d)等といった絶縁酸化物形成方法を用いるようにすれば
良い。
【0049】前記酸化雰囲気蒸着処理工程における素子
基板の温度は、常温から700℃までの間が有効である
が、特に300℃から700℃までの間の温度に維持さ
れることが望ましい。
【0050】前記酸化雰囲気とは、例えば不活性ガス
(Ar)と、5%から15%の圧力比で酸素又はオゾン
ガスとが混合されている雰囲気が望ましい。但し、この
場合には、その雰囲気で酸素が含まれた白金薄膜を形成
するとき、素子基板が常温から700℃の温度範囲に維
持されるべきであり、この範囲を外れた温度でも従来の
ものとは比べものにならない程度に、その大部分が(2
00)方向に優先配向された白金薄膜を得られる。
【0051】しかしながら、次に示すような下記式で定
義される(200)方向の優先配向度f200 が90%以
上になるためには、前述した常温から700℃までの温
度範囲で素子基板を加熱すべきである。
【0052】
【数7】 また、前記酸化雰囲気蒸着処理工程における、素子基板
の絶縁酸化物層上に白金層を形成する方法としては、例
えばDC/RFマグネトロンスパッタリング法、真空
法、MOCVD法、又はイオンメッキ法等といった蒸
着方法を用いれば良い。
【0053】本願発明者の反復試験によると、前述した
種類の素子基板上に前述した種類の酸化物絶縁層を形成
した後、その素子基板を常温から700℃の温度に加熱
維持した状態で、酸素が含まれたガス雰囲気で酸素が含
まれた白金薄膜を蒸着させた後、これを加熱処理するこ
とにより、従来の如何なる方法でも到達できない程度に
(200)方向の優先配向性を有するばかりでなく、そ
の微細組織においても従来の方法で現れた気孔又はヒル
ロックは発生しないことが判明した。
【0054】また、広い面積に均一に白金を蒸着して、
シリコン基板と白金薄膜との間の接着力を強化したの
で、前述の接着層を必要とせず、ひいては後工程におけ
る拡散の問題点をも解消することができるものと判明し
た。
【0055】従って、このような試験によると、素子基
板の温度を300℃〜700℃の範囲に維持して白金蒸
着を行うと、(200)方向の優先配向度及び白金薄膜
組織の物性においても、より良好な結果が得られた。
【0056】このように本発明の白金薄膜形成方法によ
れば、ヒルロック又は気孔が発生しない、今まで実現で
きなかった、大部分が(200)方向の優先配向性を有
する白金薄膜(純粋白金層)を素子基板の絶縁酸化物層
上に形成することができる。
【0057】また、本発明の白金薄膜形成方法により製
造された基板によれば、大部分が(200)方向の優先
配向性を有する白金薄膜(純粋白金層)を素子基板の絶
縁酸化物層上に形成するようにしたので、ヒルロック又
は気孔が発生することはなく、しかも、例えば後工程で
行われる、この白金薄膜上に形成される強誘電性酸化物
薄膜を、その分極方向に確実に配向することができる。
【0058】また、上記目的を達成するために本発明の
電子素子の製造方法は、素子基板の表面に絶縁酸化物層
を形成する絶縁酸化物形成工程と、絶縁酸化物層が形成
された素子基板を常温から700℃までの温度で加熱
し、かつ酸化雰囲気中で絶縁酸化物層上に白金を蒸着す
ることにより、この絶縁酸化物層上に酸素が含まれた白
金層を形成する酸化雰囲気蒸着処理工程と、この素子基
板を400℃から1000℃までの温度で加熱すること
により、酸素が含まれた白金層から酸素を除去して、こ
の白金層を酸素を含まない純粋白金層に転換する加熱処
理工程と、この素子基板の純粋白金層上に、シリコン集
積回路用薄膜、強誘電性薄膜、圧電体薄膜又は誘電体薄
膜の内、いずれか一つ以上の薄膜を形成する薄膜形成処
理工程とを有する電子素子の製造方法であって、前記純
粋白金層において、次式で得られる(200)方向の優
先配向度が、
【0059】
【数8】 90%以上であることを特徴とする。
【0060】また、本発明の電子素子の製造方法により
製造された電子素子は、素子基板と、この素子基板の表
面に形成された絶縁酸化物層と、この絶縁酸化物層が形
成された素子基板を常温から700℃までの温度で加熱
し、かつ酸化雰囲気中で絶縁酸化物層上に白金を蒸着す
ることにより、この絶縁酸化物層上に酸素が含まれた白
金層を形成し、この素子基板を400℃から1000℃
までの温度で加熱して、酸素が含まれた白金層から酸素
を除去することにより形成した酸素を含まない純粋白金
層と、この純粋白金層上に形成されたシリコン集積回路
用薄膜、強誘電性薄膜、圧電体薄膜又は誘電体薄膜の
内、いづれか一つ以上の薄膜とを有する電子素子であっ
て、前記純粋白金層において、次式で得られる(20
0)方向の優先配向度が、
【0061】
【数9】 90%以上であることを特徴とする。
【0062】前記強誘電性薄膜は、例えばBT(BaT
iO3 ),PT(PbTiO3 ),PZT(PbZr
1-x Tix 3 ),PLZT(Pb1-x Lax Zr1-y
Tiy3 ),BST(Ba1-x Srx TiO3 )とい
った群から選択されたいずれか一つの以上の物質から構
成された薄膜である。
【0063】従って、本発明の電子素子の製造方法によ
れば、その大部分が(200)の方向の優先配向性を有
する白金薄膜(純粋白金層)を素子基板の絶縁酸化物層
上に形成するようにしたので、この白金薄膜上にシリコ
ン集積回路用薄膜、高誘電性薄膜、強誘電性薄膜、圧電
体薄膜又は誘電体薄膜のいずれかの薄膜を形成する薄膜
形成処理工程を施したとしても、この白金薄膜上に形成
された薄膜を分極方向に確実に配向することができる。
【0064】それゆえに、本発明の電子素子の製造方法
により製造された電子素子によれば、その後のエッチン
グ又はリソグラフィー等の公知の回路パターン形成工程
を経て、電子素子、例えばFRAM等の半導体素子又は
薄膜センサ素子を形成することにより、完成時の電子素
子の性能を著しく向上させると共に、疲労効果も改善す
ることができる。
【0065】
【発明の実施の形態】以下、図面に基づいて本発明の白
金薄膜形成方法、その方法により製造された基板、その
基板を利用した電子素子、又は、その電子素子の製造方
法について具体的に説明する。図1は本発明の白金薄膜
形成方法におけるDC/RF マグネトロンスパッタリング法
を利用した製造工程を示すフローチャートである。図2
は本発明の白金薄膜形成方法により形成されたシリコン
基板を示す断面図である。
【0066】図1において素子基板であるシリコンウエ
ハー11を準備する素子基板準備工程(ステップS1)
後に、このシリコンウエハー11上に、絶縁酸化物層で
ある、例えばシリコン酸化物(SiO2 )薄膜の絶縁酸
化物薄膜層12を形成する(ステップS2;絶縁酸化物
形成工程)。尚、このステップS2における絶縁酸化物
薄膜層12は熱酸化法、湿式酸化法及びCVD法(chemi
cal vapor depositionmethod)の中で、いずれの方法を
使用しても良い。
【0067】ステップS2にてシリコンウエハー11上
に絶縁酸化物薄膜層12を形成すると、酸化雰囲気下
で、DC/RFマグネトロンスパッタリング法を利用し
て絶縁酸化物薄膜層12上に白金を蒸着することによ
り、酸素が含まれた白金薄膜層(白金層)を形成する
(ステップS3;酸化雰囲気蒸着処理工程)。
【0068】尚、前記酸化雰囲気とは、不活性ガス(A
r,Xe,Kr等)と、酸素又はオゾンガスとからなる
混合ガスである。また、ステップS3の酸化雰囲気蒸着
処理工程の素子基板温度は、常温から700℃までの温
度範囲に維持されることが望ましい。
【0069】ステップS3にて絶縁酸化物薄膜層12上
に、酸素が含まれた白金薄膜層を形成した後、これを電
気炉で400℃〜1000℃の温度で加熱処理を施すこ
とにより、前記酸素が含まれた白金薄膜層から酸素を放
出させ、酸素を含まぬ白金薄膜層、すなわち純粋白金薄
膜層(純粋白金層)15を形成する(ステップS4;加
熱処理工程)。
【0070】このステップS4の加熱処理工程は、白金
薄膜を安定化させるための工程であり、所望の微細構造
に応じて、この加熱処理に関わる温度及び時間が定めら
れる。
【0071】図2に示すように、このような工程にて得
られたシリコン基板は、前述したように酸化雰囲気下で
形成された酸素を含む白金薄膜層と、絶縁酸化物薄膜層
12を形成した素子基板11、シリコン基板(SiO2
/Si,Al2 3 /Si,MgO/Si,ガラス)と
の間の接着力が優秀であることは前述した本出願人名義
の特許出願に開示された通りである。
【0072】ところが、驚くべきことに、後述する実施
例からも分かるように、本発明の方法で形成したシリコ
ン基板の純粋白金薄膜層15は、図3及び図4に示すよ
うに(200)方向の優先配向性を有することが判明し
た。
【0073】さらには、その微細構造においても、図7
及び図8に示すように気孔又はヒルロックが事実上を存
在しないばかりか、粒子の大きさを図7に示すように大
きくするか、又は図8に示すように小さくすることがで
きることも判明した。尚、ここでは、特に説明の便宜
上、シリコン基板を代表的な例として説明しているが、
前述したように他の種類の単結晶材料、多結晶材料や金
属材料の基板であっても、その素子基板上に絶縁酸化物
層が形成されているのであれば、実質的に同一の効果を
得られることは言うまでもない。
【0074】このように本発明の特徴及び長所をより明
らかにするために、各実施例i)及びii)の実験結果
について説明する。
【0075】実施例i) まず、実施例i)においては図1に示すステップS2の
絶縁酸化物形成工程にて、4インチシリコンウエハーの
表面上に湿式酸化方法を利用して約3000オングスト
ロームの絶縁酸化薄膜層(SiO2 ;シリコン酸化膜)
を形成することによりシリコン基板を形成する。
【0076】次にステップS3の酸化雰囲気蒸着処理工
程にて、このシリコン基板(絶縁酸化薄膜層側)上に、
次のような条件で約6000オングストロームの酸素が
含まれた白金薄膜層を形成する。
【0077】(条件) 白金ターゲットの純度;99.99% 白金ターゲットの直径;4インチ 基礎真空;2x10-6Torr 蒸着雰囲気;Ar+O2 (Ar/O2 圧力比;9/
1) 基板温度;常温 基板回転速度;5rpm スパッタリング電力;200w ターゲットと基板との距離;13cm このような条件で酸化雰囲気蒸着処理工程を行う場合、
真空容器内部に酸素とアルゴンガスをスパッタリングガ
スで注入しながら、白金ターゲットに陰(−)電圧をか
けると、陽(+)にイオン化されたアルゴンイオンが高
いエネルギーで加速され、白金ターゲットに衝突するこ
とにより、白金原子が飛び出して酸素と共に、シリコン
基板上に移動して酸素が含まれた白金薄膜層を形成する
ものである。尚、この酸素が含まれた白金薄膜層は、シ
リコン基板(SiO2 /Si)への接着力が大変優秀で
ある。
【0078】次にステップS4の加熱処理工程にて“酸
素が含まれた白金薄膜層”が形成されたシリコン基板を
電気炉で800℃又は1000℃の温度で2時間の加熱
処理を施すことにより、酸素が含まれた白金薄膜層から
酸素を除去して純粋白金薄膜層を形成する。
【0079】尚、ここで説明しておくが、後述する表1
に記載の試片1#は、この実施例i)の方法にしたがっ
て、Ar+O2 の混合ガス雰囲気(酸化雰囲気)下で、
シリコン基板の基板温度を常温に維持しながら、このシ
リコン基板に対して白金を蒸着し、この白金を蒸着した
シリコン基板を電気炉で、2時間の間、800℃の加熱
処理を施した場合に得られる純粋白金薄膜層の特性を示
す実験結果である。
【0080】また、試片2#も同様、実施例i)の方法
にしたがって、Ar+O2 の混合ガス雰囲気(酸化雰囲
気)下で、シリコン基板の基板温度を常温に維持しなが
ら、このシリコン基板に対して白金を蒸着し、この白金
を蒸着したシリコン基板を電気炉で、2時間の間、10
00℃の加熱処理を施した場合に得られる純粋白金薄膜
層の特性を示す実験結果である。
【0081】実施例ii) また、実施例ii)においては図1に示すステップS2
の絶縁酸化物形成工程にて、4インチシリコンウエハー
の表面上に湿式酸化方法を利用して約3000オングス
トロームの絶縁酸化薄膜層(SiO2 ;シリコン酸化
膜)を形成することによりシリコン基板を形成する。
【0082】次にステップS3の酸化雰囲気蒸着処理工
程にて、このシリコン基板(絶縁酸化薄膜層側)上に、
次のような条件で約3000オングストロームの酸素が
含まれた白金薄膜層を形成する。
【0083】(条件) 白金ターゲットの純度;99.99% 白金ターゲットの直径;4インチ 基礎真空;2x10-6Torr 蒸着雰囲気;Ar+O2 (Ar/O2 圧力比;9/
1) 基板温度;300℃ 基板回転速度;5rpm スパッタリング電力;130w ターゲットと基板との距離;15cm このような条件で酸化雰囲気蒸着処理工程を行うもので
あり、シリコン基板上に酸素が含まれた白金薄膜層を形
成する。
【0084】次にステップS4の加熱処理工程にて“酸
素が含まれた白金薄膜層”が形成されたシリコン基板を
電気炉で、400℃の温度で2時間の加熱処理、又は7
00℃の温度で1時間の加熱処理を施すことにより、酸
素が含まれた白金薄膜層から酸素を除去して純粋白金薄
膜層を形成する。
【0085】尚、ここで説明しておくが、後述する表1
に記載の試片3#は、実施例ii)の方法にしたがっ
て、Ar+O2 の混合ガス雰囲気(酸化雰囲気)下で、
シリコン基板の基板温度を300℃に維持しながら、こ
のシリコン基板に対して白金を蒸着し、この白金を蒸着
したシリコン基板を電気炉で、2時間の間、400℃の
加熱処理を施した場合に得られる純粋白金薄膜層の特性
を示す実験結果である。
【0086】また、試片4#も同様、実施例ii)の方
法にしたがって、Ar+O2 の混合ガス雰囲気(酸化雰
囲気)下で、シリコン基板の基板温度を300℃に維持
しながら、このシリコン基板に対して白金を蒸着し、こ
の白金を蒸着したシリコン基板を電気炉で、1時間の
間、700℃の加熱処理を施した場合に得られる純粋白
金薄膜層の特性を示す実験結果である。
【0087】では、これら各実施例i)及びii)にて
得られた試片及び比較例にて得られた試片との比較結果
について説明する。
【0088】比較例)において、後述する表1記載の試
片5#は、既存の方法にしたがって、アルゴンガス雰囲
気(不活性ガス雰囲気)下で接着層としてのTiをシリ
コン基板に蒸着した後、さらにアルゴンガス雰囲気(不
活性ガス雰囲気)下で、シリコン基板の基板温度を常温
に維持しながら、このシリコン基板に白金を蒸着し、こ
の白金を蒸着したシリコン基板を電気炉で、1時間の
間、700℃の加熱処理を施した場合に得られた白金薄
膜層の特性を示す実験結果である。
【0089】また、後述する表1記載の試片6#は、ア
ルゴンガス雰囲気下で、接着層なしのシリコン基板に対
し、その基板温度を常温に維持しながら、白金を蒸着
し、この白金を蒸着したシリコン基板を電気炉で、1時
間の間、700℃の加熱処理を施した場合に得られる白
金薄膜層の特性を示す実験結果である。
【0090】では、各試片の実験結果を(表1)に基づ
いて説明する。
【0091】
【表1】 各試片の実験結果の項目には(200)方向の優先配向
度f200 、非抵抗値、及び、気孔又はヒルロックの有無
がある。尚、表中の“○”は気孔又はヒルロックが発生
したこと、“×”は気孔又はヒルロックが発生しなかっ
たことを示す。また、前記非抵抗値は4点探針法で測定
した面抵抗値とスタイラス法で測定した厚さから計算す
るものである。
【0092】この表1に示すデータ結果及び図3乃至図
6に示す配向特性を示すX線解析パターン図からも明ら
かなように、試片1#(図3)、試片2#、試片3#及
び試片4#(図4)は、実施例i)又はii)の方法で
シリコン基板上に形成した純粋白金薄膜層は、いずれも
(200)方向の優先配向度が90%以上と高いのに対
し、試片5#及び試片6#は既存の方法でシリコン基板
上に形成した白金薄膜層は、(200)方向の優先配向
度が非常に低く、ほとんどが(111)方向に優先配向
されているいことが判明した。
【0093】さらに微細構造においても、実施例i)又
はii)の方法でシリコン基板上に形成した純粋白金薄
膜層の表面には、図7(試片1)及び図8(試片4)に
示す電子顕微鏡の写真代用図からも分かるように、気孔
又はヒルロックが事実上存在しないのに対して、既存の
方法でシリコン基板上に形成した白金薄膜層の表面に
は、図9(試片5)及び図10(試片6)に示すように
気孔又はヒルロックが発生していることが判明した。
【0094】また、発明者の反復された実験結果による
と、本発明による方法で製造された純粋白金薄膜層の微
細構造においても、図7及び図8に示すように粒子の大
きさを所望の大きさにすることができることが明らかに
なった。
【0095】
【発明の効果】上記のように構成された本発明の白金薄
膜形成方法によれば、ヒルロック又は気孔が発生しな
い、今まで実現できなかった、大部分が(200)方向
の優先配向性を有する白金薄膜(純粋白金層)を素子基
板の絶縁酸化物層上に形成することができる。
【0096】また、本発明の白金薄膜形成方法により製
造された基板によれば、大部分が(200)方向の優先
配向性を有する白金薄膜(純粋白金層)を素子基板の絶
縁酸化物層上に形成するようにしたので、ヒルロック又
は気孔が発生することはなく、しかも、例えば後工程で
行われる、この白金薄膜上に形成される強誘電性酸化物
薄膜を、その分極方向に確実に配向することができる。
【0097】また、本発明の電子素子の製造方法によれ
ば、その大部分が(200)の方向の優先配向性を有す
る白金薄膜(純粋白金層)を素子基板の絶縁酸化物層上
に形成するようにしたので、この白金薄膜上にシリコン
集積回路用薄膜、高誘電性薄膜、強誘電性薄膜、圧電体
薄膜又は誘電体薄膜のいずれかの薄膜を形成する薄膜形
成処理工程を施したとしても、この白金薄膜上に形成さ
れた薄膜を分極方向に確実に配向することができる。
【0098】それゆえに、本発明の電子素子の製造方法
により製造された電子素子によれば、その後のエッチン
グ又はリソグラフィー等の公知の回路パターン形成工程
を経て、電子素子、例えばFRAM等の半導体素子又は
薄膜センサ素子を形成することにより、完成時の電子素
子の性能を著しく向上させると共に、疲労効果も改善す
ることができる。
【図面の簡単な説明】
【図1】本発明の白金薄膜形成方法における、DC/RF マ
グネトロンスパッタリング法を利用した製造工程を示す
フローチャートである。
【図2】本発明の白金薄膜形成方法により形成されたシ
リコン基板を示す断面図である。
【図3】実施例i)における試片1(純粋白金薄膜層)
の配向特性を示すX線解析パターン図である。
【図4】実施例ii)における試片4(純粋白金薄膜
層)の配向特性を示すX線解析パターン図である。
【図5】従来技術の試片5(白金薄膜層)の配向特性を
示すX線解析パターン図である。
【図6】従来技術の試片6(白金薄膜層)の配向特性を
示すX線解析パターン図である。
【図7】実施例i)における試片1(純粋白金薄膜層)
の表面を1000倍に拡大した電子顕微鏡の写真を模し
た代用図である。
【図8】実施例ii)における試片4(純粋白金薄膜
層)の表面を5000倍に拡大した電子顕微鏡の写真を
模した代用図である。
【図9】従来技術の試片5(白金薄膜層)の表面を50
00倍に拡大した電子顕微鏡の写真を模した代用図であ
る。
【図10】従来技術の試片6(白金薄膜層)の表面を5
000倍に拡大した電子顕微鏡の写真を模した代用図で
ある。
【図11】従来技術の白金薄膜形成方法における、マグ
ネトロンスパッタリング法を利用した製造工程を示すフ
ローチャートである。
【図12】従来技術の白金薄膜形成方法により形成され
たシリコン基板を示す断面図である。
【符号の説明】
11 シリコンウエハー(素子基板) 12 絶縁酸化物薄膜層(絶縁酸化物層) 15 純粋白金薄膜層(純粋白金層)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 H01L 29/78 371 27/108 41/08 L 29/788 41/22 Z 29/792 41/09 41/22 (73)特許権者 595178634 23−8 Yoido−Dong,You ngdungpo−Gu, Seou l, Korea (72)発明者 朴東衍 大韓民国 ソウル特別市 冠岳区 新林 −9洞256−5番地 (72)発明者 尹義▲俊▼ 大韓民国 ソウル特別市 冠岳区 奉天 −7洞224−2番地 (72)発明者 金▲文▼弘 大韓民国 ソウル特別市 城北区 三仙 洞 1街296−6番地 (72)発明者 禹賢廷 大韓民国 ソウル特別市 江南区 清潭 洞 三益アパート 3棟 601号 (72)発明者 朴台淳 大韓民国 ソウル特別市 龍山区 厚岩 洞415−15番地 (56)参考文献 特開 平6−116095(JP,A) 特開 平6−108242(JP,A) 特開 平8−306985(JP,A) 特開 平9−205230(JP,A) 特開 平9−53188(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 27/10 451 C23C 14/06 C23C 14/58 C03B 29/02 H01L 21/8242 H01L 21/8247 H01L 27/108 H01L 29/788 H01L 29/792 H01L 41/09 H01L 41/22

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項1】 素子基板の表面に絶縁酸化物層を形成す
    る絶縁酸化物形成工程と、 絶縁酸化物層が形成された素子基板を常温から700℃
    までの温度で加熱し、かつ酸化雰囲気中で絶縁酸化物層
    上に白金を蒸着することにより、この絶縁酸化物層上に
    酸素が含まれた白金層を形成する酸化雰囲気蒸着処理工
    程と、 この素子基板を400℃から1000℃までの温度で加
    熱することにより、酸素が含まれた白金層から酸素を除
    去して、この白金層を酸素を含まない純粋白金層に転換
    する加熱処理工程とを有する白金薄膜形成方法であっ
    て、 この純粋白金層において、次式で得られる(200)方
    向の優先配向度が、 【数1】 90%以上であることを特徴とする白金薄膜形成方法。
  2. 【請求項2】 素子基板と、 この素子基板の表面に形成された絶縁酸化物層と、 この絶縁酸化物層が形成された素子基板を常温から70
    0℃までの温度で加熱し、かつ酸化雰囲気中で絶縁酸化
    物層上に白金を蒸着することにより、この絶縁酸化物層
    上に酸素が含まれた白金層を形成し、この素子基板を4
    00℃から1000℃までの温度で加熱して、酸素が含
    まれた白金層から酸素を除去することにより形成した酸
    素を含まない純粋白金層とを有する基板であって、 前記純粋白金層において、次式で得られる(200)方
    向の優先配向度が、 【数2】 90%以上であることを特徴とする基板。
  3. 【請求項3】 前記素子基板は、シリコン、MgO、S
    rTiO3 、サファイア、又は、その他の単結晶材料か
    らなる単結晶基板であることを特徴とする請求項2記載
    の基板。
  4. 【請求項4】 前記素子基板は、アルミナ、ダイヤモン
    ド、又は、その他の多結晶材料からなる多結晶基板であ
    ることを特徴とする請求項2記載の基板。
  5. 【請求項5】 前記素子基板は、金属基板であることを
    特徴とする請求項2記載の基板。
  6. 【請求項6】 前記絶縁酸化物層は、SiO2 、アルミ
    ナ、MgO、ガラス、又は、その他の誘電体材料である
    ことを特徴とする請求項2記載の基板。
  7. 【請求項7】 前記酸化雰囲気には、不活性ガスと、5
    %から15%の圧力比で酸素又はオゾンガスとが混合さ
    れていることを特徴とする請求項2記載の基板。
  8. 【請求項8】 前記絶縁酸化物層上に白金を蒸着する際
    の素子基板の温度は、300℃から700℃までの間で
    あることを特徴とする請求項2記載の基板。
  9. 【請求項9】 DC/RFマグネトロンスパッタリング
    法で、前記絶縁酸化物層上に白金を蒸着させることを特
    徴とする請求項2記載の基板。
  10. 【請求項10】 真空蒸着法で、前記絶縁酸化物層上に
    白金を蒸着させることを特徴とする請求項2記載の基
    板。
  11. 【請求項11】 MOCVD法で、前記絶縁酸化物層上
    に白金を蒸着させることを特徴とする請求項2記載の基
    板。
  12. 【請求項12】 イオンメッキ法で、前記絶縁酸化物層
    上に白金を蒸着させることを特徴とする請求項2記載の
    基板。
  13. 【請求項13】 素子基板の表面に絶縁酸化物層を形成
    する絶縁酸化物形成工程と、絶縁酸化物層が形成された
    素子基板を常温から700℃までの温度で加熱し、かつ
    酸化雰囲気中で絶縁酸化物層上に白金を蒸着することに
    より、この絶縁酸化物層上に酸素が含まれた白金層を形
    成する酸化雰囲気蒸着処理工程と、この素子基板を40
    0℃から1000℃までの温度で加熱することにより、
    酸素が含まれた白金層から酸素を除去して、この白金層
    を酸素を含まない純粋白金層に転換する加熱処理工程
    と、この素子基板の純粋白金層上に、シリコン集積回路
    用薄膜、強誘電性薄膜、圧電体薄膜又は誘電体薄膜の
    内、いずれか一つ以上の薄膜を形成する薄膜形成処理工
    程とを有する電子素子の製造方法であって、 前記純粋白金層において、次式で得られる(200)方
    向の優先配向度が、 【数3】 90%以上であることを特徴とする電子素子の製造方
    法。
  14. 【請求項14】 前記純粋白金層をパターニングして下
    部電極を形成する電極形成処理工程を有することを特徴
    とする請求項13記載の電子素子の製造方法。
  15. 【請求項15】 素子基板と、 この素子基板の表面に形成された絶縁酸化物層と、 この絶縁酸化物層が形成された素子基板を常温から70
    0℃までの温度で加熱し、かつ酸化雰囲気中で絶縁酸化
    物層上に白金を蒸着することにより、この絶縁酸化物層
    上に酸素が含まれた白金層を形成し、この素子基板を4
    00℃から1000℃までの温度で加熱して、酸素が含
    まれた白金層から酸素を除去することにより形成した酸
    素を含まない純粋白金層と、 この純粋白金層上に形成されたシリコン集積回路用薄
    膜、強誘電性薄膜、圧電体薄膜又は誘電体薄膜の内、い
    づれか一つ以上の薄膜とを有する電子素子であって、 前記純粋白金層において、次式で得られる(200)方
    向の優先配向度が、 【数4】 90%以上であることを特徴とする電子素子。
  16. 【請求項16】 前記強誘電性薄膜は、BT(BaTi
    3 ),PT(PbTiO3 ),PZT(PbZr1-x
    Tix 3 ),PLZT(Pb1-x Lax Zr1-y Ti
    y 3 ),BST(Ba1-x Srx TiO3 )の群から
    選択されたいずれか一つ以上の薄膜であることを特徴と
    する請求項15記載の電子素子。
  17. 【請求項17】 前記素子基板は、シリコン、MgO、
    SrTiO3 、サファイア、又は、その他の単結晶材料
    からなる単結晶基板であることを特徴とする請求項15
    記載の電子素子。
  18. 【請求項18】 前記素子基板は、アルミナ、ダイヤモ
    ンド、又は、その他の多結晶材料からなる多結晶基板で
    あることを特徴とする請求項15記載の電子素子。
  19. 【請求項19】 前記素子基板は、金属基板であること
    を特徴とする請求項15記載の電子素子。
  20. 【請求項20】 前記絶縁酸化物層は、SiO2 、アル
    ミナ、MgO、ガラス、又は、その他の誘電体材料であ
    ることを特徴とする請求項15記載の電子素子。
  21. 【請求項21】 前記酸化雰囲気には、不活性ガスと、
    5%から15%の圧力比で酸素又はオゾンガスとが混合
    されていることを特徴とする請求項15記載の電子素
    子。
  22. 【請求項22】 前記絶縁酸化物層上に白金を蒸着する
    際の素子基板の温度は、300℃から700℃までの間
    であることを特徴とする請求項15記載の電子素子。
  23. 【請求項23】 DC/RFマグネトロンスパッタリン
    グ法で、前記絶縁酸化物層上に白金を蒸着させることを
    特徴とする請求項15記載の電子素子。
  24. 【請求項24】 真空蒸着法で、前記絶縁酸化物層上に
    白金を蒸着させることを特徴とする請求項15記載の電
    子素子。
  25. 【請求項25】 MOCVD法で、前記絶縁酸化物層上
    に白金を蒸着させることを特徴とする請求項15記載の
    電子素子。
  26. 【請求項26】 イオンメッキ法で、前記絶縁酸化物層
    上に白金を蒸着させることを特徴とすることを特徴とす
    る請求項15記載の電子素子。
  27. 【請求項27】 前記電子素子は、半導体素子であるこ
    とを特徴とする請求項15又は16記載の電子素子。
  28. 【請求項28】 前記電子素子は、薄膜センサ素子であ
    ることを特徴とする請求項15又は16記載の電子素
    子。
JP8568697A 1996-03-21 1997-03-19 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法 Expired - Fee Related JP2916116B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-7663 1996-03-21
KR1019960007663A KR100214765B1 (ko) 1996-03-21 1996-03-21 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자

Publications (2)

Publication Number Publication Date
JPH1084086A JPH1084086A (ja) 1998-03-31
JP2916116B2 true JP2916116B2 (ja) 1999-07-05

Family

ID=19453582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8568697A Expired - Fee Related JP2916116B2 (ja) 1996-03-21 1997-03-19 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法

Country Status (2)

Country Link
JP (1) JP2916116B2 (ja)
KR (1) KR100214765B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631366B2 (ja) * 1998-03-11 2005-03-23 株式会社神戸製鋼所 単結晶ダイヤモンド合成用基板
KR100765682B1 (ko) * 1998-06-19 2007-10-11 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP3947443B2 (ja) * 2002-08-30 2007-07-18 Tdk株式会社 電子デバイス用基板および電子デバイス
JP4670076B2 (ja) * 2004-09-09 2011-04-13 独立行政法人物質・材料研究機構 酸化物薄膜用Pt単結晶電極薄膜の製造方法
JP4913401B2 (ja) * 2005-12-19 2012-04-11 日本電信電話株式会社 白金薄膜の形成方法
JP5568913B2 (ja) * 2009-07-24 2014-08-13 株式会社ユーテック Pzt膜の製造方法及び水蒸気加熱装置
KR101873859B1 (ko) * 2015-11-03 2018-07-04 한국과학기술연구원 초박형 금속 연속박막 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices

Also Published As

Publication number Publication date
KR100214765B1 (ko) 1999-08-02
JPH1084086A (ja) 1998-03-31
KR970067621A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
JP2782176B2 (ja) シリコンウエハー上に白金薄膜を形成する方法、その方法により製造されたシリコン基板及びその基板を利用した半導体素子の製造方法
KR100292288B1 (ko) 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
US5886867A (en) Ferroelectric dielectric for integrated circuit applications at microwave frequencies
EP0766292B1 (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
KR19990008079A (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
JPH10182291A (ja) 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
JP3891603B2 (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP2916116B2 (ja) 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法
JP3188358B2 (ja) 酸化物超電導体薄膜の製造方法
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
De Keijser et al. High quality lead zirconate titanate films grown by organometallic chemical vapour deposition
JP2002539608A (ja) マイクロエレクトロニック構造の製造方法
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JPH0665715A (ja) 誘電体薄膜形成用下地電極の形成方法
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
KR19980082338A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
JPH04167554A (ja) 薄膜コンデンサおよびその製造方法
JPH0657411A (ja) 誘電体薄膜の製造方法および装置
Chung et al. Electrical properties of (Bi 3.5 La 0.5) Ti 3 O 12 thin-films prepared by liquid source misted chemical deposition
Lee et al. Effect of Low‐Energy Accelerated Ion Bombardment on the Properties of Metal‐Organic Decomposition Derived SrBi2 (Ta, Nb) 2O9 Thin Films Processed at Low Temperature

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees