KR100570860B1 - 처리중에 손상된 강유전체막의 전압사이클링회복 - Google Patents

처리중에 손상된 강유전체막의 전압사이클링회복 Download PDF

Info

Publication number
KR100570860B1
KR100570860B1 KR1020017002441A KR20017002441A KR100570860B1 KR 100570860 B1 KR100570860 B1 KR 100570860B1 KR 1020017002441 A KR1020017002441 A KR 1020017002441A KR 20017002441 A KR20017002441 A KR 20017002441A KR 100570860 B1 KR100570860 B1 KR 100570860B1
Authority
KR
South Korea
Prior art keywords
voltage
ferroelectric
cycles
integrated circuit
recovery process
Prior art date
Application number
KR1020017002441A
Other languages
English (en)
Other versions
KR20010085626A (ko
Inventor
죠시비크램
솔라야판나라얀
하트너월터
쉰들러귄터
Original Assignee
시메트릭스 주식회사
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 주식회사, 인피니언 테크놀로지스 아게 filed Critical 시메트릭스 주식회사
Publication of KR20010085626A publication Critical patent/KR20010085626A/ko
Application granted granted Critical
Publication of KR100570860B1 publication Critical patent/KR100570860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

금속산화물강유전체박막(122)을 포함하는 집적회로가 형성된다. 수소에 의해 발생된 강유전체특성의 열화를 회복시키기 위하여 전압사이클링회복처리가 행해진다. 전압사이크링회복처리는 1 내지 15볼트의 진폭으로 104 내지 1011의 전압사이클을 인가함으로써 행해진다. 금속산화물박막(122)은 납 지르코늄 티타네이트(PZT)와 같은 퍼로브스카이트재료 또는 층형상초격자체, 바람직하게는, 스트론튬 비스무트 탄탈레이트(SBT) 또는 스트론튬 비스무트 탄탈 니오베이트(SBTN)을 포함한다. 집적회로제조가 형성가스어닐링을 포함한다면, 전압사이클링회복처리는 형성가스어닐링 후에 행해진다. 전압사이클링회복처리는 산소회복어닐링을 회피하며, 또한 강유전체박막(122)에 대한 영구적인 손상의 위험없이 종래의 수소농후플라즈마공정과 형성가스어닐링의 계속적인 사용을 허용한다.

Description

처리중에 손상된 강유전체막의 전압사이클링회복{VOLTAGE-CYCLING RECOVERY OF PROCESS-DAMAGED FERROELECTRIC FILMS}
(발명의 배경)
1. 발명의 분야
본 발명은 수소에 대한 노출 및 다른 손상을 입히는 제조공정에 기인하는 전자특성의 열화를 감소시키거나 제거하는 강유전체집적회로를 제조하는 방법에 관한 것이다.
2. 문제점의 기술
강유전체화합물은 비휘발성집적회로메모리에 사용하기에 적합한 특성을 가진다. 밀러의 미국특허 제 5,046,043호를 참조하라. 커패시터 등의 강유전체디바이스는 높은 잔류분극, 양호한 항전계, 높은 내피로성, 낮은 누설전류 등의 소망하는 전자특성을 가질 경우 비휘발성메모리로서 유용하다. PZT(납 지르코늄 티타네이트) 및 PLZT(납 란탄 지르코늄 티타네이트) 등의 AB03형 강유전체산화물을 함유하는 납이 집적회로에 실제로 사용하기 위해 연구되고 있다. 층형상초격자체산화물도 집적회로에 사용하기 위해 연구되고 있다. 와다나베의 미국특허 제 5,434,102호를 참조하라. 층형상초격자체는 PZT 및 PLZT화합물보다 훨씬 뛰어난 강유전체메모리의 특성을 나타낸다. 강유전체소자를 포함하는 직접회로디바이스가 현재 제조되고 있다. 그러나, 제조공정시의 수소열화의 어려운 문제점은 소망하는 전자특성을 가진 층형상초격자체화합물 또는 ABO3형 산화물을 사용하는 다른 IC디바이스 및 강유전체메모리의 시판량의 경제적인 제조를 방해한다.
집적회로의 전형적인 강유전체메모리는 강유전체디바이스, 통상 강유전체커패시터와 전기적으로 접촉하는 반도체기판 및 금속산화물 반도체전계효과트랜지스터(MOSFET)를 포함한다. 강유전체커패시터는 전형적으로 제 1 또는 바닥전극과 제 2 또는 최상부전극 사이에 위치한 강유전체박막을 포함하며, 이들 전극은 전형적으로 백금을 함유한다. 이 회로의 제조시에 MOSFET는 실리콘기판에 결함을 일으키는 조건에 놓여진다. 예를들면, CMOS/MOSFET제조공정은 통상 이온밀에칭 및 플라즈마에칭 등의 고에너지공정을 포함한다. 결함은 또한 비교적 높은 온도, 흔히 500°-900℃범위에서 강유전체박막의 결정화를 위한 열처리시에도 발생한다. 그 결과, 반도체실리콘기판의 단결정구조에서 수많은 결함이 발생해서, MOSFET의 전자특성을 열화시키게 된다.
MOSFET/CMOS의 실리콘특성을 회복시키기 위해서 이 제조공정은 전형적으로 댕글링본드 등의 결함이 수소의 환원특성을 이용해서 제거되는 형성가스, 또는 수소, 어닐링("FGA")스텝을 포함한다. 주위조건에서 H2가스열처리 등의 수소어닐링을 행하기 위하여 다양한 기술이 개발되었다. 종래, 수소처리는 350°와 550℃사이에서, 전형적으로는 400°-450℃근방에서 약 30분동안 행해졌다. 또한, CMOS/MOSFET제조공정은, 금속 및 유전체의 퇴적, 실란 또는 TEOS원으로부터의 이산화규소의 성장, 및 수소 및 수소플라즈마를 사용하는 에칭공정을 위한 수소리치플라스마CVD공정 등의, 직접회로를 수소에, 흔히 고온에서 노출시키는 다른 제조스텝을 필요로 한다. 수소를 포함하는 공정시에, 수소는 최상부전극 및 커패시터의 측면을 통해서 강유전체박막으로 확산해서, 강유전체에 함유된 산화물을 환원시킨다. 흡수된 수소는 또한 금속산화물을 환원시킴으로써 강유전체박막의 표면을 금속화한다. 이들 영향의 결과, 커패시터의 전자특성은 열화된다. 이러한 문제는 이들 산화물이 특히 복잡하고 수소환원에 의해서 열화되기 쉽기 때문에 층형상초격자체화합물을 함유하는 강유전체메모리에서 첨예하다. 형성가스어닐(FGA) 후, 강유전체의 잔류분극은 매우 낮아서 더 이상 정보를 기억하기에 적합하지 않다. 또한, 누설전류의 증가를 초래한다.
이 기술분야에서 강유전체산화물의 소망하는 전자특성의 수소열화를 억제 또는 회복시키기 위하여 여러 가지 방법이 보고되어 있다. 높은 온도(800℃)에서 약 1시간동안의 산소어닐링에 의해서 수소처리에 의해 열화된 강유전체특성의 실질적으로 완전한 회복을 얻을 수 있다. 그러나, 고온의 산소어닐링 그 자체는 실리콘 결정구조에 결함을 발생시킬수도 있으며, 또한 CMOS특성에 대한 선행 형성가스어닐의 긍정적인 효과를 다소 상쇄시킬 수도 있다. 특수금속화층과 확산배리어층도 고에너지처리스텝과 형성가스어닐링스텝시에 수소의 영향을 최소화하기 위하여 연구되어 왔다. 금속화방식은 전형적으로 400℃ 이상의 온도의 산소함유환경에서 산화하기 쉬운 재료의 사용을 포함한다. 주된 금속화재료인 알루미늄은 낮은 융점을 가지고 있어, 450℃ 이상의 온도를 견딜수 없다. 수소확산배리어층을 가진 강유전체의 캡슐화는 실용적으로 그다지 효과적이지 못하며, 또한 이 배리어재료의 퇴적 및 제거를 포함하는 복잡한 공정방식을 필요로 한다.
따라서, 수소를 함유하는 다른 처리스텝으로 인한 전자특성의 열화를 제거하는 강유전체집적회로를 제조하는 방법을 발견하는 것이 바람직하지만, 이방법은 종래의 CMOS처리에 실질적인 변경을 가하지 않거나, 수소확산배리어층을 가진 강유전체의 캡슐화등의 복잡한 처리방식을 도입하지않는 것이 바람직하다.
(해결수단)
본 발명은, 강유전체산화물에서의 수소열화 및 다른 제조관련 손상의 악영향을 억제하고, 복잡하고 고가의 처리방식의 추가를 피하고, 그리고 비생산적인 산소어닐링을 회피하는 집적회로의 강유전체소자를 제조하는 방법을 제공한다. 이전에 수소열화를 최소화하기 위하여 필수적이라고 생각되었던, 확산배리어를 가진 강유전체의 캡슐화 등의 고온 O2회복어닐링 및 다른 복잡한 처리스텝을 제거함으로써, 본 발명 방법은 종래의 강유전체소자에 대한 영구적인 손상의 위험이 없는 형성가스어닐(표면상태경화용)과 수소농후플라즈마공정을 사용해서 FeRAM제조를 계속할 수 있다.
본 발명의 주요 특징은, 수소열화의 영향을 회복시키기 위하여 전압사이클링회복처리를 행함으로써, 강유전체소자의 소망하는 전자특성 및 강유전체특성을 회복하는 것이다. 가능하다면, 전압사이클링회복처리는 수소플라즈마공정, 형성가스어닐스텝, 및 산화물손상조건을 일으키는 집적회로제조의 다른 고에너지스텝 후에 행해진다.
본 발명의 일태양은 전압사이클링회복처리의 결과가 접압레벨과 사이클의 수, 또는 주파수에 의존하는 것이다. 전압사이클링회복처리는 전형적으로 주위의 실온에서 행해진다. 주위의 실온에서, 인가된 전압사이클의 수는 대략 104사이클내지 1011사이클의 범위이며, 인가된 전기펄스는 1볼트 내지 15볼트의 범위의 전압진폭을 가진다. 사이클의 수와 전압진폭은 보다 높은 온도, 예를 들면 30°내지 200℃의 범위에서 전압사이클링회복처리를 행함으로써 감소시킬 수 있다. 바람직하게는, 전압사이클링회복처리는 온도 약 120°-150℃에서 행해진다.
집적회로제조공정이 형성가스어닐을 포함한다면, 이 형성가스어닐은 전형적으로 온도 300°내지 1000℃의 범위에서 1분 내지 2시간의 기간 동안 행해진다. 실험결과는, 형성가스어닐이 온도범위 약 400℃ 내지 450℃에서 약 30분동안 행해지면, 전압사이클링회복처리가 10볼트에서 105-106전압사이클로, 또는 5볼트에서 107사이클로 행해질 경우, 강유전체소자의 강유전체특성 및 전자특성은 사실상 완전히 회복된다.
본 발명의 다른 특징은 강유전체소자가 금속산화물을 포함한다는 것이다. 금속산화물재료는 PZT(납 지르코늄 티타네이트)와 PLZT(납 란탄 지르코늄 티타네이트) 등의 ABO3형퍼로브스카이트 화합물일 수 있다. 바람직하게는, 금속산화물은 스트론튬 비스무트탄탈레이트(SBT)또는 스트론튬 비스무트 탄탈 니오베이트(SBTN) 등의 강유전체층형상초격자체이다.
본 발명의 다수의 다른 특징, 목적 및 특장은 첨부도면과 관련한 다음 설명으로부터 명백해질 것이다.
도 1은 커패시터가 스위치로부터 옆쪽으로 치우친 비휘발성 강유전체메모리셀을 표시하는 본 발명의 방법에 의해 제조될 수 있는 집적회로의 일부의 단면도;
도 2는 커패시터가 스위치 위에 위치한, 퇴적된 비휘발성 강유전체메모리셀을 표시하는 본 발명의 방법에 의해 제조될 수 있는 집적회로의 일부의 단면도의 개략도;
도 3은 강유전체트랜지스터를 표시하는 본 발명의 방법에 의해 제조될 수 있는 집적회로의 일부의 단면도의 개략도;
도 4는 본 발명의 비휘발성 강유전체메모리바이스를 제조하는 공정의 바람직한 실시형태를 표시하는 플로우차트;
도 5는 본 발명에 따라 제조된 박막커패시터가 크게 확대되어 표시된, 예시적인 웨이퍼의 상면도;
도 6은 본 발명에 따라서 제조된 박막커패시터디바이스를 예시하는 도 5의 6-6선 단면의 일부를 표시하는 도면;
도 7은 형성가스어닐 없이, 430℃에서 30분동안 형성가스어닐 후, 그리고 1에서 10볼트까지 각 1볼트 간격으로 105전압사이클을 인가하는 10㎑에서의 전압사이클링 후, 1에서 10볼트까지 인가된 전압의 함수로서의 스트론튬 비스무트 탄탈레이트 커패시터의
Figure 112005062288566-pct00001
단위의 잔류분극, 2Pr,의 그래프;
도 8은 형성가스어닐 없이, 430℃에서 30분동안 형성가스어닐 후, 그리고 1에서 10볼트까지 각 1볼트간격으로 105전압사이클을 인가하는 10㎑에서의 전압사이클링 후, 스트론튬 비스무트 탄탈레이트 박막커패시터에 대해, 분극,
Figure 112001004129573-pct00019
, 이 전계, KV/㎝,의 함수로서 표시된, 3볼트에서 측정된 히스테리시스 곡선의 그래프;
도 9는 형성가스어닐 없이, 그리고 430℃에서 30분동안 형성가스어닐 후, 5볼트와 1㎒에서 전압사이클의 수의 함수로서, 스트론튬 비스무트 탄탈레이트 커패시터의,
Figure 112001004129573-pct00020
단위의 잔류분극, 2Pr,의 그래프;
도 10은 본 발명에 따라서, 형성가스어닐 없이, 430℃에서 30분동안 형성가스어닐 후, 그리고 5볼트에서 109사이클에 대해 전압사이클링회복처리 후, 분극,
Figure 112005062288566-pct00002
,이 스트론튬 비스무트 탄탈레이트 박막커패시터에서 5볼트에서 측정된, 전계, KV/㎝,의 함수로서 표시된 히스테리시스 곡선의 그래프;
도 11은 사이클링온도의 함수로서 표시된, FGA없이 그리고 FGA후 SBT커패시터에서, 5볼트에서 측정된
Figure 112001004129573-pct00003
단위의 잔류분극, 2Pr,의 그래프;
도 12는 온도의 함수로서 표시된, 5V에서 측정된, kV/㎝단위의, 시험커패시터의 항전계, 2Ec,의 그래프;
도 13은 최대전압진폭과 펄스형상의 다른 조건에서, FGA 없이 그리고 FGA 후, SBT커패시터에서, 전압사이클의 수의 함수로서 표시된,
Figure 112001004129573-pct00004
단위의 2Pr치의 그래프;
도 14는 최대 전압사이클링전압진폭의 함수로서 표시된 FGA가 있는 SBT커패시터의 최대 2Pr치에서의 사이클의 수의 그래프.
1. 개요
강유전체집적회로디바이스를 표시하는 도 1-3, 5 및 6은 실제의 집적회로디바이스의 특정 부위의 실제의 평면도 또는 횡단면도를 의미하지 않는다는 것을 이해해야 한다. 실제의 디바이스에 있어서, 충들은 규칙적인 것은 아니며, 그 두께는 여러가지 비율을 가질 수 있다. 실제의 디바이스의 각종 층들은 흔히 만곡되고 또한 중첩하는 모서리를 가진다. 그 대신에 도면은 본 발명의 방법을 더 명확하고 충분히 표시하기위하여 채용되는 이상화된 표시를 나타낸다. 또한, 도면은 본 발명의 방법을 사용해서 제조할 수 있는 강유전체디바이스의 수많은 변형예 중의 하나만을 표시한다. 도 1은 강유전체커패시터와 전기 접속하고 있는 전계효과트랜지스터 형태의 스위치를 포함하는 강유전체메모리를 표시한다. 도 2는 아래의 스위치소자에 플럭을 개재해서 접속된, 퇴적된 강유전체커패시터를 포함하는 강유전체메모리를 표시한다. 그러나, 또한, 도 3에 표시한 바와같이, 스위치소자에 강유전체소자가 결합된 강유전체FET메모리를 제조하기 위하여 본 발명의 방법을 사용하는 것이 고려된다. 이와같은 강유전체FET는 맥밀란의 미국특허 제 5,523,964호에 기재되어 있다. 마찬가지로, 본 발명의 방법을 사용해서 제조된 다른 집적 회로는 다른소자 및 재료의 성분을 포함할 수 있다.
도 1에 있어서, 본 발명의 방법에 따라 제조할 수 있는 예시적인 비휘발성 강유전체메모리셀의 횡단면도를 표시하고 있다. MOSFET와 강유전체커패시터소자를 포함하는 집적회로를 제조하기 위한 일반적인 제조스텝이 요시모리의 미국특허 제 5,561,307호에 기재되어 있다. 일반적인 제조방법은 다른 참고문헌에도 기재되어 있다. 따라서, 도 1의 회로의 소자는 여기서 단순히 확인만 될 것이다.
도 1에 있어서, 필드산화물영역(104)은 실리콘기판(102)의 표면 상에 형성되어있다. 소스영역(106) 및 드레인영역(108)은 실리콘기판(102) 내에 서로 독립적으로 형성되어있다. 게이트절연층(112)은 소스영역(106)과 드레인영역(108) 사이의 실리콘기판(102) 상에 형성되어있다. 또한, 게이트전극(110)은 게이트절연층(112) 위에 형성되어 있다. 이들 소스영역(106), 드레인영역(108), 게이트절연층(112) 및 게이트전극(110)은 함께 MOSFET(113)를 형성한다.
BPSG(붕소도프처리 포스포실리게이트 글라스)로 이루어진 층간 유전체층(ILD)(114)는 기판(102) 및 필드산화물영역(104) 상에 형성되어 있다. 접착제층(116)은 ILD(114)의 일부의 위에 형성되어 있고, 강유전체 박막커패시터(118)는 접착제층(116) 위에 형성되어 있다. 접착제층(116)은, 예를 들면 티탄으로 이루어져 있고, 전형적으로 20㎚의 두께를 가진다.
강유전체커패시터(118)는 실리콘 반도체, 갈륨비소 반도체 또는 다른 반도체, 또는 이산화규소, 글라스 또는 산화마그네슘(MgO) 등의 절연체를 포함할 수 있는 종래의 웨이퍼(140) 위에 형성하는 것이 바람직하다. 강유전체커패시터의 바닥 및 최상부전극은 통상 백금을 포함한다. 바닥전극은 백금, 팔라듐, 은, 및 금 등의 비산화귀금속을 포함하는 것이 바람직하다. 이 귀금속 외에 알루미늄, 알루미늄합금, 알루미늄실리콘, 알루미늄니켈, 니켈합금, 구리합금, 및 알루니늄 구리등의 금속이 강유전체메모리의 전극에 사용될 수 있다. 티탄 등의 접착제층은 회로의 인접하는 하층 또는 상층에 대한 이 전극의 접착성을 높인다.
도 1에 있어서, 강유전체커패시터(118)는, 백금으로 이루어지고 두께 200㎚을 가진 바닥전극(120), 바닥전극(120) 상에 형성된 강유전체박막(122), 백금으로 이루어지고 두께 200㎚을 가진, 강유전체막(122) 상에 형성된 최상부전극(124)을 포함한다. 강유전체박막(122)의 성분 및 구조를 아래에 더 상세히 설명한다.
NSG(비도프처리 실리케이트 글라스)로 이뤄진 제 2층간유전체층(ILD)(128)은 ILD(114) 위에 형성되어 있다. PSG(포스포-실리케이트 글라스)막 또는 BPSG막도 ILD(128)에 사용될 수 있다. 개구부(114A)는 소스영역(106) 및 게이트영역(108)을 노출시키기 위하여 ILD(114) 및 ILD(128)을 개재해서 선택적으로 개방된다. 소스전극배선(130) 및 드레인전극배선(132)는 개구부(114A)를 채우기 위하여 형성되어 있다. 다른 개구부(128A)는 최상부전극(124) 및 바닥전극(120)을 노출시키기 위하여 ILD((128)를 개재해서 선택적으로 개방된다. 최상부전극배선(134)과 바닥전극배선(136)은 이들 개구부(128A)를 채우기 위하여 형성되어 있다. 드레인전극배선(132)은 최상부전극배선(134)에 전기적으로 접속되어 있다. 이들 배선(130, 132, 134 및 136)의 각각은 Al-Si로 이루어지고, 약 300㎚의 두께를 가졌다.
본 발명의 전압-사이클링회복처리는 전형적으로 배선퇴적의 완료, 및 집적회로 내에 환원조건을 생성하는 다른 처리 스텝, 특히 FGA의 후에 행해진다.
도 2에 있어서, 본 발명의 방법에 따라 제조될 수 있는 예시적인 비휘발성 강유전체메모리셀의 다른 실시형태의 횡단면도가 표시되어 있다. 도 2의 이 메모리는 스위치 위에 커패시터가 위치한, 퇴적된 비휘발성 강유전체메모리셀이다. 도 2는 필드산화물영역(204), 소스영역(206), 드레인영역(208) 및 게이트영역(210)을 표시한다. 소스영역(206)은 (230)을 개재해서 배선에 의해 금속화된 회로접속층(231)에 접속되어 있다. 드레인영역(208)은 (236)을 개재해서 배선에 의해 ILD(214)를 통해서 바닥전극(220)에 접속되어 있다. 강유전체박막(224)은 바닥전극(220) 위에 위치하고 있고, 최상부 전극(224)은 박막(222) 위에 위치하고 있다. 패터닝 후, 층(220, 222 및 224)는 ILD(228)에 의해 덮여지는 커패시터(218)를 형성한다.
도 3에 있어서, 본 발명의 방법에 따라 제조될 수 있는 예시적인 비휘발성강유전체트랜지스터의 횡단면도가 표시되어 있다. 소스영역(306) 및 드레인영역(308)은 실시콘반도체기판(300) 내에 위치하고 있다. 강유전체박막(322)은 기판(302) 위에 위치하고 있고, 박막(322)의 일부(321)는 소스영역(306)과 접촉하고 있고, 박막(322)의 일부(323)는 드레인영역(308)과 접촉하고 있다. 최상부전극층(324)은 이 집적회로의 나머지부분과 전기접촉하고 있다.
강유전체박막(122, 222, 322)의 성분은, 티타네이트(예를들면, BaTiO3, SrTiO3, PbTiO3(PT), (PbLa)(ZrTi)O3(PLZT), Pb(ZrTi)O3(PZT) 또는 니오베이트(예를들면, KNbO3)등의 ABO3형퍼로브스카이트, 또는, 바람직하게는, 층형상초격자체를 포함하는 적당한 강유전체의 군으로부터 선택될 수 있으나, 이들에 한정되지는 않는다.
미국특허 제 5,519,234호(1996년 5월 21일 발행)는 스트론튬 비무스트 탄탈레이트(SBT) 등의 층형상초격자화합물이 강유전체 적용물에 있어서 종래의 최상의 재료에 비해 우수한 특성을 가지며, 또한 높은 유전상수와 낮은 누설전류를 가진다는 것을 기재하고 있다. 미국특허 제 5,434,102호(1995년 7월 18일 발행) 및 미국특허 제 5,468,684호(1995년 11월 21일 발행)는 이들 재료를 실제의 집적회로에 집적하는 공정을 기재하고 있다. 금속산화물 SrBi2Ta2O9(SBT) 및 SrBi 2(Ta1-XNbX)2O9(SBTN)〔여기서 0≤X≤1〕와 같은 강유전성층형상초격자체는 비휘발성메모리적용물(FeRAM)에서 커패시터유전체로서 사용하기 위해 개발중에 있다.
용어 "화합물"은 정확하게 동일한 분자가 모두 동일한 화학원소와 구조로 이루어진, 균일한 물질을 나타낸다. 용어 "재료"는 다른 성분의 분자들로 이루어질 수 있다. 예를들면, 층형상초격자체 스트론튬 비무스트 탄탈 니오베이트는, 2개의 상이한 종류의 원자, 탄탈과 니오브가 다른 균일한 결정구조의 B사이트 위치를 다양하게 점유하는, 상호연결된 결정격자로 이루어진다. 그러나, 용어 "층형상초격자체", "층형상초격자화합물", 및 "층형상초격자체화합물"은 이 명세서에서 사실상 상호교환적으로 사용되며, 그 의미는 문맥으로부터 명백하다.
용어 "기판"은 BPSG층(114) 등의, 박막층이 퇴적되는 대상물은 물론, 집적회 로가 형성되는, 밑에 놓인 웨이퍼((102)를 의미할 수 있다. 이 명세서에서 "기판"은 인터레스트의 층이 도포되는 대상물을 의미하며; 예를 들면, (120) 등의 바닥전극에 관하여 말할 때 기판은 전극(120)이 형성되는 층(116) 및 (114)를 포함한다.
용어 "박막"은 여기서 집적회로기술에서 사용될 때처럼 사용된다. 일반적으로, 이것은 두께가 1미크론 미만인 막을 의미한다. 여기에 기재된 박막은 모든 경우에 두께가 0.5미크론 미만이다. 바람직하게는, 강유전체박막(122, 222, 322)은 두께가 20㎚ 내지 300㎚이며, 가장 바람직하게는 120㎚ 내지 250㎚이다. 이들 집적회로기술의 박막은 집적회로기술과 상반된, 전적으로 다른 공정에 의해 형성되는 거시적 커패시터기술의 층형상커패시터와 혼동해서는 안된다.
용어 "화학량론"은 여기서 층형상초격자체 등의 재료의 고체막, 또는 재료를 형성하기 위한 전구물질에 적용될 수 있다. 이것이 고체박막에 적용되면 최종 고체박막 내의 각 원소의 실제 상대량을 표시하는 식을 나타낸다. 전구물질에 적용되면 이것은 전구물질 내의 금속의 몰비를 표시한다. "평형"화학량론식은, 실용상 실온에서 항상 결정에 일부 결함이 있더라도, 결정격자의 모든 사이트가 점유된 상태에서 재료의 완전한 결정구조를 형성하기 위하여 충분한 양의 각 원소가 있는 식이다. 예를 들면, SrBi2(TaNb)O9 및 SrBi2(Ta1.44Nb0.56)O9의 양자는 평형화학량론식이다. 이에 대해서, 스트론튬, 비스무트, 탄탈, 및 니오브의 몰비가 각각 1, 2.18, 1.44, 및 0.56인 스트론튬 비스무트 탄탈 니오베이트용 전구물질은, 완전한 결정재료를 형성하기 위하여 필요한 양을 초과하는 비스무트를 포함하고 있기 때문에 여기서 불평형 "화학량론"식으로 표시된다. 이 명세서에서 금소원소의 "초과"량은, 모든 원자사이트가 점유되어 남은 금속의 량이 없는 상태에서, 소정의 재료를 만들기 위하여 존재하는 다른 금속과 접합하기 위하여 필요한 양보다 많은 양을 의미한다. 그러나, 이 기술분야에서 알려진 바와같이, 산화비스무트는 매우 휘발성이고, 본 발명에 따라 전자디바이스를 제조하는 데 많은 열이 사용되기 때문에 본 발명의 공정에 따라 만들어진 고체 강유전체층(122, 222, 322)의 비스무트의 몰비는 전구물질의 화학량론식에서의 그것보다 일반적으로 작을 것이다. 그러나, 본 발명의 공정에 따라 만들어진 강유전체층(122, 222, 322)의 스트론튬, 탄탈 및 니오브의 몰비는 전구물질의 화학량론식에서 주어진 몰비와 동일하거나 그에 매우 근접할 것이다. 와다나베 등의 미국특허 제 5,434,102호를 참조하라.
이 기술분야에 있어서, 초격자제너레이터원소 또는 B사이트원소가 화학량론적인 평형량을 초과하는 양을 가진 전구물질로 이루어진 층형상초격자체는 평형화학량론식에 대응하는 양의 금속을 함유하는 전구물질로 이루어진 재료보다 수소에 의한 열화에 대해 더 견디고 있다는 것도 알려져 있다. 예를들면, 비스무트 및 니오브 등의 적어도 1개의 금속의 전구물질의 양은 평형식에서 존재하는 그것 이상으로 수소열화를 억제한다.
2. 바람직한 방법의 설명
도 4는 도 1에 표시한 강유전체메모리를 제작하기 위하여 본 발명의 방법을 포함하는 공정(410)의 제조스텝의 플로우시트이다. 스텝412에 있어서, 스텝414에서 스위치가 형성되는 반도체기판이 제공된다. 스위치는 전형적으로 MOSFET이다. 스텝416에 있어서, 형성되어야 할 강유전체원소로부터 스위칭원소를 분리하기 위하여 절연층이 형성된다. 스텝418에서는 바닥전극이 형성된다. 바람직하게는, 이 전극은 백금으로 만들어지며, 또한 두께 약 200㎚을 가진 층을 형성하기 위하여 스퍼터퇴적된다. 바람직한 방법에 있어서, 약 20㎚의 티탄 또는 질화티탄으로 이루어진 접착층이 이 전극의 퇴적 전에 이 스텝에서 형성된다. 스텝422에서 강유전체박막이 바닥전극에 도포된다. 바람직한 방법에 있어서, 강유전체박막은 층형상초격자체를 함유한다. MOCVD방법은 박막을 형성하는 가장 바람직한 방법이다. 강유전체박막은 또한 미국특허 제 5,456,945호에 기재된 바와같은 스핀코팅 또는 안개화퇴적방법 등의 액체퇴적기술을 사용해서 도포할 수 있다. 스텝420에서는 소망하는 강유전체바막을 형성하는 층형상초격자체의 화학전구물질이 준비된다. 통상, 전구물질용액은 화학전구물질화합물을 함유하는 시판되는 용액으로부터 준비된다. 바람직한 실시형태는 식 SrBi2Ta2O9에 대략 대응하는 스트론튬, 비스무트, 및 탄탈의 원소의 상대 몰비를 함유하는 전구물질용액을 이용한다. 다른 바람직한 실시형태는 식 SrBi2(Ta1-XNbX)2O9〔여기서, X는 약 0.5〕에 대략 대응하는 스트론튬, 비스무트, 탄탈 및 니오브의 원소의 상대 몰비를 함유하는 전구물질용액을 이용한다. 바람직하게는, 시판의 용액에 공급되는 각종 전구물질의 농도는 특유의 제조 또는 조작조건에 적응시키기 위하여 스텝420에서 조정된다. 예를들면, 층형상초격자박막용 시판용액 속의 각종 원소의 화학량론적 양은 SrBi2.18(Ta1.44Nb0.56)O9이다. 그러나 이것은 수소어닐링열화로부터 강유전체화합물을 보호하는 가외의 산화물을 생성하기 위하여 이 용액에 초과 니오브 또는 비스무트를 첨가하는 것이 바람직하다. 도포스텝422의 다음에는 처리스텝 424를 행하는 것이 바람직하며, 이것은 액체퇴적의 경우에 건조스텝, 급속열처리(RTP) 등의 고온에서의 결정화 서브스텝을 포함하는 것이 바람직하며, 또한 도포스텝422 동안 또는 그 후에 자외선방사에 의한 처리를 포함할 수 있다. 예를 들면, 전형적인 스핀온공정에 있어서, 전구물질의 피복이 도포되어 건조된다. 그리고, 다른 전구물질피복이 도포되어 건조될 수 있다. 도포스텝 422 및 처리스텝 424는 여러번 반복될 수 있다. 처리된 막은 스텝 426에서 결과로서의 강유전체박막을 형성하기 위하여 산소 속에서 어닐링된다. 스텝 422-426에 이어서 스텝 428에서 최상부전극이 형성된다. 스텝 428 및 다른 스텝은 전형적으로 타깃스퍼터링, 이온 밀링 또는 RIE-에칭, 애싱 등의 고에너지 물질 퇴적 및 패터닝서브스텝을 포함한다. 회로는 일반적으로 스텝 430에서 완성되며, 이것은 다수의 서브스텝, 예를 들면 1LD의 퇴적, 패터닝 및 밀링, 및 배선층의 퇴적을 포함할 수 있다.
삭제
삭제
스텝 432에서는 가공물의 수소어닐링이 산소열처리 및 다른 고에너지처리스텝에 의해 실리콘기판에 생긴 결함을 만족스럽게 제거하기 위하여 선택된 어닐링시간과 온도에서 행해진다. 수소어닐링스텝은, 다른 대안보다 덜 복잡하기 때문에 주위조건에서 H₂가스 혼합물(예를 들면, N₂속에 수소 1-5%)를 사용하는 형성가스어닐 (FGA)에 의해 행하는 것이 바람직하다. 바람직하게는, 형성가스어닐은 400-450°C 범위의 온도에서 약 30분 동안 행해진다.
스텝 434에서는, 수소화합 조건 또는 환원조건을 일으키는 수소어닐 및 다른 처리스텝의 결과로서 열화된 강유전체소자의 전자특성을 회복시키기 위하여 본 발명의 전압사이클링회복처리가 행해진다. 전압사이클링회복처리는 강유전체소자에서 수소환원에 의해 발생되는 전자특성의 열화를 효과적으로 회복시킨다. 전압사이클링회복처리의 유익한 효과는 전압이 증가함에 따라서 또한 전압사이클의 수가 증가함에 따라서 대체로 증가한다. 대체적으로 볼 때, 본 발명의 전압사이클링처리는 처리조건의 범위 내에서 행해질 수 있다. 예를 들면, 전압사이클링회복은, 전형적으로 1내지 5볼트의 집적회로디바이스의 통상의 작동전압의 범위 내의 낮은 전압에서 행해질 수 있다. 1-5볼트 범위의 낮은 전압에서 바람직하게는 약 109전압사이클이 행해진다. 전압사이클링회복처리는 또한 보다 높은 전압, 예를 들면 10-15볼트의 범위에서 행해질 수 있다. 10볼트의 높은 전압에서 보다 작은 수의 사이클, 즉 약 104사이클이 회복을 행한다. 방금 설명한 2개의 예와는 다른 인가전압레벨 및 전압사이클의 수의 조합이 또한 유사한 회복레벨을 행하기 위하여 사용될 수 있다. 한편, 보다 높은 전압에서의 보다 적은 사이클은 강유전체의 피로를 최소화함은 물론, 회복처리의 사이클링시간을 감소시킨다. 한편, 10-15볼트의 전압사이클링은 3-5볼트의 최대전압에서 작동하도록 설계된 집적회로디바이스를 손상시킬 수 있다. 인가전압 및 사이클의 수는 보다 높은 온도, 예를 들면, 30°C 내지 200°C의 범위, 바람직하게는 약 125°C에서 전압사이클링회복처리를 행함으로써 감소될 수 있다. 보다 높은 온도에서 강유전체의 항전계, EC,가 감소한다. 따라서, 인가전압의 항전계, Ec,에 대한 비는 증가한다. 이것은 보다 높은 전압에서 사이클링을 행하는 것과 같은 효과를 가진다. 바람직하게는, 인가전압, 전압사이클의 수 및 처리온도는 회복레벨, 회복처리기간, 재료사이클링피로, 및 전압 및 온도의 양쪽에 대한 회로감도를 포함하는 각종 기준을 최대화하기 위하여 선택된다. 실험결과는 SBT커패시터의 전압사이클링회복이 약 125°C에서 최대레벨에 도달하고, 200°C 이상에서 감소하기 시작한 것을 표시한다.
본 발명의 전압사이클링회복처리는 ABO3형 퍼로브스카이트 및 층형상초격자체를 포함하는 금속산화물강유전체의 전자특성을 회복시키는 데에 유효하다. 특히, 실험은 일반적인 화학량식 Sr Bi2 Ta2 O9 에 대략 대응하는 성분을 가진 전구물질용액으로 이루어진 층형상조격자화합물의 소망하는 강유전체특성을 회복시키는 데에 유효하다.
도 5는 본 발명에 따라서 기판(500) 상에 제조된 박막커패시터(596,598 및 600)가 크게 확대되어 표시된 예시적인 웨이퍼의 상면도이다. 도 6은 본 발명에 따라서 제조된 박막커패시터디바이스를 예시하는 도 5의 6-6선 단면도의 일부이다. 실리콘결정기판(602) 상에는 이산화규소층(604)이 형성되어 있다. 이산화규소층(604)위에는 티탄접착층(616)이 형성되어 있다. 그리고 접착층(616) 위에는 백금으로 이루어진 바닥전극(620) 이 스퍼터퇴적되어 있다. 층(622)은 강유전체박막이고, 층(624)은 백금으로 이루어진 최상부전극을 표시한다.
(실시예 1)
형성가스어닐(FGA) 전에 스트론튬 비스무트 탄탈레이트커패시터의 강유전체특성을 조사했다. FGA 후, 1과 10볼트 사이의 각 1볼트 간격으로 대략 105 이극전기사이클을 적용한 효과를 측정했다.
커패시터는 시판되고 있는 코준도화학주식회사의 스토론튬 비스무트 탄탈레이트(SBT) 전구물질용액으로부터 제조되었다. 이 용액은 화학양론식 Sr Bi2 Ta2 O9에 대응하는 양의 화학 전구물질을 함유했다. 시판의 0.2 mol/l 전구물질 용액은 비스무트 2-에틸헥사노에이트, 스트론튬 2-에틸헥사노에이트, 및 탄탈 2-에틸헥사노에이트를 함유했다. 층형상초격자화합물을 함유하는 강유전체커패시터가 와타나베의 미국특허 제 5,434,102호에 기재된 방법에 따라서 전구물질용액으로부터 형성되었다.
이산화규소의 층 (604)을 형성하기 위하여 일련의 P형 100 Si 웨이퍼기판(602)이 산화되었다. 10-20nm의 범위의 두께를 가진 티탄 접착층(616)이 기판 위에 스퍼터되었고, 그리고 100-300nm의 범위의 두께를 가진 바닥백금전극 (620)이 접착층(616) 위에 스퍼터퇴적되었다. 이들은 650°C에서 O2 속에서 30분동안 어닐링되었고, 낮은 진공에서 180°C 에서 30분동안 탈수되었다. 퇴적 전에 0.2몰 SBT 전구물질용액은 n-부틸아세테이트에 의해 0.12몰 농도로 희석되었다. SBT전구물질의 0.12몰 용액의 스핀코트가 1800rpm에서 30초 동안 바닥전극(620) 위에 퇴적되었다. 이것은 160°C에서 1분 동안 탈수되었으며, 그리고 260℃로 4분 동안 증가시켰다. 스핀코트 및 탈수스텝의 순서는 반복되었다. 피복은 급속열어닐링 (RTA 725°C 30초, 100°C/sec)을 사용해서 결정화되었다. 이들 스텝은 두께 170nm을 가진 강유전체박막(622)을 형성했다. 웨이퍼 및 퇴적된 층에 대해서 O2 가스 또는 N2 가스 속에서 800°C에서 60분 동안 제 1어닐링이 행해졌다. 100-200nm의 범위의 두께를 가진 최상부전극층(624)을 형성하기 위해서 백금이 스퍼터퇴적되었다. 커패시터를 형성하기 위해서 백금 및 스트론늄 비스무트 탄탈레이트층이 밀링되었으며 (milled), 그 후 애싱(ashing)이 행해졌고, 다음에 O2 가스 또는 N2 가스 속에서 800℃에서 30분동안 제 2어닐링이 행해졌다. 커패시터는 표면적 7854㎛2 를 가졌다.
형성가스어닐(FGA)은 제1커패시터에는 행해지지 않았다. FGA는 430℃에서 30분동안 주위조건에서 H2 - N2 (H2 5%)가스혼합물 속에서 제2커패시터에 대해 행해졌다. 그리고 2개의 커패시터의 전자특성의 동시측정과 함께 일련의 전압사이클링스텝이 행해졌다.
전압사이클링 및 동시측정의 2개의 "스위프(sweep)"의 각각에 대해 10㎑에서의 대략 105 이극전기펄스가 제 1커패시터에서는 "FGA 없이", 제2커패시터에서는 "FGA 후"에 1에서 10볼트까지 각 1볼트 간격으로 인가되었다. 인가이극전압은 3각형 전압곡선을 추종했다. 최대전압진폭은 1에서 10볼트까지 1볼트간격으로 증가했다. 전형적인 결과가 도 7 및 8 에 표시되어 있다.
도 7은 예시적인 스트론튬 비스무트 탄탈레이트 테스트 커패시터에서, 한쪽은 "FGA 없이", 다른 쪽은 "FGA 후" 의, 인가전압의 함수로써 표시된, μC/㎠의 단위의 잔존 분극, 2Pr,의 그래프이며, 여기서 2Pr 측정이 행해져서, "제 1스위프"에서 약 105 사이클이 1에서 10볼트까지 각 1볼트 간격으로 인가되었고, 그 후 "제2스위프"에서 약 105 사이클이 1에서 10볼트까지 각 1볼트 간격으로 인가되었다. 추가적인 사이클링 및 측정으로도 제 2스위프 곡선과 다른 값은 얻어지지 않았다. 제1스위프에서의 2Pr-값 측정공정은 각 전압간격에서 105 인가하는 공정을 포함하며; 따라서, 바로 2Pr-값 측정공정에서의 각 전압치에서 전압사이클링처리가 효과적으로 행해졌다. 마찬가지로, 제2스위프에서의 2Pr-값 측정공정은 각 전압간격에서 105 인가하는 공정을 포함하며, 따라서 제2스위프 2Pr-값 측정공정에서의 각 전압치에서 전압사이클링처리가 효과적으로 행해졌다. 도 7의 "FGA 없음" 곡선에서 검은 사각형으로 표시된, 측정된 2Pr-값은 제1스위프 및 제2스위프 측정시에 동일하다. 도 7의 "FGA 후, 제1스위프" 곡선 상에 낮은 전압에서 검은 3각형으로 표시된, 측정된 2Pr-값은 FGA의 결과로서 분극률이 실질적으로 열화된 것을 표시하지만, 제1스위프 곡선 상의 값은 또한 전압이 증가함에 따라서 회복이 증가하는 것을 표시한다. "FGA 후, 제2스위프" 곡선 상에 빈 3각형으로 표시된 2Pr-값은 낮은 전압에서도 "FGA 없음"곡선 상의 값을 추종한다. 따라서, 제1스위프곡선 및 제2스위프곡선상에 표시된 데이터는 함께 10볼트근방의 높은 전압 및 10㎑에서의 사이클링에 의해 105-106 사이클 후 강유전체 분극률의 대부분을 회복할 수 있음을 시사하고 있다.
도 8 은 3개의 전압에서 측정된 히스테리시스곡선의 그래프이며, 여기서 분 극,μC/㎠,은 도 7의 예시적인 커패시터에서, 전계, kv/㎝,의 함수로서 표시되고: 실선곡선은 "⑴ FGA 없음" ; 점선곡선은 430℃에서 30분동안 FGA 후 제1스위프시 측정된 "⑵ FGA 후" ; 및 대시곡선은 1에서 10볼트까지 각 1볼트 간격으로 105 사이클의 제1스위프가 인가된 후 측정된 "⑶ 1-10V 후" 를 나타낸다. 즉, 도 8의 히스테리시스곡선은 3볼트에서 표시된 도 7의 그래프의 3개의 측정에 대응한다. 초기의 히스테리시스곡선 (실선곡선 "⑴FGA 없음")은 양호한 강유전체 특성과 관련된 상자형상 및 약 14μC/㎠의 2Pr-값을 가진다. 점선곡선 "2"는 실질적으로 평평하고 수평이며, 불량한 강유전체특성 및 단지 약 3μC/㎠ 의 2Pr-값을 가진다. 이에 대해서, 1에서 10볼트까지의 제1 스위프의 전압사이클링 후에 측정된 대시곡선"⑶"은 양호한 강유전체특성을 표시하는 상자형의 수직형상의 곡선⑴을 가진다. 따라서, 도 8은 층형상초격자체의 강유전체특성이 10볼트에서 105-106 전압사이클에 의한 전압사이클링회복처리에 의해 완전히 회복되었다는 것을 시사한다.
(실시예2)
시험커패시터에 대해 5볼트에서 저전압사이클링이 행해졌다. 스트론튬 비스무트 탄탈레이트 커패시터가 실시예 1에서와 같이 제조되었다. 2Pr-값이 전압사이클링 전에 FGA 없이 제1 SBT커패시터에서 측정되었다. 그리고, 전압사이클링이 1㎒와 5볼트 진폭에서 이극3각형 전기펄스를 인가함으로써 행해졌다. 2Pr의 측정은 약106 사이클과 1011 사이클 사이에서 사이클 수를 증가시킨 후에 행해졌다. 제2SBT커패시터에 FGA가 행해졌다. 제1 커패시터에서와 같이 전압사이클링 전에 2Pr-값이 측정되었다. 그리고, 전압사이클링이 1㎒와 5볼트진폭에서 이극3각형전기펄스를 인가함으로서 행해졌다. 2Pr의 측정은 약 106 사이클과 1011 사이클 사이에서 사이클 수를 증가시킨 후에 행해졌다. 실험결과는 도 9 및 10의 그래프로 표시되어 있다.
도 9는 형성가스어닐없이 제1 SBT 커패시터에서, 그리고 430℃에서 30분동안 형성가스어닐 후에 제2 SBT 커패시터에서, 5볼트와 1㎒에서 전압사이클의 수의 함수로서 표시되고, 5볼트에서 측정된, μC/㎠의 단위의 잔존분극의 그래프이다. FGA없는 커패시터의 2Pr-값은 사이클링 전에 약 18.5μC/㎠였고, 이것은 약 108-109 전압사이클 후에 서서히 감소했다. FGA 후 다른 커패시터에서 측정된 2Pr-값은 사이클링 전에 단지 약 10μC/㎠ 였고; 이것은 106 사이클 후 13μC/㎠ 증가해서, 약 109 전압사이클 후 약 15.7μC/㎠의 최대치에 도달했다. 109 사이클 후 FGA 처리된 커패시터의 2Pr값은 감소하기 시작했다. 강유전체메모리재료의 12μC/㎠의 2Pr값은 이 기술에서 허용할 수 있다고 생각된다. 도 9의 2개의 곡선의 비교는 강유전체SBT재료의, 2Pr로서 측정된 분극률이 106 사이클 후 허용할 수 있는 레벨로 거의 회복하고, 약 109 사이클에서 최대회복에 도달할 때까지 추가적인 전압사이클링과 함께 계속 증가하며, 그 후 분극률은 기울기 시작한다는 것을 표시한다.
도 10은 5볼트에서 측정된 히스테리시스곡선의 그래프로서, 형성가스어닐없이 SBT박막커패시터에 대해, 그리고 430℃에서 30분동안 형성가스어닐 후 즉시, 또한 5볼트에서 109 사이클에 대해 본 발명에 따른 전압사이클링회복처리 후, 분극,μC/㎠,이 전계, KV/㎝,의 함수로서 표시되어 있는 그래프이다. FGA 후 전압사이클링 전의 점선곡선 ⑵은, FGA 없는 실선곡선⑴보다 훨씬 좁고 평평하며, FGA가 약 10μC/㎠의 대체로 혀용할 수 없는 2Pr-값에 대응하는, 강유전특성의 상당한 감소를 일으킨다는 것을 표시하고 있다. 전압사이클링 후의 대시히스테리시스곡선⑶은 수직, 상자형상의 곡선⑴을 더 밀접하게 추종하며, 또한 약 16μC/㎠의 2Pr-값을 표시한다. 도 9 및 도 10에 표시한 데이터는 낮은 최대전압진폭의 전압사이클링 회복처리가 강유전체금속산화물재료의 강유전체특성을 성공적으로 회복시키는 것을 표시한다.
(실시예3)
SBT 시험커패시터에서 전압사이클링의 온도의존성을 조사했다. 스트로튬 비스무트 탄탈레이트 커패시터는 실시예 1에서와 같이 제조되었다. 제 1세트의 커패시터에 있어서, FGA 없이, 전압사이클링이 25℃-300℃ 범위의 일련의 온도에서 행해졌다. FGA없이 하나의 새로운 커패시터가 각 온도에서 시험되었다. 제 2세트의커패시터에 있어서, FGA 후, 동일한 온도범위에서 전압사이클링이 행해졌다. 측정과 전압사이클링의 3개의 스위프가 FGA 후 새로운 개개의 커패시터에 대해 각 온도에서 행해졌다. 모든 커패시터에 대해 10㎑에서 1에서 10볼트 최대진폭까지 각 1볼트 간격으로 대략 105 이극 3각형 전압을 인가함으로써 전압사이클링이 행해 졌다. 3개의 스위프의 각각에 대해 5볼트에서 전압사이클링 후 각 시험커패시터에서 2Pr-값과 2Ec-값이 측정되었다. 실험결과가 도11 및 12의 그래프에 표시되어 있다.
도 11은, 사이클링온도의 함수로서 표시된, 5볼트에서 측정된, μC/㎠의 단위의 잔존분극, 2Pr,의 그래프이다. FGA없는 시험커패시터를 표시하는, 그래프에 표시된 검은 원은, 사이클링온도가 25℃ 이상으로 증가함에 따라서 전압사이클링의 결과로서 2Pr이 감소한 것을 표시한다. 도 11에서 있어서의 각 온도에서의 검은 사각형은 FGA 후 3개의 연속적인 스위프에서 전압사이클링이 행해진 시험커패시터의 2Pr 값을 표시한다. 사각형의 패턴은, 시험조건하에서 전압사이클링처리의 온도가 실온이상으로 증가해서, 약 125 - 150℃의 최대회복온도에 도달함에 따라서 분극률의 회복의 정도가 증가한 것을 표시한다. 그러나 회복의 정도는 175℃ 이상의 온도에서 감소하기 시작한다. 도 12는 온도의 함수로서 표시된, 5V에서 측정된, kV/㎝ 단위의 시험커패시터의 항전계, 2E,의 그래프이다. 통상, 강유전체커패시터의 2Ec, 값은 약 60kV/㎝미만이어서는 안된다. 도 12의 검은 사각형의 패턴은 시험커패시터에 있어서의 2Ec의 최소레벨이 약 125℃-150℃의 온도까지 유지된 것을 표시하고 상기온도는 또한 2Pr값이 최대치에 도달하는 온도의 범위에 있다.
(실시예4)
증가한 사이클 수에서 이극펄스의 인가 후 FGA가 있는 SBT커패시터 및 FGA가 없는 SBT커패시터의 피로특성이 측정되었다. 스트톤튬 비스무트 탄탈레이트 커패 시터는 실시예 1에서와 같이 제조되었다. FGA 없는 제 1커패시터의 분극률(도 13에서 검은 원으로 표시됨)이, 5볼트의 최대진폭에서 이극3각형 전압펄스의 증가한 수의 사이클의 인가 후에 5볼트에서 연속적으로 측정되었다. 마찬가지로, 5볼트에서 2Pr값이, 이극3각형 전압펄스의 연속적인 전체 수가 각각 2볼트(도 13의 검은 3각형), 5볼트(도 13의 빈 3각형) 및 8볼트 (도 13의 사선친 3각형)의 최대전압진폭에서 행해진 후 FGA가 있는 3개의 다른 시험커패시터에서 측정되었다. 마지막으로 연속적인 전체 수의 이극사각형 전압펄스가 5볼트(도 13의 검은 4각형)의 최대전압진폭에서 행해진 후 5볼트에서 2Pr 값이 FGA가 있는 시험커패시터에서 측정되었다. FGA가 없는 커패시터의 2Pr값이 사이클링 전에 약 18.5μC/㎠ 였으며, 또한 이것은 약 108-109 3각형전압사이클 후 서서히 감소하기 시작했다. 2볼트의 최대진폭에서 전압사이클링이 행해진 커패시터의 2Pr값은 105 사이클의 인가시 제 1측정에서 2μC/㎠ 미만이었으며, 또한 109 사이클 후에도 결코 3개를 초과하지 않았다. 8볼트에서의 3각형펄스의 인가에 의해 단지 약 105 사이클 후 약 16μC/㎠까지 2Pr값의 회복이 얻어졌다. 5볼트에서의 3각형펄스를 가진 전압사이클링에 의해 8볼트에서의 사이클링보다 적은 최대회복(약 15μC/㎠까지)이 얻어졌지만, 109 사이클 후 2Pr 값의 기울기는 더 완만하였다. 5볼트 최대진폭에서 4각형파펄스로 전압사이클링이 행해졌을 때 회복속도는 3각형펄스때보다 빨랐으며; 그러나 회복은 108 사이클 후 더 신속하게 기울어졌다. 사이클링전압의 최대진폭의 다른 값에서의 피로의 결과가 도 14의 그래프에 표시되어 있으며, 도 14에는 최대 2Pr 값에서의 사이클의 수가 FGA가 있는 SBT커패시터에서 최대전압진폭의 함수로서 표시되어 있다. 1㎒ 및 8볼트에서의 3각형 사이클의 인가 후 최대 2Pr 값은 단지 약 108 사이클까지 유지되었으며, 최대전압진폭이 5볼트였을 때 최대 2Pr은 108 사이클까지 유지되었다. 2볼트의 최대전압진폭에 의해 최대 2Pr은 매우 낮은 2Pr 값에서이지만, 108 사이클까지 유지되었다.
실시예 1-4의 결과는, 전압사이클링회복처리가 실리콘기판 및 CMOS/MOSFET 소자의 표면상태에 대한 손상을 최소화하면서 강유전체금속산화물박막의 강유전체특성을 효과적으로 회복시키는 것을 표시한다. 본 발명의 전압사이클링회복처리의 최대전압진폭은 낮은 전압(1-5볼트)과 높은 전압(10-15볼트) 사이에서 변화할 수 있다. 전압사이클의 주파수 및 전체수는 전압진폭, 온도, 및 회복의 요구정도에 따라 변화할 수 있다. 전압 또는 온도가 높아질수록 소정의 회복을 달성하기 위하여 사이클은 덜 필요하게 된다. 103보다 큰 사이클 수가 유효할 수 있다. 바람직하게는 104와 109 사이의 전압사이클이 인가된다. 대체적으로 볼 때 본 발명의 전압사이클링회복처리는 처리조건의 범위 내에서 행해질 수 있다. 따라서 전압진폭, 사이클 수, 펄스형태, 및 주파수의 조합은 집적회로 제조요건을 수용하 기 위하여 소정의 처리온도에 대해 선택될 수 있다.
본 발명의 방법은 단독으로 또는 수소열화의 나쁜 영향을 억제 또는 회복시키기 위한 다른 방법, 장치 및 구성을 조합해서 사용할 수 있다. 본 발명이 이와 같은 다른 수단의 필요성을 제거하기 위한 것이라 해도 그들과 함께, 예를 들면 수소배리어 층과 함께 사용될 수 있다. 본 발명의 방법은 수소열화가 어떻게 일어나는지에 관계없이 그것을 회복시키는 데 유용하다. 환원과 다른 손상조건은 많은 경우에 집적회로제조시에 일어날 수 있으며; 일상의 웨이퍼 취급시에도 전자특성의 열화를 초래할 수 있다. 따라서 전압사이클링회복처리는 집적회로가 형성가스어닐을 받지 않았을 경우에도 유용하다.
수소에 노출시킬 수 있고 또한 양호한 전기적 특성을 가진 강유전체디바이스를 얻을수 있는 강유전체집적회로를 제조하는 방법을 설명해 왔다. 도면에 표시되고 이 명세서 내에서 설명된 특정 실시형태는 예시를 위한 것이고, 이하의 청구범위에 기재되는 본 발명을 한정하는 것으로 해석되어서는 안된다는 것을 이해해야 한다. 또한, 이 기술에 능숙한 사람들은, 본 발명의 개념에서 벗어남이 없이 설명된 특정한 실시형태의 수많은 사용예 및 변형예를 만들 수 있음이 명백하다. 예를 들면, 집적회로의 전압사이클링회복처리는 강유전체메모리디바이스의 제조공정의 중요한 부분으로서 확인되었기 때문에 이 방법은 설명된 방법에 대한 변형예를 만들기 위하여 다른 공정과 조합될 수 있다. 설명된 스텝은 어떤 경우에는 다른 순서로 행해질 수 있으며; 동등한 구성 및 공정이, 설명된 다양한 구성과 공정으로 치환될 수 있다. 따라서 본 발명은, 설명된 제조공정, 전자디바이스 및 전자디바이스제조방법에 존재하고 및/또는 그것이 가진 모든 새로운 특징 및 새로운 특징의 조합을 포함하는 것으로 해석되어야 한다.

Claims (15)

  1. 강유전체금속산화물재료의 박막(122, 222, 322, 622)을 포함하는 집적회로부분을 형성하는 스텝;
    수소화합조건 또는 환원조건을 일으키는 처리서브스텝을 행하는 스텝; 및
    104 사이클 내지 1011 사이클의 범위의 다수의 전압사이클을 상기 강유전체금속산화물재료에 인가함으로써 전압사이클링회복처리를 행하는 스텝
    을 포함하는 것을 특징으로 하는 직접회로의 제조방법.
  2. 제 1항에 있어서, 상기 전압사이클은 1V 내지 15V의 범위의 전압진폭을 가지는 것을 특징으로 하는 집적회로의 제조방법.
  3. 제 1항에 있어서, 상기 전압사이클의 수는 105이고, 상기 전압사이클이 가지는 전압진폭은 5V보다 크고 15V 이하인 전압의 범위로부터 선택되는 것을 특징으로 하는 집적회로의 제조방법.
  4. 제 1항에 있어서, 상기 전압사이클의 수는 105이고, 상기 전압사이클이 가지는 전압진폭은 10V인 것을 특징으로 하는 집적회로의 제조방법.
  5. 제 1항에 있어서, 상기 전압사이클의 수는 109이고, 상기 전압사이클이 가지는 전압진폭은 5V인 것을 특징으로 하는 집적회로의 제조방법.
  6. 제 1항에 있어서, 상기 전압사이클링회복처리를 행하는 스텝은 30℃ 내지 200℃의 온도에서 행해지는 것을 특징으로 하는 집적회로의 제조방법.
  7. 제 6항에 있어서, 상기 전압사이클링회복처리를 행하는 스텝은 125℃ 내지 175℃의 온도에서 행해지는 것을 특징으로 하는 집적회로의 제조방법.
  8. 제 1항에 있어서, 상기 강유전체금속산화물재료는 ABO3형의 강유전체퍼로브스카이트재료를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  9. 제 8항에 있어서, 상기 강유전체퍼로브스카이트재료는 납 지르코늄 티타네이트("PZT")를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  10. 제 8항에 있어서, 상기 강유전체퍼로브스카이트재료는 납 란탄 지르코늄 티타네이트("PLZT")를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  11. 제 1항에 있어서, 상기 강유전체금속산화물재료는 강유전체층형상초격자체를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  12. 제 11항에 있어서, 상기 강유전층형상초격자체는 스트론튬 비스무트 탄탈레이트를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  13. 제 11항에 있어서, 상기 강유전체층형상초격자체는 스트론튬 비스무트 탄탈 니오베이트를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  14. 제 1항에 있어서, 수소화합조건 또는 환원조건을 일으키는 상기 서브스텝은 상기 전압사이클링회복처리를 행하기 전에 형성가스어닐을 행하는 스텝을 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  15. 제 14항에 있어서, 상기 형성가스어닐은 300℃ 내지 1000℃까지의 온도범위에서 1분 내지 2시간의 지속기간 동안 행해지는 것을 특징으로 하는 집적회로의 제조방법.
KR1020017002441A 1998-08-31 1999-08-18 처리중에 손상된 강유전체막의 전압사이클링회복 KR100570860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/144,297 1998-08-31
US09/144,297 US6171934B1 (en) 1998-08-31 1998-08-31 Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Publications (2)

Publication Number Publication Date
KR20010085626A KR20010085626A (ko) 2001-09-07
KR100570860B1 true KR100570860B1 (ko) 2006-04-12

Family

ID=22507967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002441A KR100570860B1 (ko) 1998-08-31 1999-08-18 처리중에 손상된 강유전체막의 전압사이클링회복

Country Status (7)

Country Link
US (1) US6171934B1 (ko)
EP (1) EP1114443A1 (ko)
JP (1) JP2003532275A (ko)
KR (1) KR100570860B1 (ko)
CN (1) CN1169193C (ko)
TW (1) TW441129B (ko)
WO (1) WO2000013212A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537830B1 (en) * 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
US6281534B1 (en) * 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6358811B1 (en) * 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP3439370B2 (ja) * 1999-04-21 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
JP2004519864A (ja) * 2000-08-24 2004-07-02 コバ・テクノロジーズ・インコーポレイテッド シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6858862B2 (en) 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)
KR102054260B1 (ko) 2013-05-23 2020-01-23 삼성전자주식회사 자가 치유가 가능한 반도체 소자
CN104529532B (zh) * 2014-12-05 2017-12-22 中国科学技术大学 挠曲电压电材料
US11335792B2 (en) * 2020-04-06 2022-05-17 Tokyo Electron Limited Semiconductor processing system with in-situ electrical bias and methods thereof
US11894240B2 (en) 2020-04-06 2024-02-06 Tokyo Electron Limited Semiconductor processing systems with in-situ electrical bias
DE102021200001A1 (de) 2021-01-04 2022-07-07 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zur Herstellung eines Halbleiterbauelements
TWI821915B (zh) * 2021-02-25 2023-11-11 日商東京威力科創股份有限公司 具有原位電偏壓的半導體處理系統

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088409A (ja) * 1994-02-23 1996-01-12 Ramtron Internatl Corp 強誘電体コンデンサの再生方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5337279A (en) * 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5372859A (en) * 1992-10-20 1994-12-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US5487032A (en) 1994-11-10 1996-01-23 Symetrix Corporation Method and apparatus for reduced fatigue in ferroelectric memory elements
US5977577A (en) 1994-11-15 1999-11-02 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation
US5508954A (en) 1995-02-27 1996-04-16 Symetrix Corporation Method and apparatus for reduced fatigue in ferroelectric memory
JPH1012831A (ja) * 1996-06-21 1998-01-16 Texas Instr Japan Ltd 強誘電体メモリ装置及びその動作方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088409A (ja) * 1994-02-23 1996-01-12 Ramtron Internatl Corp 強誘電体コンデンサの再生方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Quantative model for the fatigue-free behavior of SrBi2Ta2O9, H.N. AL-Shareef, Applied Physics Letters, Vol 68, Number 5, 690~691p, 1996.01.29 *
Qulative model for the fatigue-free 1부. *

Also Published As

Publication number Publication date
KR20010085626A (ko) 2001-09-07
EP1114443A1 (en) 2001-07-11
CN1169193C (zh) 2004-09-29
CN1320274A (zh) 2001-10-31
US6171934B1 (en) 2001-01-09
JP2003532275A (ja) 2003-10-28
WO2000013212A1 (en) 2000-03-09
TW441129B (en) 2001-06-16

Similar Documents

Publication Publication Date Title
KR100570860B1 (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
JP3383188B2 (ja) 強誘電体キャパシタデバイスおよびその製造方法
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
JP3484324B2 (ja) 半導体メモリ素子
KR100350166B1 (ko) 수소노광에 저반응성을 가진 강유전성집적회로와 그 제조방법
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US20010012698A1 (en) Metal oxide thin films for high dielectric constant application
KR19990037298A (ko) 페로브스카이트형 산화물막을 포함한 전자장치와 그 제조방법및 강유전체 커패시터
US20040048455A1 (en) Method of making layered superlattice material with improved microstructure
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP4268804B2 (ja) 超薄膜の上層を有する積層超格子材料の製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2002124644A (ja) 半導体装置およびその製造方法
KR0165352B1 (ko) 강유전체막 커패시터의 제조방법
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
Furuya et al. Improvement of Hydrogen Degradation in Pt/SrBi2Ta2-xNbxO9/Pt Capacitor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee