JP3085285B2 - 強誘電体膜の形成方法 - Google Patents

強誘電体膜の形成方法

Info

Publication number
JP3085285B2
JP3085285B2 JP10229638A JP22963898A JP3085285B2 JP 3085285 B2 JP3085285 B2 JP 3085285B2 JP 10229638 A JP10229638 A JP 10229638A JP 22963898 A JP22963898 A JP 22963898A JP 3085285 B2 JP3085285 B2 JP 3085285B2
Authority
JP
Japan
Prior art keywords
layer
ferroelectric
deposition
thickness
crystal nucleus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10229638A
Other languages
English (en)
Other versions
JP2000067648A (ja
Inventor
信行 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10229638A priority Critical patent/JP3085285B2/ja
Publication of JP2000067648A publication Critical patent/JP2000067648A/ja
Application granted granted Critical
Publication of JP3085285B2 publication Critical patent/JP3085285B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体膜の形成
方法に係わり、特に、不揮発性メモリ、赤外センサ或は
圧電素子等に用いられる強誘電体結晶薄膜を用いた強誘
電体容量に好適な強誘電体膜の形成方法に関する。
【0002】
【従来の技術】自発分極、高誘電率、電気光学効果、圧
電効果および焦電効果等々の多くの特異な性質を持った
強誘電体からは多くの電子素子が開発されている。最近
では記憶容量を形成するための絶縁膜として、SiO2
やSiNx に代って高誘電率特性をもった絶縁膜をDR
AM(ダイナミック・ランダム・アクセス・メモリ)に
適用することで、ギガビット以上の集積回路開発が盛ん
に行われている。また、メモリ容量用絶縁膜に強誘電体
特性を付加することで不揮発性メモリ(以下、FRAM
と呼ぶ)を実現することが期待されている。特に後者の
FRAMは不揮発性書き換え可能な大規模メモリとして
の期待が高いものである。こうした強誘電体材料として
は、Pb(Zr1-x Tix )O3 (xは1以下の正数を
表す)、Bi4 Ti3 12、SrTiO3 、(Ba1-x
Srx )TiO3 、SrBi2 Ta 2 9 などが該当す
る。
【0003】いずれも実用化されているDRAM等の半
導体デバイスには導入されたことのない材料である。こ
うした強誘電体材料の形成方法としては、ゾル−ゲル
法、スパッタ法、MOCVD法、MOD法、レーザーア
ブレーション法などがある。しかし、いずれの成膜方法
においてもFRAMを実用化するに充分な特性の膜は得
られていない。特に強誘電体特性は本質的に結晶構造に
起因すると考えられるものであるから、この特性を具備
する絶縁膜は単結晶である必要は必ずしもないものの、
配向性多結晶質の膜である。即ち、従来の半導体デバイ
スに用いられるSiO2 やSiNx 等の絶縁膜がいずれ
も非晶質であったのに対して、強誘電体特性を呈する絶
縁膜は一般に配向性を有する多結晶膜ということにな
る。この結晶化して強誘電体特性を得るには材料の種類
にもよるが通常600℃以上での熱処理が必要である。
【0004】さて、FRAM用の強誘電体特性に要求さ
れるものは、良く認識されているように大きな残留分極
値(Pr)、小さい抗電界、低いリーク電流、加えて優
れた分極/反転の繰り返し耐性等である。ところが多結
晶膜では粒界が存在し、表面に凹凸が生じる。また、こ
の粒界を通してリーク電流が流れたり、これに基づく残
留分極の減少なども起こる。加えて従来技術で示したよ
うに強誘電体特性を示す膜の多くは金属酸化物であり、
酸素欠損などの化学量論的欠陥が極めて発生しやすく、
これによるPrの減少なども起こる。一般に600℃以
上での結晶化熱処理などを安易に行えば酸素欠損は生じ
るし、且つ、下地あるいは上部電極との相互拡散などの
多くの問題が山積している。更に、例えばFRAMとし
て動作できたとしても、分極/反転を繰り返すうちにP
r値が劣化するといった問題もある。この繰り返し特性
の劣化は粒界を介しての電極金属や母体構成元素のパイ
プ拡散などが原因と思われる。加えて、多結晶膜の配向
性が充分でない場合にはPr値の低下等、満足できる強
誘電体特性はもちろん得られない。
【0005】こうした状況を打開すべく提案された一つ
の技術が特開平9−282943号公報に示されてい
る。ここで述べられている例を以下に紹介する。まず、
ゾル−ゲル法で強誘電体膜を製作した例について紹介す
る。ゾル−ゲル法で用いる原料溶液は良く知られている
ように、強誘電体を構成する一部の元素の塩又は金属ア
ルコキシド等を含む有機溶媒と、他の元素の塩又は金属
アルコキシド等を含む有機溶媒とを混合して調整され
る。この際の原料溶液の塗布は、一般にスピンコート法
等で行うことができる。スピンコートするシリコンウエ
ーハ表面には予め電極金属が形成されており、まず第1
段階では膜厚20〜50nm程度の塗布が行われる。そ
の後、用いる原料によって異なるが、500〜800℃
の温度で、10〜60秒間、酸素雰囲気中で熱処理する
ことで塗布層は結晶化する。この結晶化した層は特開平
9−282943号公報において結晶核層と呼称されて
いるものである。
【0006】第2段階ではこの結晶核層の上に再び、ス
ピンコート法で結晶核層の厚みも含めて所望の最終層厚
となるように原料溶液を塗布する。もちろん、この段階
では強誘電体特性をもった材料層は結晶核層のみであ
る。ここで特開平9−282943号公報には所望の厚
みに関しては下地結晶核層表面の凹凸が反映されること
のないようにこの非晶質層はあまり薄くないように記載
されており、次の結晶化熱処理後に平滑な表面を得るた
めには100〜200nm程度が好ましいと記載されて
いる。
【0007】続いて、この第2段階で塗布された層は熱
処理を経て結晶化し、所望の厚さの強誘電体層が得られ
るわけである。この第2段階での熱処理温度は通常の熱
処理温度では結晶化が起こらない、第1段階の結晶核層
形成の場合の熱処理温度より低く設定される。以上の段
階を経由することで良好な強誘電体特性をもつ材料層が
得られることが特開平9−282943号公報によって
示されている。
【0008】次にスパッタ法で強誘電体膜を製作した例
について紹介する。ここでは第一段階で基板表面に形成
された電極の上にまず強誘電体結晶核層を形成する。も
ちろん、この場合の基板温度は結晶化が起こる程度の高
温にしておく必要がある。その後、基板温度を下げて、
結晶核層の上に強誘電体層を直接、エピタキシャル的に
堆積するものである。特開平9−282943号公報で
述べられたスパッタ成膜ではBi4 Ti3 12を形成す
る例が述べられている。原料ターゲットにBi 2 3
TiO2 を2:3の割合で混合した焼結体を用い、酸素
とアルゴン1:1で混ぜた混合ガス雰囲気のもと2Pa
(パスカル)、RF(高周波)パワー200Wのスパッ
タ条件であらかじめシリコン表面にPt膜を形成したウ
エーハ上への形成について述べられている。第1段階の
結晶核層の堆積はウエーハ表面温度600℃で5分間成
膜して、膜厚50nm程度の結晶核層が得られる。次の
第2段階では基板温度を450℃まで徐冷、保持して2
0分間の堆積を行い、膜厚200nmのBi4 Ti3
12強誘電体層が形成される。結晶核層が存在しない場合
には450℃の基板温度では強誘電体特性を示さないパ
イロクロア(Pyrochlore)相を呈する層が堆
積するが、ペロブスカイト(Perovskite)相
を呈する結晶核層を予め形成しておくことで基板温度が
450℃であっても全層厚にわたって強誘電体特性を示
すペロブスカイト結晶層が形成される。この結果、ゾル
−ゲル法の場合と同様に良好な強誘電体特性を有する材
料層が得られたことが特開平9−282943号公報に
述べられている。
【0009】発明者は上記、特開平9−282943号
公報に示された技術の追試をPb(Zr1-x Tix )O
3 材料で試みた。この第1段階において特開平9−28
2943号公報以前の通常の方法、すなわち、低温でス
パッタ成膜し、これをO2 雰囲気で600℃で熱処理し
て結晶化する方法で形成した試料の断面を透過型電子顕
微鏡(TEM)観察した。強誘電体材料としてはPb
(Zr1-x Tix )O3 (以下、PZTと略記する。)
であるが、図6(a)のTEM写真で見るようにO2
囲気での熱処理前にはボイドの発生は見られないが、図
6(b)で示すように熱処理後には無数のボイドが膜中
にあることが観察された。図6(a)及び(b)の写真
はTEM観察で通常、採用されるようにPZT堆積面を
接着剤で張り合わせ、これを切断面がでるように研磨と
イオンミリング法で薄片化した試料について観察したも
のである。従って写真の上部に見られる白い帯は接着部
を示すものであることを断っておく。ボイドの存在はス
パッタ後の熱処理前後での膜厚変化からも予想される。
なぜならばスパッタによって基板上に形成された材料層
はパイロクロア相であり、O2 中での熱処理によって、
パイロクロア相から強誘電体特性を呈するペロブスカイ
ト相の結晶へと変化すると考えられる。図8は、パイロ
クロア型結晶とペロブスカイト型結晶の単位格子の概念
図を示す。パイロクロア型結晶では、組成式Pb2(Z
rTi)2 7 の8単位が一つの単位格子を形成する。
図8の図中の実線で示した8つの立方体の頂点を酸素が
占めるが、これらの中で白丸にて示した位置でその一つ
が欠落し、Pb(Zr1-x Tix 2 7 の2×2×2
の周期構造を作っている。単位格子の体積は、パイロク
ロアPb2 (Zr1-x Tix 2 7とペロブスカイト
Pb(Zr1-x Tix )O3 のそれぞれで、1117.
74×10-3nm3 と65.20×10-3nm3 であ
る。パイロクロア型結晶は、単位格子中にPb、(Z
r、Ti)原子をそれぞれ16個含むので、これらの原
子がペロブスカイト型結晶に変化した場合、体積は10
43.27×10-3nm3 となり、約7%の体積減少を
おこす。ところが、本実験の結果は、結晶構造変化の前
後(図6(a)及び(b))で薄膜の膜厚変化がないこ
とを示している。従って、図6(b)に示す試料のペロ
ブスカイト結晶中に見られるボイドは、この結晶構造変
化に伴う密度の変化がその主因であると考えられる。
【0010】一方、特開平9−282943号公報の方
法を採用したもので同様のTEM観察を行った。まず、
50nmのペロブスカイトPb(Zr1-x Tix )O3
結晶核層を形成、次に150nmのパイロクロア層を低
温スパッタで形成して450℃で熱処理したものであ
る。パイロクロア層は450℃という低温での熱処理で
強誘電体層に変化することは特開平9−282943号
公報に述べられている通りである。図6に示したと同様
のTEM観察を行った結果を図7に示すがボイドの数は
著しく減少することが解った。図7(a)は熱処理前、
図7(b)は450℃の熱処理後の試料の写真である。
しかし、図7(b)で示すように最表面から50nmに
はやはりボイドの大きさは小さいもののボイドの発生が
見られる。また、ペロブスカイト結晶核層の中にもボイ
ドが見られることがわかる。
【0011】すなわち、特開平9−282943号公報
の方法を採用するならば、実はペロブスカイト層中のボ
イドが著しく減少することが解った。ボイドについては
特開平9−282943号公報にはなんら触れられてい
ないが、強誘電体特性の大幅な改善はこのボイドの著し
い減少に基づくものと考えられる。しかし、以上で述べ
たように特開平9−282943号公報の方法を採用し
ても結晶核層や結晶核層の上のペロブスカイト層中には
依然としてボイドが残留していることは図7(b)の写
真から明らかである。こうしたボイドの発生はペロブス
カイト層の見かけ上の誘電率を下げるものであるし、残
留分極値の低下等の強誘電体特性の低下をもたらすこと
は明らかである。
【0012】そこで本発明は上記したボイド発生を完全
に抑制して良好な強誘電体層を形成する方法を提供する
ものである。
【0013】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、上記したボイド発
生を完全に抑制した新規な強誘電体膜の形成方法を提供
するものである。
【0014】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、電極金属等の異種
下地材料上に5nm以上、20nm未満の厚さの後に所
望の強誘電体となる結晶核前駆層を先ず形成し、続いて
これを熱処理して強誘電体結晶核層とする工程を備えた
強誘電体膜の形成方法を採用することにより、下地界面
近傍からボイドのない良質な強誘電体膜が得られる。
【0015】更に、強誘電体膜を厚く堆積するにはま
ず、厚さ100nm未満の強誘電体前駆層を堆積する第
1の工程と、その後に熱処理して強誘電体結晶主要層と
なす第2の工程を踏むことにより達成される。更に厚く
堆積する必要があるならば前記第1の工程と第2の工程
とを繰り返せば良く、このようにして厚い良質な強誘電
体層を形成することができる。
【0016】また、結晶核層の上に堆積した強誘電体前
駆層を熱処理する温度は強誘電体結晶核層形成温度より
低くても充分に結晶化が進行し、強誘電体主要層とする
ことができるので高温での熱処理時間を短縮できる。特
に、強誘電体前駆層における少なくとも酸素以外の金属
元素組成比が強誘電体結晶核層のそれとほぼ同一である
ならば強誘電体前駆層の熱処理温度は充分に低くても結
晶化が進行する。
【0017】また、強誘電体結晶層を直接、異種下地基
板に堆積する方法においては、堆積初期の堆積速度が、
堆積後期の堆積速度より遅くすることでもボイド発生の
少ない強誘電体層を形成することができる。特に堆積初
期の堆積速度が1nm/分以上5nm/分以下であるな
らばボイドフリーの堆積初期層が得られ、堆積初期層の
厚さを5nm以上30nm以下にとれば後に堆積する堆
積後期層のボイド軽減にきわめて有効である。
【0018】一度、堆積初期層が得られれば堆積後期の
堆積速度は速めることができるが、ボイドフリーの強誘
電体層を得るには堆積速度として5nm/分以上20n
m/分以下であることが好ましい。また、堆積後期の下
地基板温度については堆積初期のそれよりも低くしても
結晶化は進行する。この結晶化の進行は堆積後期層にお
ける少なくとも酸素以外の金属元素組成比が堆積初期層
のそれとほぼ同一であることより温度を低めることがで
きる。
【0019】
【発明の実施の形態】図1は、本発明に係わる強誘電体
膜形成プロセスを示すために描いた強誘電体層を断面よ
りみた模式図である。まず、図1(a)で示すようにシ
リコンなどのシリコン基板101上に電極金属102を
形成する。電極金属としてはPt、Ir、IrO2 など
が良く知られたものであるが、特に、本発明においては
この種類を限定するものではない。また、強誘電体層材
料としては特開平9−282943号公報でも述べられ
ているようにSrBi2 Nb2 9 、EpBi2 EqO
9 (EpはBaあるいはPb、EqはNbあるいはTa
を表す)、ExBi4 Ti4 15(ExはSr、Baあ
るいはPbを表す)、Ey2 Bi4 Ti5 18(Eyは
Sr、BaあるいはPb)、Pb(Zr1-x Tix )O
3 、(Pb1-y Lay )(Zr1-x Tix )O3 、Bi
4 Ti3 12、SrTiO3 、(Ba1-xSrx )Ti
3 、Pb(Zr1-x Tix )O3 その他があるが、こ
れについても限定するものではない。
【0020】以後が本発明の主要な部分であるが、図1
(b)で示すように電極金属上に少なくとも最終的には
強誘電体層の一部を構成することになる結晶核前駆層1
03を形成する。この結晶核前駆層103は基板温度を
高くして形成するならば、形成時より強誘電体特性を有
する結晶核層1031となるが、ここでは基板温度が低
い状態で形成した後に熱処理する方法によって強誘電体
特性を有する膜に変換する方法について述べる。
【0021】この発明における結晶核前駆層103形成
における要点はまず厚さ20nm未満の、後に強誘電体
結晶核層1031となる前駆層103を堆積することで
ある。堆積の方法としてはゾル−ゲル法、低い基板温度
でのスパッタ法などこれを限定するものではないが、こ
の結晶核前駆層103は強誘電体特性を示すものではな
い。
【0022】しかる後、熱処理を行って結晶化すれば結
晶核層1031が出来上がるわけである。このように結
晶核前駆層103を形成し、これを熱処理して強誘電体
特性を示す結晶相に変換する場合に結晶核前駆層103
の厚さを20nm未満とすることがボイドのない強誘電
体結晶核層1031を得るための必要条件で、特に15
nm以下の厚みにすることがボイド発生を再現性良く抑
制することに有効であった。20nmを越える場合には
ボイド発生が避けられないからである。
【0023】図7(b)に示したように20nmを越え
る厚い結晶核層に見られるボイドの直径は5〜20nm
程度である。このボイドの大きさはペロブスカイト相化
する段階で余剰となる空孔の拡散長相当と考えられる。
従って、結晶核前駆層103の厚さを20nm以下に留
めれば先の余剰な空孔は外方拡散するためにボイドの発
生が起こらないものと考えられる。このボイド消滅の条
件は材料の種類や熱処理条件によっても若干、変わるも
のであるが結晶核前駆層の厚さを15nm以下にするな
らば問題なくボイドの発生のない強誘電体結晶核層10
31が得られる。なお、結晶核層1031の厚さについ
ては結晶核前駆層103の厚さに較べて若干薄いと考え
られるが、少なくとも図7のようなTEM観察では差違
を論ずることはできなかった。
【0024】上記した強誘電体結晶核層1031を形成
した後のプロセスは以下に示すように2つの場合に分か
れる。第1の場合は特開平9−282943号公報の例
で紹介したゾル−ゲル法の説明に対応したもので、図1
(c)で示すように強誘電体相となった結晶核層103
1の上に強誘電体特性を呈しないように低温で強誘電体
前駆層104を形成する場合である。この場合の要点は
強誘電体前駆層104の厚さを100nm未満に押さえ
ることで、この後に熱処理を加えて強誘電体前駆層10
4を強誘電体主要層の少なくとも一部1041に変換す
る。所望の膜厚に達しない場合には再び100nm未満
の厚さの強誘電体前駆層105を形成、これを熱処理し
て強誘電体主要層の一部1051に変換するという操作
を繰り返し行うことが肝要である。ここで結晶核層10
31は強誘電体前駆層104の結晶化のための種結晶と
しての役割をはたし、強誘電体前駆層104の結晶化温
度を下げ、かつ空孔の外方拡散を早めてボイドのない強
誘電体層の形成を可能にする。勿論、強誘電体前駆層1
05に対する種結晶の役割は強誘電体主要層の少なくと
も一部であるところの1041が担うわけである。
【0025】更に、強誘電体主要層の厚さを厚くしたけ
れば再び100nm未満の強誘電体前駆層を堆積、これ
を熱処理して強誘電体主要層の一部となすような前記プ
ロセスを繰り返せばよいわけである。即ち、結晶核前駆
層103については20nm以下、その上の強誘電体前
駆層104や105等に関しては100nm未満にする
ことがボイド発生を抑制するためには必要な条件であ
る。この100nm未満という値も、強誘電体前駆層の
組成が結晶核層のそれとほぼ同じであった場合であり、
これが異なる場合にはさらに薄くした方がボイドの抑制
には有効である。これらの事実から強誘電体前駆層10
41がペロブスカイト相化するには下地結晶核層103
の結晶性を引き継いでいく場合にはペロブスカイト相化
に伴い発生した空孔が能率良く外方拡散するために結晶
核層103に較べて厚い層であってもボイド発生は起こ
らないと解釈される。
【0026】これは図6で示した100nm以上の厚い
強誘電体前駆層を積んだ後に結晶化熱処理を行った場合
にボイドの直径が先の図7(b)の結晶核層で見られる
ボイドの直径に較べて大きく30〜50nm(観察され
るこの直径はTEM観察が薄片試料で行われるための実
際のボイド径はより大きいと予測される)以上もあり、
ここでの空孔の拡散長が結晶核層のそれに較べて数倍以
上、大きいことに基づくと考えられる。また、図7
(b)で表面から50nm程度の深さの所にもボイドが
存在するがこのボイドは極めて小さいこと、加えてさら
に表面ではボイドが存在しないことがわかる。この小さ
いボイドは表面領域では空孔の大部分が外方拡散、わず
かに取り残された空孔が小さなボイドとなって残ったも
のと考えられる。
【0027】以上のことから強誘電体前駆層の厚みが1
00nm未満であるならば、空孔は外方拡散してボイド
の発生のないペロブスカイト相化した強誘電体層が得ら
れると結論できる。なお、結晶核層の場合と同様にボイ
ド消滅の条件は材料の種類や熱処理条件によっても若
干、変わるものであるが強誘電体前駆層の厚さを80n
m以下にするならば問題なく良質の強誘電体層が得られ
る。
【0028】第2の場合は特開平9−282943号公
報の例で紹介したスパッタ法の説明に対応するもので、
結晶核層の上に基板を加熱するなどして直接強誘電体層
を堆積していくものである。図2(a)で示してあるよ
うにシリコン基板201の上に、電極金属202と結晶
核層203を積んだウエーハを用意し、基板温度を強誘
電体層となる温度の下、200度以内程度の高温で直接
強誘電体層を堆積するものである。堆積する場合の要点
は堆積速度を低く押さえることである。堆積速度を低く
抑えれば図2(b)で示すように一度の堆積で所望の厚
さの強誘電体主要層204を得ることが出来る。実験的
には20nm/分以下の堆積速度にするならばボイドの
発生がない強誘電体主要層204が得られることが判明
した。この堆積速度に関しては基板温度が高いほど大き
な値をとってもボイド発生がない。しかし、20nm/
分以下という堆積速度の条件は少なくとも結晶核層の形
成履歴温度の最高温度未満の基板温度で堆積するという
条件のもとでの数字であり、それ以上に高い基板温度で
堆積するならばさらに堆積速度を高めてもボイド発生の
ない強誘電体膜の形成は可能である。しかし、低温化は
半導体プロセスにおける一般的要請であるとともに、強
誘電体膜の化学量論比、特に酸素欠損を制御する意味で
重要な要請である。従って、基板温度としては結晶核層
の形成履歴温度の最高温度未満であることが好ましく、
この点から20nm/分以下の堆積速度を選択すること
が賢明である。
【0029】第2の場合について結晶核層203を改め
て準備せずとも直接、強誘電体層を堆積していけばよい
だろうという疑問は生じるであろう。もちろんこの方法
によっても良く、図3(a)のように、シリコン基板3
01の上に、電極金属302が配されたウエーハを用意
し、基板温度を強誘電体層が直接堆積する温度に設定し
て強誘電体結晶核層303をまず堆積する。ただし、強
誘電体層の結晶核層を堆積する段階、ここでは堆積初期
段階と呼ぶが、この段階の堆積速度を充分に落とすこと
が肝要である。この堆積初期層こそが結晶核層に相当す
るものであるから厚さの目安としては5nm以上30n
m以下の厚さを堆積すれば充分である。この間の堆積速
度は第1の場合からも推定できる1nm/分以上5nm
/分以下で行えばボイド発生はなかった。もちろん、こ
の場合には5nm/分の堆積速度で強誘電体層の厚さを
すべて堆積しても良いことはいうまでもないので、図3
では結晶核層303を厚みがあるように描いたが、堆積
時間がかかるので堆積初期の20nm程度の厚さをこの
低い堆積速度で堆積するのが賢明である。従って20n
m厚程度の結晶核層303を堆積した後には図2ですで
に説明したように20nm/分以下の堆積速度で強誘電
体主要層304を形成して図3(b)で示すように所望
の厚さを持った強誘電体層を形成すればよい。なお、下
限の堆積速度はおそくても問題ないが、実際には5nm
/分以上が効率の点で好ましい。又、強誘電体主要層3
04の形成にあたっては基板温度を図2で述べたように
低下させても良いことはいうまでもない。加えて結晶核
層303の形成段階で15nm程度の厚みになったら基
板温度を強誘電体主要層304形成の温度に下げてもか
まわないことも、わざわざ断るまでもなかろう。
【0030】以上、結晶核層の厚さについては20nm
以下、堆積初期層の厚さとして20〜30nm程度が目
安であると述べてきたが、結晶核層あるいは堆積初期層
の厚さとしては5〜30nmは必要である。5nm未満
の場合には充分な結晶核層あるいは堆積初期層としての
役割、すなわちその上に積む強誘電体層の特性向上にほ
とんど寄与しない。これは5nm未満の場合には結晶粒
径があまりに小さく、かつ配向性も充分でないためにそ
の上の強誘電体層の配向を促す、種結晶の役割を担わな
いからと考えられる。
【0031】以上、結晶核層の上に強誘電体前駆層を形
成し、しかる後に熱処理して強誘電体層にする場合と結
晶核層の上に直接強誘電体層を堆積する2つの場合につ
いて、ボイドのない強誘電体層を形成できる条件を示し
た。また、異種下地材料上に直接、結晶核層すなわち堆
積初期の強誘電体層を堆積する場合についても堆積速度
を充分に遅くすることが重要であることを示した。言う
までもないことであるが異種下地材料上に直接、結晶核
層すなわち堆積初期の強誘電体層を堆積速度5nm/分
以下で堆積して結晶核層としても良い。この場合には結
晶核層の厚さとしては20nm以上でもかまわないわけ
である。強誘電体特性を示さない低温相から強誘電体特
性を呈する高温相への相転移の温度は強誘電体材料の種
類によって変化するが、結晶核層上に強誘電体前駆層を
形成した後の熱処理温度あるいは直接強誘電体層を堆積
する温度については相転移温度の下、250度程度より
上の温度であれば良い。
【0032】
【実施例】以下に、本発明に係わる強誘電体膜の形成方
法の具体例を図面を参照しながら詳細に説明する。 (第1の具体例)図4は、本発明に係わる強誘電体膜の
形成方法の具体例の構造を示す図であって、これらの図
には、異種下地材料上に5nm以上、20nm未満の厚
さの強誘電体結晶核前駆層を形成する工程と、これを熱
処理して強誘電体結晶核層403とする工程とを備えた
強誘電体膜の形成方法が示され、又、厚さ100nm未
満の強誘電体前駆層404を堆積する第1の工程と、そ
の後、熱処理して強誘電体結晶主要層4041となす第
2の工程とよりなる一連の工程を繰り返すことにより強
誘電体結晶層を形成することを特徴とする強誘電体膜の
形成方法が示され、更に、強誘電体前駆層における少な
くとも酸素以外の金属元素組成比が、強誘電体結晶核層
のそれと略同一である強誘電体膜の形成方法が示されて
いる。
【0033】以下に、第1の具体例として強誘電体材料
としてPZTを堆積する場合について説明する。PZT
はすべてスパッタ法で形成し、図4に沿って説明する。
スパッタ用のターゲットはPb1.1 Zr0.53Ti0.47
x (xは3程度)の焼結体を用いた。6インチ直径のシ
リコン基板401の表面に500nm厚のSiO2 40
21、その上に20nm厚のTi薄膜4022を形成、
200nmのPt膜4023をまず形成したものが図4
(a)の状態である。上記発明の実施の形態の項ではシ
リコン基板の上に直接電極金属を配したが、この具体例
においては電極金属4023とシリコン基板401の間
に絶縁体であるSiO2 4021を挿入した。チタン薄
膜4022はSiO2 4021とPt膜4023の密着
性を向上するために挿入されたものである。次にPZT
のスパッタでの堆積であり、基板温度を520℃に設
定、スパッタ室には酸素を0.1モル分率含有したAr
ガスを導入して圧力を5.7mTorrに調整して行っ
た。
【0034】まず、第1段階の結晶核前駆層の成膜では
45秒間スパッタして膜厚15nmのPZTを堆積し
た。15nmという薄い成膜を行う必要からスパッタ時
に印加する高周波電力は控えめにして1kwにした。こ
の後、酸素ガス中、600℃で1分間の熱処理を加える
ことで図4(b)に示した結晶核層403が形成され
る。
【0035】この段階で厚さは15nmの強誘電体特性
を示すペロブスカイト相を呈する強誘電体特性を示す結
晶核層403が生じる。この結晶核層403がボイドを
ほとんど含まない良質な結晶核層となるためにはスパッ
タで堆積するPZTの膜厚は20nm以下であることが
必要であったことはいうまでもない。次にPZT主要層
の成膜に移行する。ここではスパッタ時の基板温度を5
20℃として、高周波電力は3kwにし、成膜速度を上
げて100nm厚のPZT強誘電体前駆層404を堆積
した。その後、酸素ガス中、600℃で5分間の熱処理
を行うことで少なくとも強誘電体主要層の一部膜厚40
41が形成される。強誘電体メモリ等のデバイスでは強
誘電体層の膜厚をさらに増加したい場合が多い。この場
合には再度、前記プロセスを繰り返す。すなわち、再び
520℃の温度で100nm厚以下のPZT強誘電体前
駆層405を成膜し、酸素中、600℃5分間の熱処理
を行って強誘電体主要層の一部4051が形成される。
【0036】このように必要な膜厚に応じて相転移温度
より充分に低い温度で100nm以下の膜厚の強誘電体
前駆層を形成し、後にこれを強誘電体層化する熱処理を
行うというプロセスを繰り返すならば所望の厚さを持っ
たボイドのない強誘電体層を形成することができる。こ
うして得られた厚さ200nmの強誘電体層の表面に電
極を形成して強誘電体特性を測定したところ残留分極値
Prとして30μC/cm2 、抗電圧1.8V以上、ま
たリーク電流も−5Vから+5Vにわたって10-9A/
cm2 以下で良好な性質を示す層が形成されていること
がわかった。
【0037】(第2の具体例)以上で述べた本発明の方
法はMOD(Metal Organic Decom
position)法を採用した成膜方法にも適用でき
る。以下、Bi層状構造を持つ強誘電体SrBi2 Ta
2 9 (SBTと略称)を形成する第2の具体例につい
て述べる。図は、図4をそのまま使用できるのでこれに
沿って説明する。溶液原料としてはSrイソプロポキシ
ド、TaエトキシドおよびBi2 エチルヘキサネートを
用いた。基板は前の具体例と同様に6インチ直径のシリ
コン基板401表面に500nm厚のSiO2 402
1、その上に20nm厚のTi薄膜4022を形成、2
00nmのPt膜4023を形成してあり、この上に前
記した原料をSBT組成になるよう調合してスピンコー
ト法によって塗布した。第1回目の塗布厚は22nmで
これを窒素ガス中、400℃で5分、続いて酸素ガス
中、700℃で10分間の熱処理を行うことで結晶核層
403が形成される。
【0038】熱処理後の膜厚は18nmで、これが結晶
核層403となる。次に再び前記した調合原料をスピン
コート法により90nm厚塗布して強誘電体前駆層40
4を形成した。これを窒素ガス中、400℃で10分、
続いて酸素ガス中、700℃で10分間の熱処理を加え
ると厚さ70nmの強誘電体主要層4041が形成され
る。所望の厚さ強誘電体層を形成するには再び100n
m以下の強誘電体前駆層405を形成して前記した2段
階の熱処理を行い強誘電体主要層4051となすプロセ
スを繰り返せば良いことは言うまでもない。
【0039】(第3の具体例)次に、第3の具体例とし
て、発明の実施の形態の項で述べたところの第2の場合
に相当する例を示す。図面としては図5を用いて説明す
るが、ここでも再びスパッタ法によってPZTを成膜す
る場合について述べる。前の具体例と同様にシリコン基
板501の上にはSiO2 5021、チタン5022、
Pt膜5023が積層されている。まず、基板温度を6
00℃に設定して4nm/分の堆積速度で5分間成膜し
て結晶核層503を形成、連続して15nm/分に堆積
速度を上昇して12分間成膜を行い強誘電体主要層50
4を形成して、結晶核層503を含めて約200nmの
強誘電体層を形成した。
【0040】こうした第2、第3の具体例で得られた厚
さ約200nmの強誘電体膜についても残留分極値、抗
電圧、リーク電流を測定したところ第1の具体例の場合
と同等の良好な結果が得られた。なお、本発明の説明で
はいずれも平面上に強誘電体膜を形成する場合について
述べたが、三次元的構造をもった基板の上においても本
発明の方法を適用することで上記した良好な特性を有す
る強誘電体膜が得られる。
【0041】
【発明の効果】本発明に係わる強誘電体膜の形成方法
は、上述のように構成したので、ボイド発生を完全に抑
制して、大きな残留分極値、大きな抗電界値、少ないリ
ーク電流値を持った強誘電体膜を再現性良く製作するこ
とが出来る等、優れた効果を有する。
【図面の簡単な説明】
【図1】本発明に係わる強誘電体膜の形成方法の実施の
形態を示す図であり、結晶核層の上に強誘電体前駆層を
形成し、その後に熱処理して強誘電体層にする工程を示
す図である。
【図2】結晶核層の上に直接強誘電体層を堆積する実施
の形態を示す図である。
【図3】結晶核層の上に直接強誘電体層を堆積する他の
実施の形態を示す図である。
【図4】本発明の第1及び第2の具体例の製造工程図で
ある。
【図5】本発明の第3の具体例の製造工程図である。
【図6】従来技術を示す写真である。
【図7】従来技術を示す写真である。
【図8】パイロクロア型結晶とペロブスカイト型結晶の
単位格子の概念を示す図である。
【符号の説明】
101、201、301、401、501 シリコン
基板 102、202、302、4023 電極金属 103 結晶核前駆層 1031、203、303、403、503 強誘電
体結晶核層 104、404、405 強誘電体前駆層 1041、204、304、4041、4051、50
4 強誘電体主要層 4021、5021 SiO2 4022、5022 チタン薄膜 4023、5023 Pt膜
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/108 (58)調査した分野(Int.Cl.7,DB名) H01B 3/00 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/10 451 H01L 27/108

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 強誘電体結晶層を直接異種下地基板に堆
    積して強誘電体層を形成する強誘電体膜の形成方法であ
    って、 堆積初期の堆積速度が、堆積後期の堆積速度より遅く、
    且つ、前記堆積初期の堆積速度が1nm/分以上5nm
    /分以下であることを特徴とする強誘電体膜の形成方
  2. 【請求項2】 堆積初期層の厚さが5nm以上30nm
    以下であることを特徴とする請求項1記載の強誘電体膜
    の形成方法
  3. 【請求項3】 堆積後期の堆積速度が5nm/分以上2
    0nm/分以下であることを特徴とする請求項1記載の
    強誘電体膜の形成方法
  4. 【請求項4】 堆積後期の下地基板温度が堆積初期のそ
    れよりも低いことを特徴とする請求項1記載の強誘電体
    膜の形成方法
  5. 【請求項5】 堆積後期層における少なくとも酸素以外
    の金属元素組成比が堆積初期層のそれと略同一であるこ
    とを特徴とする請求項1記載の強誘電体膜の形成方法
JP10229638A 1998-08-14 1998-08-14 強誘電体膜の形成方法 Expired - Fee Related JP3085285B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10229638A JP3085285B2 (ja) 1998-08-14 1998-08-14 強誘電体膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10229638A JP3085285B2 (ja) 1998-08-14 1998-08-14 強誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000067648A JP2000067648A (ja) 2000-03-03
JP3085285B2 true JP3085285B2 (ja) 2000-09-04

Family

ID=16895344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10229638A Expired - Fee Related JP3085285B2 (ja) 1998-08-14 1998-08-14 強誘電体膜の形成方法

Country Status (1)

Country Link
JP (1) JP3085285B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170938A (ja) 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
US6620237B2 (en) * 2001-11-15 2003-09-16 Spectra, Inc. Oriented piezoelectric film
JP5401779B2 (ja) * 2007-10-16 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000067648A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
JP3159255B2 (ja) 強誘電体容量で用いる電極のスパッタ成長方法
JP3113141B2 (ja) 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
US6194228B1 (en) Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
US5757061A (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
JP3480624B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP3474352B2 (ja) 薄膜キャパシタ及び半導体装置
JPH10321809A (ja) 半導体記憶素子の製造方法
JP2002057156A (ja) 金属酸化物誘電体膜の気相成長方法
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP3085285B2 (ja) 強誘電体膜の形成方法
JP3353833B2 (ja) 半導体装置およびその製造方法
JPH11307736A (ja) 半導体メモリ素子の製造方法
JP3983091B2 (ja) 酸化物誘電体膜の気相成長方法
JP2002076292A (ja) 金属酸化物誘電体膜
US7220598B1 (en) Method of making ferroelectric thin film having a randomly oriented layer and spherical crystal conductor structure
JPH09282943A (ja) 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP4803407B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070707

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees