KR20010085328A - 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치 - Google Patents

금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치 Download PDF

Info

Publication number
KR20010085328A
KR20010085328A KR1020017001504A KR20017001504A KR20010085328A KR 20010085328 A KR20010085328 A KR 20010085328A KR 1020017001504 A KR1020017001504 A KR 1020017001504A KR 20017001504 A KR20017001504 A KR 20017001504A KR 20010085328 A KR20010085328 A KR 20010085328A
Authority
KR
South Korea
Prior art keywords
film
forming
metal oxide
oxide dielectric
gases
Prior art date
Application number
KR1020017001504A
Other languages
English (en)
Other versions
KR100433465B1 (ko
Inventor
다쓰미도루
야마시타아쓰시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21918798A external-priority patent/JP3171246B2/ja
Priority claimed from JP10219184A external-priority patent/JP3109485B2/ja
Priority claimed from JP10219183A external-priority patent/JP3111994B2/ja
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010085328A publication Critical patent/KR20010085328A/ko
Application granted granted Critical
Publication of KR100433465B1 publication Critical patent/KR100433465B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명은 배향 및 결정도 둘 다 우수한 금속산화물을 플러그 위에 저온에서 형성할 수 있는 금속산화물유전체막의 기상성장방법에 관한 것으로, 기판세트를 진공실 내에서 진공실의 전체 압력의 1 ×10-2torr 이하에서 가열하면서 유기금속가스들 및 산화가스를 개별적인 도입구들을 통해 진공실 속으로 도입함으로써 막형성을 수행한다. 게다가, 본 발명은, 초기핵들 또는 층형성을 위한 제1막형성조건들과 형성된 초기핵들 위에 추가로 퍼로브스카이트형 결정구조의 막형성을 위한 제2막형성조건들에 대해, 막형성조건들을 변경하고 최적의 조건들을 적절히 선택함으로써 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 막형성을 수행하기 위한 것이다. 또, 본 발명은 기상성장방법들을 위해 사용되는 위상성장장치에 관한 것이다.

Description

금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장장치{Vapor growth method for metal oxide dielectric film and vapor growth device for metal oxide dielectric material}
근년에, 강유전체커패시터들을 사용하는 강유전체메모리들, 고유전율커패시터들을 사용하는 동적임의접근메모리들(DRAM들) 등이 활발히 연구되고 개발되고 있다. 이러한 강유전체메모리들 및 DRAM들은 선택트랜지스터들을 포함하며, 각 선택트랜지스터의 하나의 확산층에 연결된 커패시터들을 메모리셀들로서 사용하여 정보를 저장한다. 강유전체커패시터들에는, 용량절연막으로서 Pb(Zr, Ti)O3(이하 'PZT'라 함) 등과 같은 강유전체막이 제공되며, 이 강유전체막을 분극화함으로써 불휘발성 정보를 저장할 수 있게 된다. 한편, 고유전율커패시터들에는, 용량절연막으로서 (Ba, Sr)TiO3(이하 'BST'라 함)으로 된 고유전율박막이 제공되며, 그래서 이 커패시터들은 높은 커패시턴스를 가지며 소자들을 미세한 구조로 소형화되게 할 수 있다.
그러한 세라믹재료들을 반도체소자들을 위해 사용하는 경우, 그런 세라믹재료들을 하부전극이 되는 전도막 위에 우수한 결정도(crystallinity)를 가지는 박막으로 증착하는 것이 매우 중요하다. 박막을 증착하기 위한 방법으로서, 종래에는 졸-겔법, 스퍼터링법 및 CVD법이 보고되어 있다.
졸-겔법은, 유기용매에 녹는 유기금속재료들이, 스핀코팅에 의해 하부전극이 형성된 웨이퍼에 도포되고, 산소 중의 어닐링에 의해 결정화되는 방법이다. 이 방법에서는, 결정화가 고체상(solid phase)으로 발생하므로, 결정화를 위한 온도가 매우 높게 되는 것이 필요하고, 금속산화물유전체막을 위해 PZT를 사용하는 경우 충분한 강유전특성들을 얻는데 필요한 결정화온도는 600℃이고, BST의 경우 충분히 높은 유전특성들을 얻는데 필요한 결정화온도는 650℃이다. 전술한 방법에 의해 형성된 결정은 결정들의 배향(orientation)이 고르지 않다는 결점을 가진다. 게다가, 졸-겔법은 큰 직경을 갖는 웨이퍼에 적용하기 곤란하고, 더욱이 이 방법은 단이 있거나 단차피복성이 나쁜 표면들의 코팅에는 좋지 못하고 따라서 디바이스의 고집적화에는 부적합하다.
스퍼터링법은, 막으로 형성하려는 세라믹소결체의 Ar + O2플라즈마를 사용한 반응성스퍼터링에 의해 전극들을 갖는 웨이퍼 위에 막이 형성된 다음, 이 막이 산소 중의 어닐링에 의해 결정화되는 방법이다. 이 막은 타겟의 직경을 크게 만듦으로써 균일하게 되고 충분히 높은 막형성속도가 플라즈마발생을 위한 전력을 증가시킴으로써 얻어질 수 있다. 그러나, 스퍼터링법에서도, 결정화는 높은 온도에서 수행되는 것이 필요하고, 금속산화물유전체막을 위해 PZT를 사용하는 경우 충분한 강유전특성들을 얻는데 필요한 결정화온도는 600℃이고, BST의 경우 충분히 높은 유전특성들을 얻는데 필요한 결정화온도는 650℃이다. 게다가, 스퍼터링법에서, 얻어지는 막의 조성은 사용되는 타겟의 조성에 의해 실질적으로 결정되므로, 타겟은 조성을 바꾸기 위해 대체되어야 하고 이는 생산공정의 관점에서 이롭지 못하다.
CVD법은, 원료들이 기체상태로 진공실로 수송되어 막을 형성하는 방법이다. CVD법은 균일한 막을 대구경 웨이퍼 위에 형성하는데 우수하고 단이 있는 표면들에 대해 우수한 코팅특성을 가지고 ULSI에 적용하는 경우에는 대량생산을 위한 기법으로서 크게 기대된다가 여겨진다. 금속산화물유전체막의 구성성분들이 되는 금속들은 Ba, Sr, Bi, Pb, Ti, Zr, Ta, La 등이며, 이러한 금속들의 적당한 수소화물들 및 염화물들은 매우 적으므로, 유기금속들이 기상성장을 위해 사용된다. 그러나, 이러한 유기금속들은 낮은 증기압들을 가지고 실온에서는 주로 고체 또는 액체이고, 그러므로, 운반기체(carrier gas)를 사용하는 수송법이 사용된다.
도 2는 운반기체를 사용하는 경우의 반응기체공급방법을 도시하는 개략도이다. 이 도면의 장치는 항온(thermostatic)탱크(201), 병(202), 병 속에 준비된 유기금속원료들(203), Ar, N2등과 같은 불활성운반기체를 위한 공급파이프(204), 운반기체를 위한 질량유량(mass flow)제어기(210), 운반기체로써 수송되는 유기금속가스들을 위한 공급파이프(205), 가열메커니즘(206)이 구비된 성장실(207), 기체방출포트(209) 등을 구비한다.
병 속에 준비된 유기금속재료들(203)은, 예를 들면, 스트론튬비스(디피발로일메탄에이트){약자: Sr(DPM)2}, 바륨비스(디피발로일메탄에이트) {약자: Ba(DPM)2}, 및 납비스(디피발로일메탄에이트) {약자: Pb(DPM)2}이고, 상온에서 고체 또는 액체상태로 유지된다. 이 장치를 사용하는 CVD법에서는, 이러한 유기금속재료들은 병(202) 속에서 승화되고 공급파이프(204)로부터 공급되는 운반기체와 동반하여 성장실(207)로 공급되어 가열된 웨이퍼(208) 위에 막을 형성한다. 막형성 동안의 압력은 대기압 또는 수 Torr의 압력이다.
그러나, 이러한 방법이 사용되는 경우, 운반기체 내의 유기금속가스유속들이 정량화되고 정확히 제어되기 어렵다는 단점이 있다. 그것은, 운반기체가 항온탱크(202)의 온도에 의해 결정되는 포화증기압에 대응하는 량보다 많거나 같은 량의 유기금속가스들을 함유하고 있기 때문이고, 또 유기금속가스들의 유속들이 운반기체의 유속뿐 아니라 원료고체들의 표면적 및 항온탱크의 온도에도 의존하기 때문이다. 전술한 막형성방법에 의한 PTO(lead titanate: PbTiO3)막의 형성에 관한 '일본 응용물리학회 저널 Vol. 32(1993) p. 4175'의 기재에 의하면, PTO막의 형성 온도는 570℃ 정도로 매우 높고, 얻어진 막은 결정배향이 고르지 못하다는 결점을가진다.
감소되는 압력 하에서 반응성분자들을 기판에 공급하여 박막을 형성하기 위한 방법에 관련한 설명이 일본 공개특허공보 평5-251355호에 주어져 있다. 이 공보에 기재된 막형성방법은 가스이용효율 및 막두께의 균일성을 향상시키는 것을 목적으로 하며, 가스를 이용하는 박막형성방법을 기술하는데, 이 방법에서는, 공급되는 반응기체에 함유된 분자들의 평균자유운동경로를 진공실의 기판 및 진공실의 진공측에 있는 노출된 벽 사이의 최단거리보다 더 길게 만들도록 진공실 내부의 압력이 정해진다. 이 공보는 가스의 온도 K, 가스의 압력 P(Pa) 및 기체분자의 직경 D(m)에 대한 분자들의 평균자유운동경로 d(m)의 관계를 기술한다. d = 3.11 ×10-24×T/(P ×D2)로 정의된 바와 같이, 평균자유운동경로는 기체 분자의 직경의 자승에 역비례한다. 유기금속가스 분자의 직경이 이 공보에 기재된 Si2H6분자의 직경의 10배이므로, 유기금속가스의 평균자유운동경로는 Si2H6의 평균자유운동경로의 1/100 이하이다. 그 결과로, 일본 공개특허공보 평5-251355호에 기재된 방법에 의하면, 장치라는 관점에서는, 생산을 위해 적용가능한 거리가 기판과 진공실의 진공측 노출벽 사이로 유지된다면, 진공실의 압력은 1 ×10-5torr로 정해져야 한다.
금속산화물유전체막을 형성하는 경우, 유기금속의 형태로 공급되는 금속을 충분히 산화하기 위해 산화가스(oxdizing gas)를 도입하는 것이 필요하다. 1 ×10-5torr 이하의 압력에서는, 산화가 충분히 일어나지 않아, 결정도의 열화를 야기하는 문제가 유발된다. 게다가, 1 ×10-5torr 이하의 압력에서는, 원료의 기판표면으로의 공급량이 조금밖에 되지 않아 막형성속도가 느려지고 반도체장치제조방법을 위해 그러한 방법을 사용하는 경우에는 비용이 너무 높게되는 문제가 발생한다. 따라서, 이 방법은 Si2H6과 같이 작은 직경을 갖는 분자에 대해서는 효율적이지만, 큰 분자가 사용되고 충분한 산화가 요구되는 금속산화물유전체막의 막형성을 위해 적용하기에는 곤란하다. 더욱이, 기재된 기판온도는 약 700℃ 정도로 매우 높아, 이 방법은 비교적 낮은 온도에서 막형성을 수행하는 것이 요구되는 본 발명의 목적에 적합하지 않다. 게다가, 금속산화물유전체막을 위해 매우 중요하고 필요한 특성인 막의 배향에 관해서는 어떠한 설명도 없다.
강유전체메모리 또는 DRAM의 기존 생산에서는, 전술한 막형성방법들이 사용되지만, 산소 분위기에서 약 600℃ 이상의 온도로 가열하는 것은 필수적이고 결정배향은 제어되기 어려웠었다.
구조적인 점에서 반도체를 기술하자면, 강유전체커패시터 및 고유전율커패시터가 만족스럽게 동작하도록 만들기 위하여, 커패시터들 중의 어느 하나의 전극을 선택트랜지스터의 확산층에 전기적으로 연결하는 것이 요구된다. 종래에는, DRAM에 있어서, 선택트랜지스터의 하나의 확산층에 연결된 폴리실리콘이 하나의 전극으로서 사용되며 SiO2막, Si3N4막 등이 폴리실리콘 표면에 용량절연막으로서 형성되어 커패시터구조를 구성하는 것이 일반적이다. 그러나, 세라믹박막이 산화물이므로, 폴리실리콘은 이 박막이 폴리실리콘의 표면에 직접 형성될 때 산화되고 그 때문에 양호한 박막을 형성하는 것이 불가능하다. 그래서, "1995 Symposium on VLSI Technology Digest of Technical Papers p. 123"에는, 커패시터의 상부전극과 확산층이 Al 등과 같은 금속의 국부배선에 의해 연결되는 셀구조가 기재되어 있다. 또한, "International Electron Devices Meeting Technical Digest, 1994 p.843"에는 TiN장벽금속을 사용하여 PZT커패시터를 폴리실리콘 위에 형성하는 기법이 기재되어 있다. DRAM에 관하여, 예를 들면, "International Electron Devices Meeting Technical Digest, 1994 p.831"에는 폴리실리콘플러그 위에 형성된 RuO2/TiN하부전극 위에 STO(strontium titanate SrTiO3)박막을 형성하여 커패시터를 구성하는 기법이 기재되어 있다.
그러나, 전술한 박막형성방법들의 경우에는 다음의 문제들이 존재한다. 첫 번째 문제는, 금속산화물유전체막의 결정화온도가 600℃ 이상으로 높기 때문에, TiN이 "International Electron Devices Meeting Technical Digest, 1994 p.843"에 기재된 것처럼 장벽금속으로서 사용된다면, TiN의 산화를 피할 수 없게 되고 접촉저항이 증가된다. 게다가, 폴리실리콘 대신 W 및 Al을 플러그의 재료로 사용하는 것도 곤란하다. 그것은 W가 쉽게 산화될 수 있고 그 온도는 Al의 융점을 초과하기 때문이다. 개별 금속들의 실제적인 상한 온도들은 TiN의 경우 약 500℃이고 W의 경우 약 450℃이다.
"일본 응용물리학회 저널 Vol. 32 (1993) p. 4057"에 설명된 스퍼터링법은 개별적인 구성금속산화물들의 다수의 타겟들을 동시에 스퍼터링함으로써 조성을 제어하고 PZT의 결정화온도를 415℃까지 낮추기 위한 방법이다. 그러나, 이 스퍼터링법은 단이 있는 표면들의 코팅에는 좋지 못하다는 문제와 스택형 또는 트랜치형 커패시터의 측벽부분들에 대한 막형성에 적용되기에는 곤란하다는 문제를 가지고, 그러므로, 이 방법은 반도체집적회로를 위한 커패시터 생산기법에 대한 대책이 될 수 없다.
또한, "일본 응용물리학회 저널 Vol. 32 (1993) p. 4057"에는 5㎚ 두께의 PbLaTiO3(PLT)으로 된 완충층을 Pt전극 위에 미리 형성한 다음 PZT를 스퍼터링함으로써 PZT의 결정화온드를 415℃까지 낮추기 위한 방법이 기재되어 있다. 그러나, 이 스퍼터링법은 단이 있는 표면들의 코팅에는 좋지 못하다는 문제와 스택형 또는 트랜치형 커패시터의 측벽부분들에 대한 막형성에 적용되기에는 곤란하다는 문제를 가지고, 그러므로, 이 방법은 반도체집적회로를 위한 커패시터 생산기법에 대한 대책이 될 수 없다. 게다가, PLT는 상유전체이고 그 유전율은 PZT의 유전율에 비해 낮다. 그러므로, 대부분의 전압은 장치를 동작시키는 때에 PLT층에 인가된다. 이것은 저전압에서 강유전체특성들을 얻기 어렵게 만든다.
두 번째 문제는, 유전체막의 특성들이 막을 얇게 만드는 경우에 열화된다는 것이다. 높은 속도를 달성하고 초미세 구조를 만들기 위해서는, 전원의 전압을 낮추는 것이 불가피하고 용량절연막에 필요한 전기장을 제공하기 위해서는 금속산화물유전체막의 용량절연막을 가능한 한 얇게 만드는 것이 필요하다. 도 3은 PZT막을 졸-겔법에 의해 Pt 위에 형성하는 경우의 막두께 및 자발분극 2Pr을 도시한다. 200㎚ 이하인 막두께의 경우, 자발분극값은 급격히 감소되는 것으로 발견되었다. 유사한 현상이 BST의 경우에도 발견되었다. CVD법에 의해 RuO2위에 형성된 BST막의 유전율은 막두께가 50㎚ 이하인 경우 급격하게 감소된다는 문제가 있다. 그것은 하부전극의 계면 부근에서의 열악한 결정도에 기인한다. 전술한 문제들 때문에, 기존의 막형성방법들은 용량절연막을 만드는 것과 전원의 전압을 낮추는 것이 어렵다고 알려져 있다.
세 번째 문제는, 막의 배향이 제어되지 않는다는 것이다. 배향이 균일하게 되도록 만드는 것은 다음의 점들 때문에 유익하다. 첫째, 다결정의 그레인경계들은 끊임없이 전류누설을 낮춘다. 둘째, 분극방향을 전기장방향에 일치시킴으로써 유전율은 증가될 수 있고 자발분극은 높아질 수 있다.
'일본 응용물리학회 저널 Vol. 32 (1993) p. 4075'의 기재에 의하면, PZT는 MgO(100 또는 Pt(100)/MgO(100)의 단결정기판 위에서 스퍼터링법에 의해 에피택셜적으로 성장되고 PZT는 주로 (001)배향을 향하는 경향이 있다고 설명되어 있다. 그러나, Pt(111)/Ti/SiO2의 경우와 마찬가지로 막이 (111)로 배향된 다결정 Pt 위에 형성되는 경우에는 배향이 균일하지 못하고 반도체집적회로의 커패시터전극들이 다결정질임을 고려하면 그러한 방법은 대책이 될 수 없다고도 설명되어 있다.
네 번째 문제는, 강유전체막에서의 반전피로 문제이다. 그것은 자발분극의반전이 강유전체막에 정현파형 또는 장방형파형의 전압을 인가함으로써 반복된다면 반전 및 비반전 간의 전기전하의 량이 감소되는 현상이다. 그러한 현상은 강유전체커패시터의 가능한 쓰기횟수를 결정하고 불휘발성메모리가 강유전체재료를 사용하여 제조되는 경우의 수명에 결정적으로 영향을 주는 심각한 문제이다. 그러나, "일본 응용물리학회 저널 Vol. 68 (1996) p. 1431"에 기재된 것처럼, 반전피로는 Pt가 전극들을 위해 사용되는 경우에 약 106번만 반복되는 반전에 의해 발생한다고 알려져 있다. 동적임의접근메모리(DRAM)와 같은 주메모리는 1011번 보다 작지 않은 쓰기수명을 가지는 것이 필요하고, 따라서 강유전체재료를 사용하는 불휘발성메모리는 이 메모리가 그러한 긴 쓰기수명을 만족하지 않는다는 문제를 가진다.
다섯 번째 문제는, 다결정PZT의 입자크기가 제어될 수 없다는 것이다. 장치의 고밀도집적화가 진행될수록, 용량부분의 표면적은 작아진다. 이에 따라, 세라믹절연막의 입자크기를 최적화하는 것이 중요하게 되었다. 기존의 예들에서는, 입자크기가 개별적인 막형성방법들에 의존하여 변화하지만, 개별적인 각각의 막형성방법에서 입자크기를 제어하는 효과적인 방법은 보고되어 있지 않다.
여섯 번째 문제는, 막형성 동안의 먼지흡수 문제이다. 어떤 기존의 막형성방법, 예를 들면, 졸-겔법, 스퍼터링법 및 CVD법에서는, 막성장에 의해, 원료들 또는 생산물들이 장치의 내벽부분 또는 웨이퍼를 보지하는 서셉터(susceptor)부분 등에 들러붙는다. 그 결과로서, 들러붙은 원료들 또는 생산물들은 조각나고 박리된 다음, 이러한 재료들은 웨이퍼표면에 들러붙어 그 이후의 장치제조에 장애가 되는 문제를 야기한다.
예를 들면, 졸-겔법에서는, 원료용액이 장치의 내벽들에 스핀코팅 시에 흩어지고 흩어진 원료로 된 막의 파편들은 건조되어 웨이퍼표면에 들러붙는다. 스퍼터링법의 경우에도, 타겟의 재료는 장치 내벽들에 들러붙고, 조각나고 흩어지게 되어, 재료는 웨이퍼표면을 더럽힌다.
CVD법에 관해서는, 벽들의 온도를 증가시킴으로써 그 속에 놓여진 웨이퍼를 가열시키기 위한 노(furnace)를 사용하는 종류의 방법들의 경우, 유기금속가스들은 가열된 벽에서 분해되고 분해된 물질은 흩어지고 웨이퍼표면을 더럽힌다.
전술한 바와 같이, 금속산화물유전체재료의 박막커패시터를 플러그 위에 형성하는 경우와 금속산화물유전체재료를 다층금속배선구조 위에 형성하는 경우에 해결해야 할 많은 문제들이 있고 따라서 셀표면적은 기존의 DRAM 및 플래시메모리와 같이 쉽사리 좁아질 없고, 결과적으로 집적도는 여전히 낮은 채로 있게 된다.
본 발명은 커패시터소자들을 갖는 반도체장치 제조방법 및 제조장치에 관한 것으로, 보다 상세하게는, 본 발명은 반도체집적회로의 커패시터 및 게이트를 위해 사용되는 금속산화물형 고유전율막, 금속산화물강유전체막, 게다가 대체로 ABO3으로 표현되는 퍼로브스카이트(perovskite)형 결정구조를 갖는 금속산화물유전체막을, 유기금속가스의 원료들을 사용하여 기상성장을 수행하는 경우에 사용되는 기상성장방법 및 기상성장장치에 관한 것이다.
도 1은 본 발명에 사용되는 박막의 기상성장을 위한 장치의 진공실의 단면을 보여주는 개략도,
도 2는 운반기체를 사용하는 경우의 반응기체공급방법의 기존의 예를 보여주는 개략도,
도 3은 졸-겔법을 사용하여 Pt 위에 PZT막을 성장하는 경우의 막두께 및 자발분극 2Pr사이의 상호관계를 도시하는 그래프,
도 4는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 전극 위에 성장시키는 경우의 박막형성패턴의 개략도,
도 5는 Pb원료유속을 바꾸는 경우의 막에서의 (Ti + Zr)/Pb조성비의 변화를 도시하는 그래프,
도 6은 본 발명을 위해 사용되는 박막의 기상성장을 위한 장치의 개략도,
도 7은 본 발명에 사용되는 박막의 기상성장을 위한 장치의 원료공급시스템을 보여주는 개략도,
도 8은 막형성조건들(제1막형성조건들 및 제2막형성조건들)을 일정하게 유지하고 막형성온도를 변경하는 경우의 X선 회절스펙트럼들을 보여주며,
도 9는 막형성온도를 변경하는 경우에, X선 회절스펙트럼들로부터 계산되는, 기판에 수직한 방향으로 (100)결정축을 갖는 PZT다결정의 결정립들의 비율의 변화를 도시하는 그래프,
도 10은 각 유기금속가스의 분압의 비를 변경시키지 않고 전체 압력을 변경시키는 경우에 X선 회절스펙트럼들에서 보여지는 PZT(100) 피크의 높이의 변화를 도시하는 그래프,
도 11은 기판온도를 400℃로 유지하며 아르곤을 진공실에 도입하고 각각의 유기금속가스의 유속 및 배기속도를 변경하지 않고 아르곤의 도입량을 변경하는 경우에 X선 회절스펙트럼들에서 PZT(100) 피크의 높이의 변화를 도시하는 그래프,
도 12는 본 발명의 기상성장방법에 의해 PZT막을 형성하는 경우에 막두께에 대한 자발분극의 의존성을 도시하는 그래프,
도 13은 400℃의 기판온도와 동일한 조건들에서 O2및 NO2를 PZT막에서의 산화제들로서 사용하는 경우들의 X선 회절스펙트럼들을 비교하여 도시하는 그래프,
도 14는 Pb, Zr 및 Ti의 유기금속가스들의 유속을 일정하게 유지하면서 NO2의 유속을 바꾸는 경우에 Zr/Pb, Ti/Pb의 조성비들의 변화를 도시하는 그래프,
도 15는 막형성 시의 압력 및 막형성속도 간의 상관관계를 보여주며,
도 16은 각각의 유기금속가스의 분압의 비를 변경하지 않고 전체 압력을 변경하는 경우에 6인치 웨이퍼의 막두께의 면내(in-plane)분포를 도시하는 그래프,
도 17은 진공실의 내벽들의 온도를 변경하는 경우에 막두께의 면내분포를 도시하는 그래프,
도 18은 Ti원료의 유속을 변경하는 경우에 막에서의 Ti/Zr조성비의 변화를도시하는 그래프,
도 19는 Ti원료의 유속을 변경하는 경우에 PZT의 X선 회절스펙트럼들의 변화를 도시하는 그래프들,
도 20은 Ti원료의 유속을 변경하는 경우에 PZT의 히스테리시스특성들의 변화를 도시하는 그래프들,
도 21은 전체 압력을 변경시키면서 500㎚ 높이 및 500㎚ 폭의 단(step)을 갖는 전극 위에 PZT막을 형성하는 경우에 상면의 막두께 및 측면의 막두께의 비의 변화를 도시하는 그래프,
도 22는 각각의 유기금속가스의 분압을 변경함 없이 전체 압력을 변경하면서 1,000개의 웨이퍼들 위에 연속해서 전도막을 형성하는 경우에 각각의 6인치 웨이퍼 위의 입자들의 총수를 도시하는 그래프,
도 23은 진공실의 내벽들의 온도를 변경하면서 1,000개의 웨이퍼들 위에 연속해서 전도막을 형성하는 경우에 각각의 6인치 웨이퍼 위의 입자들의 총수를 도시하는 그래프,
도 24는 소정의 막형성조건들 만으로 PZT막을 형성하는 경우의 X선 회절스펙트럼,
도 25는 최적화된 제1막형성조건들 및 최적화된 제2막형성조건들로써 PZT막을 형성하는 경우의 X선 회절스펙트럼,
도 26은 제1막형성조건들 및 제2막형성조건들을 일정하게 유지하면서 막형성온도만을 변경하는 경우에 Ti/Pb 및 Zr/Pb의 조성비들을 도시하는 그래프,
도 27은 본 발명의 기상성장방법에 의해 PZT막을 형성하는 경우에 반전횟수에 대한 자발분극의 의존성을 도시하는 그래프,
도 28은 제1막형성조건들에서 초기핵형성시간과 PZT의 입자크기의 상관관계를 도시하는 그래프,
도 29는 본 발명의 일 실시예인 메모리셀들의 제조공정을 보여주는 개요도로서, 이 도면은 특히 커패시터상부전극층, 커패시터하부전극층 및 금속산화물유전체막의 3층이 동시에 분리되는 제조공정을 보여주며,
도 30은 본 발명의 일 실시예인 메모리셀들의 제조공정을 보여주는 개요도로서, 이 도면은 특히 커패시터상부전극층과 커패시터하부전극층이 개별 단계들에서 분리되고 금속산화물유전체막이 메모리셀들 내에서 층으로 된 상태(분리되지 않은 상태)로 남게되는 제조공정을 보여주며,
도 31의 (a) 및 (b)는 본 발명의 일 실시예인 메모리셀들의 제조공정을 보여주는 개요도로서, 이 도면은 특히 반도체장치가 알루미늄다층배선구조를 갖는 메모리셀들을 포함하는 경우에 메모리셀들의 앞쪽 절반의 제조공정을 보여주며,
도 32의 (c) 및 (d)는 본 발명의 일 실시예인 메모리셀들의 제조공정을 보여주는 개요도로서, 이 도면은 특히 반도체장치가 알루미늄다층배선구조를 갖는 메모리셀들을 포함하는 경우에 메모리셀들의 나중 절반의 제조공정을 보여주며,
도 33은 본 발명의 기상성장장치의 진공실의 일 예의 단면을 보여주는 개략도,
도 34는 본 발명에 사용되는 이중게이트밸브의 개략도이며,
도 35는 석영서셉터와 100㎛의 STO가 소결에 의해 형성된 석영서셉터를 사용하여 6인치 웨이퍼들 위에 PZT를 형성하는 경우에 막들이 계속 형성되는 웨이퍼들의 수 및 입자들의 총수의 상관관계를 도시하는 그래프,
도 36은 6인치 웨이퍼들 위에 PZT를 형성하는 경우에 막들이 계속 형성되는 웨이퍼들의 수 및 입자들의 총수의 상관관계를, 진공실의 내벽들의 재료를 위해 산화알루미늄을 사용하는 경우와 이 내벽들의 재료를 위해 스테인레스강을 사용하는 경우에 대해 도시하는 그래프.
본 발명은 금속산화물유전체막의 용량절연막을 형성하기 위한 기존 방법들에서의 전술한 문제들을 고려하여 이루어진 것으로, 배향 및 결정도 둘 다가 우수한 금속산화물을 플러그 위에 저온에서 형성할 수 있는 금속산화물유전체막의 기상성장방법을 제공함을 목적으로 하고, 또 이러한 기상성장방법을 사용함으로써 미세화되며, 고집적화되고, 다층 금속화된 반도체장치를 제공함을 목적으로 한다.
게다가, 본 발명은, 전술한 금속산화물유전체막의 기상성장방법을 위해 사용된 기상성장장치에 관한 것으로, 막형성 동안 먼지발생을 억제함으로써 적은 먼지흡수를 갖는 금속산화물유전체막을 형성할 수 있는 기상성장장치를 제공함을 목적으로 한다.
본 발명은, 유기금속가스들을 사용한 기판 위의 금속산화물유전체막의 기상성장방법에 관한 것으로, 이 방법에서, 막형성은, 막형성 동안 기판온도를 450℃ 이하로 유지하고 진공실의 전체 압력을 1 ×10-2torr 이하로 유지하는 조건 하에서 진공실 내의 기판세트를 가열하면서, 유기금속가스들 및 산화가스를 별개의 도입구들을 통해 진공실 속으로 도입함으로써 수행된다.
전술한 진공실의 전체 압력에 관해서는, 실제적으로 높은 막형성속도를 얻기 위하여 1 ×10-4torr 이상에서 막형성을 수행하는 것이 바람직하다.
게다가, 본 발명은 유기금속가스들을 이용한 기판 위의 금속산화물유전체막의 기상성장방법, 즉 금속산화물유전체막의 기상성장방법에 관한 것으로, 이 방법은, 막형성 동안 기판온도를 450℃로 유지하는 조건으로 진공실 내의 기판세트를 가열하며 유기금속가스 및/또는 산화가스를 위한 가스공급조건들이 자기제어조건들이 되게 제어하며 진공실 내의 전체 압력을 1 ×10-2torr 이하로 유지하면서, 유기금속가스들 및 산화가스를 별개의 도입구들을 통해 진공실 속으로 도입하여 소정의 조성 및 결정구조를 갖는 금속산화물유전체막을 얻는 단계를 포함한다. 더욱이, 이 기상성장방법에서는, 운반기체를 사용하지 않고 전술한 유기금속가스들 및 산화가스의 유속들을 직접 제어하여 이 가스들을 전술한 진공실에 도입하는 것이 바람직하다.
게다가, 전술의 기상성장방법에서, 전술한 산화가스는 이산화질소를 포함하는 것이 좋고 또 전술한 금속산화물유전체막은 PZT막 또는 BST막이어도 좋다. 그에 더하여, 적어도 Pt, Ir, Ru, IrO2, RuO2, TiN 또는 WN의 금속 또는 금속산화물을 포함하는 커패시터전극들을 그 위에 갖는 기판이 기판으로서 사용되는 것이 좋다.
더군다나, 전술의 기상성장방법에서, 진공실의 내벽들의 온도는 유기금속가스들이 충분히 높은 증기압을 가지게 하는 온도 이상이고 유기금속가스 분해온도 이하인 것이 좋다.
또, 본 발명에 관련한 반도체장치를 제조하기 위한 방법은, MOS형트랜지스터를 반도체기판 위에 형성하는 단계, 제1층간절연막을 트랜지스터 위에 형성하는 단계, 제1층간절연막 내에 MOS형트랜지스터의 확산층에 도달하는 접촉을 개구하고 접촉 내에 금속플러그를 매립함으로써 전기전도를 형성하는 단계, 커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계, 반도체기판의 온도를 450℃ 이하로 유지하면서 1 ×10-4torr 이상 내지 1 ×10-2torr 이하인 전체 압력에서 유기금속가스들 및 산화가스를 사용하여 커패시터하부전극층의 전체 표면에 금속산화물유전체막을 형성하는 단계, 커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계, 및 커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함한다.
게다가, 본 발명에 관련한 반도체장치를 제조하기 위한 방법은, MOS형트랜지스터를 반도체기판 위에 형성하는 단계, 제1층간절연막을 트랜지스터 위에 형성하는 단계, 제1층간절연막 내에 MOS형트랜지스터의 확산층에 도달하는 접촉을 개구하고 접촉 내에 금속플러그를 매립함으로써 전기전도를 형성하는 단계, 커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계, 커패시터하부전극층을 패터닝함으로써 금속플러그 위에 커패시터하부전극을 형성하는 단계, 반도체기판의 온도를 450℃ 이하로 유지하면서 1 ×10-4torr 이상 내지 1 ×10-2torr 이하인 전체 압력에서 유기금속가스들 및 산화가스를 사용하여, 패터닝된 커패시터하부전극 위와 제1층간절연막의 전체 표면에 금속산화물유전체막을 형성하는 단계, 커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계, 및 커패시터상부전극층을 패터닝하여 커패시터하부전극, 금속산화물유전체막 및 커패시터상부전극의 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함한다.
또, 본 발명에 관련한 반도체장치를 제조하기 위한 방법은,
MOS형트랜지스터를 반도체기판 위에 형성하는 단계, 제1층간절연막을 트랜지스터 위에 형성하는 단계, 제1층간절연막 내에 MOS형트랜지스터의 확산층에 도달하는 접촉을 개구하고 접촉 내에 금속플러그를 매립함으로써 전기전도를 형성하는 단계, 금속플러그에 전기적으로 접속된 알루미늄배선을 제1층간절연막 위에 형성하는 단계, 제2층간절연막을 알루미늄배선 위에 형성하는 단계, 제2층간절연막에 알루미늄배선에 도달하는 접촉을 개구하고 금속플러그를 매립함으로써 전기전도를 형성하는 단계, 커패시터하부전극층을 금속플러그를 구비한 제2층간절연막의 전체 표면에형성하는 단계, 반도체기판의 온도를 450℃ 이하로 유지하면서 1 ×10-4torr 이상 내지 1 ×10-2torr 이하인 전체 압력에서 유기금속가스들 및 산화가스를 사용하여, 커패시터하부전극층의 전체 표면에 금속산화물유전체막을 형성하는 단계, 커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계, 및 커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함한다.
전술한 알루미늄배선은 다층으로 형성되어도 좋다.
게다가, 본 발명은, ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 유기금속가스들을 사용하여 전도성재료 위에 막형성하는 기상성장방법에 관련되며, 이 방법은, 제1막형성조건들 하에서 금속산화물유전체막의 원료들이 되는 유기금속가스들 모두를 사용하여 전도성재료 위에 퍼로브스카이트형 결정구조의 초기핵들(initial nuclei)의 형성을 수행하는 단계, 및 제2막형성조건들 하에서 초기핵들 위에 추가로 퍼로브스카이트형 결정구조의 막형성을 수행하는 단계를 포함한다.
더욱이, 본 발명은, ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 유기금속가스들을 사용하여 전도성재료 위에 막형성하는 기상성장방법에 관련되며, 이 방법은, 제1막형성조건들 하에서 금속산화물유전체막의 원료들이 되는 유기금속가스들 모두를 사용하여 전도성재료 위에 퍼로브스카이트형결정구조의 초기층 형성을 수행하는 단계, 및 제2막형성조건들 하에서 초기층들 위에 추가로 퍼로브스카이트형 결정구조의 막 형성을 수행하는 단계를 포함한다.
게다가, 본 발명은, ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 유기금속가스들을 사용하여 전도성재료 위에 막형성하는 기상성장방법에 관련되며, 이 방법은, 제1막형성조건들 하에서 금속산화물유전체막의 원료들이 되는 유기금속가스들의 일부만을 사용하여 전도성재료 위에 퍼로브스카이트형 결정구조의 초기핵들의 형성을 수행하는 단계, 및 제2막형성조건들 하에서 초기핵들 위에 추가로 퍼로브스카이트형 결정구조의 막 형성을 수행하는 단계를 포함한다.
제1막형성조건들 및 제2막형성조건들에서의 원료가스들의 공급량에 관해서는, 양호한 자기제어조건들로 원료가스공급을 사용하여 막형성을 수행하도록 제2막형성조건들을 제어하는 것이 바람직하고, ABO3으로 표현되는 퍼로브스카이트형 결정구조의 A원소의 원료가 제2막형성조건들에서 보다 제1막형성조건들에서 더 많은 량으로 공급되도록 제1막형성조건들을 제어하는 것도 바람직하다.
그에 더하여, ABO3으로 표현되는 퍼로브스카이트형 결정구조가 B원소로서 Zr 및 Ti를 함유하는 경우, 제2막형성조건들에서의 공급량에 비해, B원소에서의 Zr의 공급량을 상대적으로 감소시키도록 제1막형성조건들을 제어하는 것이 바람직하다.
게다가, 본 발명의 실시예에서, 제1막형성조건들은 ABO3으로 표현되는 퍼로브스카이트형 결정구조가 B원소로서 Zr 및 다른 원소들을 함유하는 경우 Zr원료가스를 공급하지 않고 막형성을 수행하도록 제어된다.
더욱이, 본 발명의 실시예에서, 막형성은 초기핵형성 지속시간을 제1막형성조건들로 제어함으로써 결정입경을 제어하면서 수행된다.
게다가, 본 발명에서, 막형성 시에 유기금속가스들을 포함한 원료가스들의 전체 압력이 1 ×10-2torr 이하로 유지되며 막형성온도는 450℃ 이하로 유지되는 조건들로 막을 형성하는 것이 바람직하다. 전체 압력의 하한은 명확하게 제한되지는 않으나 실제적인 막형성속도를 얻기 위하여 1 ×10-4torr 이상인 것이 바람직하다.
부언하면, 본 발명에서, 막형성온도는 바람직하게는 450℃ 이하이다.
게다가, 본 발명의 실시예는 금속산화물유전체막이 PZT막 또는 BST막인 것을 특징으로 한다.
더욱이, 본 발명의 실시예에서, 전도성재료는 Pt, Ir, Ru, IrO2, RuO2, TiN 및 WN의 금속들 또는 금속산화물들 중의 적어도 어느 하나를 포함하는 커패시터전극이다.
게다가, 본 발명에 관련한 반도체장치를 제조하기 위한 방법은, MOS형트랜지스터를 반도체기판 위에 형성하는 단계, 제1층간절연막을 트랜지스터 위에 형성하는 단계, MOS형트랜지스터의 확산층에 도달하는 접촉을 제1층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계, 커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계, 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 초기핵들 또는 초기층을 제1막형성조건들 하에서 유기금속가스들을 사용하여 커패시터하부전극층의 전체 표면에 형성하고, 추가로 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 제2막형성조건들 하에서 초기핵들 또는 초기층 위에 형성하는 단계, 커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계, 및 커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함한다.
더욱이, 본 발명에 관련한 반도체장치를 제조하기 위한 방법은, MOS형트랜지스터를 반도체기판 위에 형성하는 단계, 제1층간절연막을 트랜지스터 위에 형성하는 단계, MOS형트랜지스터의 확산층에 도달하는 접촉을 제1층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계, 커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계, 커패시터하부전극층을 패터닝함으로써 금속플러그 위에 커패시터하부전극을 형성하는 단계, 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 초기핵들 또는 초기층을, 제1막형성조건들 하에서 유기금속가스들을 사용하여 패터닝된 커패시터하부전극 및 제1층간절연막층의 전체 표면에 형성하고, 추가로 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 제2막형성조건들 하에서 초기핵들 또는 초기층 위에 형성하는 단계, 커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계, 및 커패시터상부전극층을 패터닝하여 커패시터하부전극, 금속산화물유전체막 및 커패시터상부전극의 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함한다.
게다가, 본 발명에 관련한 반도체장치를 제조하기 위한 방법은,
MOS형트랜지스터를 반도체기판 위에 형성하는 단계, 제1층간절연막을 트랜지스터 위에 형성하는 단계, MOS형트랜지스터의 확산층에 도달하는 접촉을 제1층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계, 알루미늄배선을 제1층간절연막 위에 형성하여 알루미늄전선을 금속플러그와 전기적으로 접속되게 하는 단계, 제2층간절연막을 알루미늄배선 위에 형성하는 단계, 알루미늄배선에 도달하는 접촉을 제2층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계, 커패시터하부전극층을 금속플러그를 갖는 제2층간절연막의 전체 표면에 형성하는 단계, 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 초기핵들 또는 초기층을, 제1막형성조건들 하에서 유기금속가스들을 사용하여 커패시터하부전극층의 전체 표면에 형성하고, 추가로 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 제2막형성조건들 하에서 초기핵들 또는 초기층 위에 형성하는 단계, 커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계, 및 커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함한다.
전술한 알루미늄배선은 다층으로 되어도 좋다.
더욱이, 본 발명은, 원료가스들인 유기금속가스들 및 산화가스를 서로 접촉되게끔 사용하여, 금속산화물유전체막을 진공실 내의 기판 위에 기상성장하기 위해 사용되는 기상성장장치에 관련되며, 이 장치는, 원료가스들과 접촉되며 원료가스들의 분해온도 이상의 온도까지 가열되는 장치부품을 포함하고, 적어도, 원료가스들이 접촉되는 장치부품의 표면은, 성장되는 금속산화물유전체막과 동일하거나 동일하지 않은 금속산화물유전체막인 고온부코팅유전체재료로 만들어진다.
원료가스들의 분해된 산물들은 원료가스들이 원료가스들의 분해온도 이상의 온도로 가열된 부품(들)과 접촉될 때에 증착되지만, 증착되는 분해된 산물들의 조각남(parting)은 원료가스들과 접촉되어지는 부품들이 고온부코팅금속산화물유전체재료로 만들어지는 경우에는 일어나지 않는다. 그러므로, 입자들의 생성이 억제될 수 있다. 부품(들)의 경우, 원료가스들과 접촉되어지는 표면의 일부분은 고온부코팅유전체재료로써 충분히 코팅된다. 또는 부품들의 전체 몸체는 고온부코팅유전체재료로 만들어져도 좋다.
고온부코팅유전체재료는 성장되는 금속산화물유전체재료와 동일하거나 동일하지 않아도 좋다. 기상성장을 위한 본 발명의 장치는 금속산화물유전체막을 기판 위에서 성장시키기에 적합하고, 강유전체재료와 고유전율재료가 성장되는 금속산화물유전체재료로서 바람직하므로, 강유전체재료 및 고유전율재료는 고온부코팅유전체재료로서 사용될 수도 있다.
원료가스들과 접촉되며 원료가스들의 분해온도 이상의 온도까지 가열되는 장치부품은, 그러한 조건을 만족하고 기상성장을 위한 장치 내에 배치되는 어떠한 부품들이라도 구비할 수 있다. 이런 것들 중에서, 웨이퍼를 지지하기 위한 서셉터(susceptor)는 그러한 장치부품들을 대표하는 예가 되는 부품이다. 그렇기는 하나, 고온부코팅유전체재료가 서셉터에 도포된다면 효과는 가장 현저해진다.
게다가, 본 발명에서, 기상성장을 위한 전술의 장치는 진공실의 벽들을 가열하기 위한 벽가열수단을 포함하고, 벽들의 온도를 유기금속가스들이 충분히 높은 증기압을 가지게 하는 온도 이상이며 유기금속가스들의 분해온도 이하인 온도로 설정하는 것이 바람직하다.
더욱이, 본 발명에 관련한 원료가스들인 유기금속가스들 및 산화가스를 기판 위에서 서로 접촉되게끔 사용하여, 금속산화물유전체재료를 진공실 내의 기판 위에 기상성장하기 위해 사용되는 기상성장장치는, 원료가스들과 접촉되며 원료가스들의 분해온도 이하의 온도까지 가열되는 장치부품을 포함하고, 적어도, 원료가스들이 접촉되는 장치부품의 표면은, 산화알루미늄으로 만들어진다. 원료들인 유기금속들이 좀처럼 산화알루미늄으로 만들어진 표면에 점착되지 않으므로, 입자생성이 억제될 수 있다.
알루미늄으로 코팅되거나 만들어진 그러한 부품들은 전술한 원료가스들과 접촉하게 되며 원료가스들의 분해온도 이하까지 가열되는 조건들을 만족하는 어떠한 부품들이라도 구비할 수 있다. 이러한 것들 중에서, 내벽들은 그러한 부품들을 대표하는 예의 부품이다. 그렇기는 하나, 산화알루미늄이 벽에 도포된다면 효과는 가장 현저해진다.
게다가, 본 발명에 관련한 원료가스들인 유기금속가스들 및 산화가스를 기판 위에서 서로 접촉되게끔 사용하여, 금속산화물유전체재료를 진공실 내의 기판 위에 기상성장하기 위해 사용되는 기상성장장치는, 기판이 진공실 및 배기실 사이에 놓여지고 치워질 때 개구될 수 있고 원료가스들이 밸브에 들러붙는 것을 방지하기 위해 밸브의 진공실 쪽에 이동가능한 차폐판을 가지는 밸브를 포함한다.
본 발명의 발명자들은, 금속산화유전체막을 유기금속가스들을 사용하여 커패시터전극 위에 형성하는 경우, 막형성 시에 전체 전압을 1×10-2Torr 이하로 제어함으로써 저온에서의 막형성이 가능하고, 매우 우수한 배향막의 막형성이 가능하다는 것을 알아내었다.
즉, 전술의 압력범위 내에서는, 450℃ 이하의 온도에서조차, 대략 100%의 PZT가 PZT(100) 방향으로 배향되었다. 온도는, 종래 방법의 막형성온도와 비교해서, 약 150℃ 이상의 낮은 막형성온도이다. 결국, 예를 들면, 막형성은 접촉플러그 내에 형성된 W, TiN 등의 산화 및 기판 위에 형성된 Al배선의 융해없이 실행될 수 있다. 그 결과, 본 발명의 기상성장방법에 의해, 균일한 배향을 갖는 금속산화유전체막이, TiN 또는 W층 및 Al배선이 형성된 반도체기판 위에 형성될 수 있다.
균일한 배향을 갖는 결정이 온도의 상승없이 형성되는 이유를 본 발명의 발명자들은 다음과 같이 추정하였다. 본 발명의 발명자들은, 균일한 배향을 갖는 결정의 형성 여부는 유기금속가스들 및 산화가스 분자들의 충돌횟수에 의존한다고 가정한다. 즉, 진공실의 전체 압력이 1×10-2Torr 이상이면, 유기금속가스들 및 산화가스 분자들은, 기판에 도달하기 전에 여러 번 충돌을 반복하며, 제어되지 않는 조성들을 갖는 미소결정들이 형성되고, 미소결정들은 액정구조의 무질서의 원인들이 되며, 그래서 그 압력이 1×10-2Torr 이하의 범위 내에 있다면 그 미소결정형성이 실제로 억제될 수 있고, 결정구조가 저온에서도 쉽게 균일해지는 경향이 있다.
그러나, 실제로 적용가능한 막형성율을 얻기 위하여, 막형성은 1×10-4Torr 이상에서 실행되는 것이 바람직하고, 1×10-3Torr 내지 1×10-2Torr의 범위 내의 압력에서 실행되는 것이 가장 바람직하다.
부언하면, 유기금속가스들은 소망의 강유전체막 또는 고유전체율막을 커패시터전극 위에 형성하는데 필요한 유기금속들의 원료가스들을 의미한다. 예를 들면, PTZ막의 경우, 유기금속가스들의 예들은, 납비스(디피발로일메탄에이트, lead bis(dipivaloylmethanate; Pb(DPM)2), 테트라(테트-부톡시)지르코늄(Zr(OtBu)4), 테트라(이소프로폭시)티타늄(Ti(OiPr)4) 등의 가스들을 포함한다. BST막의 경우, 예들은 바륨비스(디피발로일메탄에이트; Ba(DPM)2), 스트로튬비스(디피발로일메탄에이트; Sr(DPM)2), 테트라(이소프로폭시)티타늄(Ti(OiPr)4) 등의 가스들을 포함한다.
또, 본 발명의 발명자들은, 진공실의 가스들의 전체 압력이 더 감소되고, 평면의 막두께가 더 균일해진다는 것을 알아내었다. 특히, 전체 압력을 1×10-2Torr 이하로 억제함으로써, 면내(in-plane)균일성(가장 두꺼운 막과 가장 얇은 막 간의 차)이 6인치 웨이퍼들의 경우 약 5% 만큼 높은 정도로 제어된다는 것을 알아내었다.
또, 본 발명의 발명자들은, 진공실 내에서의 가스들의 전체 압력에 대한 단차피복성의 상관관계를 연구하였다. 연구는 실험적으로 막을 500㎚ 높이 및 500㎚ 폭의 홈들을 갖는 기판 위에 형성함으로써 수행되었다. 홈들의 상면의 막두께 및 측면들의 막두께의 비는 막두께균일성(단차피복성)을 평가하기 위해 측정되었다. 그 결과, 전체 압력이 1×10-2Torr 이하일 때, 막두께비는 0.75를 초과하고 상당히 높은 단차피복성이 얻어진다.
산화가스는, 이 가스들이 충분히 산화된 상태에서 유기금속가스들이 용량막 위에 증착되도록 하는 필수성분이다. 산화가스들의 종류들은, 커패시터전극의 표면에서의 가스의 환원으로 인한 각 유기금속가스의 합금화와 같은 불편을 방지하기 위해 원료가스들에 반응하여 적절히 선택될 수 있다. 예들을 들면, 산화가스들은 O2, NO2, 오존, 산소라디칼, 산소이온 등을 포함한다. 이것들 중에서 높은 산화력을 갖는 가스들이 바람직하고, 예로는 NO2가 바람직하다.
부언하면, 산소라디칼 및 산소이온은, 예를 들면, ECR과 같은 플라즈마원을막형성챔버내에 설치하고 산소를 플라즈마로 해리함으로써 얻어질 수 있다. 결국, 본 발명의 기상성장방법을 실행하기 위한 장치는 그런 산소라디칼 및/또는 산소이온발생장치가 구비할 수 있다.
산소가스는 설명된 바와 같이 유기금속가스들에 대해 산화력을 가지므로, 각각의 가스들을 진공실 내로 정량적으로 도입하기 위해, 각각의 가스들은 각각의 가스들을 유지하기 위해 개별적으로 도입될 필요가 있다.
각각의 유기금속가스들 또는 산화가스 또는 이 가스들 모두의 가스공급조건들을 제어함으로써, 막형성은 금속산화유전체막에 소정의 조성과 결정구조를 제공하도록 자기제어가스공급조건들에서 가능하게 된다.
유기금속가스들 및 산화가스의 각각의 원료들의 유속에 대해서는, 결정구조가 자발적으로 퍼로브스카이트(perovskite)형 결정구조를 갖도록 자기제어유속비가 존재하고, 흐름제어는 범위 내에서만 실행될 수 있다. 산화가스의 유속에 대해서도, 유속이 낮다면, 산화력이 유기금속가스들에 불충분하고, 금속들 자체는 아마도 증착될 것이고, 그래서, 유기금속가스들의 경우와 마찬가지로, 균일하게 배향된 퍼로브스카이트형 결정구조가 막에 제공될 수 있는 유속범위 내에서 유속을 제어하면서 막형성을 실행하는 것이 바람직하다.
유기금속가스들을 진공실내에 도입하기 위한 방법은 운반기체를 사용하지 않고 유기금속가스들을 도입하도록 유속을 직접 제어하는 것이 바람직하다. 즉, 결정성장에 무관한 가스의 도입은 막형성 동안 전체 압력의 상승과 균일하게 배향된 퍼로브스카이트형 결정구조가 형성되는 것을 어렵게 하고, 그래서 형성된 금속산화유전체막은 높은 강유전체특성들 및 고유전체특성들을 충분히 나타낼 수 없다. 질량유량제어기를 사용하여 유속을 제어하기 위한 방법은 운반기체를 사용하지 않고 유속을 직접 제어하기 위한 예들 중 하나이다.
진공실에 대해서는, 진공실의 내벽들은 유기금속가스들이 충분히 높은 기압을 가질 수 있고 유기금속가스들의 분해온도보다 높지 않은 온도 이상에서 제어되는 것이 바람직하다. 그 이유는, 유기금속가스들 및 그것들의 분해된 산물들이 진공실의 내벽들에 부착되는 것이 억제되어야 하고, 온도제어가 막두께의 면내균일성을 향상시키고 입자형성을 억제하는 데 효과적이기 때문이다.
또, 전극 위에 형성되는 금속산화유전체막이 ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 경우, 막형성조건들은, 퍼로브스카이트형 결정구조를 갖는 초기핵들 또는 초기층이 전극 위에 형성되는 제1막형성조건들, 및 퍼로브스카이트형 결정구조를 갖는 막이 형성된 초기핵들 및 층 위에 형성되는 후속하는 제2막형성조건들로 바뀌게 된다. 반면에, 종래의 막형성방법에 따르면, 전도성재료상의 막형성은 그 공정을 통해 동일한 조건들로 실행되었다. 본 발명에서는, 막형성을 실행하기 위해 각각의 막형성조건들을 위한 최적의 조건들을 선택할 수도 있다. 그런 조건들에서 막형성을 실행함으로써, 배향특성, 결정도, 및 특성에 관련한 반전피로에 대해 우수한 막형성이 가능하게 된다.
대체로, 퍼로브스카이트형 결정구조는, 원소(A)가 부위(A)를 점유하고 원소(B)가 부위(B)를 점유하는 ABO3으로 표현된다. 부언하면, 어떤 경우들에서는,복수개의 금속원소들이 전술의 일반식의 A원소 및 B원소로서 함유된다. 그런 퍼로브스카이트형 결정구조를 갖는 금속산화유전체막의 기상성장을 전도성재료 위에서 수행할 때, 제1막형성조건들에서 금속산화유전체막을 구성하는 원소들의 모든 원료가스종자(seed)들을 사용하여 막을 형성하는 경우, 막두께방향으로의 결정화된 일부 분자들의 퍼로브스카이트형 결정의 초기핵들 또는 초기층이 제1막형성조건들 하에서 형성된다. 그 후, 결정이 자기제어막형성을 가능하게 하는 원료가스공급조건들인 제2막형성조건들 하에서 전술의 초기핵들 또는 전술의 초기층 위에 더 성장되고, 그래서 퍼로브스카이트형 결정구조 및 균일한 배향을 갖는 막이 전도성재료의 계면으로부터 성장될 수 있다.
자기제어막형성조건들은, 조성이 자연적으로 화학양론비들을 충족시키고 배향이 균일하게 되는 퍼로브스카이트형 결정구조를 발생시키는 원료가스공급조건들을 의미한다. 예를 들어, PZT막을 형성하는 경우의 자기제어막형성조건들은 도 5를 참조하여 설명될 것이다. 도 5는 막들에서의 (Ti + Zr)/Pb의 조성비의 변화를 도시한다. 이러한 막들의 형성은 Pb(DPM)2의0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 40초 동안 먼저 행해지고, 그런 다음 Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들을 일정하게 유지하면서 Pb의 원료유속이 변화되었다. 그리고, 결과적인 막들에서 (Ti + Zr)/Pb의 변화가 측정되었다. 막성장 동안진공실내의 가스들의 전체 압력이 5×10-3Torr로 제어되었다. 200㎚ 두께의 Pt막을 500㎚ 두께의 실리콘산화막을 갖는 실리콘웨이퍼 위에 스퍼터링에 의해 형성함으로써 생성된 기판이 기판으로서 사용되었다. 막형성 지속시간은 600초로 설정되었고, 성장된 막의 두께는 약 100㎚이었다. 조성비는 형광 X레이들에 의해 조성분석에 기초하여 산출되었다. Pb의 유속이 0.15SCCM이었을 때 조성비가 화학양론비에 도달하였다는 것과, 그 후의 화학양론비는 Pb유속을 0.25SCCM까지 더 증가시킴으로써 유지되어 균일한 배향을 갖는 퍼로브스카이트형 결정구조의 결정의 형성을 증명하였다고 이해되었다. 그런 방식으로, 자기제어막형성은 소정의 막형성조건들에서 A, B 부위들, 즉 Pb와, Zr 및 Ti의 조성이 화학양론비에 맞도록 할 수 있다는 것이 이해될 수 있다. 이것은 다음의 원리에 근거한다. Pb유기금속가스는 PZT표면에서 분해되고 PbO로 산화된다. PZT상의 PbO의 점착계수가 작고, 그래서 막형성은 Pb유기금속가스를 PZT표면에 통과시키는 것만으로는 발생하지 않는다. Ti 및 Zr이 공급된다면, 표면의 PbO는 기상으로 탈리되기 전에 표면의 Ti 또는 Zr에 결합되고 표면에 고정된다. 결국, Pb원료가 어느 정도까지 과도하게 공급되더라도, Ti 또는 Zr에 결합되지 않은 Pb는 기체상으로 방출되어 화학양론비를 제공하도록 자기제어영역에 존재하게 된다.
PZT, BST 등과 같은 퍼로브스카이트형 금속산화유전체막의 Pt 또는 Ir의 전극상의 막형성에서 가장 중요한 점은, Pt 또는 Ir과 같은 다른 결정구조를 갖는 퍼로브스카이트형 결정핵들의 기판 위에서의 생성이다. 전극 위의 퍼로브스카이트형 금속산화유전체막은 다음 방식으로 성장될 수 있다. 원료가스들이 처음에는 전극 위에서 분해되며, 구성원소들의 전구체들이 그 위에서 흡수되고, 결정핵들이 전구체들의 집적에 의해 형성되고, 결정핵들이 더 성장되어 집적된 층과 같은 형태를 형성한다. 특히, 결정핵성장 시, 구성원소들의 전구체들의 전극표면에서의 농도들은, 기초전극 위의 각 원료의 분해효율 및 점착계수에 의해, 또 원료들의 전극으로의 확산에 의해 결정된다. 그러므로, 표면에서의 농도들이 막으로 성장되는 물질의 화학양론비와 맞지 않는다면 퍼로브스카이트형 결정핵 형성을 일으키기는 불가능하다. 기초전극 표면의 각 원료가스의 분해효율 및 점착계수가 결정질인 PZT 표면의 분해효율 및 점착계수와 다르고, 그래서 두꺼운 막이 형성된 후 막 조성의 화학양론비에 맞도록 막형성조건들이 결정되더라도, 결정성장에 가장 중요한 결정핵형성의 순간에 기초전극 위에 형성된 조성이 화학양론비와 맞게 될 수 없다. 그래서, 결정화가 발생되지 않는다.
또, 본 발명의 발명자들은, A부위에 증착되는 원소 A가 전극을 구성하는 전도성재료와 합금화되기 쉽고 전극 내로 확산되기 쉽다는 것을 알아내었다. 따라서, 확산에 의한 계면 부근에서의 A원소의 결함을 방지하기 위해, 제1막형성조건들에서는 오히려 대량의 A원소를 공급할 필요가 있다. B원소의 공급비에 대한 A원소의 공급비가 막형성의 자기제어가스공급조건들인 제2막형성조건들에서 정해진 비의 약 10배만큼 증가될 수 있도록 제1막형성조건들에서 A원소의 량이 증가될 수 있다. A원소 또는 B원소가 복수개의 원소들로 구성되는 다원소계의 경우, 증가된 량은 이 원소들의 공급량들의 총합에 의해 결정된다. 예를 들면, 도 4에 보여진 PZT막형성의 경우, 본 발명의 발명자들은, PZT결정핵들 위의 PZT의 자기제어막형성의 제2막형성조건들에서보다 많이 Pb원료의 공급량을 증가시킴으로써 전극 위에서의 PZT의 핵들의 발생을 위한 제1막형성조건들을 최적화하였다. 그래서, 전극 위의 결정핵들(702)의 발생은, 전극표면 위의 구성요소들의 전구체들(701)의 농도들을 화학양론비에 맞춤으로써 실행되었다. 그 후, 결정핵들(702) 위에 우수한 결정성장이 실행된다.
즉, 구성원소들 중의 A원소인 Pb는 기초전극과 가장 쉽게 반응하게 되고 전극으로부터 쉽게 제거된다. Pb와 기초전극의 반응은 막형성온도 및 전극재료들에 의해 결정되고, 막형성온도가 더 상승되므로, 그 전극과의 반응이 더 강해지고, Pb의 공급량이 PZT핵들을 발생시키는 동안 막형성조건들에서 더 증가될 필요가 있다. 게다가, Pt는, Ir 및 Ru에 비하여, Pb에 대해 높은 반응성을 가지므로, Pt를 전도성재료로서 사용하는 경우 더 많은 Pb원료가 공급될 필요가 있다. BST를 형성하는 경우, Pb의 경우에서만큼 그렇게 많지 않더라도, 동일한 방식으로 Ba원료가 더 공급되어야 한다.
본 발명의 발명자들은, Zr 및 Ti 둘 다를 B원소로서 사용하는 경우, Ti원료와 비해 더 우수한 PZT결정핵들이 Zr원료를 감소시킴으로써 형성되었다는 것을 알아내었다. 그것은 전극 위에서의 Zr원료의 분해효율이 Ti원료의 분해효율과 비교하여 높기 때문이다.
위에서는 ABO3으로 표현되는 퍼로브스카이트형 금속산화물유전체재료의 형성의 경우에 대해 설명되었지만, 동일한 방법이 다른 구조를 갖는 재료들에도 적용될 수 있다. 즉, 전극재료와 가장 쉽게 합금화되거나 전극재료에서 확산되는 원소를 성장 초기에 대량으로 공급하는 것은, 어떤 종류의 화합금속산화물들의 막형성에 효과적이다.
또, 본 발명의 발명자들은, ABO3으로 표현되는 퍼로브스카이트형 결정구조의 초기핵들의 생성을 행하는 경우, 초기핵형성이 특히 A원소 또는 B원소로 된 원료가스들의 일부를 사용하여 실행된 다음, 막형성은 제2막형성조건들 하에서 초기핵들 위에 더 행해진다는 것을 알아내었다. 그것은, 초기핵형성 시, 더 단순한 조성을 갖는 물질이 퍼로브스카이트형 핵들의 발생을 일으키도록 막형성조건들을 제어하기 쉽기 때문이다.
본 발명의 발명자들은, PZT막이 형성될 때, 생성된 핵들이 PTO의 단순한 이원조성을 가질 때 제1막형성조건들이 쉽게 제어될 수 있고, BST가 형성될 때, 발생된 핵들이 BTO의 단순한 이원조성을 가질 때 제1막형성조건들이 쉽게 제어될 수 있다는 것을 알아내었다. 그것은, 조성비의 제어가 특히 두 원소들만을 제어함으로써 수행될 수 있기 때문이다. 그러나, 도 4에 보여진 것처럼, 핵형성에서 중요한 점은, 형성된 핵들이 연속막이 되기 전에 막형성조건들을 자기제어영역들에서 제2막형성조건들로 변경함으로써 PZT 또는 BST의 막형성이 실행된다는 것이다. 그 이유는, 연속막이 형성된다면, 다른 조성 및 다른 유전율을 갖는 절연막이 전극의 층간(interlayer)에 형성되어, 막에서의 전기장의 불균일을 일으키고 막의 유전율을 감소시키기 때문이다. 퍼로브스카이트형 결정핵들(702)이 전극 위에 형성된다면, 구성원소들의 전도체들(701)이 성장되어 자기제어방식으로 결정핵들 둘레에 막을 형성하고, 그래서 조건들을 결정핵들 위에서 PZT막형성이 자기제어방식으로 발생되는 제2막형성조건들로 변화시킴으로써 우수한 결정이 얻어질 수 있다. 게다가, 본 발명의 발명자들은 초기핵들 위에서 성장된 금속산화유전체막의 결정입경이 제1막형성조건들의 초기핵형성 지속기간을 제어함으로써 제어될 수 있고, 결정입경을 그런 방식으로 제어하기 위해 제1막형성조건들이 초기핵형성의 단계로만 한정되어야 한다는 것을 알게 되었다.
사용되는 유기금속가스들은 강유전체 또는 고유전체특성들을 갖는 ABO3으로 표현되는 퍼로브스카이트형 결정구조를 형성하는데 필요한 유기금속들의 원료가스들이고, 전술의 PZT막 및 BST막을 형성하기 위한 가스들이 예가 될 수 있다. 또한, 전도성재료 위에서의 가스들의 합금화를 피하도록 유기금속가스들을 충분히 산화시키고 산소부족을 방지하기 위해, 유기금속가스들 이외에 산화가스를 사용하는 것이 바람직하고, 이산화질소, 오존, 산소, 산소이온 및 산소라디칼이 산화가스로서 사용될 수 있다. 이것들 중에서, 이산화질소는 가장 큰 산화력을 갖기 때문에 바람직하다.
전술한 바와 같이, 이 기상성장방법에서도, 저온막형성과 그에 더하여 고도의 배향된 상태를 갖는 막형성은 막형성 시에 전체 압력을 1×10-2Torr 이하로 억제함으로써 행해질 수 있다.
즉, 전술의 압력범위 내에서는, 450℃ 이하의 온도에서조차 대략 100%의 PZT가 PZT(100)방향으로 배향되어 있다는 것을 알게 되었다.
종래 방법의 막형성온도와 비교하여, 막형성온도가 약 150℃ 이상 낮아졌었다.
본 발명에서 사용되는 전도성재료들은 Pt, Ir, Ru, TiN, WN 등과 같은 금속들, 및 IrO2, RuO2등과같 은 금속산화물들을 포함한다. 이것들은 커패시터전극에 사용된다. Pt가 전도성 재료인 경우, Pt가 Pt/TiN/Ti 구조로 Ti 위에 적층된 TiN 위에 적층된다면, TiN은 Ti의 확산을 억제하기 위한 장벽으로서 기능한다. 또, 이 구조의 TiN은 (111)로 고도로 배향된 결정구조를 가지므로, Pt도 (111)로 배향된다. 그러나, 종래의 막형성방법과는 다른 본 발명의 기상성장방법은, 금속산화유전체막이 배향되고 우수한 결정성을 제공하기에 용이하다는 이점을 갖는다고 알려졌다. 접촉플러그에서, W가 통상 사용되기도 하고, 전술한 구조의 하부층에 W층을 더 형성함으로써 발생되는 Pt/TiN/Ti/W 구조가 본 발명의 전도성 재료에 바람직하게 사용될 수도 있다.
이하, 본 발명의 실시예가 도면들을 참조하여 설명될 것이다.
본 발명에 사용되는 박막기상성장방법의 일 예의 개략도가 도 6에 도시된다. 본 장치는 교환실(101), 진공실(102) 및 원료공급계(103)로 구성되고, 복수 매의 8인치 웨이퍼들이 교환실에 수납될 수 있다. 이중게이트밸브들(104)이 진공실 및 교환실 간에 설치되고 두 게이트밸브들간의 공간이 펌프에 의해 배기된다. 웨이퍼이송메커니즘(105)이 진공실 및 교환실 간에 웨이퍼들을 이송하기 위해 설치된다. 그런 구성으로, 웨이퍼들은 진공실이 대기에 노출되는 일없이 교체되고 운반될 수 있다. 또, 게이트밸브들의 이중삽입은 밸브밀봉면에 원료들이 부착하는 것을 억제하고, 웨이퍼들을 교환하기 위해 교환실 내에서의 대기의 누기시에 진공실 내에서의 대기누출을 방지하는 데 효과적이다. 교환실은 진공실의 펌프로부터 독립적으로 설치된 터보펌프들(106)에 의해 10-7Torr까지 배기된다.
진공실 단면의 일부를 보여주는 개략도가 도 1에 도시된다. 진공실(406)에는 416으로 표시되며 알루미늄으로 만들어지고 소정의 온도로 가열되는 히터가 구비된다. 진공실(406)의 재료는 높은 열전도성을 갖는 것이 바람직하고, 예를 들면, 알루미늄 및 스테인레스강이 사용될 수 있다. 특히, 높은 열전도성을 갖는 알루미늄이 바람직하고, 알루미늄을 사용함으로써 진공실의 내벽들이 균일하게 가열될 수 있다.
웨이퍼들(417)은 장치형성되는 면들이 위로 향하도록 석영으로 만들어진 서셉터(403) 위에 놓여진다. 5㎜ 직경을 갖는 세 개의 홀들(401)이 석영으로 만들어진 서셉터(403)에 형성되고, 석영으로 만들어진 핀들(402)이 홀들을 통해 상하로 움직여 웨이퍼들을 이송장치로부터 서셉터(403) 위에 탑재한다. 웨이퍼들이 석영으로 만들어진 서셉터 위에 탑재된 후, 핀들의 홀들은 웨이퍼들 자체에 의해 닫히게 된다. 서셉터는 알루미늄으로 만들어진 진공실의 벽으로부터 돌출된 돌출부들 위에 놓여서 돌출부들상의 단(rim)부분들과 겹쳐지고, 웨이퍼들이 석영으로 만들어진 서셉터 위에 탑재된 상태에서, 웨이퍼들의 하부인 히터실(405) 및 막성장가스들이 도입되는 상부인 진공실(406)이 분리된다.
진공실(406)의 내벽들은, 전술의 히터(416, 벽가열수단)에 의해 유기금속가스들이 충분히 높은 증기압들을 갖는 온도 이상이고 유기금속가스 분해온도 보다 높지 않은 온도에서 설치되는 것이 바람직하다. 즉, 유기금속가스들은 여러 종류의 원료들을 포함하므로, 웨이퍼 위에서 반응하는 유기금속가스들의 조성비는, 유기금속가스들의 일부 또는 전부가 액화되거나 고체화되고 또는 유기금속가스들이 분해되는 것 때문에 불균형하게 될 수 있으므로, 온도는 유기금속가스들이 내벽에 응축되지 않고 충분히 높은 해리속도를 갖는 온도 이상이고 유기금속가스들의 분해온도 이하로 제어되는 것이 바람직하다. 그 결과, 유기금속재료들 및 그것들의 분해물들이 거의 벽들에 부착되지 않으므로, 부착물질들을 벗겨냄으로써 형성된 입자들의 발생이 방지될 수 있다.
본 발명에서는, 생성된 입자들의수를 더 억제하는 데 도포가 효과적이므로 진공실의 내벽들을 산화알루미늄으로 도포하는 것이 바람직하다. 산화알루미늄의 두께는 핀홀들을 제거할 만큼, 바람직하게는 1㎛ 이상의 두께, 더 바람직하게는 3㎛ 이상인 두께, 더 바람직하게는 5㎛ 이상의 두께인 것이 요구된다. 그럼에도 불구하고, 너무 두꺼워도 입자발생을 억제하는 데 비효율적이어서, 10㎛ 두께가 충분하지만, 그 보다 더 두꺼워도 문제는 없다. 산화알루미늄은 분리를 피하기 위해 표면에 확고히 형성될 필요가 있고, 소결에 의해 산화알루미늄을 형성하는 것이 특히 바람직하다. 부언하면, 자연산화에 의해 알루미늄금속표면에 형성되는 산화알루미늄의 두께가 불충분하다.
본 발명에서, 진공실의 내벽들은 상술한 바와 같이 산화알루미늄으로 직접 도포될 수 있더라도, 표면산화알루미늄이 형성된 라이너(420)가 도 33에서 도시한바와 같이 진공실의 내벽면들 위에 배치될 수 있다. 그런 라이너를 사용하는 경우, 교체가 용이하여, 입자발생은 입자발생원들인 부착물질들이 라이너에 부착될 때 라이너를 교체함으로써 더 억제될 수 있다.
이 경우, 라이너는 진공배기구 및 파이프들의 도입구들 이외에 진공실의 내벽들 모두에 배치될 수 있다. 다른 대안으로서, 라이너는 부착물질들이 특히 많이 존재하는 부분들에만 배치될 수 있고, 라이너가 배치되지 않은 부분들의 벽면들은 산화알루미늄으로 도포될 수 있다. 또, 산화알루미늄은 진공실의 내벽들에 미리 형성될 수 있고, 또 라이너는 산화알루미늄으로 도포된 표면들 위에 배치될 수 있다. 부언하면, 라이너가 진공실의 내벽들에 배치되는 것은, 라이너가 어느 정도까지 진공실의 내벽들과 근접하게 위치되는 것을 의미한다. 그러나, 벽들을 덮기 위해 반드시 내벽에 완전히 가깝게 부착되는 것이 반드시 필요하지는 않다.
라이너의 재료는, 예를 들면, 석영 및 알루미늄이 될 수 있다. 도 33의 구조는 라이너를 제외하고는 도 1의 구조와 동일하므로, 설명은 생략된다.
진공실(406) 및 히터실(405)은 별도의 터보분자펌프들(407, 408)들에 의해 배기되고, 그런 구조로 유기금속가스들 및 산화가스의 히터실로의 누출이 억제될 수 있다. 특히, 산화가스를 이용하는 이 성장방법의 경우, 웨이퍼들을 가열하기 위해 히터실내에 설치된 가열메카니즘(409)의 산화가 방지될 수 있고, 그래서 가열메카니즘(409)의 수명이 상당히 연장될 수 있다. 그런 구조는 단락을 방지하고 원료가스들이 가열메카니즘에 부착함으로 인해 생긴 기판온도의 불균일을 방지하는 데도 효과적이다. 막형성 동안 히터실의 압력은 진공실의 압력이 1×10-3Torr 이었을 때 1×10-6Torr 이었다. 약 3자리의 압력차가 얻어졌다.
웨이퍼들을 가열하기 위해 히터의 온도가 상승될 때, 석영으로 만들어진 서셉터의 온도도 그 위에 유기금속가스들이 부착되도록 상승되지만, 석영표면을 티탄산스트론튬(SrTiO3; STO)과 같은 산화금속(고온부코팅유전체재료)으로 도포함으로써, 유기금속가스들의 부착물질들의 갈라짐이 억제될 수 있고, 그 결과 입자들의 오염이 방지될 수 있다. 고온부코팅유전체재료로서 바람직한 화합물들은, STO 이외에, 티탄산납(PbTiO3, PTO), 티탄산바륨(BaTiO3, BTO), PLZT{(Pb, La)(Zr, Ti)O3}, PNbZT{(Pb, Nb)(Zr, Ti)O3}, SBT(SrBi2TaO9), Pb(Zr, Ti)O3, (Ba, Sr)TiO3등이다.
성장된 금속산화유전체재료 및 고온부코팅유전체재료가 다른 경우, 동일한 결정계(결정구조) 또는 그 계에 유사한 결정계를 갖는 재료들이 바람직하게 선택된다. 예를 들면, 퍼로브스카이트형 재료를 성장시키는 경우, 퍼로브스카이트형 재료는 고온부코팅유전체재료로서 사용되는 것이 바람직하다. 금속산화유전체재료를 SrBi2Ta2O9와 같은 층구조로 성장시키는 경우, 층구조를 갖는 재료가 고온부코팅유전체재료로서 사용되는 것이 바람직하다.
이 경우에 사용되는 고온부코팅유전체재료로서, 전술한 바와 같은 재료들이사용될 수 있고, 더 바람직한 재료들은 서셉터의 재료에 확고하게 부착될 수 있으며, 성장된 금속산화유전체막의 결정계에 유사한 결정계를 갖고, 소결에 의해 도포를 형성하는 재료들이다. 예를 들면, STO는 소결에 의해 석영에 확고하게 부착될 수 있다. 성장된 재료인 PZT는 STO와 동일한 결정구조를 갖는 세라믹이므로, PZT가 갈라지기는 어렵고 입자발생은 거의 일어나지 않는다.
이 실시예는, 석영을 서셉터의 재료로서 사용하는 경우가 설명되었지만, 석영 이외에 SiC, Si, BN 등이 사용될 수 있고, STO, BTO, PTO, PZT, BST 등과 같은 고온부코팅유전체재료가 소결되어 표면에 도포를 형성할 수 있다.
실리콘웨이퍼가 기판으로서 사용되는 경우, 온도가 웨이퍼에서 쉽게 균일해지므로 Si를 서셉터의 재료로서 사용하는 것이 바람직하다. 예를 들면, 산화실리콘막이 열산화 등에 의해 실리콘판의 표면에 형성되므로, 또한 STO가 결과적인 표면에 소결되어 고온부코팅유전체재료로 도포된 실리콘으로 만들어진 서셉터를 얻게 된다.
본 발명에서는, 전술한 바와 같이 서셉터의 표면을 고온부코팅유전체재료로 도포하는 것으로 만족스럽고, 물론, 서셉터의 전체가 그런 재료로 만들어진다는 것이 유사하게 효과적이다.
두 라인들, 주배기라인(410) 및 부배기라인(411)이 진공실의 배기구에 연결되고, 주배기라인은 주게이트밸브(412)를 통해 터보펌프(407)에 연결된다. 서브배기라인(411)은 밸브(413)와 그 다음의 수냉각트랩(414)을 통해 터보펌프(407)에 연결된다. 막형성 동안, 주게이트밸브(412)는 닫혀지고, 밸브(413)는서브배기라인(411)을 통해 배기가스들을 배출하도록 열린다. 그런 구성으로, 터보펌프(407)내의 유기금속가스들의 고체화 및 액화가 회피될 수 있고, 터보펌프(407)의 수명이 연장될 수 있다. 또한, 진공실내의 원료가스들의 전체 압력이 서브배기라인(411) 및 수냉각트랩(414)간의 전도성을 조절할 수 있는 밸브(415)를 도입하고 전도성을 조절함으로써 변화될 수 있다. 원료가스가 공급되지 않을 때에, 배기속도는 주게이트밸브(412)를 열어서 증가시켜 높은 진공도를 효과적으로 유지할 수 있다. 또, 이 밸브들은 진공실내의 각 유기금속가스들의 분압을 급격히 감소시키는 데 효과적이다. 주게이트밸브(412) 및 밸브(413)는 알루미늄진공실(406)내에 묻히고 균일하게 가열될 수 있게 된다.
이 장치에서는, 터보분자펌프가 배기용 펌프로 사용되지만, 기계적 승압펌프, 건조펌프, 회전펌프 등이 사용될 수 있고, 진공실의 내압을 1×10-2Torr 이하로 감소시기 위해 펌프의 배기능력과 밸브들 및 수냉각트랩의 전도도를 설계할 필요가 있다.
원료공급계 일부의 개략도가 도 7에 도시된다. 유기금속가스는 실온에서 고체 또는 액체이고 실린더(501)에 저장된다. 실린더(501)에는 위에 설치된 밸브(502)가 구비되고, 밸브(502) 및 공급계간의 플랜지(503)로부터 갈라질 수 있게 되어 원료들을 교환한다. 각 유기금속가스가 매우 쉽게 산화되어, 유기금속가스는 대기와 접촉하지 않게 유지되는 것이 바람직하다. 대기에 노출된다면, 유기금속가스는 산화되며, 산화금속이 형성되고, 파이프들이 막히고, 질량유량제어기(504)가 막히게 된다. 부언하면, 실린더(501)는 가열수단(513)에 의해서도 가열될 수 있고, 실린더에 수납된 각 유기금속재료의 증기압이 질량유량제어기를 동작시킬 만큼 높은 정도까지 가열된다.
유기금속가스들은 정상온도 및 정상압력에서 액체상태의 가스들 및 고체상태의 가스들을 포함하고, 액체원료들은 그대로 실린더들 내로 부어진다. 반면에, 고체원료들은 약 1㎜ 직경을 갖는 알루미늄의 표면에 증착되는 것이 바람직하다. 그런 원료들을 사용함으로써, 가스들은 가열시에 안정하게 발생될 수 있다. 발생된 가스들의 순도는 높다. 실린더의 가열온도는 질량유량제어기를 동작시키기에 충분히 높은 증기압을 얻을 만큼 높은 온도로 설정된다.
실린더(501)로부터의 파이프는 정지밸브(505)를 통해 질량유량제어기(504)에 연결된 후, 정지밸브들(506, 507)이 구비된 두 개의 파이프들로 각각 분리되고, 진공실(508)에 그리고 수냉각트랩(509)을 통해 펌프(512)에 각각 연결된다. 이 파이프들, 질량유량제어기(504), 밸브들(502, 505, 506, 507) 등을 포함하고 유기금속가스들과 접촉하게 되는 원료공급계의 부분들에는 가열수단(513)이 제공되고, 전술의 진공실의 내벽들과 동일하게, 유기금속가스들이 액화되거나 고화되는 온도 이상에서 각 유기금속가스의 분해온도 이하의 온도에서 가스들은 유지된다.
실린더(501)는 가열수단(513)에 의해 가열될 수도 있고, 실린더 내에 수납된 각 유기금속재료의 증기압이 질량유량제어기를 동작시킬 만큼 높은 정도로 가열된다.
본 발명에서 사용되는 장치에서는, 각 원료가스의 유속이 질량유량제어기에의해 제어되고, 그것은 운반기체를 사용하지 않고 각 원료가스의 유속을 직접 제어하는 것이 바람직하기 때문이고, 그 점에서 유속제어가 질량유량제어기에 의한 유속제어로 한정되지 않는다.
막형성시에, 우선 밸브들(502, 505, 506)이 열려서 실린더(501)내의 유기금속가스의 자연압력(spontaneous pressure)에 의해 질량유량제어기(504)를 동작시키고, 가스는 펌프(512)에 의해 배기되어 그 시간동안 질량유량제어기에서의 가스유속을 안정화시킨다. 다음, 밸브(506)는 닫혀지고 밸브(507)는 열려서, 유속이 정확하게 제어되는 유기금속가스가 진공실에 공급될 수 있다.
본 발명의 기상성장장치에 각 유기금속가스 마다 도 7에 도시된 일련의 공급계가 제공되는 것이 바람직하다. 또, 독점의 별도 파이프가 산화가스에 설치되는 것이 바람직하다.
이 실시예에서는, 유기금속가스들 각각 및 산화가스는 독립된 원료공급파이프들(418, 도 1)을 통해 진공실 내로 도입된 다음, 진공실 내에서 서로 혼합된다. 즉, 장치는 유기금속가스들 및 산화가스가 진공실 내로 도입되기 전에 서로 분리되도록 구성된다. 그 이유는, 유기금속가스들 및 산화가스가 서로 접촉하게 된다면, 유기금속가스들이 산화되고 금속산화물들이 생성되어 파이프들의 막힘 및 질량유량제어기의 막힘의 원인이 되고, 또 금속산화물들이 진공실로 보내어져서 입자들의 발생 및 저온에서 우수한 결정성을 갖는 박막형성의 저해를 초래하기 때문이다.
진공실 내의 각 유기금속가스의 분압은 각 가스의 공급량, 기판 및 서셉터의 소비량, 배기량 및 진공실의 벽들의 부착량에 의해 결정된다. 진공실의 벽들의 온도가 각 유기금속가스의 충분히 높은 증기압을 유지하고 각 유기금속가스의 분해를 억제하는 적당한 온도로 유지된다면, 원료가스들의 진공실의 내벽들로의 부착으로 인한 감소가 무시될 수 있다. 또, 기판 및 서셉터에서 소비된 원료가스량이 공급량의 약 1/1000 만큼 적으므로, 진공실의 압력은 가스공급량 및 배기량에 의해 결정된다. 압력을 모니터하기 위한 진공계(510)가 진공실 내에 설치된다. 부언하면, 유기금속가스들과 접촉하게 되는 전술의 부분들은, 적어도 유기금속가스들이 충분한 증기압을 가질 수 있는 온도에 대해 충분히 높은 내열성을 갖는 부분들이 되는 것이 필요하다.
전술한 장치구성을 갖는 장치를 제공함으로써, 막형성에 필요한 유기금속가스들 및 산화가스만이 본 발명의 막형성조건들을 실현하기 위해 진공실 내로 도입될 수 있다. 즉, 산화가스 및 각 유기금속가스는 별도의 도입구들을 통해 진공실 내로 도입될 수 있고, 압력은 진공실의 내압을 1×10-2Torr 이하로 유지하도록 제어될 수 있다. 진공실의 압력은 서브배기라인(411)의 배기량 및 질량유량제어기의 유속을 조절함으로써 원하는 값으로 변화되고 조절될 수 있다. 또, 히터(416)의 온도를 소정의 온도로 조절함으로써, 진공실의 내벽들의 온도를 유기금속가스들이 충분히 높은 증기압을 갖는 온도 이상이고 유기금속가스들의 분해온도 이하로 제어할 수 있게 된다. 이 장치예에서는, 높은 열전도성을 갖는 재료인 알루미늄이 진공실의 재료로서 사용되고, 유기금속가스들의 충분한 증기압을 제공하는 온도가 200℃을 초과한다면, 스테인레스강이 사용될 수 있다.
또, 질량유량제어기는 원료가스들 등의 자연압력에 의해 동작되어 유기금속가스들 및 산화가스를 진공실 내로 도입하므로, 종래의 방법과 달리, 원료들은 운반기체를 사용하지 않고 운반될 수 있다.
유기금속가스들을 사용하여 커패시터전극 상의 기상성장을 위한 방법에서는, 이산화질소가 산화가스로서 사용될 수 있다. 이산화질소가 산화가스의 파이프를 통과될 수 있다.
막형성 동안 진공실의 전체 압력은, 서스배기라인(411, 도 1)의 배기량 및 질량유량제어기(504, 도 5)의 유속을 제어함으로써 1×10-2Torr 이하로 유지될 수 있다.
다음, 본 발명의 기상성장장치에 사용되는 이중게이트밸브들(106, 도 6)의 바람직한 실시예가 도 34를 참조하여 더 상세히 설명될 것이다. 도면에서 도시한 바와 같이, 이중게이트밸브들은 진공실측플랜지(301) 및 교환실측플랜지(302)를 통해 진공실과 교환실에 개별적으로 각각 연결된다. 진공실측에서는, 닫힌 상태에서 진공실측도입루트(307)가 진공실측밸브(303) 및 진공실측밀봉면(305)가 서로 접촉함으로써 닫혀진다. 밀봉부에서는 O링이 사용되지 않고 금속면들이 서로 접촉하도록 허용된다. 열린 상태로 설치하는 경우, 진공실측밸브(303)는, 예를 들면, 밸브동작부(311)에 의해 도면 평면의 수직방향으로 진공실측도입루트(307)를 개방하도록 이동된다.
교환실측에서는, 닫힌 상태에서 교환실측도입루트(308)가 밀봉을 위한O링들(309)을 통해 교환실측밸브(304) 및 교환실측밀봉면(306)이 서로 접촉함으로써 닫혀진다. 한편, 열린 상태에서 교환실측도입루트(308)는 교환실측밸브(304)을 밸브동작부(311)에 의해 움직임으로써 열리게 된다.
또, 이중게이트밸브들의 측면은 배기부(310)를 통해 배기되어 진공이 유지된다. 기판이 진공실 및 교환실 간에 넣고 빼어질 때, 진공실측밸브 및 교환실측밸브 양쪽이 열리고, 진공실 내에서 막형성 동안 진공실측밸브 및 교환실측밸브 양쪽이 닫혀진다. 그런 이중게이트밸브구조를 사용함으로써, 다음 이점들이 제공될 수 있다. 우선, 교환실이 웨이퍼교체를 위해 대기에 드러내어질 때 대기의 진공실로의 누출을 억제할 수 있게 된다. 또한, 원료가 교환실측의 밸브밀봉면에 부착되지 않으므로 높은 진공도를 유지하는 것이 용이하게 된다.
또, 진공실측에서는, 금속들이 닫혀진 상태에서 서로 접촉하게 되고 고온으로 가열됨으로서 열화되는 부분이 없어서, 진공실의 온도는 자유롭게 설정될 수 있다. O링들이 사용된다면, 통상의 O링 재료가 사용되는 경우, 예를 들면, O링들은 180℃ 정도로 가열함으로써 열화되고, 열화된 재료가 아마도 입자발생원인이 되는 문제가 발생된다. 한편, 교환실측밸브는 고온에서 진공실로부터 떨어져 있으므로, O링들이 사용되더라고, O링들은 열화되지 않고 입자들을 발생시키지 않으며, 진공도는 O링들에 의해 충분히 유지될 수 있다.
통상의 게이트밸브인 교환실측밸브 및 O링이 없는 게이트밸브인 진공실측밸브의 이중게이트밸브를 사용하는 예가 설명되었다. 그러나, 진공실측밸브는, 밸브가 교환실측밸브를 원료가스들로부터 차폐할 수 있는 한, 그 밸브로 한정되지는 않는다. 즉, 원료가스들의 게이트밸브로의 직접 부착을 피하도록 진공실측로부터의 원료가스들의 흐름을 차폐할 수 있는 이동가능한 차폐판을 설치하기에 충분할 수 있고, 그 이동가능한 차폐판은 완전한 밀폐성을 가지지 못하더라도, 실제로 충분히 사용될 수 있다. 또, 원료가스들의 부착을 방지하기 위해, 이동가능한 차폐판은, 유기금속가스들이 충분히 높은 증기압을 가질 수 있는 온도 이상으로 유기금속가스들의 분해온도 이하의 온도로 바람직하게 설정된다.
다음, 본 발명의 막형성의 실시예는, 예를 들면, PZT막의 막형성을 예로하여 설명될 것이다.
PZT막형성의 경우 대표적인 원료들, 원료온도 및 질량유량제어기의 온도는 다음과 같다: Pb원료로서 납비스(디피발로일메탄에이트, Pb(DPM)2), 원료온도 177℃, 질량유량제어기의 온도 200℃, Zr원료로서 테트라(테트-부톡시)지르코늄(Zr(OtBu)4), 원료온도 70℃, 질량유량제어기의 온도 110℃, Ti원료로서 테트라(이소프로폭시)티타늄(Ti(OiPr)4), 원료온도 75℃, 질량유량제어기의 온도 145℃, NO2의 질량흐름온도 145℃; 및 진공실의 내벽들의 온도 180℃이다.
막형성조건들을 일정하게 유지하고 막형성온도를 변화시키는 경우 PZT의 X선회절스펙트럼들이 도 8에 보여진다. 기판들에 사용된 실리콘웨이퍼들은 500㎚ 두께 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음, 스퍼터링법에 의해 200㎚ 두께Pt막을 형성함으로써 생성된 웨이퍼들이었다. 막형성은 먼저 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 40초 동안 먼저 행해졌고, 그런 다음 막형성은 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 600초 동안 실행되었다. 막성장 동안 진공실내의 가스들의 전체 압력은 5×10-3Torr로 제어되었다.
도 8로부터 알 수 있는 바와 같이, 퍼로브스카이트형 결정구조를 갖는 PZT에 기인한 X선회절피크가 400℃ 기판온도에서 관찰되었다. 도 8에 나타내지는 않았지만, PZT에 기인한 피크가 350℃ 기판온도에서는 전혀 관찰되지 않았고, 막이 대기상태에 있었다는 것을 확인하였다. 본 발명에서, 막형성은 360℃ 이상, 예를 들면, 380℃에서 수행되는 것이 바람직하고, 충분히 균일하게 배향된 결정구조를 갖는 PZT막이 얻어졌다. 이 도면들에서, 세 레벨, 400℃, 500℃ 및 600℃의 막형성온도를 사용하는 경우 얻어진 X선회절스펙트럼들이 서로 비교되었다. 도면들에서 보여진 바와 같이, 500℃ 이상의 고온영역에서는, (100) 및 (101)의 두 종류 피크들이 관찰되었으나, 400℃ 정도의 저온영역에서는 (100)의 한 종류 피크만이 관찰되었고, 저온에서 막을 형성하는 것은, 극히 균일한 결정화방향을 갖고, 고도로 배향된 퍼로브스카이트형 결정구조를 갖는 막을 얻는 데 효과적이었다는 것을 내포한다.
또한, 400℃ 이하의 온도에서 막을 형성하는 경우, 온도가 퍼로브스카이트형결정구조를 형성할 만큼 높기만 하다면, 결과적인 막들의 X선회절스펙트럼들의 패턴들이 400℃에서 형성된 막들의 패턴들과 동일하였고, (100)의 한 종류 피크만이 관찰되어 형성된 막들이 극히 균일한 결정화방향을 갖고 고도로 배향된 퍼로브스카이트형 결정구조를 갖는다는 것을 알게 되었다.
도 9는, 막형성온도를 변화시키는 경우 기판의 수직방향의 결정축들이 X선회절스펙트럼들로부터 산출된 다결정 PZT의 (100)인 결정립들 비의 변화를 보여준다. 도 7에서, 모든 결정립들을 (100)방향으로 배향하도록 고도로 배향된 막들은 막형성온도를 450℃ 이하로 제어함으로써 얻어졌다는 것을 알게 되었다. 450℃ 이상에서, (101) 또는 (111)방향으로 배향된 결정립들이 형성되어 배향성이 열화되었다는 것을 알게 되었다.
보여진 바와 같이 결정화온도는 현저한 전체압력의존도를 갖는다. 도 10에서는, 기판온도를 400℃로 유지하면서 전술의 서브배기라인에 설치된 전도성밸브(415)를 조절함으로써 각 유기금속가스의 분압비를 변화시키지 않고 전체 압력을 변화시키는 경우 X선회절스펙트럼들에 나타나는 PZT(100)피크의 높이의 변화를 보여준다. 기판들에 사용된 실리콘웨이퍼들은, 500㎚두께 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음, 스퍼터링법에 의해 200㎚두께 Pt막을 형성함으로써 생성된 웨이퍼들이다. 막형성조건들은 다음과 같이 제어되었다: 막형성은 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 40초 동안 먼저 행해졌고, 그런 다음 막형성은Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 막두께가 100㎚가 될 때까지 더 실행되었다. 성장된 막의 두께는 이 경우에 100㎚이었다. 가스들의 전체 압력이 10-2Torr 이상이었을 때, PZT(100)피크의 높이가 급속히 감소되는 것을 알게 되었다. 그것은, 전체 압력이 10-2Torr 이상이면, 결정구조가 원하는 배향성을 갖는 PZT(100)의 퍼로브스카이트형 결정구조로부터 열화되는 것을 보여준다. 10-2Torr 보다 높은 전체 압력의 고압력영역에서, PbO, TiO2및 ZrO2에 기인된 피크들이 X선회절스펙트럼들로 관찰된다.
진공실내의 압력이 막형성 시에 더 감소됨으로써 결정성이 더 양호해지는 이유는 다음 원리에 근거한다. 전체 압력이 상승될 때, 성장실로 공급된 유기금속가스분자들이 기판에 도달하기 전에 이산화질소와 같은 산화가스에 여러 번 충돌을 반복하게 되고, 반응에 의해 분해되어 PbO, TiO2및 ZrO2와 같은 금속산화물을 기상으로 형성한다. 또, 이 금속산화물들은 기판에 도달하기 전에 서로 충돌을 반복하여 그것들 혼합물들의 미소결정(microcrystal)들을 형성한다. 이 미소결정들의 조성들 및 막형성온도에서 제어되지 않아, 미소결정들은 퍼로브스카이트형 결정구조가 될 수 없다. 이 미소결정들이 기판에 부착되면, 퍼로브스카이트형 결정구조와는 다른 결정구조를 갖는 결정성장이 이 미소결정들을 결정핵들로서 사용하여 시작된다. 결국, 막형성 후의 결정성이 열화된다. 이 결정질들을 재배열하여 로브스카이트형 금속산화유전체막을 형성하기 위해, 온도는 650℃ 보다 높게 상승되어야 한다. 진공실의 압력이 막형성 시에 더 감소되면 전술의 반응이 더 좀처럼 발생하지 않으므로, 결정성이 향상될 수 있다. 그러나, 혼합물들의 미소결정들을 형성하기 위해, 충돌이 복수 횟수 반복될 필요가 있고, 전술의 실시예들에 따라, 막형성이 10-2Torr 이하의 압력에서 실행된다면, 산화가스 및 유기금속가스들의 반응이 발생하지 않고 가스들의 분해가 기판의 표면에서만 발생하고, 그 결과 우수한 결정성을 갖는 막이 저온에서 얻어질 수 있다.
도 11은, 기판온도를 400℃로 유지하며, 각 유기금속가스의 유속 및 배기속도를 변화시키지 않고 아르곤을 진공실내로 도입하고, 아르곤의 도입량을 변화시키는 경우 X선회절스펙트럼들에서 나타나는 PZT(100) 피크의 높이의 변화를 보여준다. 기판들에 사용된 실리콘웨이퍼들은, 500㎚ 두께의 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음, 스퍼터링법에 의해 200㎚ 두께의 Pt막을 형성함으로써 생성된 웨이퍼들이었다. 막형성조건들은 다음과 같이 제어되었다: 막형성은 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 40초 동안 먼저 행해졌고, 그런 다음 막형성은 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 600초 동안 실행되었다. 막성장 동안 진공실 내의 가스들의 전체 압력이 5×10-3Torr로 제어되었다. 형성된 막의 두께는 그 때 100㎚이었다. 아르곤의 도입량이 많은 경우, PZT(100)피크가 낮았고, 아르곤도입량이 감소되었다면, PZT(100)피크가 증가되었다는 것을 알게 되었다. 이것은, 질소 및 헬륨과 같이 막성장에 무관한 운반기체로서 사용되는 가스를 도입하는 경우 동일한 방식으로 관찰되기도 한다. 그러므로, 우수한 결정들을 저온에서 얻기 위해 운반기체들의 동시도입을 피하는 것이 효과적이라는 것을 알게 되었다.
본 발명은 막을 얇게 만들 때 특성열화를 개선하는 데 상당히 효과적이기도 하다. 이것은 다음 원리에 근거한다. 솔-겔(sol-gel)법 등과 같은 종래의 방법에 의해, 결정화는 600℃ 이상의 온도에서 가열에 의해 생겨난다. 그 때, 금속산화유전체막의 금속들은 전극금속과 합금되고 전극금속에서 확산된다. 예를 들면, PZT의 경우, Pb가 전극으로 확산되어, Pb가 결함이 있는 납보이드들이 계면 부근에 형성된다. 금속들의 일부가 줄어든 그런 부분은 '전이층'이라 일컬어진다. 전이층은 약 1,000Å 이하의 얇은 막이고, 전이층을 포함하는 두께방항의 약 수천 Å 이하의 영역에서, 조성은 화학양론비와 다르고 배향이 나빠져서 열화된 전기특성들을 갖게 된다. 막이 얇게 형성되는 경우, 막내에서의 전이층비가 증가되어 특성들의 열화를 초래한다. 그러나, 본 발명의 이 방법에서는, 막형성이 450℃ 이하에서 실행되므로, 그런 전이층은 좀처럼 형성되지 않고, 박막화 경우 특성들의 열화가 적어진다.
도 12는, PZT막형성이 본 발명의 기상성장방법에 의해 행해졌을 경우의 자발분극의 막두께 의존도를 보여준다. 기판들에 사용된 실리콘웨이퍼들은, 500㎚ 두께의 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음, 스퍼터링법에 의해 200㎚ 두께의 Pt막을 형성함으로써 생성된 웨이퍼들이었다. 막형성조건들은 다음과 같이 제어되었다: 막형성은 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 40초 동안 먼저 행해졌고, 그런 다음 막형성은 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 600초 동안 실행되었다. 막성장 동안 진공실 내의 가스들의 전체 압력이 5×10-3Torr로 제어되었다. 이 경우 얻어진 막두께는 100㎚이었다. 도 3에 보여진 졸-겔법에 의해 형성된 유전체막의 자발분극의 결과들과 비교하여, 자발분극값이 박막들의 경우에서 조차 감소되지 않았다는 것을 알게 되었다. 유사한 개선효과는 BST와 같은 고유전율막의 특정 유전율을 억제하여 확인되었다.
이산화질소를 산화가스로서 사용함으로써, 산화제의 산화력이 막형성 동안 향상되었고 막의 특성들은 더 향상될 수 있다. 도 13은, 400℃ 기판온도 및 동일한 조건들에서의 PZT막형성에 O2및 NO2를 산화제로서 사용하는 경우들의 X선회절스펙트럼들의 비교를 보여준다. O2및 NO2의 유속들은 전체 압력이 5×10-3Torr 이하로 유지되고 동일한 유속으로 유지되도록 제어되었다. 도 13에 따라 이해되는 바와 같이, PZT결정이 두 경우에서 형성되었지만, O2를 사용하는 경우, PZT(100)피크값이 작고 결정성이 열악하였다. O2를 사용하는 경우에도, Pt 및 Pb의 합금이었던 PbPtx에 기인한 피크가 P의 낮은 각도측에서 나타났고, 그것은 Pb가 충분하게 산화되지않고 금속 Pb가 증착되어 Pt와 합금되었다는 것으로 추측되었다. 형광X선분석에 의한 스펙트럼 조성들의 조사결과들에 따라, Pt와의 합금 때문에 Pb는 결함이 있고 산소량도 적었다는 것을 알게 되었다. 장치 외부에 설치된 오존발생장치로부터 오존을 산화제로서 공급하는 경우, 또는 ECR과 같은 플라즈마원을 막형성챔실내에 설치하여 산소를 플라즈마로 해리하고 산소라디칼 또는 산소이온을 산화제로서 공급하는 경우에도 동일하게, 산소분자를 공급하는 경우에서와 비교하여, 산화력이 향상되며, Pt와의 합금반응이 억제되고, 결과막에서의 산소부족이 억제될 수 있었다는 것을 알게 되었다.
도 14는, Pb, Zr 및 Ti의 유기금속가스들의 유속들을 일정하게 유지하면서 NO2의 유속을 변화시키는 경우 Zr/Pb, Ti/Pb의 조성비들의 변화를 보여준다. 즉, 막형성조건들로서, 기판온도가 400℃로 설정되었고, 막형성은 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 도 14에 보여진 유속이 되게 변화되는 NO2의 유속의 조건들에서 40초 동안 먼저 실행된 다음, Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 도 14에 보여진 유속이 되게 변화되는 NO2의 유속의 조건들에서 600초 동안 더 실행되었다.
막형성 동안 진공실 내의 가스들의 전체 압력이 5×10-3Torr로 제어되었다.NO2의2SCCM 이상의 유속에서, 결과적인 조성들이 화학양론비에 잘 맞는다는 것을 알아내었고, 균일한 배향을 갖는 퍼로브스카이트형 결정들이 생성되는 것을 알게 되었다. NO2의 1.5SCCM 이하의 유속에서, Ti/Pb, Zr/Pb가 증가되고, 결정구조가 약간 열화된다는 것을 알게 되었다. 그것은, Pb에 대한 산화력이 NO2의 1.5SCCM 이하의 유속에서 불충분하므로, 금속 Pb의 증착 및 연이은 Pt와의 합금이 생성되어, Pb가 막들로부터 제거되었다는 점에 기인되었다. 진공실 내의 전체 압력은 그때 1×10-4Torr였다. 그러므로, 충분한 산화력을 제공하도록 산화가스의 유속들의 범위 내에서 막형성을 수행하는 것이 바람직하다.
전술한 바와 같이, NO2는 Pb에 대해 높은 산화력을 갖고, O2와 비교하여, 공급량이 감소될 수 있으므로, NO2는 저압력영역에서의 막형성에 충분히 효과적이다.
도 15는 전체 압력 및 막형성속도 간의 상관관계를 보여준다. 도면은, 도 1의 서브배기라인(414)에 설치된 전도성 밸브(415)를 조절함으로써 각 원료가스들의 분압을 변화시키지 않고 전체 압력을 변화시키는 경우의 PZT막형성속도를 보여준다. 주위가스가 더 희박해지므로, 막형성속도는 기판표면으로의 원료공급량들의 감소 때문에 저하되었다는 것을 알게 되었다. 도면에서 이해되는 바와 같이, 실제로 적용가능한 막형성속도는 전체 압력이 1×10-4Torr 이상이면 얻어질 수 있다.
본 발명의 방법은 막두께의 면내균일성에 대해 우수한 결과들을 제공할 수 있다. 도 16은, 서브배기라인에 설치된 전도성 밸브를 조절함으로써 각 유기금속가스의 분압비를 변화시키지 않고 전체 압력을 변화시키는 경우 6인치 웨이퍼의 막두께의 면내분포를 보여준다. 압력이 낮아지므로, 막두께의 면내분포가 개선되었고, 그런 효과는 1×10-2Torr 이하에서 현저하였다는 것을 알아내었다. 또, 막두께의 면내균일성은 진공실의 내벽들의 온도에 크게 영향을 받았다.
도 17은, 진공실의 내벽들의 온도를 변화시키는 경우 막두께의 면내분포의 변화를 보여준다. 진공실의 내벽들의 온도 상승이 막두께의 면내분포의 개선에 효과적인 것을 알아내었다. 진공실의 내벽들의 온도를 175℃ 이상 상승시키는 경우, 유기금속가스들의 내벽들로의 부착이 억제될 수 있었고, 진공실내의 유기금속가스들의 분포가 균일해져 막두께의 면내분포의 개선이 얻어졌다.
다음, 본 막형성의 조성을 제어하기 위한 방법이 설명될 것이다. 도 5를 참조하여 이미 설명된 바와 같이, 자기제어막형성방법은 A, B 부위들(PZT의 경우, Pb 내지 Zr 및 Ti의 조성)의 조성을 화학양론비에 맞도록 실행된다.
그러나, 예를 들면, PZT막형성에서, Pb원료유속이 증가되고 PbO의 표면밀도가 증가되어, PbO 분자자체들의 반응이 표면에서 일어나서, PbO결정 형성 및 PbO의 PbO에 대한 강한 부착으로 인해 Pb조성의 급격한 증가를 초래한다. 그 자기제어성을 달성하기 위해, 막형성을 10-2Torr 이하로 실행하고 가스들을 표면에서 분해할 필요가 있다. 전체 압력이 10-2Torr를 초과하면, 반응이 기상에서 일어나게 되고, 미소결정들이 형성되고 PbO의 재증발이 거의 발생하지 않아 조성의 자기제어가 어렵게 된다.
본 발명의 방법에 의해, 막의 Ti/Zr비는 Ti 및 Zr의 유기금속가스들의 유속비에 의해 제어되었다. 도 18은, Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 처음에 40초 동안 행해졌고, 그런 다음 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, 및 NO2의 3.0SCCM 유속을 변하지 않게 유지한 조건들에서 더 실행된 막형성에서 Ti원료의 유속을 변화시키는 경우, 막의 Ti/Zr 조성비의 변화를 보여준다. 막성장 동안 진공실내의 가스들의 전체 압력이 5×10-3Torr로 제어되었다. 기판들에 사용된 실리콘웨이퍼들은, 500㎚ 두께 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음, 스퍼터링법에 의해 200㎚ 두께 Pt막을 형성함으로써 생성된 웨이퍼들이었다. 막형성기간은 600초였고 그 때에 성장된 막의 두께는 약 100㎚이었다. 조성비는 형광X선에 의한 조성분석에 의해 산출되었다. Ti원료유속이 더 증가되었으므로, Ti/Pb비가 증가되었고 Zr/Pb비가 감쇠되었다. 그래서, (Ti+Zr)/Pb비가 일정하게 유지되었고 A/B부위비가 화학양론비를 만족시켰고, 균일하게 배향된 퍼로브스카이트형 결정구조를 갖는 결정이 형성되었음을 알게 되었다. 그러므로, 막의 Ti+Zr비는 Ti원료 및 Zr원료의 유속들의 비를 변화시킴으로써 제어될 수 있다는 것이 증명되었다. 도 19는, Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 처음에 40초 동안 행해졌고,그런 다음 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, 및 NO2의 3.0SCCM 유속을 변하지 않게 유지한 조건들에서 더 실행된 막형성에서 Ti원료의 유속을 변화시키는 경우, PZT의 X선회절스펙트럼들의 변화를 보여준다. Ti원료유속이 더 증가되었으므로, PZT의 (100)축길이 및 (001)축길이의 차가 커져서, X선회절스펙트럼들의 (100), (001) 및 (200), (002)의 피크들이 분리되는 경향이 있었다는 것을 알게 되었다. 이 결과들은 Ti/Zr비가 Ti원료 및 Zr원료의 유속들을 변화시킴으로써 제어될 수 있다는 것도 증명하였다.
도 20은 동일한 조건들로 형성된 PZT막들의 히스테리시스(hysteresis)를 보여준다. 낮은 Ti의 경우, 자발분극이 적은 값이고, Ti가 더 증가되었으므로, 히스테리시스곡선들이 더 상승되었고, 그래서 자발분극이 증가되는 것을 알게 되었다. 일반적으로, PZT막에서 Ti량의 증가로, 자발분극이 증가되므로, 이 결과들은 Ti/Zr비가 Ti원료 및 Zr원료의 유속들을 변화시킴으로써 제어될 수 있다는 것도 증명하였다. 본 발명에서는, Ti원료 및 Zr원료의 유속을 변화시킴으로써 히스테리시스(의 자발분극도를 제어하는 것이 현저한 효과가 생기게 된다는 것을 더 알게 되었다.
본 발명의 방법은 단차피복성을 개선할 수 있다. 이것은, 가스들의 대류층이 저압력영역에는 거의 존재하지 않기 때문에 원료들이 단차들의 저부까지 균일하게 공급되기 때문이다.
도 21은, 서브배기라인에 설치된 전도성 밸브를 조절함으로써 각 유기금속가스의 분압을 변화시키지 않고 전체 압력을 변화시켜, 500㎚ 높이 및 500㎚ 폭의 단차를 갖는 전극 위에 PZT막형성의 경우, 상면의 막두께 및 측면의 막두께의 비를 보여준다. 도 21에 따르면, 전체 압력을 10-2Torr 이하로 감소시키는 것이 단차면피복성을 개선하는 데 효과적이라는 것을 알게 되었다.
본 발명의 방법은 입자들을 감소시키는 데 효과적이기도 하였다. 도 22는, Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 우선 40초 동안, 그런 다음 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서 600초 동안 막형성하고, 전술의 서브배기라인에 설치된 전도성 밸브를 조절함으로써 각 유기금속가스의 분압의 비를 변화시키지 않고 전체 압력을 변화시켜, 막들을 400℃의 기판온도에서 1,000웨이퍼들 위에 연속적으로 형성하는 경우, 6인치 웨이퍼의 입자들을 수를 보여준다. 전체 압력이 1×10-2Torr 이하로 저하되었을 때, 입자들의 수가 급격히 감소되었다는 것을 알게 되었다. 그것은, 전체 압력이 1×10-2Torr를 초과하였다면, 전술한 바와 같이 미소결정핵들이 기상에서 형성되고, 진공실의 내벽들, 서셉터 등에 증착되어 입자형성을 초래하였기 때문이었다.
본 발명의 방법은, 진공실의 내벽들의 온도를, 유기금속가스들이 충분히 높은 증기압을 가지게 하는 온도보다 낮지 않고 유기금속가스들이 분해되는 온도보다 높지 않게 설정함으로써, 입자들의 수를 더 감소시킬 수 있다. 도 23은, 처음에는40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서, 그 다음에는 600초 동안 Pb(DPM)2의0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들에서, 진공실 내벽들의 온도를 변화시키면서 400℃의 기판온도에서 1,000개의 웨이퍼들 위에 계속해서 막들을 형성하는 경우에, 6인치웨이퍼 내의 입자들의 수를 보여준다. 막형성 동안의 진공실 내의 가스들의 전체 압력은 5 ×10-3torr가 되도록 제어되었다. 진공실 내벽들의 온도 증가에 따라 입자들의 수는 감소하는 경향이 있다는 것이 발견되었다. 입자들의 수는 특히 150℃ 이상에서 급격히 감소되었고, 175℃ 이상의 온도로 설정하는 것이 바람직하고 180℃ 이상의 온도가 더 바람직하다는 것이 발견되었다. 이러한 경향은, 진공실 내벽들의 온도가 감소되었다면, 유기금속가스들이 진공실에 들러붙고 조각났었다는 사실에 기인한 것이었다. 그럼에도 불구하고, 진공실 내벽들의 온도는 유기금속가스들의 가장 높은 분해온도로 되어야 하고, 그 온도(내벽들의 온도)가 가장 높은 분해온도보다 더 높게 증가된 경우, 유기금속가스들의 분해에 의해 형성된 반응산물들은 진공실의 내벽들에 들러붙고 조각나 입자들이 증가되게 하였다. 부언하면, STO로 표면이 코팅된 석영은 서셉터를 위해 사용되었고 사용된 진공실의 내벽들은 산화알루미늄으로 코팅되었다.
그 다음, ABO3로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 전극 위에 형성하는 경우, 막형성은, 막형성조건들인, 퍼로브스카이트형 결정구조를 갖는 초기핵들 또는 초기층을 전극 위에 형성하기 위한 제1막형성조건들과 퍼로브스카이트형 결정구조를 갖는 막을 추가로 초기핵들 위에 성장시키기 위한 제2막형성조건들을 변경하고 개별적으로 최적화된 조건들을 적절히 선택함으로써 수행된다. 이것은 막을 전도성재료 위에 동일한 조건들로 형성하기 위한 기존의 막형성방법과 대조를 이룬다.
도 24는 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 500℃의 막형성온도로 600초 동안 100㎚의 PZT막을 형성하는 경우의 X선 회절스펙트럼이다. 도 25는 처음에는 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 그 후로는 600초 동안 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 500℃의 막형성온도로 100㎚의 PZT막을 형성하는 경우의 X선 회절스펙트럼이다. 기판들을 위해 사용된 실리콘웨이퍼들은 500㎚ 두께의 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음 200㎚ 두께의 Pt막을 스퍼터링법에 의해 형성함으로써 생산된 것들이다. 도 24 및 도 25를 서로 비교하면, Pt의 피크만이 도 24에서 관찰되었고 이것은 PZT결정화가 일어나지 않음을 나타내는 반면, PZT의 (100),(200)의 피크들이 도 25에서 관찰되었고 이것은 전술한 바와 같이 두 단계로 유속들을 변화시켜 막형성을 수행함으로써 우수한 결정도를 갖는 퍼로브스카이트형 막을 형성하는 것이 효과적이었음을 보여준다.
표 1은, Pb(Zr0.5Ti0.5)O3을 Pt, Ir, Ru, IRO2및 RuO2위에 400℃의 기판온도에서 형성하는 경우에, Pb, Zr, 및 Ti 원료들의 적당한 유속들을 초기핵들의 형성시 및 막형성시에 대해 구분하여 보여준다. Pt 위에 막형성을 수행하는 경우가, Ir, Ru, IRO2, 및 RuO2위에 막형성하는 경우에 비하여, Pb유속이 초기핵들의 형성시에 높은 것은, Pt에 관해서는, Pt로의 Pb의 확산계수가 높고 그 결과로서 표면에서의 Pb농도가 확산에 의해 감소되기 때문이다. Pb의 Ir, Ru로의 확산은 드물다. 최적의 막형성조건들은 퍼로브스카이트 핵들이 생성되고 이어서 전극표면이 PZT로 코팅된 후에는 모두 동일하다. 표 2는, 처음에는 PTO를 이용한 핵들의 형성을 수행하고 이어서 PZT를 형성함으로써 Pb(Zr0.5Ti0.5)O3을 Pt, Ir, Ru, IRO2및 RuO2위에 형성하는 경우에, Pb, Zr, 및 Ti 원료들의 적당한 유속들을 초기핵들의 형성시 및 막형성시에 대해 구분하여 보여준다. 이 경우에도, Pb유속은 Ir, Ru, IRO2, 및 RuO2위에 막형성하는 때에 더 낮다. 그 이유도 Pb가 Pt속으로 많이 확산되기 때문이다. Pt/Ti층으로된 구조의 경우, 표면에서의 Ti농도는 Ti가 확산되어 가열시에 Pt표면에 나타나기 때문에 증가되고, 그러므로, 핵들의 형성을 수행하기 위하여, Ti가 Pt 아래쪽에 존재하지 않는 경우에 비해 Ti공급량을 낮추는 것이 요구된다. Pt/TiN/Ti구조를 형성함에 의해, Ti확산은 Ti에 의해 억제되고 TiN 위에서의 Pt의 결정도는 (111)쪽으로 많이 배향된 구조를 가지고, 그래서 PZT의 결정도 및 배향특성은 개선될 수 있고 초기핵들의 생성은 쉽사리 제어될 수 있다. 막형성도 동일한 방식으로 Pt/SiO2위에서 수행될 수 있다.
전도성재료 제1막형성조건들(SCCM) 제2막형성조건들(SCCM)
Pb원료의 가스유속 Zr원료의 가스유속 Ti원료의 가스유속 NO2원료의 가스유속 Pb원료의 가스유속 Zr원료의 가스유속 Ti원료의 가스유속 NO2원료의 가스유속
Pt 0.25 0.1 0.15 3.0 0.2 0.225 0.25 3.0
Ir 0.2 0.15 0.15 3.0 0.2 0.225 0.25 3.0
Ru 0.2 0.15 0.15 3.0 0.2 0.225 0.25 3.0
IrO2 0.25 0.1 0.15 3.0 0.2 0.225 0.25 3.0
RuO2 0.25 0.1 0.15 3.0 0.2 0.225 0.25 3.0
전도성재료 제1막형성조건들(SCCM) 제2막형성조건들(SCCM)
Pb원료의 가스유속 Zr원료의 가스유속 Ti원료의 가스유속 NO2원료의 가스유속 Pb원료의 가스유속 Zr원료의 가스유속 Ti원료의 가스유속 NO2원료의 가스유속
Pt 0.25 0 0.25 3.0 0.2 0.225 0.25 3.0
Ir 0.2 0 0.25 3.0 0.2 0.225 0.25 3.0
Ru 0.2 0 0.25 3.0 0.2 0.225 0.25 3.0
IrO2 0.25 0 0.25 3.0 0.2 0.225 0.25 3.0
RuO2 0.25 0 0.25 3.0 0.2 0.225 0.25 3.0
위에서 보인 바와 같이, 동일한 온도에서 막성장하는 경우, 초기퍼로브스카이트 핵들의 형성시의 유속들은 전극들의 차이에 의존하여 제어하는 것이 필요하다. 전극들에 관련한 가스분해효율, 점착계수, 확산계수와, 그에 더하여 PZT에 관련한 가스분해효율, 점착계수, 확산계수도 막형성온도에 의해 변경된다. 도 26은 소정의 막형성조건들인, 처음에는 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 그 다음에는 추가로 100초 동안 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, Pt/SiO2위에 100㎚ 두께의 PZT막 형성을 행할 때 막형성온도만을 변경하는 경우의 Ti/Pb 및 Zr/Pb의 조성비들을 보여준다. 도 26에 의하면, 그 조성은 기판온도의 변화를 따라 변경된다. 결과적으로, 기판온도를 변화하는 경우에도, 최적의 초기핵들의 생성조건들 및 성장조건들을 선택하는 것이 요구된다.
이미 보여진 도 8은 개별적인 단계들에 대해 막형성조건들을 최적화하고 막형성온도를 변경하는 경우의 X선 회절스펙트럼을 보여준다.
본 발명의 방법은 막을 얇게 만들 때의 특성열화를 개선하는데도 상당히 효과적이고 이에 관한 효과들은 도 12 및 도 14에 보여진 바와 같다.
본 발명의 방법은 반전피로강도를 개선하는데도 상당히 효과적이다. 이것도 막을 얇게 만들 때의 특성열화를 개선하는 경우에서와 동일한 원리에 기초한다. 전극과 강유전체박막의 계면에서의 반전피로는 전기전하의 핀정지효과(pin stop effect)에 기인한 것으로 알려져 있다. 그러므로, 반전피로강도는 계면에서의 전이층을 줄여 계면의 완성도(perfection)를 높힘으로써 개선될 수 있다. 도 27은 본 발명의 기상성장방법으로써 PZT막을 형성하는 경우에 반전횟수에 대한 자발분극의 의존성을 보여준다. 기판들을 위해 사용된 실리콘웨이퍼들은 500㎚ 두께의 실리콘산화막을 실리콘웨이퍼들 위에 형성한 다음 200㎚ 두께의 Pt막을 스퍼터링법에 의해 형성함으로써 생산된 것들이다. 막형성은 400℃의 기판온도에서, 처음에는 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 그 후에는 600초 동안 Pb(DPM)20의 .25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 수행되었다. 성장막 두께는 100㎚ 이었다. 자발분극은 200㎚ 두께의 Pt막을 상부전극으로서 스퍼터링, 식각에 의한 분리에 의해 형성된 다음, 상부 및 하부전극들 사이의 분극을 쏘저타워(Sawyer Tower)회로로써 측정함으로써 계측되었다. 도 27에 의하면, 반전이 1011번 반복된 후에도 어떠한 피로다 관찰되지 않았고 본 발명의 방법은 반전피로강도를 개선하는데 효과적임이 발견되었다.
본 발명의 방법은 그레인크기제어에 적용할 수도 있다. 그것은 다음의 원리에 기초한다. 막형성이 초기핵들의 형성조건들 하에서 수행되는 경우, 도 4에서 보인 것처럼, 아일랜드를 닮은 퍼로브스카이트 결정핵들은 전극 위에 형성된다. 결정핵들의 밀도는 초기 핵들의 성장의 지속시간에 비례한다. 그 후, 막형성은 핵들의 형성조건들을 막형성조건들로 변경하여 수행되는 경우, 결정성장은 주로 이러한 결정핵들 위에서 일어난다. 그러므로, 전극들 위에 초기 형성된 핵들에서와 동일한 결정체밀도(crystalline-density)를 갖는 다결정이 생산된다. 즉, 기판 위의 핵밀도(즉, 핵들의 수)가 핵형성지속시간을 짧게 함으로써 낮아진다면, 최종적으로 얻어진 그레인크기는 커지게 된다. 핵밀도가 핵형성시간을 연장함에 의해 증가된다면, 최종적으로 얻어진 그레인크기는 작아지게 된다. 도 28은, 처음에는 핵들의 형성을 위해 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 그 후로는 600초 동안 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 400℃의 기판온도로 막형성이 수행될 때에 15초에서 100초로 초기핵형성의 지속시간을 변경하는 경우에, 초기핵형성의 지속시간 및 PZT의 그레인크기의 상관관계를 보여준다. 도 28에 의하면, 초기핵형성의 지속시간을 변경함으로써, 그레인크기는 30㎚에서 400㎚로 변경될 수 있다. 30㎚ 이하의 거리를 갖는 핵들을 성장시키는 것은 어렵다. 핵들이 400㎚ 이상의 거리로 형성된다면, Pb, Ti 및 Zr을 함유한 비정질막이 핵들 사이에서 형성되기 시작한다. 그레인크기가 너무 작다면, 전기적인 특성들은 열화되고 그러므로 그레인크기는 소자크기에 상응하게 적절히 선택된다.
다음으로, 고온부코팅유전체재료로써 서셉터의 표면을 코팅하는 효과에 대한 조사가 본 발명의 기상성장장치를 사용하여 수행되었다.
도 35는, 처음에는 핵들의 형성을 위해 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 그 후로는 600초 동안 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 400℃의 기판온도로 막형성을 수행하는 경우의 입자생성을 보여준다. 도 35는, 막들이 계속해서 형성되는 웨이퍼들의 수와 6인치 웨이퍼들에서의 입자들의 총수의상관관계를, 석영서셉터를 사용하는 경우와 100㎛의 STO가 소결에 의해 형성된 석영서셉터를 사용하는 경우를 비교하여 보여준다. 여기서, 진공실의 내벽들은 산화알루미늄으로 코팅되었고 180℃로 유지되었다.
도 35에 의하면, 서셉터표면이 석영이었던 경우, 입자들의 수는 웨이퍼들의 수가 1,000장을 초과하는 경우에 급격히 증가되었다. 그것은 웨이퍼수가 1,000장을 초과하는 경우에 PZT의 갈라진 부분(parting)이 석영을 찌름에 기인하였다. 반면, 소결된 STO를 석영 위에 형성하는 경우, 입자들의 증가는 많지 않았다. 그것은, STO 및 석영이 서로 단단히 찌르고 STO 및 석영이 유사한 결정계들을 갖는 세라믹들이고 결과적으로 갈라진 부분이 좀처럼 발생하지 않기 때문이다.
그 다음, 진공실의 내벽들에 대한 원료기체의 점착이 본 발명의 기상성장장치를 사용하여 조사되었다.
알루미늄, 석영, 소결에 의해 10㎛ 두께의 산화알루미늄이 그 위에 코팅된 알루미늄으로 된 개별적인 판시료들이 준비되었고 이러한 시료들은 180℃로 유지된 진공실에서 넣어졌다. 개별적인 판시료들이 180℃까지 가열되었을 때, 원료가스들은 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 120분 동안 진공실에 계속해서 공급되었다.
그 결과, 구리는 NO2에 의해 산화되었고 표면이 검게 부식되었다. 다른 재료들이 부식되지 않았지만, 증착된 유기금속재료들이라 여겨지는 다량의 백색분말이석영, 스트레인레스강 및 은의 표면에 들러붙었다. 게다가, 석영 등의 경우에서만큼 많지는 않지만, 백색분말이 알루미늄표면에 동일한 방식으로 들러붙어 자연산화에 의해 형성된 두께의 산화알루미늄이 불충분하다는 것을 명확하게 하였다. 이러한 재료와는 대조적으로, 소결에 의해 산화알루미늄이 코팅된 석영의 경우, 분말점착은 조금도 관측되지 않았다.
다음으로, 본 발명의 기상성장장치를 사용하여 진공실의 내벽들을 산화알루미늄으로 실제적으로 코팅하는 경우의 입자생성의 억제에 대한 효과에 관해 조사가 수행되었다.
도 36은, 처음에는 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 그 후에는 600초 동안 막형성을 위해 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 400℃의 기판온도로 막형성을 수행하는 경우의 입자생성상태를 보여준다. 도 36은 막들이 계속해서 형성되는 웨이퍼들의 수 및 6인치웨이퍼들에서의 입자들의 총수의 상관관계를, 진공실의 내벽들을 위해 산화알루미늄을 사용하는 경우와 스테인레스강을 사용하는 경우를 비교하여 보여준다.
이 경우에 사용된 서셉터는 STO가 소결에 의해 형성된 석영서셉터이었고 진공실의 내벽온도는 180℃로 유지되었다.
도 36에 의하면, 내벽들을 위해 산화알루미늄을 사용하는 경우, 생성된 입자들의 수는 웨이퍼들의 수가 1,000장을 초과하는 경우에도 적었다. 그것은 내벽들에 들러붙는 원료가스들의 량이 산화알루미늄을 사용하는 경우에 적었고 따라서 생성된 입자들의 수가 작아졌기 때문이다.
그러한 결과는 진공실의 내벽들이 표면에 산화알루미늄이 코팅된 석영 또는 알루미늄의 라이너들로 라이닝된 경우에도 동일하게 관찰되었다.
본 발명의 실시예가 PZT막형성을 예시하면서 위에서 설명되었지만, 본 발명의 기상성장방법은 PZT막형성방법들에 한정되지 않고 결정배향에 의해 특성들이 변경될 수 있는 금속산화물유전체막의 형성에 효과적이다. 본 발명의 막형성방법에 의해 막으로서 형성가능한 강유전체 또는 고유전율막을 위한 금속산화물유전체재료들은, 일반식으로, SrBi2Ez2O9(여기서 Ez는 Nb 또는 Ta를 나타냄); EpBi2EqO9(여기서 Ep는 Ba 또는 Pb를 나타내고 Eq는 Nb 또는 Ta를 나타냄); ExBi4Ti4O15(여기서 Ex는 Sr, Ba 또는 Pb를 나타냄); Ey2Bi4Ti5O18(여기서 Ey는 Sr, Ba 또는 Pb를 나타냄); Pb(Zr1-xTix)O3; (Pb1-yLay)(Zr1-xTix)O3; Bi4Ti3O12; SrTiO3; 및 (Ba1-xSrx)TiO3을 갖는 산화물들을 포함하고, 금속산화물유전체재료들은 결코 이러한 재료들로 한정되는 것은 아니다.
전술한 강유전체 또는 고유전율 금속산화막들의 실제적인 예들로는, PTO(lead titanate: PbTiO3) STO(strontium titanate: SrTiO3), BTO(barium titanate: BrTiO3), PLZT{(Pb, La)(Zr, Ti)O3}, PNbZT{(Pb, Nb)(Zr, Ti)O3},SBT(SrBi2TaO9), Pb(Zr, Ti)O3, (Ba, Sr)TiO3, 등이 있다.
전술한 금속산화막의 예로는, 특히 ABO3로 표현되는 퍼로브스카이트형 결정구조를 갖는 유전체막이 두 단계들에서 서로 다른 막형성조건들로 형성될 수 있다.
게다가, 이러한 실시예들에서, 각각의 원료가스의 유속이 질량유량제어기에 의해 제어되었지만, 본 발명의 방법이 액체공급형 유속제어장치 및 진공화기를 구비한 원료공급시스템을 사용하는 경우에는, 분자량측정장치와 같은 분압측정장치와 원자흡수분광기술을 추가로 사용함으로써 막형성실의 압력이 제어되는 방법에 효과적이란 것이 확실하다.
더욱이, 본 발명의 기상성장장치는 전술한 바와 같은 금속산화물유전체재료들이 기판 위에 형성되는 한 어떠한 용도에도 적용될 수 있다. 기판은 일반적으로 반도체기판이고 소자들을 갖는 반도체기판을 포함한다. 본 발명의 장치는, 예를 들면, 강유전체막과, MFS(metal ferroelectrics silicon) 및 MOFSMFS(metal oxide ferroelectrics silicon)으로 알려진 강유전체막과 실리콘산화막의 이중층구조 등이 있는, 강유전체커패시터막 및 고유전율커패시터막과 같은 커패시터막들 또는 메모리들 등의 형성에 적용할 수 있다.
특히, 커패시터막들의 형성을 위한 장치를 사용하는 것이 가장 바람직하고, 금속산화물유전체막의 기상성장을 그 위에 수행하는 커패시터전극은 명확하게 한정되지 않고, 예를 들면, 전극을 위해 사용가능한 재료들로는 Pt, Ir, Ru, IrO2, RuO2, TiN, WN 등이 있다.
본 발명의 제1실시예에 관련한 메모리셀을 제조하기 위한 방법이 도 29에 도시되어 있다. 먼저, 산화막이 습식산화에 의해 실리콘기판 위에 형성되었다. 그 후, n형 및 p형 웰들이 붕소, 인 등의 불순물들을 사용한 이온주입에 의해 형성되었다. 그 다음, 게이트들 및 확산층들이 다음의 방식으로 형성되었다. 우선, 게이트산화막들(601)이 습식산화에 의해 형성된 다음 폴리실리콘(602)이 막상태로 형성된 후, 식각이 수행되어 게이트들이 제공되었다. 실리콘산화막이 결과로서 생긴 폴리실리콘층들 위에 형성된 후, 식각이 수행되어 측벽산화막들(603)이 형성되었다. 다음에, n형 및 p형확산층들이 붕소, 비소 등의 불순물들을 사용한 이온주입에 의해 형성되었다. 나아가, Ti막이 결과로서 생긴 층들 위에 형성되었고 실리콘과 반응된 후, 반응하지 않은 Ti는 식각에 의해 제거되어 게이트들(604) 및 확산층들(605) 위에 Ti규화물이 형성되었다. 전술한 공정을 통하여, 도 29(a)에 보인 바와 같이, 분리를 위해 산화된 막(606)에 의해 분리된 n형 및 p형MOS트랜지스터들이 실리콘기판 위에 형성되었다.
다음으로, 접촉들 및 하부전극이 도 29(b)에 도시된 바와 같이 형성되었다. 먼저, 실리콘산화막 또는 붕소와 같은 불순물들로 도핑된 실리콘산화막(BPSG)이 제1층간절연막(607)으로서 형성되었고, CMP법에 의해 평탄화가 수행되었다. 이어서, 접촉홀들이 식각에 의해 개구된 후, 개별적인 n형 및 p형확산층들은 불순물들이 주입된 다음 750℃에서 10초 동안 가열되었다. 그 후, Ti 및 TiN은 장벽금속들로서 막들로 형성되었다. 텅스텐층이 CVD법에 의해 그 위에 추가로 형성된 후, 텅스텐으로 된 플러그들(608)이 CMP에 의해 형성되었다. 텅스텐의 플러그들은 텅스텐의 CVD 후에 에치백에 의해 형성해도 좋다. 그에 더하여, 커패시터하부전극층으로서, Ti막(609) 및 TiN막(610)이 스퍼터링에 의해 잇따라 형성되었고 100㎚ 두께의 Pt막(611)이 그 위에 형성되었다.
그 다음, 강유전체커패시터가 도 29(c)에 도시된 것처럼 형성되었다. 100㎚ 두께의 PZT는 본 발명의 방법을 사용함으로써 형성되었다. 납비스(디피발로일메탄에이트) Pb(DMP)2, 티타늄테트라(이소프로프옥사이드) Ti(OiPr)4, 및 지르코늄테트라(테트-부톡사이드) Zr(OtBu)4가 원료들로서 사용되었고 NO2가 산화제로서 사용되었다. PZT의 금속산화물유전체막(612)이 400℃의 기판온도와 처음에는 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 그 후에는 600초 동안 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 막형성에 의해 얻어졌다. 그 때의 막형성 동안의 진공실 내의 가스들의 전체 압력은 5 ×10-3torr가 되도록 제어되었다. 성장된 막의 두께는 100㎚ 이었다. 그 다음에, IrO2(613) 및 Ir(614)이 스퍼터링법에 의해 막으로 형성되어 커패시터상부전극층을 형성하였다. 그 후, 커패시터상부전극층, 금속산화물유전체막, 및 커패시터하부전극층이 건식식각에 의해 분리된 PZT커패시터들을 형성하도록 패터닝되었다.
그 위에는 커패시터상부전극이 도 29(d)에 도시된 바와 같이 형성되었다. 실리콘산화물층이 플라즈마CVD법에 의해 제2층간절연막(615)으로서 형성된 후, 커패시터상부접촉들 및 판전선접촉들이 식각에 의해 개구되었다. WSi, TiN, AlCu, 및 TiN이 스퍼터링에 의해 그 순서대로 막들로 형성된 후, 그것들은 식각에 의해 처리되어 제2금속배선들(616)이 제공되었다. 실리콘산화막 및 SiON막이 그 위에 패시베이션막(617)으로서 형성된 후, 배선패드부들이 개구되었고 전기적인 특성들이 평가되었다.
도 29를 참조하여 커패시터하부전극, PZT막 및 IrO2/Ir 커패시터상부전극의 형성 후의 건식식각에 의해 커패시터들의 분리가 수행되는 방법이 설명되었다. 그러나, 도 30에 도시된 바와 같이, 이 방법은 다음의 순서, 즉 먼저 커패시터하부전극들인 Pt/TiN/Ti가 건식식각에 의해 형성된 다음 PZT막이 형성되며, IrO2/Ir 커패시터상부전극층이 형성되고, 그 후 상부전극들이 분리되는 순서로 수행될 수 있다. 이 방법에 의하면, 건식식각되는 것이 필요한 막은 박막이다. 이 때문에, 보다 미세한 패턴이 형성될 수 있다. 게다가, PZT의 측면들이 플라즈마에 노출되지 않으므로, PZT막으로의 결함들의 도입이 회피될 수 있다. 도 29 및 도 30에 도시된 방법들에 의해 제조된 커패시터들의 전기적인 특성들이 이후 설명될 것이다.
1㎛ 평방의 5,000개의 PZT커패시터들이 병렬로 연결되고 그 특성들이 측정되었다. 그 결과, 반전 및 비반전 전기전하의 10μC/㎠ 이상의 차이가 얻어져 우수한 유전특성을 나타내었다. 그 피로특성 및 보존특성(retention property)도 우수하였다. 게다가, 0.26㎛ 길이의 트랜지스터들에서의 특성들을 평가함에 의해, p형 및 n형 둘 다의 문턱전압값들(Vt)의 변동이 웨이퍼의 전체 표면에서 10% 이하인 것으로 발견되어 우수함을 알 수 있었다. 더욱이, 0.4㎛ 평방의 커패시터하부접촉들의 저항을 접촉연쇄(contact chain)법으로 측정함으로써, 단일 접촉 당 저항이 10Ω㎝ 이하인 것으로 발견되어 우수함을 알 수 있었다.
그 다음, 본 발명의 제2실시예에 관련한 메모리셀들을 제조하는 방법이 도 31에 도시된다. 메모리셀들이 텅스텐플러그들을 형성하는 단계까지의 공정으로 제1실시예와 동일하게 제조되었다. 게다가, Ti, TiN막들이 그 위에 형성되었다. AlCu막이 스퍼터링법에 의해 형성되었고 제1알루미늄배선들(618)이 건식식각법에 의해 형성되었다. 전술한 공정에 의해, 제1알루미늄배선은 n형 및 p형MOS트랜지스터들 위에 도 31(a)에 도시된 바와 같이 형성되었다.
그 후, 비아홀들 및 제2알루미늄배선들이 도 31(b)에 도시된 바와 같이 형성되었다. 먼저, 실리콘산화막 또는 붕소와 같은 불순물들로 도핑된 실리콘산화막(BPSG)이 제2층간절연막(619)으로서 형성되었고, CMP법에 의해 평탄화가 수행되었다. 이어서, 비아홀들이 식각에 의해 개구된 후, Ti 및 TiN이 장벽금속들로서 막으로 형성되었다. 텅스텐이 추가로 그 위에 CVD법에 의해 형성된 후, 텅스텐으로 된 플러그들(620)이 CMP에 의해 형성되었다. 텅스텐의 플러그들은 텅스텐의 CVD 후의 에치백에 의해 형성되어도 좋다. 그에 더하여, Ti 및 TiN이 스퍼터링법에 의해 형성되었고 제2알루미늄배선들(621)이 건식식각법에 의해 형성되었다. 그 다음, 제3층간절연막(622)으로서, 실리콘산화막 또는 붕소와 같은 불순물들로 도핑된 실리콘산화막(BPSG)이 형성되었고, CMP법에 의해 평탄화가 수행되었다. 그후, 비아홀들이 식각에 의해 개구되었고, Ti막 및 TiN막이 장벽금속들로서 형성되었다. 텅스텐막이 그 위에 CVD법에 의해 추가로 형성된 후, 텅스텐으로 된 플러그들(623)이 CMP에 의해 형성되었다. 텅스텐의 플러그들은 텅스텐의 CVD 후의 에치백에 의해 형성되어도 좋다. 소망하는 수의 배선층들이 이러한 알루미늄배선, 층간막형성, 및 비아홀형성을 반복함으로써 형성되어도 좋다. 최종적인 텅스텐플러들 위에, Ti막(624) 및 TiN막(625)이 스퍼터링에 의해 잇따라 형성되었고 100㎚ 두께의 Pt막(626)이 그 위에 형성되어 하부커패시터전극들이 형성되었다.
다음으로, 강유전체커패시터가 도 32(c)에 도시된 바와 같이 형성되었다. 100㎚ 두께의 PZT가 본 발명의 방법을 사용하여 형성되었다. 납비스(디피발로일메탄에이트) Pb(DMP)2, 티타늄테트라(이소프로프옥사이드) Ti(OiPr)4, 및 지르코늄테트라(테트-부톡사이드) Zr(OtBu)4가 원료들로서 사용되었고 NO2가 산화제로서 사용되었다. PZT의 금속산화물유전체막(627)이, 400℃의 기판온도로 40초 동안 Pb(DPM)2의 0.2SCCM 유속, Zr(OtBu)4의 0.05SCCM 유속, Ti(OiPr)4의 0.25SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서 그 후에는 600초 동안 Pb(DPM)2의 0.25SCCM 유속, Zr(OtBu)4의 0.225SCCM 유속, Ti(OiPr)4의 0.2SCCM 유속, 및 NO2의 3.0SCCM 유속의 조건들 하에서, 막형성에 의해 형성되었다. 그 때에 막성장 동안 진공실 내의 가스들의 전체 압력은 5 ×10-3torr가 되도록 제어되었다. 성장된 막의 두께는 100㎚ 이었다. IrO2막(628)과 Ir막(629)이 커패시터상부전극층을 형성하도록 스퍼터링법에 의해 형성되었고, 커패시터상부전극층, 금속산화물유전체막 및 커패시터하부전극층은 분리된 PZT커패시터들을 형성하도록 건식식각에 의해 패터닝되었다.
커패시터상부전극은 도 32(d)에 도시된 바와 같이 형성되었다. 실리콘산화막이 플라즈마CVD법에 제4층간절연막(630)으로서 형성된 후, 커패시터상부접촉들 및 판배선접촉홀들이 식각에 의해 개구되었다. WSi, TiN, AlCu, 및 TiN의 각각의 막이 그 순서로 스퍼터링에 의해 형성된 후, 그것들은 식각에 의해 처리되어 제3금속배선들(631)이 형성되었다. 실리콘산화막 및 SiON막이 그 위에 패시베이션막(632)으로서 형성된 후, 배선패드부들이 개구되었고 전기적인 특성들이 평가되었다.
알루미늄배선이 하부에 있는 경우에도, 도 30에서 도시된 경우에서와 동일하게, 처음에는 커패시터하부전극들인 Pt/TiN/Ti가 건식식각에 의해 분리된 다음 PZT막이 형성되고, IrO2/Ir커패시터상부전극층이 형성되며, 그 후, 상부전극들이 분리되는 순서로 수행되어 질 수 있다. 이 방법에 의하면, 건식식각되는 것이 필요한 막은 박막이다. 이 때문에, 미세한 패턴이 형성될 수 있다. 게다가, PZT의 측면들이 플라즈마에 노출되지 않으므로, PZT막으로의 결함들의 도입이 회피될 수 있다.
이 제2제조방법에 의해 제조된 메모리셀들의 전기적인 특성들이 제1제조방법에 의해 제조된 메모리셀들을 위해 사용된 것과 동일한 방식으로 평가되었다.
그 결과, 반전 및 비반전 전기전하의 10μC/㎠ 이상인 값의 차이가 얻어져 우수한 유전특성을 나타내었다. 피로특성 및 보존특성도 우수하였다. 게다가, 0.26㎛ 길이의 트랜지스터들에서의 특성들의 평가에 의해, p형 및 n형 둘 다의 문턱전압값(Vt)의 변동이 웨이퍼의 전체 표면에서 10% 이하 인 것으로 되어 우수함을 알 수 있었다. 더욱이, 접촉연쇄에 의해 0.4㎛ 평방의 커패시터하부접촉들의 저항을 측정함으로써, 단일 접촉 당 저항이 10Ω㎝ 이하로 우수함을 알 수 있었다.
메모리셀들에 관련한 제1 및 제2실시예들 둘 다의 경우에, 접촉들을 위해 텅스텐을 사용하는 경우, 또 접촉들을 위해 폴리실리콘을 사용하는 경우로 설명되었으나, 강유전체커패시터특성, 트랜지스터특성 및 접촉저항도 모두 우수하였다. 게다가, 예들로서는, 하부전극들을 위해 Pt를 사용한는 것이 설명되었지만, Ir, IrO2, IrO2/Ir, Ru, RuO2, TiN, 또는 WN를 사용하는 경우 강유전체커패시터특성, 트랜지스터특성 및 접촉저항도 모두 우수함을 확인할 수 있었다.
강유전체커패시터형성을 위해 PZT를 사용하는 예가 설명되었지만, Ba(DPM)2, Sr(DPM)2, Ti(i-OC3H7)4등을 사용하여 BaSrTiO3을 고유전율커패시터들로서 형성하는 경우에도, 커패시터특성, 트랜지스터특성 및 접촉저항이 예의 것들과 완전히 동일하게 모두 우수함을 알 수 있었다.
전술한 바와 같이, 본 발명에 의하면, 제어된 배향특성을 갖는 강유전체막 및 고유전율막이 낮은 온도에서 형성될 수 있다. 게다가, 막이 얇게 만들어지는 경우에도, 막의 특성들은 좀처럼 열화되지 않고 낮은 반전피로 및 우수한 결정성을 갖는 막이 얻어질 수 있다. 본 방법을 사용함으로써, 강유전체커패시터들 또는 고유전율커패시터들이 하층들로 있는 플러그들 및 배선 및 트랜지스터들을 열화시킴 없이 텅스텐 및 폴리실리콘과 같은 플러그들 위에 형성된 전극들 위에 제조될 수 있게 하여, 커패시터표면적의 현저한 소형화를 가능하게 하고 집적도를 현저히 높일 수 있게 한다.
게다가, 본 발명의 장치에 의하면, 우수한 금속산화물유전체막이 막형성 시에 웨이퍼로의 먼지점착을 억제하면서 형성될 수 있고, 그래서 소형화된 표면적을 가지며 결함들이 없는 커패시터들이 강유전체재료 및 고유전율재료를 사용하여 제조되는 것이 가능하게 된다. 따라서, 현저히 높아진 집적도를 갖는 반도체장치가 높은 생산수율로 제조될 수 있다.

Claims (46)

  1. 기판 위에 유기금속가스들을 이용하여 금속산화물유전체막을 형성하는 기상성장방법에 있어서,
    진공실 내의 기판세트를 가열하고 진공실의 전체 압력을 1 ×10-2torr로 유지하면서, 유기금속가스들 및 산화가스를 별개의 도입구들을 통해 진공실 속으로 도입함으로써 막형성을 행하는 단계를 포함하는 금속산화물유전체막의 기상성장방법.
  2. 제1항에 있어서, 기판온도는 막형성 동안 450℃ 이하인 금속산화물유전체막의 기상성장방법.
  3. 제1항 또는 제2항에 있어서, 진공실의 전체 압력은 1 ×10-4torr 이상 1 ×10-2torr 이하인 금속산화물유전체막의 기상성장방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 산화가스는 이산화질소가스를 포함하는 금속산화물유전체막의 기상성장방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 막형성은 유기금속가스들 및/또는 산화가스에 대한 가스공급조건들을 소정의 조성비 및 결정구조를 갖는 금속산화물유전체막을 얻도록 하는 자기제어가스공급조건들이 되도록 제어함으로써 수행되는 금속산화물유전체막의 기상성장방법.
  6. 제5항에 있어서, 유기금속가스들 및 산화가스의 유속들은 유기금속가스들 및 산화가스를 진공실에 도입하는데 운반기체를 사용하지 않고 직접 제어되는 금속산화물유전체막의 기상성장방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 금속산화물유전체막은 PZT막 또는 BST막인 금속산화물유전체막의 기상성장방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 기판은 그 위에 형성되며 Pt, Ir, Ru, IrO2, RuO2, TiN 또는 WN의 금속들 또는 금속산화물들 중의 적어도 어느 하나를 포함하는 커패시터전극들을 가지며, 금속산화물유전체막은 기판 위에 기상(vapor phase)으로 형성되는 금속산화물유전체막의 기상성장방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 기판은 그 위에 형성된 Al배선을 가지고 금속산화물유전체막은 기판 위에 기상으로 형성되는 금속산화물유전체막의 기상성장방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 진공실의 내벽들의 온도는, 유기금속가스들이 충분히 높은 증기압을 가지게 하는 온도 이상이고 유기금속가스분해온도 이하인 금속산화물유전체막의 기상성장방법.
  11. MOS형트랜지스터를 반도체기판 위에 형성하는 단계;
    제1층간절연막을 트랜지스터 위에 형성하는 단계;
    제1층간절연막 내에 MOS형트랜지스터의 확산층에 도달하는 접촉을 개구하고 접촉 내에 금속플러그를 매립함으로써 전기전도를 형성하는 단계;
    커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계;
    반도체기판의 온도를 450℃ 이하로 유지하면서 1 ×10-4torr 이상이고 1 ×10-2torr 이하인 전체 압력의 유기금속가스들 및 산화가스를 사용하여 커패시터하부전극층의 전체 표면에 금속산화물유전체막을 형성하는 단계;
    커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계; 및
    커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함하는 반도체장치 제조방법.
  12. MOS형트랜지스터를 반도체기판 위에 형성하는 단계;
    제1층간절연막을 트랜지스터 위에 형성하는 단계;
    제1층간절연막 내에 MOS형트랜지스터의 확산층에 도달하는 접촉을 개구하고 접촉 내에 금속플러그를 매립함으로써 전기전도를 형성하는 단계;
    커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계;
    커패시터하부전극층을 패터닝함으로써 금속플러그 위에 커패시터하부전극을 형성하는 단계
    반도체기판의 온도를 450℃ 이하로 유지하면서 1 ×10-4torr 이상이고 1 ×10-2torr 이하인 전체 압력의 유기금속가스들 및 산화가스를 사용하여, 패터닝된 커패시터하부전극 위와 제1층간절연막의 전체 표면에 금속산화물유전체막을 형성하는 단계;
    커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계; 및
    커패시터상부전극층을 패터닝하여 커패시터하부전극, 금속산화물유전체막 및 커패시터상부전극의 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함하는 반도체장치 제조방법.
  13. MOS형트랜지스터를 반도체기판 위에 형성하는 단계;
    제1층간절연막을 트랜지스터 위에 형성하는 단계;
    제1층간절연막 내에 MOS형트랜지스터의 확산층에 도달하는 접촉을 개구하고접촉 내에 금속플러그를 매립함으로써 전기전도를 형성하는 단계;
    금속플러그에 전기적으로 접속된 알루미늄배선을 제1층간절연막 위에 형성하는 단계;
    제2층간절연막을 알루미늄배선 위에 형성하는 단계;
    알루미늄배선에 도달하는 접촉을 제2층간절연막에 개구하고 금속플러그를 매립함으로써 전기전도를 형성하는 단계;
    커패시터하부전극층을 금속플러그를 포함한 제2층간절연막의 전체 표면에 형성하는 단계;
    반도체기판의 온도를 450℃ 이하로 유지하면서 1 ×10-4torr 이상이고 1 ×10-2torr 이하인 전체 압력의 유기금속가스들 및 산화가스를 사용하여, 커패시터하부전극층의 전체 표면에 금속산화물유전체막을 형성하는 단계;
    커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계; 및
    커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함하는 반도체장치 제조방법.
  14. 제13항에 있어서, 커패시터의 하부층에 형성되는 알루미늄배선은, 최종적으로 형성된 금속플러그에 전기적으로 접속하는 알루미늄배선을 형성하는 단계, 층간절연막을 알루미늄배선 위에 형성하는 단계, 및 알루미늄배선에 도달하는 접촉을층간절연막에 개구하고 접촉에 금속플러그를 매립함으로써 전기전도를 형성하는 단계를, 커패시터하부전극층이 형성되기 전에 적어도 한번은 반복함으로써 다층으로 만들어지는 반도체장치 제조방법.
  15. ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 유기금속가스들을 사용하여 전도성재료 위에 막형성하는 기상성장방법에 있어서,
    제1막형성조건들 하에서 금속산화물유전체막의 원료들이 되는 유기금속가스들 모두를 사용하여 전도성재료 위에 퍼로브스카이트형 결정구조의 초기핵들(initial nuclei)의 형성을 수행하는 단계; 및
    제2막형성조건들 하에서 초기핵들 위에 추가로 퍼로브스카이트형 결정구조의 막형성을 수행하는 단계를 포함하는 기상성장방법.
  16. ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 유기금속가스들을 사용하여 전도성재료 위에 막형성하는 기상성장방법에 있어서,
    제1막형성조건들 하에서 금속산화물유전체막의 원료들이 되는 유기금속가스들 모두를 사용하여 전도성재료 위에 퍼로브스카이트형 결정구조의 초기층 형성을 수행하는 단계; 및
    제2막형성조건들 하에서 초기층들 위에 추가로 퍼로브스카이트형 결정구조의 막 형성을 수행하는 단계를 포함하는 기상성장방법.
  17. ABO3으로 표현되는 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 유기금속가스들을 사용하여 전도성재료 위에 막형성하는 기상성장방법에 있어서,
    제1막형성조건들 하에서 금속산화물유전체막의 원료들이 되는 유기금속가스들의 일부만을 사용하여 전도성재료 위에 퍼로브스카이트형 결정구조의 초기핵들의 형성을 수행하는 단계; 및
    제2막형성조건들 하에서 초기핵들 위에 추가로 퍼로브스카이트형 결정구조의 막 형성을 수행하는 단계를 포함하는 기상성장방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서, 제2막형성조건들은 양호한 자기제어조건들의 원료가스공급을 사용하여 막형성을 수행하도록 설정되고, A원소의 원료는 제2막형성조건들에서 보다 제1막형성조건들에서 더 많은 량으로 공급되는 기상성장방법.
  19. 제15항 내지 제18항 중 어느 한 항에 있어서, B원소에서의 Zr의 공급량은, B원소가 Zr 및 Ti를 포함하는 경우, 제2막형성조건들에 비하여 제1막형성조건들에서의 Ti의 공급량에 비례하여 감소되는 기상성장방법.
  20. 제17항에 있어서, 제1막형성조건들은, Zr 및 다른 원소들이 B원소로서 함유되는 경우 막형성 시에 Zr원료가스가 공급되지 않도록 제어되는 기상성장방법.
  21. 제15항 내지 제17항 중 어느 한 항에 있어서, 막형성은, 제1막형성조건들로 초기핵들의 형성의 지속시간을 제어함으로써 결정입경을 제어하면서 수행되는 기상성장방법.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서, 막형성 시에 유기금속가스들을 포함하는 원료가스들의 전체 압력은 1 ×10-2torr 이하로 유지되는 기상성장방법.
  23. 제22항에 있어서, 막형성온도는 450℃ 이하로 유지되는 기상성장방법.
  24. 제15항 내지 제17항 중 어느 한 항에 있어서, 금속산화물유전체막은 PZT막 또는 BST막인 기상성장방법.
  25. 제15항 내지 제24항 중 어느 한 항에 있어서, 전도성재료는 Pt, Ir, Ru, IrO2, RuO2, TiN 및 WN의 금속들 또는 금속산화물들 중의 적어도 어느 하나를 포함하는 커패시터전극인 기상성장방법.
  26. 제15항 내지 제24항 중 어느 한 항에 있어서, 전도성재료는 Pt/TiN/Ti로 된3층구조를 가지는 기상성장방법.
  27. 제15항 내지 제24항 중 어느 한 항에 있어서, 전도성재료는 Pt/TiN/Ti/W로 된 4층구조를 가지는 기상성장방법.
  28. MOS형트랜지스터를 반도체기판 위에 형성하는 단계;
    제1층간절연막을 트랜지스터 위에 형성하는 단계;
    MOS형트랜지스터의 확산층에 도달하는 접촉을 제1층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계;
    커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계;
    퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 초기핵들 또는 초기층을 제1막형성조건들 하에서 유기금속가스들을 사용하여 커패시터하부전극층의 전체 표면에 형성하고, 추가로 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 제2막형성조건들 하에서 초기핵들 또는 초기층 위에 형성하는 단계;
    커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계; 및
    커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함하는 반도체장치 제조방법.
  29. MOS형트랜지스터를 반도체기판 위에 형성하는 단계;
    제1층간절연막을 트랜지스터 위에 형성하는 단계;
    MOS형트랜지스터의 확산층에 도달하는 접촉을 제1층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계;
    커패시터하부전극층을 금속플러그를 갖는 제1층간절연막의 전체 표면에 형성하는 단계;
    커패시터하부전극층을 패터닝함으로써 금속플러그 위에 커패시터하부전극을 형성하는 단계;
    퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 초기핵들 또는 초기층을, 제1막형성조건들 하에서 유기금속가스들을 사용하여 패터닝된 커패시터하부전극 및 제1층간절연막층의 전체 표면에 형성하고, 추가로 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 제2막형성조건들 하에서 초기핵들 또는 초기층 위에 형성하는 단계;
    커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계; 및
    커패시터상부전극층을 패터닝하여 커패시터하부전극, 금속산화물유전체막 및 커패시터상부전극의 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함하는 반도체장치 제조방법.
  30. MOS형트랜지스터를 반도체기판 위에 형성하는 단계;
    제1층간절연막을 트랜지스터 위에 형성하는 단계;
    MOS형트랜지스터의 확산층에 도달하는 접촉을 제1층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계;
    알루미늄배선을 제1층간절연막 위에 형성하여 알루미늄전선을 금속플러그와 전기적으로 접속되게 하는 단계;
    제2층간절연막을 알루미늄배선 위에 형성하는 단계;
    알루미늄배선에 도달하는 접촉을 제2층간절연막에 개구하고 금속플러그를 접촉 내에 매립함으로써 전기전도를 형성하는 단계;
    커패시터하부전극층을 금속플러그를 갖는 제2층간절연막의 전체 표면에 형성하는 단계;
    퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막의 초기핵들 또는 초기층을, 제1막형성조건들 하에서 유기금속가스들을 사용하여 커패시터하부전극층의 전체 표면에 형성하고, 추가로 퍼로브스카이트형 결정구조를 갖는 금속산화물유전체막을 제2막형성조건들 하에서 초기핵들 또는 초기층 위에 형성하는 단계;
    커패시터상부전극층을 금속산화물유전체막의 전체 표면에 형성하는 단계; 및
    커패시터하부전극층, 금속산화물유전체막 및 커패시터상부전극층을 패터닝하여 3층으로 적층된 구조를 갖는 커패시터를 얻는 단계를 포함하는 반도체장치 제조방법.
  31. 제30항에 있어서, 커패시터의 하부층에 형성되는 알루미늄배선은, 최종적으로 형성된 금속플러그에 전기적으로 접속하는 알루미늄배선을 형성하는 단계, 층간절연막을 알루미늄배선 위에 형성하는 단계, 및 알루미늄배선에 도달하는 접촉을 층간절연막에 개구하고 금속플러그를 접촉에 매립함으로써 전기전도를 형성하는 단계를, 커패시터하부전극층이 형성되기 전에 적어도 한번은 반복함으로써 다층으로 만들어지는 반도체장치 제조방법.
  32. 원료가스들인 유기금속가스들 및 산화가스를 서로 접촉되게끔 사용하여, 금속산화물유전체막을 진공실 내의 기판 위에 기상성장하기 위해 사용되는 기상성장장치에 있어서,
    원료가스들과 접촉되며 원료가스들의 분해온도 이상의 온도까지 가열되는 장치부품을 포함하고, 적어도, 원료가스들이 접촉되는 장치부품의 표면은, 성장되는 금속산화물유전체막과 동일하거나 동일하지 않은 금속산화물유전체막인 고온부코팅유전체재료로 만들어진 기상성장장치.
  33. 제32항에 있어서, 고온부코팅유전체재료는 SrTiO3, BaTiO3, PbTiO3, Pb(Zr, Ti)O3, (Ba, Sr)TiO3, (Pb, La)(Zr, Ti)O3, (Pb, Nb)(Zr, Ti)O3, 및 SrBi2Ta2O9로 구성된 그룹으로부터 선택된 재료인 기상성장장치.
  34. 제32항 또는 제33항에 있어서, 원료가스들과 접촉되며 원료가스들의 분해온도 이상의 온도까지 가열되는 장치부품은, 기판을 지지하기 위한서셉터(susceptor)를 포함하는 기상성장장치.
  35. 원료가스들인 유기금속가스들 및 산화가스를 기판 위에서 서로 접촉되게끔 사용하여, 금속산화물유전체재료를 진공실 내의 기판 위에 기상성장하기 위해 사용되는 기상성장장치에 있어서,
    원료가스들과 접촉되며 원료가스들의 분해온도 이하의 온도까지 가열되는 장치부품을 포함하고, 적어도, 원료가스들이 접촉되는 장치부품의 표면은, 산화알루미늄으로 만들어진 기상성장장치.
  36. 제35항에 있어서, 원료가스들과 접촉되며 원료가스들의 분해온도 이하의 온도까지 가열되는 장치부품은, 금속산화물유전체막의 기상성장을 수행하기 위한 진공실 내벽인 기상성장장치.
  37. 제35항에 있어서, 원료가스들과 접촉되며 원료가스들의 분해온도 이하의 온도까지 가열되는 장치부품은, 금속산화물유전체막의 기상성장을 수행하기 위한 진공실 내벽에 설치된 라이너(liner)를 포함하는 기상성장장치.
  38. 제32항 내지 제37항 중 어느 한 항에 있어서, 기상성장장치는, 진공실의 벽들을 가열하기 위한 벽가열수단을 포함하고, 유기금속가스들이 충분히 높은 증기압을 가지게 하는 온도 이상이며 각각의 유기금속가스의 분해온도 이하인 온도로 설정되는 기상성장장치.
  39. 제32항 내지 제38항 중 어느 한 항에 있어서, 기상성장장치는, 개별적인 원료가스들을 진공실 속으로 도입하기 위한 파이프들로서 개개의 독립된 파이프들을 포함하는 기상성장장치.
  40. 제32항 내지 제39항 중 어느 한 항에 있어서, 기상성장장치는, 진공실과, 기판을 가열하기 위한 히터가 구비된 히터실을 별도로 구비하며, 히터실에는 배기가스들을 위한 펌프들이 독립되게 제공되는 기상성장장치.
  41. 제40항에 있어서, 진공실 및 히터실은 서셉터 위에 탑재된 기판들을 교체하기 위한 핀들을 위한 홀들을 통하여 서로 통해있고, 이 홀들은 진공실과 히터실을 분리하는 기판들에 의해 닫여지는 기상성장장치.
  42. 제32항 내지 제41항 중 어느 한 항에 있어서, 진공실을 진공으로 만들기 위한 배기라인들로서, 펌프에 연결된 주배기라인과, 수냉트랩을 진공실 및 펌프 사이에 구비한 보조배기라인을 더 포함하는 기상성장장치.
  43. 제32항 내지 제42항 중 어느 한 항에 있어서, 진공식을 알루미늄으로 만들어진 기상성장장치.
  44. 원료가스들인 유기금속가스들 및 산화가스를 기판 위에서 서로 접촉되게끔 사용하여, 금속산화물유전체재료를 진공실 내의 기판 위에 기상성장하기 위해 사용되는 기상성장장치에 있어서,
    기판이 진공실 및 배기실 사이에 놓여지고 치워질 때 개구될 수 있고 원료가스들이 밸브에 들러붙는 것을 방지하기 위해 밸브의 진공실 쪽에 이동가능한 차폐판을 가지는 밸브를 포함하는 기상성장장치.
  45. 제44항에 있어서, 이동가능한 차폐판은, 유기금속가스들이 충분히 높은 증기압의 가지게 하는 온도 이상이며 각각의 유기금속가스의 분해온도 이하인 온도로 설정되는 기상성장장치.
  46. 제32항 내지 제45항 중 어느 한 항에 있어서, 기상성장장치는 반도체장치의 커패시터막의 형성을 위해 사용되는 기상성장장치.
KR10-2001-7001504A 1998-08-03 1999-08-02 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치 KR100433465B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP10-219183 1998-08-03
JP21918798A JP3171246B2 (ja) 1998-08-03 1998-08-03 金属酸化物誘電体膜の気相成長方法
JP10219184A JP3109485B2 (ja) 1998-08-03 1998-08-03 金属酸化物誘電体膜の気相成長方法
JP10-219184 1998-08-03
JP10-219187 1998-08-03
JP10219183A JP3111994B2 (ja) 1998-08-03 1998-08-03 金属酸化物誘電体材料の気相成長装置

Publications (2)

Publication Number Publication Date
KR20010085328A true KR20010085328A (ko) 2001-09-07
KR100433465B1 KR100433465B1 (ko) 2004-05-31

Family

ID=27330251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7001504A KR100433465B1 (ko) 1998-08-03 1999-08-02 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치

Country Status (4)

Country Link
EP (1) EP1115148A4 (ko)
KR (1) KR100433465B1 (ko)
TW (1) TW437058B (ko)
WO (1) WO2000008680A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478744B1 (ko) * 2002-05-02 2005-03-28 주성엔지니어링(주) 서셉터 및 이의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015243A1 (fr) * 2000-08-11 2002-02-21 Tokyo Electron Limited Dispositif et traitement de substrat
KR100379941B1 (ko) * 2001-03-06 2003-04-11 주승기 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
CN1496584A (zh) * 2001-03-09 2004-05-12 �ձ�������ʽ���� 金属氧化物介电膜气相生长方法和pzt膜
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
WO2005106956A1 (ja) 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
KR100960284B1 (ko) 2005-09-01 2010-06-07 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법
JP5092461B2 (ja) * 2007-03-09 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
CN107058976A (zh) * 2017-03-28 2017-08-18 常州大学 用于制备大面积钙钛矿薄膜的脉冲cvd设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006363A (en) * 1988-12-08 1991-04-09 Matsushita Electric Industries Co., Ltd. Plasma assited MO-CVD of perooskite dalectric films
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JP2799134B2 (ja) * 1992-09-22 1998-09-17 三菱電機株式会社 チタン酸バリウムストロンチウム系誘電体薄膜用ｃｖｄ原料およびメモリー用キャパシタ
JP3032416B2 (ja) * 1993-01-25 2000-04-17 大阪瓦斯株式会社 Ｃｖｄ薄膜形成方法
JPH08293494A (ja) * 1995-04-24 1996-11-05 Canon Inc 半導体装置
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
JP3853406B2 (ja) * 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
JPH09223673A (ja) * 1996-02-19 1997-08-26 Daido Steel Co Ltd 半導体基板の除電方法
JPH09321234A (ja) * 1996-03-25 1997-12-12 Sharp Corp 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JPH09289291A (ja) * 1996-04-19 1997-11-04 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
KR0183868B1 (ko) * 1996-05-25 1999-04-15 김광호 강유전체막 및 그의 형성방법
JPH1012833A (ja) * 1996-06-25 1998-01-16 Sharp Corp 強誘電体膜被覆基体及びその用途
KR100223939B1 (ko) * 1996-09-07 1999-10-15 구본준 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법
JPH10144878A (ja) * 1996-11-06 1998-05-29 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478744B1 (ko) * 2002-05-02 2005-03-28 주성엔지니어링(주) 서셉터 및 이의 제조방법

Also Published As

Publication number Publication date
EP1115148A1 (en) 2001-07-11
TW437058B (en) 2001-05-28
WO2000008680A1 (fr) 2000-02-17
EP1115148A4 (en) 2005-06-01
KR100433465B1 (ko) 2004-05-31

Similar Documents

Publication Publication Date Title
US5618761A (en) Method of manufacturing a perovskite thin film dielectric
US6849505B2 (en) Semiconductor device and method for fabricating the same
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
EP1306889B1 (en) Electronic device with electrode and its manufacture
US5686151A (en) Method of forming a metal oxide film
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
EP1212476B1 (en) Dielectric films and methods of forming same
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
US6392265B2 (en) Semiconductor device
KR100433465B1 (ko) 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
KR100344709B1 (ko) 반도체 장치와 그 제조 방법
US20030175425A1 (en) Vapor phase deposition method for metal oxide dielectric film
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3353835B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
EP1205576A1 (en) Method for producing ceramic and apparatus for producing the same, semiconductor device, and piezoelectric device
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
JP2002270787A (ja) 半導体装置とその製造方法
JP2004063891A (ja) 強誘電体メモリの製造方法
JPH05175422A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee