JPH08293494A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08293494A JPH08293494A JP7098500A JP9850095A JPH08293494A JP H08293494 A JPH08293494 A JP H08293494A JP 7098500 A JP7098500 A JP 7098500A JP 9850095 A JP9850095 A JP 9850095A JP H08293494 A JPH08293494 A JP H08293494A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- tan
- oxide film
- tantalum oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 25
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 32
- 238000002441 X-ray diffraction Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910003070 TaOx Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 125000004429 atom Chemical group 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000012528 membrane Substances 0.000 description 9
- 125000004433 nitrogen atom Chemical group N* 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 238000005546 reactive sputtering Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004453 electron probe microanalysis Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 150000003482 tantalum compounds Chemical group 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 208000018459 dissociative disease Diseases 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 高い比誘電率、低誘電損失、低リーク電流と
いう優れた特性をもつタンタル酸化膜を得る。 【構成】 窒化タンタル膜を酸化することで得られたタ
ンタル酸化膜ＴａＯｘ（ｘ＝２．５±０．１）を絶縁膜
１０２とする。
いう優れた特性をもつタンタル酸化膜を得る。 【構成】 窒化タンタル膜を酸化することで得られたタ
ンタル酸化膜ＴａＯｘ（ｘ＝２．５±０．１）を絶縁膜
１０２とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に絶縁膜としてタンタル酸化膜を用いる半導体装置に関
するものである。
に絶縁膜としてタンタル酸化膜を用いる半導体装置に関
するものである。
【０００２】
【従来の技術】近年、ＭＯＳ型ＤＲＡＭの高集積化に伴
い、シリコンの酸化膜を薄くし、電界を高めることで蓄
積電荷を一定値以上に保つ試みがなされてきている。極
薄シリコン酸化膜の改良はフラッシュメモリーの実用化
等から、数ｎｍのレベルにまで進められてきたが、現実
にはほぼ限界に近い。
い、シリコンの酸化膜を薄くし、電界を高めることで蓄
積電荷を一定値以上に保つ試みがなされてきている。極
薄シリコン酸化膜の改良はフラッシュメモリーの実用化
等から、数ｎｍのレベルにまで進められてきたが、現実
にはほぼ限界に近い。
【０００３】そこで、シリコンの酸化膜に比べて比誘電
率が約２０〜２５と大きいＴａ2 Ｏ 5 膜が次世代ＤＲＡ
Ｍに使用される絶縁膜として注目されており、有機アル
キルガスを用いるＣＶＤ法、反応性スパッタによる方
法、そしてＴａの直接酸化法等が広く検討されている。
率が約２０〜２５と大きいＴａ2 Ｏ 5 膜が次世代ＤＲＡ
Ｍに使用される絶縁膜として注目されており、有機アル
キルガスを用いるＣＶＤ法、反応性スパッタによる方
法、そしてＴａの直接酸化法等が広く検討されている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
技術によって成膜されたＴａ2 Ｏ5 膜は、Ｔａ2 Ｏ5 膜
の酸素欠陥に起因すると思われるリーク電流あるいは誘
電損失の増加から、高い誘電率を持ちながらも、実用レ
ベルでは使用が困難であった。又、熱処理や酸素プラズ
マ処理によるＴａ2 Ｏ5 膜の改質により、酸素欠陥を補
ってリーク電流を減らす方法が検討されているが、酸化
に伴うＳｉ層とのシリサイド化（ＴａＳｉ）や、下地Ｓ
ｉ層の酸化による実質的な誘電率の低下（Ｔａ2 Ｏ5 ＋
ＳｉＯ2 ）等の問題が示唆されている。
技術によって成膜されたＴａ2 Ｏ5 膜は、Ｔａ2 Ｏ5 膜
の酸素欠陥に起因すると思われるリーク電流あるいは誘
電損失の増加から、高い誘電率を持ちながらも、実用レ
ベルでは使用が困難であった。又、熱処理や酸素プラズ
マ処理によるＴａ2 Ｏ5 膜の改質により、酸素欠陥を補
ってリーク電流を減らす方法が検討されているが、酸化
に伴うＳｉ層とのシリサイド化（ＴａＳｉ）や、下地Ｓ
ｉ層の酸化による実質的な誘電率の低下（Ｔａ2 Ｏ5 ＋
ＳｉＯ2 ）等の問題が示唆されている。
【０００５】本発明の目的は、上記従来例の問題点、す
なわちＴａ2 Ｏ5 膜のリーク電流に代表される膜特性を
改善し、誘電膜として実用可能なＴａ2 Ｏ5 膜を作成す
ることにある。又、本発明の別の目的は、より簡便な方
法でストイキオメトリなＴａ 2 Ｏ5 膜を作成することに
ある。さらに、本発明の目的は、最小限の工程で半導体
装置内に抵抗体及び誘電体膜を作成することにある。
なわちＴａ2 Ｏ5 膜のリーク電流に代表される膜特性を
改善し、誘電膜として実用可能なＴａ2 Ｏ5 膜を作成す
ることにある。又、本発明の別の目的は、より簡便な方
法でストイキオメトリなＴａ 2 Ｏ5 膜を作成することに
ある。さらに、本発明の目的は、最小限の工程で半導体
装置内に抵抗体及び誘電体膜を作成することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
窒化タンタル膜を酸化することで得られたタンタル酸化
膜を絶縁膜とすることを特徴とする。なお、ここでいう
「絶縁膜」には勿論誘電体膜も含まれ、例えば本発明に
係わる絶縁膜は絶縁ゲート型トランジスタのゲート絶縁
膜、コンデンサの誘電体膜として好適に用いられる。
窒化タンタル膜を酸化することで得られたタンタル酸化
膜を絶縁膜とすることを特徴とする。なお、ここでいう
「絶縁膜」には勿論誘電体膜も含まれ、例えば本発明に
係わる絶縁膜は絶縁ゲート型トランジスタのゲート絶縁
膜、コンデンサの誘電体膜として好適に用いられる。
【０００７】本発明においては、従来例に於いて示され
た問題点を解決し、高集積なＭＯＳ−ＦＥＴに適用可能
な高い比誘電率をもち、低いリーク電流、低誘電損失な
Ｔａ 2 Ｏ5 膜を作成することを可能とした。
た問題点を解決し、高集積なＭＯＳ−ＦＥＴに適用可能
な高い比誘電率をもち、低いリーク電流、低誘電損失な
Ｔａ 2 Ｏ5 膜を作成することを可能とした。
【０００８】本発明によれば、反応性スパッタリング
法、ＣＶＤ法等によって作成したＴａ 2 Ｎ及びＴａＮの
混合膜であるＴａＮ0.8 膜を酸化することで、酸素欠陥
が少なくリーク電流の小さいＴａ2 Ｏ5 膜を作成でき
る。
法、ＣＶＤ法等によって作成したＴａ 2 Ｎ及びＴａＮの
混合膜であるＴａＮ0.8 膜を酸化することで、酸素欠陥
が少なくリーク電流の小さいＴａ2 Ｏ5 膜を作成でき
る。
【０００９】上記ＴａＮ0.8 膜は、ＣＶＤ法による場合
は、原料ガスとしてＴａＣｌ4とＮＨ4を用い、堆積温度
４００〜６００℃の間で成膜を行うことで得られ、反応
性スパッタリング法による場合は、純度４Ｎ８（９９、
９９８％）以上のＴａターゲットをＡｒ及びＮ2 の混合
ガス中でＤＣスパッタリングする事で得られる。
は、原料ガスとしてＴａＣｌ4とＮＨ4を用い、堆積温度
４００〜６００℃の間で成膜を行うことで得られ、反応
性スパッタリング法による場合は、純度４Ｎ８（９９、
９９８％）以上のＴａターゲットをＡｒ及びＮ2 の混合
ガス中でＤＣスパッタリングする事で得られる。
【００１０】反応性スパッタリング法を用いる場合、上
記混合ガス中のＮ2流量比を変化させることで、Ｔａ2
Ｎ→ＴａＮ0.8 →ＴａＮへと膜の組成を変化させること
ができる（ＣＶＤ法による場合、上記２種類のガス流量
比を変えることで、反応性スパッタリングと同様に膜の
組成を変化させることができ、ＴａＮ0.8 を成膜するこ
とができる。）。なお、窒化タンタル膜の膜の組成を変
化させるには、全ガス圧力（Ａｒ＋Ｎ2 ）、ＤＣパワ
ー、基板温度等を変えてもよい。この膜質の変化はＸ線
回折（ＸＲＤ）によって観測、判別される。
記混合ガス中のＮ2流量比を変化させることで、Ｔａ2
Ｎ→ＴａＮ0.8 →ＴａＮへと膜の組成を変化させること
ができる（ＣＶＤ法による場合、上記２種類のガス流量
比を変えることで、反応性スパッタリングと同様に膜の
組成を変化させることができ、ＴａＮ0.8 を成膜するこ
とができる。）。なお、窒化タンタル膜の膜の組成を変
化させるには、全ガス圧力（Ａｒ＋Ｎ2 ）、ＤＣパワ
ー、基板温度等を変えてもよい。この膜質の変化はＸ線
回折（ＸＲＤ）によって観測、判別される。
【００１１】図４は、Ｎ2 流量比の変化に対して、基板
上に堆積した窒化タンタル膜のＸＲＤピークを示したも
のである。図に示したように、Ｎ2 流量比の増化に伴っ
て（（ａ）→（ｂ）→（ｃ））、ピーク位置が変化し、
ピーク位置から膜組成がＴａ 2 Ｎ→ＴａＮ0.8 →ＴａＮ
と変化しているのがわかる。この膜組成の変化に伴っ
て、窒化タンタル膜の比抵抗は、図５に示すようになだ
らかに上昇し、ＥＰＭＡ（電子プローブ微小分析法）の
測定によると膜中の窒素含有量も増加しているのがわか
る。
上に堆積した窒化タンタル膜のＸＲＤピークを示したも
のである。図に示したように、Ｎ2 流量比の増化に伴っ
て（（ａ）→（ｂ）→（ｃ））、ピーク位置が変化し、
ピーク位置から膜組成がＴａ 2 Ｎ→ＴａＮ0.8 →ＴａＮ
と変化しているのがわかる。この膜組成の変化に伴っ
て、窒化タンタル膜の比抵抗は、図５に示すようになだ
らかに上昇し、ＥＰＭＡ（電子プローブ微小分析法）の
測定によると膜中の窒素含有量も増加しているのがわか
る。
【００１２】さらに、図４，図５に示した３種類の窒化
タンタル膜の抵抗体としての安定性を調べるため、各窒
化タンタル膜をパターニング等によって加工し、電圧を
パルス状に印加して抵抗変化を測定した。各窒化タンタ
ル膜厚は約０．１μｍ、巾及び長さは１０μｍ×３０μ
ｍ（約３シート）、電極取り出しにアルミニウム配線を
用い、パッシベーション膜としてプラズマＣＶＤによる
ＳｉＮ膜を堆積している。又基板は熱酸化膜が約１．０
μｍ形成されたＳｉウエハである。印加電圧は約２５
Ｖ、パルス巾は３μｓｅｃ、パルス周波数は２０ｋＨｚ
である。
タンタル膜の抵抗体としての安定性を調べるため、各窒
化タンタル膜をパターニング等によって加工し、電圧を
パルス状に印加して抵抗変化を測定した。各窒化タンタ
ル膜厚は約０．１μｍ、巾及び長さは１０μｍ×３０μ
ｍ（約３シート）、電極取り出しにアルミニウム配線を
用い、パッシベーション膜としてプラズマＣＶＤによる
ＳｉＮ膜を堆積している。又基板は熱酸化膜が約１．０
μｍ形成されたＳｉウエハである。印加電圧は約２５
Ｖ、パルス巾は３μｓｅｃ、パルス周波数は２０ｋＨｚ
である。
【００１３】測定結果を図６に示す。図４に示した
（ａ）型のピークを示すＴａ2 Ｎ膜の抵抗変化は初期抵
抗値Ｒint に対して負の方向、すなわちΔＲ／Ｒint＜
０の方向へ抵抗変化が生じている。又、（ｃ）型のピー
クを示すＴａＮ膜はΔＲ／Ｒint＞０の方向へ抵抗変化
が生ずる。一方、（ｂ）型のピークを示すＴａＮ0.8 膜
は、与えられたパルス印加に対して、
（ａ）型のピークを示すＴａ2 Ｎ膜の抵抗変化は初期抵
抗値Ｒint に対して負の方向、すなわちΔＲ／Ｒint＜
０の方向へ抵抗変化が生じている。又、（ｃ）型のピー
クを示すＴａＮ膜はΔＲ／Ｒint＞０の方向へ抵抗変化
が生ずる。一方、（ｂ）型のピークを示すＴａＮ0.8 膜
は、与えられたパルス印加に対して、
【００１４】
【数１】ΔＲ／Ｒint ＜±１．０％ の挙動を示し、前述した（ａ）及び（ｃ）型のＸＲＤピ
ークを示す窒化タンタル膜とは異なった挙動を示す。こ
れらの挙動は、以下の様に説明される。
ークを示す窒化タンタル膜とは異なった挙動を示す。こ
れらの挙動は、以下の様に説明される。
【００１５】すなわち、パルス印加を与えられた窒化タ
ンタル膜は、その熱エネルギーにより、Ｔａ原子とＮ原
子の結合と解離が生ずる。図４において（ａ）型のピー
クを示すＴａ2 Ｎ膜は化学的に安定な状態にある完全な
Ｔａ2 Ｎ膜へ近づいていくためＴａ原子とＮ原子の解離
反応が進み、実際に抵抗体として測定される抵抗値が低
くなっていく。一方、（ｃ）型のピークを示すＴａＮ膜
は、やはり安定なＴａＮ膜へ構造が変化するため、Ｔａ
原子との結合に関与していなかったＮ原子がＴａ原子と
結合し、抵抗値が増加する。ところが、（ｂ）型のピー
クを示すＴａＮ 0.8 膜は、ほとんど全てのＮ原子とＴａ
原子が結合に関与しているため、上記（ａ）型及び
（ｂ）型の窒化タンタル膜で示した様な再結合あるいは
解離反応が進行しない。ゆえに、熱エネルギーを与えた
際にも抵抗値の変化が生じない。言い換えれば、図４に
示した（ｂ）型のピークを示すＴａＮ0.8 膜は、Ｔａ原
子とＮ原子が強く結合したエネルギー的に安定な状態の
タンタル化合物であると言える。
ンタル膜は、その熱エネルギーにより、Ｔａ原子とＮ原
子の結合と解離が生ずる。図４において（ａ）型のピー
クを示すＴａ2 Ｎ膜は化学的に安定な状態にある完全な
Ｔａ2 Ｎ膜へ近づいていくためＴａ原子とＮ原子の解離
反応が進み、実際に抵抗体として測定される抵抗値が低
くなっていく。一方、（ｃ）型のピークを示すＴａＮ膜
は、やはり安定なＴａＮ膜へ構造が変化するため、Ｔａ
原子との結合に関与していなかったＮ原子がＴａ原子と
結合し、抵抗値が増加する。ところが、（ｂ）型のピー
クを示すＴａＮ 0.8 膜は、ほとんど全てのＮ原子とＴａ
原子が結合に関与しているため、上記（ａ）型及び
（ｂ）型の窒化タンタル膜で示した様な再結合あるいは
解離反応が進行しない。ゆえに、熱エネルギーを与えた
際にも抵抗値の変化が生じない。言い換えれば、図４に
示した（ｂ）型のピークを示すＴａＮ0.8 膜は、Ｔａ原
子とＮ原子が強く結合したエネルギー的に安定な状態の
タンタル化合物であると言える。
【００１６】なお、Ｔａ原子とＮ原子が強く結合したエ
ネルギー的に安定な状態のタンタル化合物であるか否か
はＸ線回折により（ｂ）型のピークを示すか否かで判断
できるが、実用上パルス印加による熱ストレスに対し
て、２．０×１０8パルスを加えたときに抵抗変化が±
１．０％以内の条件を満足するものであることが好まし
い（例えば、前述した条件下で抵抗率変化の測定を行い
抵抗変化が±１．０％以内か否かの測定を行う）。そし
て、（ｂ）型のピークを示すＴａＮ0.8 膜の製造条件の
設定にあたっては、抵抗率変化がより少なくなるように
条件設定を行うことが望まれる。
ネルギー的に安定な状態のタンタル化合物であるか否か
はＸ線回折により（ｂ）型のピークを示すか否かで判断
できるが、実用上パルス印加による熱ストレスに対し
て、２．０×１０8パルスを加えたときに抵抗変化が±
１．０％以内の条件を満足するものであることが好まし
い（例えば、前述した条件下で抵抗率変化の測定を行い
抵抗変化が±１．０％以内か否かの測定を行う）。そし
て、（ｂ）型のピークを示すＴａＮ0.8 膜の製造条件の
設定にあたっては、抵抗率変化がより少なくなるように
条件設定を行うことが望まれる。
【００１７】このように図４において（ｂ）型のピーク
を示し、パルス印加によるストレステストによって抵抗
変化率が±１．０％以内と化学的に強い結合力を持ち、
結晶性の良い窒化タンタル膜を陽極酸化法、低温（３０
０〜６００℃）ドライＯ2 酸化、Ｏ3 −プラズマ酸化法
等で酸化した。図７に例として低温でドライＯ2 酸化を
施した場合の酸化時間に対する酸化膜厚の関係を示す。
参考のためＴａを同様の条件で酸化した場合も図中に示
してある。図７より、Ｔａに比べて上記窒化タンタル膜
の酸化速度は著しく遅い。この傾向は、他の酸化方法で
ある陽極酸化やＯ3 −プラズマ酸化においても同様であ
り、その理由として、上述した（ｂ）型の強く化学結合
した窒化タンタル膜を酸化する場合、Ｏ原子がＮ原子と
Ｔａ原子の強い結合を断ってから、Ｔａ原子と結合しな
ければならないため、酸化に余分なエネルギーを必要と
し、酸化速度がＴａ膜を直接酸化する場合よりも遅くな
るものと考えられる。このような酸化速度の低下によっ
てよりち密で、制御性の良いＴａ2 Ｏ5 膜を得ることが
できる。さらに、上記効果によって、下地にシリコン基
板を用いた場合にも、酸化膜とシリコン基板界面で反応
するシリサイド化を制御するために充分な酸化速度を得
ることができる。なお、Ｏ3 −プラズマ酸化法で酸化を
行う場合は、成膜温度１００〜４００℃で１０〜６０
分、Ｒｆ出力０．５〜１．０Ｗ（５０ｋＨｚ）、圧力
１．０〜２．０Ｔｏｒｒの条件下で行うことができる。
を示し、パルス印加によるストレステストによって抵抗
変化率が±１．０％以内と化学的に強い結合力を持ち、
結晶性の良い窒化タンタル膜を陽極酸化法、低温（３０
０〜６００℃）ドライＯ2 酸化、Ｏ3 −プラズマ酸化法
等で酸化した。図７に例として低温でドライＯ2 酸化を
施した場合の酸化時間に対する酸化膜厚の関係を示す。
参考のためＴａを同様の条件で酸化した場合も図中に示
してある。図７より、Ｔａに比べて上記窒化タンタル膜
の酸化速度は著しく遅い。この傾向は、他の酸化方法で
ある陽極酸化やＯ3 −プラズマ酸化においても同様であ
り、その理由として、上述した（ｂ）型の強く化学結合
した窒化タンタル膜を酸化する場合、Ｏ原子がＮ原子と
Ｔａ原子の強い結合を断ってから、Ｔａ原子と結合しな
ければならないため、酸化に余分なエネルギーを必要と
し、酸化速度がＴａ膜を直接酸化する場合よりも遅くな
るものと考えられる。このような酸化速度の低下によっ
てよりち密で、制御性の良いＴａ2 Ｏ5 膜を得ることが
できる。さらに、上記効果によって、下地にシリコン基
板を用いた場合にも、酸化膜とシリコン基板界面で反応
するシリサイド化を制御するために充分な酸化速度を得
ることができる。なお、Ｏ3 −プラズマ酸化法で酸化を
行う場合は、成膜温度１００〜４００℃で１０〜６０
分、Ｒｆ出力０．５〜１．０Ｗ（５０ｋＨｚ）、圧力
１．０〜２．０Ｔｏｒｒの条件下で行うことができる。
【００１８】このように、上記窒化タンタル膜を酸化す
ることによって得られたタンタル酸化膜の特性を調べる
ため、図８に示したようなｎ型シリコン基板８０３上に
上記タンタル酸化膜８０２を６００℃のドライＯ2 酸化
で作成し、さらにＡｌ電極８０１を上部電極としてパタ
ーニングしたＭＩＳ型キャパシタを作成した。又、比較
検討のために、前述した（ａ）型及び（ｃ）型のＸ線回
折ピークを示す窒化タンタル膜と、タンタル膜を前述し
た方法で酸化し、同一のＭＩＳ型キャパシタを作成し
た。容量の測定は１０ｋＨｚでのＣ−Ｖ測定結果から下
部電極の空乏層容量が無視できる上部電極負バイアスで
の容量値として測定した。又、Ｉ−Ｖ特性の測定は上部
電極に正又は負の電圧を印加掃引して測定した。
ることによって得られたタンタル酸化膜の特性を調べる
ため、図８に示したようなｎ型シリコン基板８０３上に
上記タンタル酸化膜８０２を６００℃のドライＯ2 酸化
で作成し、さらにＡｌ電極８０１を上部電極としてパタ
ーニングしたＭＩＳ型キャパシタを作成した。又、比較
検討のために、前述した（ａ）型及び（ｃ）型のＸ線回
折ピークを示す窒化タンタル膜と、タンタル膜を前述し
た方法で酸化し、同一のＭＩＳ型キャパシタを作成し
た。容量の測定は１０ｋＨｚでのＣ−Ｖ測定結果から下
部電極の空乏層容量が無視できる上部電極負バイアスで
の容量値として測定した。又、Ｉ−Ｖ特性の測定は上部
電極に正又は負の電圧を印加掃引して測定した。
【００１９】図９にａｃｃｕｍｌａｔｅ側、すなわち上
部電極負バイアス時に得られた容量値から計算した各酸
化膜の比誘電率を示す。比較のため、代表的なＳｉＯ2
の値も示すが、
部電極負バイアス時に得られた容量値から計算した各酸
化膜の比誘電率を示す。比較のため、代表的なＳｉＯ2
の値も示すが、
【００２０】
【数２】 に比べ、３種数の窒化物から得られたタンタル酸化膜の
比誘電率ε(TaOx)は約２０〜２５と約３倍の値を示す。
比誘電率ε(TaOx)は約２０〜２５と約３倍の値を示す。
【００２１】Ｔａ膜の酸化によるタンタル酸化膜は他の
３種類に比べ弱干低い比誘電率の値を示すが、これは界
面でのＳｉとの酸化反応により、Ｔａ2 Ｏ5 ／ＳｉＯ2
の二重構造をとるために実質的な比誘電率の低下が生じ
ているためである。
３種類に比べ弱干低い比誘電率の値を示すが、これは界
面でのＳｉとの酸化反応により、Ｔａ2 Ｏ5 ／ＳｉＯ2
の二重構造をとるために実質的な比誘電率の低下が生じ
ているためである。
【００２２】図１０は、上記各タンタル酸化物の誘電損
失角ｔａｎδを測定した結果である。ｔａｎδはタンタ
ル酸化物の前駆体がＴａ＞＞ＴａＮ＞Ｔａ2 Ｎ＞ＴａＮ
0.8の順に小さな値を示しており、酸化膜に電場がかか
った際に生ずるヒステリシスが上記の順に小さいことを
意味している。このことは、前述したＴａ原子とＮ原子
の結合力の強さの差と、窒化物の平衡状態の安定性の差
によって、タンタル酸化物の酸素欠陥等の組成の安定性
が前駆体の状態に依存していることを示している。
失角ｔａｎδを測定した結果である。ｔａｎδはタンタ
ル酸化物の前駆体がＴａ＞＞ＴａＮ＞Ｔａ2 Ｎ＞ＴａＮ
0.8の順に小さな値を示しており、酸化膜に電場がかか
った際に生ずるヒステリシスが上記の順に小さいことを
意味している。このことは、前述したＴａ原子とＮ原子
の結合力の強さの差と、窒化物の平衡状態の安定性の差
によって、タンタル酸化物の酸素欠陥等の組成の安定性
が前駆体の状態に依存していることを示している。
【００２３】さらに、上記各タンタル酸化物のＩ−Ｖ特
性すなわちリーク電流の挙動を測定したのが図１１であ
る。図中曲線（ａ）は前駆体がＴａＮ、（ｂ）はＴａＮ
0.8、（ｃ）はＴａ2 Ｎ、（ｄ）はＴａの特性である。
図からわかるように、（ｂ）のＴａＮ0.8 が印加電圧に
対して最も小さいリーク電流値を示し、Ｖ＝−３〜＋３
Ｖの範囲においてＪ＝１０-7Ａ／ｃｍ2 以下である。
（ａ）のＴａＮ及び（ｃ）のＴａ2 Ｎの場合はＪ＝１０
-7Ａ／ｃｍ2 以下の範囲はＶ＝−１〜２Ｖであり、
（ｂ）のＴａＮ0.8 を前駆体として作成されたタンタル
酸化膜は、著しくリーク電流を減少させることが判明し
た。（ｄ）で示されたＴａを前駆体とした酸化膜は、酸
素欠陥の多さと、Ｓｉ界面でのシリサイド化により、誘
電膜としては使用不可能な特性であった。
性すなわちリーク電流の挙動を測定したのが図１１であ
る。図中曲線（ａ）は前駆体がＴａＮ、（ｂ）はＴａＮ
0.8、（ｃ）はＴａ2 Ｎ、（ｄ）はＴａの特性である。
図からわかるように、（ｂ）のＴａＮ0.8 が印加電圧に
対して最も小さいリーク電流値を示し、Ｖ＝−３〜＋３
Ｖの範囲においてＪ＝１０-7Ａ／ｃｍ2 以下である。
（ａ）のＴａＮ及び（ｃ）のＴａ2 Ｎの場合はＪ＝１０
-7Ａ／ｃｍ2 以下の範囲はＶ＝−１〜２Ｖであり、
（ｂ）のＴａＮ0.8 を前駆体として作成されたタンタル
酸化膜は、著しくリーク電流を減少させることが判明し
た。（ｄ）で示されたＴａを前駆体とした酸化膜は、酸
素欠陥の多さと、Ｓｉ界面でのシリサイド化により、誘
電膜としては使用不可能な特性であった。
【００２４】以上示したように、Ｘ線回折によって図４
の（ｂ）に示すピークを持つＴａＮ 0.8 膜をドライＯ2
酸化、陽極酸化、Ｏ3 −プラズマ酸化等で酸化すること
で得られたタンタル酸化膜は、他のタンタル酸化膜と比
べ、誘電損失角ｔａｎδやリーク電流特性等、ＤＲＡＭ
ゲート酸化膜やキャパシタとして充分実用可能であるこ
とが判明した。又、上記ＴａＮ0.8 膜は、上記酸化方法
によりＴａ原子とＮ原子が他の窒化物と比べて非常に強
く結合した安定な化合物であるために、前述したＴａＮ
0.8 膜が下地Ｓｉ界面とのシリサイド化が少なく、又高
い結晶性ゆえによりストイキオメトリーなＴａ2 Ｏ5 に
近い酸化膜が得られた。
の（ｂ）に示すピークを持つＴａＮ 0.8 膜をドライＯ2
酸化、陽極酸化、Ｏ3 −プラズマ酸化等で酸化すること
で得られたタンタル酸化膜は、他のタンタル酸化膜と比
べ、誘電損失角ｔａｎδやリーク電流特性等、ＤＲＡＭ
ゲート酸化膜やキャパシタとして充分実用可能であるこ
とが判明した。又、上記ＴａＮ0.8 膜は、上記酸化方法
によりＴａ原子とＮ原子が他の窒化物と比べて非常に強
く結合した安定な化合物であるために、前述したＴａＮ
0.8 膜が下地Ｓｉ界面とのシリサイド化が少なく、又高
い結晶性ゆえによりストイキオメトリーなＴａ2 Ｏ5 に
近い酸化膜が得られた。
【００２５】さらに、上記ＴａＮ0.8 は、高い印加電
圧、大電流に対しても安定な抵抗体であるため、半導体
装置内に一度に抵抗体と誘電体を作製することが可能で
ある。
圧、大電流に対しても安定な抵抗体であるため、半導体
装置内に一度に抵抗体と誘電体を作製することが可能で
ある。
【００２６】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 〔実施例１〕図１は本発明に於いて示したタンタル酸化
物の誘電体をｐ型ＭＯＳトランジスターのゲート膜及び
キャパシタ膜として適用した場合の一般的な構成を示す
断面図である。図１では、ＤＲＡＭメモリセルの場合に
ついて示した。図１に於いて、１００はｎ型Ｓｉ基板、
１０１はフィールド酸化膜、１０２はゲート膜及びキャ
パシタ膜としてのＴａ2 Ｏ5 膜、１０３はポリシリコン
ゲート電極及びキャパシタ電極、１０４はビット線であ
るＡｌ配線、１０５は層間膜であるところのＰＳＧ膜、
１０６は保護膜であるところのＰ−ＳｉＮ膜、１０７は
ソース及びドレインコンタクト領域であるところのｎ+
領域である。ここで、ゲート及びキャパシタ膜であるＴ
ａ2 Ｏ5 膜は前述したＴａＮ0.8 膜を成膜、パターニン
グした後、前述した酸化方法により同時に形成される。
前述したように、本発明により形成されたＴａ2 Ｏ5 膜
１０２は、高比誘電率であり、又リーク電流も小さいた
め、ＤＲＡＭメモリセルサイズが小さくなっても充分使
用可能なゲート及びキャパシタ絶縁膜を得ることができ
る。
詳細に説明する。 〔実施例１〕図１は本発明に於いて示したタンタル酸化
物の誘電体をｐ型ＭＯＳトランジスターのゲート膜及び
キャパシタ膜として適用した場合の一般的な構成を示す
断面図である。図１では、ＤＲＡＭメモリセルの場合に
ついて示した。図１に於いて、１００はｎ型Ｓｉ基板、
１０１はフィールド酸化膜、１０２はゲート膜及びキャ
パシタ膜としてのＴａ2 Ｏ5 膜、１０３はポリシリコン
ゲート電極及びキャパシタ電極、１０４はビット線であ
るＡｌ配線、１０５は層間膜であるところのＰＳＧ膜、
１０６は保護膜であるところのＰ−ＳｉＮ膜、１０７は
ソース及びドレインコンタクト領域であるところのｎ+
領域である。ここで、ゲート及びキャパシタ膜であるＴ
ａ2 Ｏ5 膜は前述したＴａＮ0.8 膜を成膜、パターニン
グした後、前述した酸化方法により同時に形成される。
前述したように、本発明により形成されたＴａ2 Ｏ5 膜
１０２は、高比誘電率であり、又リーク電流も小さいた
め、ＤＲＡＭメモリセルサイズが小さくなっても充分使
用可能なゲート及びキャパシタ絶縁膜を得ることができ
る。
【００２７】又、本実施例においてはゲート及びキャパ
シタ電極にポリシリコン１０３を用いているが、かわり
に本発明で述べたＴａＮ0.8 膜を用いてもよい。 〔実施例２〕図２は、本発明をＭＯＳ型トランジスタ及
びキャパシタ搭載のインクジェット型プリンタヘッドに
適用した場合の構成を示す断面図である。
シタ電極にポリシリコン１０３を用いているが、かわり
に本発明で述べたＴａＮ0.8 膜を用いてもよい。 〔実施例２〕図２は、本発明をＭＯＳ型トランジスタ及
びキャパシタ搭載のインクジェット型プリンタヘッドに
適用した場合の構成を示す断面図である。
【００２８】近年インクジェット型プリンターがその経
済性、静粛性等から注目をあびているが、使用されるプ
リンタヘッド基板に駆動用ドライバーを搭載すること
で、高速度化、低コスト化を図ることが可能であり、一
種のトレンドとなりつつある。
済性、静粛性等から注目をあびているが、使用されるプ
リンタヘッド基板に駆動用ドライバーを搭載すること
で、高速度化、低コスト化を図ることが可能であり、一
種のトレンドとなりつつある。
【００２９】図２に於いて、２００はＳｉ基板、２０１
は素子分離のためのフィールド酸化膜、２０２はＭＯＳ
トランジスタのゲート絶縁膜であるところのＴａ2 Ｏ5
膜、２０３はキャパシタ膜であるところのＴａ2 Ｏ
5 膜、２０４はゲート電極であるところのポリシリコン
電極、２０５はＴａＮ0.8 膜、２０６はＡｌ配線、２０
７は層間及び蓄熱層であるところのＰＳＧ膜、２０８は
保護膜であるところのＰ−ＳｉＮ膜である。又、２０９
はヒーター部分であり、発熱が生ずる場所を示す。図２
中には示していないが、発熱部分２０９上をインクが通
っており、Ｐ−ＳｉＮ膜２０８を介して熱がインクに伝
わり、発泡、吐出、印字が行われる。
は素子分離のためのフィールド酸化膜、２０２はＭＯＳ
トランジスタのゲート絶縁膜であるところのＴａ2 Ｏ5
膜、２０３はキャパシタ膜であるところのＴａ2 Ｏ
5 膜、２０４はゲート電極であるところのポリシリコン
電極、２０５はＴａＮ0.8 膜、２０６はＡｌ配線、２０
７は層間及び蓄熱層であるところのＰＳＧ膜、２０８は
保護膜であるところのＰ−ＳｉＮ膜である。又、２０９
はヒーター部分であり、発熱が生ずる場所を示す。図２
中には示していないが、発熱部分２０９上をインクが通
っており、Ｐ−ＳｉＮ膜２０８を介して熱がインクに伝
わり、発泡、吐出、印字が行われる。
【００３０】本実施例において、キャパシタ膜であると
ころのＴａ2 Ｏ5 膜２０３は発熱抵抗体であるところの
ＴａＮ0.8 膜２０５成膜の際同時に成膜される。その
後、フォトリソグラフィー等の技術を用いて所定のパタ
ーニングを行った後陽極酸化によりキャパシタ膜２０３
が作製される。この方法を用いることにより、キャパシ
タ膜２０３と発熱抵抗層が一度につくられるため、より
容易で低コストなプロセスを行うことが可能となった。
又、発熱部分２０９をパターニングによりＡｌ下のＴａ
Ｎを露出させるのであるが、この工程を行った後にキャ
パシタ膜２０３を作製するための陽極酸化を行い、発熱
抵抗層であるＴａＮ0.8 膜２０５の上層部を一部Ｔａ2
Ｏ5 へ変化させて高耐久の発熱部分を作製してもよい。
このときキャパシタＴａ2 Ｏ5 膜２０３はやはりＴａ2
Ｏ5 ／ＴａＮの２重構造をとる。
ころのＴａ2 Ｏ5 膜２０３は発熱抵抗体であるところの
ＴａＮ0.8 膜２０５成膜の際同時に成膜される。その
後、フォトリソグラフィー等の技術を用いて所定のパタ
ーニングを行った後陽極酸化によりキャパシタ膜２０３
が作製される。この方法を用いることにより、キャパシ
タ膜２０３と発熱抵抗層が一度につくられるため、より
容易で低コストなプロセスを行うことが可能となった。
又、発熱部分２０９をパターニングによりＡｌ下のＴａ
Ｎを露出させるのであるが、この工程を行った後にキャ
パシタ膜２０３を作製するための陽極酸化を行い、発熱
抵抗層であるＴａＮ0.8 膜２０５の上層部を一部Ｔａ2
Ｏ5 へ変化させて高耐久の発熱部分を作製してもよい。
このときキャパシタＴａ2 Ｏ5 膜２０３はやはりＴａ2
Ｏ5 ／ＴａＮの２重構造をとる。
【００３１】又、ＴａＮ0.8 は前述したように非常に安
定した金属間化合物であり、シリサイド化反応も少ない
ため、バリアメタルとしても有効に働き、例えば図２中
ｎ+領域とのＴａＮ0.8 ２０５を介したコンタクト性も
良好にとる事が可能である。 〔実施例３〕図３は本発明を適用したキャパシタ構造の
一例を示す断面図である。図３において、３００はＳｉ
基板、３０２はＰＳＧ膜、３０３はｎ+ 領域、３０４は
Ｔａ 2 Ｏ5絶縁膜、３０５ａ，ｂはＴａＮ0.8 膜、３０
１はｎ+ ポリシリコンである。
定した金属間化合物であり、シリサイド化反応も少ない
ため、バリアメタルとしても有効に働き、例えば図２中
ｎ+領域とのＴａＮ0.8 ２０５を介したコンタクト性も
良好にとる事が可能である。 〔実施例３〕図３は本発明を適用したキャパシタ構造の
一例を示す断面図である。図３において、３００はＳｉ
基板、３０２はＰＳＧ膜、３０３はｎ+ 領域、３０４は
Ｔａ 2 Ｏ5絶縁膜、３０５ａ，ｂはＴａＮ0.8 膜、３０
１はｎ+ ポリシリコンである。
【００３２】図３において、キャパシタ膜であるＴａ2
Ｏ5 膜３０４を上下からサンドイッチするようにＴａＮ
0.8 膜３０５ａ，ｂが配されているが、Ｔａ2 Ｏ5 膜３
０４は、下層ＴａＮ0.8 膜を酸化して作られている。
Ｏ5 膜３０４を上下からサンドイッチするようにＴａＮ
0.8 膜３０５ａ，ｂが配されているが、Ｔａ2 Ｏ5 膜３
０４は、下層ＴａＮ0.8 膜を酸化して作られている。
【００３３】この方法を用いることにより、キャパシタ
膜であるＴａ2 Ｏ5 膜３０４と配線であるＴａＮ0.8 膜
３０５ａを同時に作ることが可能であり、界面の急しゅ
んな良好なキャパシタ構造を得ることができる。
膜であるＴａ2 Ｏ5 膜３０４と配線であるＴａＮ0.8 膜
３０５ａを同時に作ることが可能であり、界面の急しゅ
んな良好なキャパシタ構造を得ることができる。
【００３４】又、図３中では下層キャパシタ電極３０５
ａとＳｉ基板３００の間にコンタクト層としてポリシリ
コン３０１を使用しているが、カバレッジの許す範囲で
ポリシリコン３０１をはぶき、直接ＴａＮ0.8 膜を成
膜、酸化してキャパシタ構造を得てもよい。ＴａＮ0.8
膜でも良好なコンタクト特性を得られる。なお、本実施
例３を前述の実施例１、実施例２に適用してもよい。
ａとＳｉ基板３００の間にコンタクト層としてポリシリ
コン３０１を使用しているが、カバレッジの許す範囲で
ポリシリコン３０１をはぶき、直接ＴａＮ0.8 膜を成
膜、酸化してキャパシタ構造を得てもよい。ＴａＮ0.8
膜でも良好なコンタクト特性を得られる。なお、本実施
例３を前述の実施例１、実施例２に適用してもよい。
【００３５】
【発明の効果】以上説明した本発明により、以下に述べ
る特有の効果を得ることができる。
る特有の効果を得ることができる。
【００３６】１）高い比誘電率、低誘電損失、低リーク
電流という優れた特性をもつＴａ2Ｏ5 膜を得ることに
より、高集積な微細化されたＭＯＳトランジスタ及びキ
ャパシタ構造をもつデバイスを作製することができる。
電流という優れた特性をもつＴａ2Ｏ5 膜を得ることに
より、高集積な微細化されたＭＯＳトランジスタ及びキ
ャパシタ構造をもつデバイスを作製することができる。
【００３７】２）熱的、化学的に安定であるＴａＮ0.8
膜を酸化することで、より簡便で、低コストに上記Ｔａ
2 Ｏ5 膜を得ることができる。
膜を酸化することで、より簡便で、低コストに上記Ｔａ
2 Ｏ5 膜を得ることができる。
【００３８】３）上記（２）の方法を用いることで、半
導体装置内に一度に抵抗体及び誘電膜を作製することが
できる。
導体装置内に一度に抵抗体及び誘電膜を作製することが
できる。
【図１】本発明を実施したＤＲＡＭメモリセル（１ビッ
ト分）の断面図である。
ト分）の断面図である。
【図２】本発明を実施したＭＯＳ型トランジスタ及びキ
ャパシタ搭載のインクジェット型プリンターヘッドの断
面図である。
ャパシタ搭載のインクジェット型プリンターヘッドの断
面図である。
【図３】本発明を実施したキャパシタセルの断面図であ
る。
る。
【図４】窒化タンタル膜ＸＲＤピーク形のＮ2 流量比依
存性を示す図である。
存性を示す図である。
【図５】窒化タンタル膜比抵抗のＮ2 流量比依存性を示
す図である。
す図である。
【図６】窒化タンタル膜の印加パルスに対する抵抗変化
を示す図である。
を示す図である。
【図７】窒化タンタル膜の酸化速度を表す図である。
【図８】ＭＩＳ型キャパシタの概念図である。
【図９】各タンタル酸化膜の比誘電率を示す図である。
【図１０】各タンタル酸化膜の誘電損失角を示す図であ
る。
る。
【図１１】各タンタル酸化物のＩ−Ｖ特性を示す図であ
る。
る。
１００ ｎ型Ｓｉ基板 １０１ フィールド酸化膜（選択酸化膜） １０２ Ｔａ2 Ｏ5 絶縁膜 １０３ ポリシリコンゲート及びキャパシタ電極 １０４ Ａｌ配線 １０５ ＰＳＧ膜 １０６ Ｐ−ＳｉＮ保護膜 １０７ ｎ+ 領域 ２００ Ｓｉ基板 ２０１ フィールド酸化膜 ２０２ Ｔａ2 Ｏ5 絶縁膜（ゲート絶縁膜） ２０３ Ｔａ2 Ｏ5 絶縁膜（キャパシタ膜） ２０４ ポリシリコンゲート電極 ２０５ ＴａＮ0.8 膜 ２０６ Ａｌ配線 ２０７ ＰＳＧ層間膜 ２０８ Ｐ−ＳｉＮ保護膜 ２０９ 発熱部分 ３００ Ｓｉ基板 ３０１ ポリシリコン電極 ３０２ ＰＳＧ層間膜 ３０３ ｎ+ 又はｐ+ 領域 ３０４ Ｔａ2 Ｏ5 絶縁膜 ３０５ ＴａＮ0.8 膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 29/78
Claims (8)
- 【請求項１】 窒化タンタル膜を酸化することで得られ
たタンタル酸化膜を絶縁膜とすることを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記窒化タンタル膜は、Ｘ線回折測定によってＴａＮ0.8
の回折ピークをもつことを特徴とする半導体装置。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
において、前記窒化タンタル膜は、反応性ＤＣスパッタ
リング法又はＣＶＤ法によって得られることを特徴とす
る半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、前
記タンタル酸化膜は、その組成がＴａＯｘ（ｘ＝２．５
±０．１）であることを特徴とする半導体装置。 - 【請求項５】 請求項１又は請求項４記載の半導体装置
において、前記タンタル酸化膜は、前記窒化タンタル膜
を陽極酸化法、ドライＯ2 酸化法、Ｏ3 −プラズマ酸化
法のいずれかによって酸化することで得られることを特
徴とする半導体装置。 - 【請求項６】 請求項２記載の半導体装置において、前
記窒化タンタル膜はパルス印加による熱ストレスに対し
て、２．０×１０8 パルス印加のときに抵抗変化が±
１．０％以内であることを特徴とする半導体装置。 - 【請求項７】 請求項１又は請求項２記載の半導体装置
において、前記窒化タンタル膜及び前記タンタル酸化膜
が、同一の半導体基板内に作製されていることを特徴と
する半導体装置。 - 【請求項８】 請求項７記載の半導体装置は記録ヘッド
用基体であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7098500A JPH08293494A (ja) | 1995-04-24 | 1995-04-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7098500A JPH08293494A (ja) | 1995-04-24 | 1995-04-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293494A true JPH08293494A (ja) | 1996-11-05 |
Family
ID=14221367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7098500A Pending JPH08293494A (ja) | 1995-04-24 | 1995-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293494A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031052A1 (fr) * | 1997-01-10 | 1998-07-16 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication associe |
| EP1115148A1 (en) * | 1998-08-03 | 2001-07-11 | NEC Corporation | Vapor growth method for metal oxide dielectric film and vapor growth device for metal oxide dielectric material |
| JP2002314067A (ja) * | 2001-04-13 | 2002-10-25 | Toshiba Corp | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 |
| US6734488B1 (en) | 1999-08-19 | 2004-05-11 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| JP2007509488A (ja) * | 2003-09-25 | 2007-04-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 基板上に多機能誘電体層を形成する方法 |
| JP2008053318A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 絶縁膜形成方法および半導体装置の製造方法 |
| US7579231B2 (en) | 1999-01-29 | 2009-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7816283B2 (en) | 2004-05-31 | 2010-10-19 | Canon Anelva Corporation | Method of depositing a higher permittivity dielectric film |
| JP2011199003A (ja) * | 2010-03-19 | 2011-10-06 | Tokyo Electron Ltd | シリコン酸化膜の形成方法、及びプラズマ処理装置 |
| US9218993B2 (en) | 2010-08-19 | 2015-12-22 | Hitachi Kokusai Electric, Inc. | Method of manufacturing semiconductor device and method of processing substrate |
-
1995
- 1995-04-24 JP JP7098500A patent/JPH08293494A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031052A1 (fr) * | 1997-01-10 | 1998-07-16 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication associe |
| EP1115148A1 (en) * | 1998-08-03 | 2001-07-11 | NEC Corporation | Vapor growth method for metal oxide dielectric film and vapor growth device for metal oxide dielectric material |
| EP1115148A4 (en) * | 1998-08-03 | 2005-06-01 | Nec Corp | APPARATUS AND GAS PHASE SEPARATION METHOD FOR DIELECTRIC METAL OXIDE FILMS |
| US7579231B2 (en) | 1999-01-29 | 2009-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6734488B1 (en) | 1999-08-19 | 2004-05-11 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| JP2002314067A (ja) * | 2001-04-13 | 2002-10-25 | Toshiba Corp | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 |
| JP2007509488A (ja) * | 2003-09-25 | 2007-04-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 基板上に多機能誘電体層を形成する方法 |
| US9269669B2 (en) | 2003-09-25 | 2016-02-23 | Infineon Technologies Ag | Process for producing a multifunctional dielectric layer on a substrate |
| US7816283B2 (en) | 2004-05-31 | 2010-10-19 | Canon Anelva Corporation | Method of depositing a higher permittivity dielectric film |
| US7691758B2 (en) | 2006-08-22 | 2010-04-06 | Nec Electronics Corporation | Method of forming insulating film and method of manufacturing semiconductor device |
| JP2008053318A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 絶縁膜形成方法および半導体装置の製造方法 |
| JP2011199003A (ja) * | 2010-03-19 | 2011-10-06 | Tokyo Electron Ltd | シリコン酸化膜の形成方法、及びプラズマ処理装置 |
| US9218993B2 (en) | 2010-08-19 | 2015-12-22 | Hitachi Kokusai Electric, Inc. | Method of manufacturing semiconductor device and method of processing substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6846711B2 (en) | Method of making a metal oxide capacitor, including a barrier film | |
| CN100446178C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| US6107136A (en) | Method for forming a capacitor structure | |
| US8441077B2 (en) | Method for forming a ruthenium metal layer and a structure comprising the ruthenium metal layer | |
| US9159731B2 (en) | Methods of forming capacitors and semiconductor devices including a rutile titanium dioxide material | |
| US20040036051A1 (en) | Integrated capacitor with enhanced capacitance density and method of fabricating same | |
| US20060124983A1 (en) | Semiconductor device and method for fabricating the same | |
| US5981367A (en) | Method for making an access transistor | |
| JPH10223863A (ja) | 集積回路コンデンサ | |
| US6274899B1 (en) | Capacitor electrode having conductive regions adjacent a dielectric post | |
| JPH08293494A (ja) | 半導体装置 | |
| KR100291150B1 (ko) | 반도체기억장치및그제조방법 | |
| KR19990083038A (ko) | 개선된 강유전성 용량 특성을 갖는 강유전체 메모리 장치 | |
| WO2003060955A2 (en) | Barrier stack with improved barrier properties | |
| US7157761B2 (en) | Capacitor with noble metal pattern | |
| JP2003100909A (ja) | キャパシタ及びそれを有する半導体素子の製造方法 | |
| US20020045310A1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| US6268258B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR20030069864A (ko) | 소자 제조 방법 및 금속층과 절연층을 갖는 소자 | |
| US20030077858A1 (en) | Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure | |
| JP4781571B2 (ja) | 半導体装置の製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JP4067079B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002313953A (ja) | 半導体素子のキャパシタ製造方法 | |
| US6730616B2 (en) | Versatile plasma processing system for producing oxidation resistant barriers |