KR19990072528A - 강유전체박막소자및그제조방법 - Google Patents

강유전체박막소자및그제조방법 Download PDF

Info

Publication number
KR19990072528A
KR19990072528A KR1019990004495A KR19990004495A KR19990072528A KR 19990072528 A KR19990072528 A KR 19990072528A KR 1019990004495 A KR1019990004495 A KR 1019990004495A KR 19990004495 A KR19990004495 A KR 19990004495A KR 19990072528 A KR19990072528 A KR 19990072528A
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric
tin
thickness
ferroelectric thin
Prior art date
Application number
KR1019990004495A
Other languages
English (en)
Other versions
KR100348387B1 (ko
Inventor
사쿠라이아츠시
리샤오민
시라츠유고수케
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR19990072528A publication Critical patent/KR19990072528A/ko
Application granted granted Critical
Publication of KR100348387B1 publication Critical patent/KR100348387B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 Si 기판과; Si 기판상에서 에피택셜 성장되고 Ti가 Al에 의해 부분 치환되는 TiN 박막과; TiN 박막상에서 에피택셜 성장되는 금속 박막; 및 금속 박막상에서 배향 성장되고 페로브스카이트 구조를 갖는 산화물로 조성되는 강유전체 박막을 포함하는 강유전체 박막 소자로서, TiN 박막에서 Ti를 치환하는 Al의 치환량은 Al 원자로 환산하여 약 1 내지 30%이며, TiN 박막의 산소 함유량은 산소 원자로 환산하여 약 5% 이하임을 특징으로 한다.

Description

강유전체 박막 소자 및 그 제조방법{Ferroelectric thin film device and method of producing the same}
본 발명은 Si 기판을 구비한 강유전체 박막 소자에 관한 것으로, 보다 구체적으로는 Si 기판상에서 고배양된 강유전체 박막을 포함하며, DRAM과 강유전체 RAM(FeRAM)용의 커패시터로서 이용되고 파이로일렉트릭 소자, 마이크로 작동기, 박막 커패시터, 소형 압전 소자 등에 적절하게 이용될 수 있는 강유전체 박막 소자에 관한 것이다. 또한, 본 발명은 상술한 강유전체 박막 소자의 제조방법에 관한 것이다.
최근, BaTiO3(이하 "BTO"라 함), SrTiO3(이하 "STO"라 함), (Ba, Sr)TiO3(이하 "BSTO"라 함), PbTiO3, (Pb, La)TiO3(이하 "PLT"라 함), PZT, PLZT, Pb(Mg, Nb)03(이하 "PMN"이라 함) 등의 Pb계 및 non-Pb계 페로브스카이트(perovskite) 조성물의 박막을 형성하기 위한 연구가 활동적으로 이루어지고 있다.
특히, PZT, PLZT 등의 고잔류 분극성을 구비한 Pb계 페로브스카이트 조성물이 에피택셜 성장(epitaxially grown)되는 경우에, 자발 분극은 한쪽 방향으로 배열되고 이에 의해 고분극값이 얻어지며 특성이 변화된다. 따라서, 상술한 조건의 재료에 의해 고밀도 기록 매체에 대한 응용은 상당히 증가되고 있고 또한 이것은 Pb계 페로브스카이트 조성물의 에피택셜 성장을 위한 기술 개발을 강하게 요구하고 있다.
그러나, 상술한 바와 같이, 자발 분극을 막 두께 방향의 한쪽 방향으로 배열하는 경우, Si 기판상에 강유전체 박막을 도전층(전극층)으로 포위하는 소위 금속-강유전체-금속(MFM) 구조가 요구된다. 우수한 결정성 구비하고 3축 배향된 강유전체 산화물은 하기의 이유로 인하여 얻기 어렵다.
(1) Si 기판상에 도전체로서 Ag, Au 등의 금속 박막을 형성하는 경우에는, 강유전체 산화물 박막의 성장 중에 베이스(base)로서의 Si 기판과 금속 박막과의 사이에 상호 확장이 발생한다.
(2) 금속 박막으로서 Pt 박막을 이용한 방법도 고려된다. 이런 경우에 Pt는 MgO, SrTiO3등의 산화물 단결정 기판상에서는 에피택셜 성장하지만, Si 기판상에서 Pt의 직접적인 에피택셜 성장은 지금까지 실현하지 못하고 있다.
(3) 도전성 박막으로서 (La, Sr)CoO3(이하, "LSCO"로 함) 등의 산화물을 사용하는 방법도 고려된다. 이런 경우에, Si 기판과 LSCO 층과의 사이에 예를 들어 PLZT/LSCO/BiTO/YSZ/Si와 같은 형태로 또 다른 층을 삽입하여야 하고, 이에 의해 최상층으로서의 강유전체층의 에피택셜성을 향상시키기가 어렵다. 여기에서, BiTO는 Bi4Ti3O12를 나타내고, YSZ는 Y(이트륨;yttrium)이 첨가된 ZrO2를 나타낸다.
(4) 또한, TiN 박막을 이온빔 증착법으로 형성하고, 그 위에 Pt 박막을 형성한 후에 범퍼층으로서 SrRuO3(이하, "SRO"라 함)을 형성하고, 그 위에 (Ba, Sr)TiO3(BSTO) 박막을 에피택셜 성장시키는 방법도 있다. 이 방법은 BSTO/SRO/Pt/TAN/Si의 다층 구조이기 때문에 비용이 크게 증가되고 박막을 적층함에 따라서 결정성이 악화된다는 문제점이 있다. 또, SRO는 BSTO에 응력을 가하여 BSTO에 강유전성을 부여하는 방법이 고려되지만, 지금까지 Pb계 페로브스카이트 화합물의 성장에 성공한 예가 없다.
상술한 과제로 인하여, 복잡한 다층 구조를 요구하지 않고 Si 기판상에 단순한 박막 구조로 고배향 성장되고 페로브스카이트 산화물의 강유전체 박막을 포함하는 강유전체 박막 소자를 필요로 하고 있다.
도1은 본 발명의 강유전체 박막 소자를 나타내는 개략적인 단면도
도2는 본 발명의 구현예와 비교예에서 TAN, PLT 및 BSTO 박막들을 형성하기 위해 사용된 PLD 장치를 나타내는 개략적인 도면
도3은 본 발명의 구현예와 비교예에서 PZT 박막을 형성하기 위해 사용된 MOCVD 장치의 개략적인 도면
도4는 본 발명의 구현예 1에서 형성된 PZT/Pt/TAN 박막들의 XRD 패턴을 나타내는 그래프
도5는 구현예 1에서 형성된 TAN 박막의 극점도(pole figure)
도6은 구현예 1에서 형성된 Pt 박막의 극점도
도7은 구현예 1에서 형성된 PZT 박막의 극점도
도8은 구현예 1에서 형성된 PZT/Pt/TAN 박막들의 극점도의 스캐닝(scanning) 그래프
도9는 비교예 1에서 형성된 PZT/Pt/TAN 박막들의 XRD 패턴을 나타내는 그래프
도10은 본 발명의 구현예 1에서 형성된 에피택셜 PZT 박막의 P-E 히스테리시스 곡선을 나타내는 그래프
도11은 본 발명의 구현예 2에서 형성된 PLT/Pt/TAN 박막들의 XRD 패턴을 나타내는 그래프
도12는 본 발명의 구현예 3에서 형성된 BSTO/Pt/TAN 박막들의 XRD 패턴을 나타내는 그래프
도13은 본 발명의 구현예 3에서 형성된 에피택셜 BSTO 박막의 P-E 히스테리시스 곡선을 나타내는 그래프
도14a는 본 발명의 강유전체 박막 소자를 구비한 메모리 소자를 나타내는 개략적인 단면도
도14b와 도14c는 도14a의 소자의 등가 회로
<도면의 주요부분에 대한 부호의 설명>
1 ... PLD 장치의 진공용기 2 ... 레이저 집광 렌즈
3 ... 가스 도입관 4 ... 타겟
5 ... 기판 가열 장치 6 ... 타겟 구동용 조정자
7 ... 기판 8 ... 배기구
9 ... 합성석영창 10 ... 엑시머 레이저
21 ... MOCVD 장치의 진공용기 22 ... 가스 방출 노즐
23 ... 기판 가열 장치 24 ... 기판
25 ... 가스 혼합기 26 ... 진공 펌프
27~30 ... 질량 흐름 조절기(MFC) 31 ... 고체 기화기(Pb용)
32 ... 액체 기화기(Zr용) 33 ... 액체 기화기(Ti용)
34 ... O2가스 35~37 ... Ar 가스
본 발명은 상술한 요구에 만족하는 강유전체 박막 소자 및 강유전체 박막 소자의 제조방법을 개시한다. 본 발명의 강유전체 박막 소자는, Si 기판과; Si 기판상에서 에피택셜 성장되고 Ti가 Al에 의해 부분 치환되는 TiN 박막과; TiN 박막상에서 에피택셜 성장되는 금속 박막; 및 금속 박막상에서 배향 성장되고 페로브스카이트 구조를 갖는 산화물로 조성되는 강유전체 박막을 포함한다. 상술한 TiN 박막에서 Ti 위치에 치환된 Al의 치환량은 Al 원자로 환산하여 약 1 내지 30%이며, TiN 박막의 산소 함유량은 산소 원자로 환산하여 약 5% 이하이다.
강유전체 박막 소자를 제조하는 방법은, Si 기판상에서 Ti가 Al로 부분 치환된 TiN 박막을 에피택셜 성장시키고; 상술한 금속 박막상에서 페로브스카이트 구조의 산화물의 강유전체 박막을 배향 성장시키는 단계들을 포함한다. 상술한 TiN 박막에서 Ti 위치에 치환된 Al의 치환량은 Al 원자로 환산하여 약 1 내지 30%이며, TiN 박막의 산소 함유량은 산소 원자로 환산하여 약 5% 이하이다.
본 발명에 의하면, 복잡한 다층 구조를 요구하지 않고 Si 기판상에서 배향 성장된 구조의 강유전체 박막 소자를 얻을 수 있다.
즉, 종래에는 Si 기판상에 페로브스카이트형 산화물 강유전체 박막을 배향 성장시키기 위해서는 복잡한 다층 구조가 요구되었지만, 본 발명의 구성은 TiN 박막과 금속 박막을 포함하는 2개의 버퍼층(buffer layers)만을 이용하여 Si 기판상에 페로브스카이트형 산화물 강유전체 박막의 에피택셜 성장을 가능하게 한다.
특히, 본 발명은 고도의 배향성(high degree of orientation)(적어도 1축 배향)을 구비한 Pb계 페로브스카이트형 산화물 강유전체 박막의 성장을 가능하게 한다.
또한, 금속 박막으로서 Pt 박막을 형성하는 경우에, Pt 박막은 TiN 박막에 대한 산화 장벽층으로서도 기능하고 강유전체 박막을 형성하는 공정에서 촉매 작용을 나타내며, 이에 의해 우수한 결정질의 강유전체 박막을 얻는다.
게다가, 상술한 강유전체 박막을 에피택셜 성장시키는 경우에, 모든 박막들은 에피택셜 박막이 되고, 따라서 각각의 박막들 사이에서 상호 확장이 발생하지 않으며, 이에 의해 열에 안정한 강유전체 박막을 얻는다.
결과적으로, 종래에는 매우 곤란하던 단결정 Si 기판상에 페로브스카이트형 산화물 강유전체 재료, 특히 Pb계 페로브스카이트 조성물의 에피택셜 성장을 용이하게 실현할 수 있고, 따라서 DRAM과 FeRAM용의 커패시터, 파이로일렉트릭 소자 (pyroelectric element), 마이크로 작동자(micro-actrator), 박막 커패시터, 소형 압전 소자 등에 이용할 수 있는 강유전체 박막 소자를 제공한다.
본 발명의 목적을 설명하기 위하여, 첨부된 도면에 몇가지 양태를 도시하였다. 그러나, 본 발명은 도시된 특정 배열과 구성에 의해 제한되지 않는다.
본 발명의 강유전체 박막 소자 및 그 제조방법의 구현은 하기의 예를 참조하여 나타낸다.
도 1에 나타낸 바와 같이, 본 발명의 강유전체 박막 소자 50은 Si 기판 51과, Si 기판 51상에서 에피택셜 성장된 TiN 박막 52와, TiN 박막 52상에서 에피택셜 성장된 금속 박막, 및 금속 박막 53상에서 에피택셜 성장되고 페로브스카이트 구조를 갖는 산화물로 조성된 강유전체 박막 54를 포함한다. 상술한 TiN 박막 52에서 Ti는 Al로 부분 치환되고 Ti 위치에서 치환된 Al의 치환량은 Al 원자로 환산하여 약 1 내지 30%이며, TiN 박막의 산소 함유량은 산소 원자로 환산하여 약 5% 이하이다. 상술한 강유전체 박막 소자 50은 강유전체 박막 소자 50이 그의 응용분야에 따라 적절한 구조를 갖도록 강유전체 박막 54상에 금속 박막 55를 더 포함할 수 있다.
상술한 구성에서, Si 기판 51상에서 배향 성장되고 페로브스카이트 구조를 갖는 강유전체 산화물 박막 54는 복잡한 다층 구조를 갖지 않고 TiN 박막 52와 금속 박막 53을 포함한 2개의 버퍼층만으로 형성될 수 있다. 따라서, DRAM과 FeRAM용의 커패시터, 뿐만아니라 파이로일렉트릭 소자, 마이크로 작동자, 박막 커패시터, 소형 압전 소자 등에 적용될 수 있는 강유전체 박막 소자를 얻을 수 있다.
본 발명의 강유전체 박막 소자 50에서, TiN 박막 52와 금속 박막 53은 Si 기판상에 에피택셜 성장된다. 이것은 TiN 박막 52와 금속 박막 53 위에서 강유전체 박막 54가 고배향 성장되는 것을 가능하게 하고, 이에 의해 우수한 전기적 성질을 얻을 수 있다.
본 발명에서, TiN 박막 52의 Ti 대신에 치환된 Al의 치환량을 약 1 내지 30%의 범위로 한정한 이유는 Al의 치환량이 약 1% 미만이면 충분한 산화 저항을 얻을 수 없고, Al의 치환량이 약 30%를 초과하면, TiN의 도전성이 매우 악화되기 때문이다.
또한, TiN의 산소 함량이 약 5%중량을 초과하면, 산화 저항이 악화하고 에피탤셜 성장이 충분하게 형성되지 못한다. 따라서, TiN의 산소 함량은 약 5% 이하가 바람직하고, 특히 약 1% 이하가 더욱 바람직하다.
상술한 금속 박막 53은 50% 이상의 함량으로 Au, Pt, Pd, Rh, Ir 및 Ru로 이루어진 그룹에서 선택된 적어도 1종을 포함하는 것이 바람직하다. 강유전체 박막 54를 배향 성장시키기 위해서는, 일반적으로 강유전체 박막 54를 600℃ 이상의 온도에서 성장시켜야 한다. 즉, 금속 박막으로서 Au, Pt, Pd, Rh, Ir 및 Ru, 또는 이들 중의 적어도 2개의 금속으로 조성된 합금 등의 귀금속을 포함하는 재료를 사용하는 것이 바람직하다. 특히, 금속 함량은 약 50% 이상인 것이 바람직하다. 금속 박막 53으로서 Pt를 사용한 경우에, Pt 박막은 TiN 박막 52상에서 에피택셜 성장하기 위하여 적절한 격자 정수를 갖고, TiN 용의 산화 장벽층으로서 기능하며, 강유전체 박막 54의 에피택셜 성장을 위한 적절한 격자 상수를 갖고, 또 Pt는 촉매 기능을 하며 이에 의해 우수한 결정성의 강유전체 박막 54을 얻는다.
강유전체 박막 54는 Pb계 페로브스카이트 산화물 박막을 포함하는 것이 바람직하다. 이것은 Pb계 페로브스카이트 산화물 박막이 우수한 성질을 구비하고 고배향(적어도 1축 배향)되기에 적절하기 때문이다. 이러한 Pb계 페로브스카이트 산화물은 ABO3으로 표현되고 그의 A 사이트(site)의 구성 요소로서 Pb 또는 Pb와 적어도 La를 포함하면서, B 사이트의 구성 요소로서 Ti, Zr, Mg 및 Nb 중의 적어도 1종을 포함하는 것이 바람직하다. 이것은 강유전성의 지표로서 잔유 분극값이 크고, 분극을 반전시키는 전계(항전계(anti-electric field))가 작다는 특징을 구비한 재료 조성물을 얻을 수 있기 때문이다.
또한, TiN 박막 52는 약 100 내지 1000㎚ 범위의 두께를 갖는 것이 바람직하고, 금속 박막 53은 약 10 내지 200㎚ 범위의 두께를 갖는 것이 바람직하며, 강유전체 박막 54는 약 50 내지 3000㎚ 범위의 두께를 갖는 것이 바람직하다. 상술한 TiN 박막 52의 상술한 두께 범위가 바람직한 이유는, 두께가 약 100㎚ 미만이면 TiN의 응력이 강유전체 박막 54에 충분하게 전달되지 않고, 두께가 약 1000㎚을 초과하면 막 증착에 많은 시간이 요구되고 따라서 실용적이지 못하기 못하기 때문이다.
상술한 금속 박막 53의 상술한 두께 범위가 바람직한 이유는, 두께가 약 10㎚ 미만에서 TiN의 보호막으로서의 효과를 상실하고 연속적인 막 형성이 곤란하며, 두께가 약 200㎚을 초과하면 TiN 박막의 응력이 강유전체 박막에 충분하게 전달되지 않기 때문이다.
또, 강유전체 박막 54의 두께가 약 50㎚ 미만이면, 강유전체 박막 54는 벌크 (bulk) 강유전체 재료와 동일한 강유전성을 나타내지 못한다. 강유전체 박막 54의 두께가 약 3000㎚를 초과하면, TiN 박막 52의 응력이 강유전체 박막 54에 충분하게 전달되지 못한다.
본 발명에서, TiN 박막 52의 두께에 대한 금속 박막 53의 두께의 비율은 약 0.5 이하인 것이 바람직하고, TiN 박막 52의 두께에 대한 강유전체 박막 54의 두께 비율은 약 3 이하인 것이 바람직하다. 이러한 이유는 TiN 박막 52의 두께에 대한 금속 박막 53의 두께 비율이 약 0.5를 초과하면, TiN의 응력이 강유전체 박막 54에 충분하게 전달되지 못하고, 이와 유사하게 TiN 박막 52의 두께에 대한 강유전체 박막 54의 두께 비율이 약 3을 초과하면, TiN 박막 52의 응력이 강유전체 박막 54에 충분하게 전달되지 않기 때문이다.
상술한 금속 박막 53을 Pt로 형성한 경우에, TiN 박막의 두께에 대한 Pt 박막의 두께 비율은 약 0.4 이하인 것이 바람직하다. 이것은, 두께 비율이 0.4를 초과하면 TiN 박막의 응력이 강유전체 박막에 충분하게 전달되지 못하기 때문이다.
강유전체 박막 54는 에피택셜 성장으로 형성되는 것이 바람직하다. 이런 경우에 모든 박막들은 에피택셜 막을 포함하고, 각 박막들의 경계에서 실질적으로 상호 확장이 발생하지 않으며, 이에 의해 열적으로 안정한 강유전체 박막 소자를 얻는다.
상술한 TiN 박막 52는 레이저 증착법(Pulsed laser deposition method; PLD method) 또는 이온 빔 스퍼터링법(ion beam sputtering method)으로 형성되는 것이 바람직하다. 레이저 증착법 또는 이온 빔 스퍼터링법으로 TiN 박막 52를 형성하는 경우에, TiN 박막 52는 단시간내에 Si 기판 51상에서 용이하게 에피택셜 성장될 수 있고, 이에 의해 본 발명이 구현된다. 이런 경우, TiN 박막 52는 10-6토르(Torr) 이하의 압력하에서 레이저 증착법(PLD법)으로 형성되거나 또는 10-3토르(Torr) 이하의 압력하에서 이온 빔 스퍼터링법에 의해 형성되는 것이 바람직하다.
상술한 Pt 박막은 스퍼터링법에 의해 형성되는 것이 바람직하다. 상술한 Pt를 형성하기 위해 스퍼터링법을 이용하는 것은 TiN 박막 52상에 Pt 박막의 에피택셜 성장을 용이하게 하고, Pt 박막상에 강유전체 박막의 형성을 보장하며, 이에 의해 원하는 특성을 구비한 강유전체 박막 소자를 얻는다. 이런 경우, Pt 박막은 산소함유량이 0.01체적% 이하의 Ar 가스 분위기 내에서 스퍼터링법으로 형성되는 것이 바람직하다.
상술한 강유전체 박막 54는 화학 기상 증착법(chemical vapor deposition method; CVD법)으로 형성되는 것이 바람직하다. 강유전체 박막이 화학 기상 증착법으로 형성되는 경우, 강유전체 박막 54는 금속 박막상의 넓은 면적에서 용이하게 에피택셜 성장될 수 있고, 이에 의해 본 발명을 보다 실제적으로 만든다.
<구현예들>
먼저, Si 단결정 기판의 자연 산화막을 제거하고 하기에 설명하는 각 구현예와 비교예의 방법으로 Si 기판 상에 TiN 박막, Pt 박막 및 Pb계 페로브스카이트 강유전체 산화물 박막을 상술한 순서로 형성하여 배향된 강유전체 박막을 포함한 강유전체 박막 소자를 제조하였다.
그런 다음, Pb계 페로브스카이트 강유전체 산화물 박막상에 마스트(mask)를 이용한 화학 기상 증착법으로 직경 0.5㎜의 Au 상부 전극을 형성하고, 강유전체 박막 소자의 전기적 특성을 측정하였다.
<구현예 1>
본 구현예에서는 Si 기판으로서 두께 50.8㎜의 Si(100)을 사용하였다. 그러나, 본 발명에서, Si 기판이 Si(100)으로 한정되지 않고, Si(111)과 Si(110)도 사용할 수 있다. 이들 Si 기판은 미스컷 각도(miss-cut angle)가 5% 이하이면 사용될 수 있다.
상술한 Si(100) 기판은 아세톤(acetone), 에탄올(ethanol) 등의 유기 용매 속에서 초음파 세정된 후에, 10% HF 용액속에 담아 Si 기판 표면의 산화막을 제거하였다.
그런 다음, 펄스 레이저 증착(PLD) 장치로 기판온도 550 내지 650℃, 레이저 사이클 주파수 5 내지 10㎐, 레이저 에너지 밀도 4.5 J/㎠(KrF)의 조건하의 진공 상태에서 Ti 사이트가 Al로 부분 치환된 TiN 박막(이하 "TAN 박막"이하 함)을 약 500㎚의 두께로 에피택셜 성장시켰다. 이렇게 얻은 TAN[(Ti0.9Al0.1)N] 박막의 산소 함유량을 오제 전자분광법(Auger electron spectroscopy; AES)으로 측정한 결과, 함유량은 산소 원자로 환산하여 1% 이하였다.
구현예 1에서는 도 2에 도시된 바와 같이 이러한 PLD 장치를 이용하여 TAN 박막을 증착하였다. 이러한 PLD 장치는 가스를 내부에 도입하기 위한 가스 도입관 3과 내부 가스를 배출하기 위한 배기구 8이 설치된 진공용기 1 내에 타겟(target) 4 및 기판 7을 가열하기 위한 기판 가열 히터 5를 설치하고, 레이저 집광 렌즈 2를 경유하는 엑시머 레이저광 10을 합성 석영창 9를 통해 진공용기 1 속으로 유도한다.
또, TAN 박막을 형성하기 위한 타겟으로는 (Ti0.9Al0.1)N의 조성식으로 표현되는 TAN 소결체를 사용하였다.
또한, TAN 박막은 PLD법 이외에도 전자빔 증착법, rf스퍼터링법, DC스퍼터링법, 이온 빔 스퍼터링법, ECR스퍼터링법, MBE법 등으로 형성될 수 있다. 게다가, TAN 박막의 형성 중에 이온 빔 또는 레이저 빔을 이용하여 그 결정성을 향상시킬 수 있다.
상술한 Pt 박막을 rf 마그네트론 스퍼터링 장치로 전체 압력 2 mTorr(산소 부분 압력 0.2 mTorr)와 기판 온도 600℃의 조건하에서 TAN 박막상에 100㎚의 두께로 에피택셜 성장시켰다.
상술한 구현은 rf 마그네트론 스퍼터링법 이외에도, 전자빔 증착법, rf 스퍼터링법, DC 스퍼터링법, 이온빔 스퍼터링법, ECR 스퍼터링법 등으로 Pt 박막을 형성할 수 있다.
그런 다음, MOCVD(Metal Organic Chemical Vapor Deposition; 유기 금속 기상 증착) 장치로 전체 압력 10 Torr(산소 부분 압력 5 Torr)와 기판 온도 700℃의 조건하에서 Pt 박막상에 Pb(Zr0.52Ti0.48)O3(이하 "PZT"라고 함) 박막을 400 내지 600㎚의 두께로 에피택셜 성장시켰다. 또, Pb, Zr 및 Ti의 프리커서(precursor)로서는 Pb(DPM)2, Zr(O-t-C4H9)4, 및 Ti(O-i-C3H7)4가 각각 사용되었다.
구현예 1에서는, 도 3에 도시된 것와 같은 MOCVD 장치로 PZT 박막을 형성하였다. 이러한 MOCVD 장치는, 진공 펌프 26에 의해 진공화될 수 있는 진공 용기 21과, 진공 용기 21속에 가스 혼합기 25로부터 가스를 공급하기 위한 가스 방출 노즐 22, 및 기판을 가열하기 위한 기판 히터 23을 포함한다. 또한, 이 MOCVD 장치는, Pb의 프리커서로서의 Pb(DPM)2(고체)를 기화시키기 위한 고체 기화기 31과, Zr의 프리커서로서의 Zr(O-t-C4H9)4(액체)를 기화시키기 위한 액체 기화기 32, 및 Ti의 프리커서로서의 Ti(O-t-C3H7)4(액체)를 기화시키기 위한 액체 기화기 33을 포함한다. 이 장치의 고체 기화기 31, 액체 기화기 32 및 액체 기화기 33에서 발생된 Pb, Zr 및 Ti의 박막 원료 가스는 Ar 가스(운반 가스)에 의해 각 MFC(mass flow controller) 28 내지 30을 통해 진공 용기 21에 공급되고, 산소(O2) 가스를 MFC 27을 통해 진공 용기 21에 공급되었다.
표 1은 PZT 박막을 형성하기 위한 조건들을 나타낸다.
표 1
항 목 기화 온도(℃) 운반가스 유량(SCCM) 기화기 압력
Pb 원료 135 200(Ar) 10
Zr 원료 35 50(Ar) 10
Ti 원료 50 50(Ar) 50
산소 가스 - 500(Ar) -
<비교예 1>
본 비교예에서는 구현예 1에서와 동일한 PLD법으로 Si(100) 기판상에 구현예 1에서보다 높은 약 10-5 Torr의 압력과, 550 내지 650℃의 기판 온도, 및 4.5 J/㎠ (KrF)의 레이저 에너지 밀도의 조건하에서 TAN 박막(Ti0.9Al0.1N: TAN)을 약 150㎚의 두께로 에피택셜 성장시켰다. 이같이 얻은 TAN 박막을 구현예 1에서와 같이 동일한 AES(Auger Electron Spectroscopy)로 측정한 결과, 산소 함유량은 산소 원자로 환산하여 약 10%이었다.
그런 다음, 구현예 1과 동일한 rf 마그네크론 스퍼터링 장치로 TAN 박막상에 전체 압력 2 mTorr(산소 분압 0.2 mTorr) 및 기판 온도 600℃의 조건하에서 Pt 박막을 두께 100㎚로 에피택셜 성장시켰다.
그런 다음, 구현예 1과 동일한 MOCVD법으로 전체 압력 10 Torr (산소 분압 5 Torr) 및 기판 온도 600℃의 조건하에서 Pt 박막상에 Pb(Zr0.52Ti0.48)O3(이하 "PZT"라고 함) 박막을 에피택셜 성장시켰다.
<구현예 1과 비교예 1과의 비교>
도 4는 구현예 1의 Si 기판상에 형성된 PZT/Pt/TAN 박막들의 XRD 패턴을 나타낸다. 도 5는 동일한 샘플(sample)의 막 표면에서 배향성을 검사하기 위한 극점도(pole figure) 분석의 결과를 나타낸다. 이러한 분석은, TAN(220)에 대하여 실시되고 4회 대칭 피크 (peak)를 얻음으로써 TAN 박막이 Si 기판상에서 에피택셜 성장되었다는 것을 나타낸다.
도 6은 동일한 샘플의 Pt(200)에 대한 극점도 분석의 결과를 나타내고, 도 7은 PZT(220)에 대한 극점도 분석의 결과를 나타낸다.
도 6과 도 7은 4회 대칭의 Pt 피크 및 4화 대칭의 PZT 피크가 얻어진다는 것을 나타낸다. 또한, 이것은 Pt 박막과 PZT 박막도 에피택셜 성장되었다는 것을 나타낸다.
도 8은 PZT/Pt/TAN/Si 박막의 모든 층 구조의 배향성을 검사하기 위한 스캐닝(scanning) 결과를 나타낸다.
이러한 결과는 각 TAN 박막, Pt 박막 및 PZT 박막이 에피택셜 성장되었다는 것을 나타낸다.
한편, 도 9는 비교예 1에서 얻은 PZT 박막의 XRD 패턴을 나타낸다. 또, 도 9는 PZT 박막이 페로브스카이트 구조의 박막임을 나타내지만, 특정 축으로 배향된 것을 보여주지는 못하며, 따라서 에피택셜 성장되지 못하였다는 것을 나타낸다.
도 10은 구현예 1의 방법으로 에피택셜 성장된 PZT 박막을 이용하여 도시한 P-E 히스테리시스(hysteresis) 곡선을 나타낸다.
표 2는 구현예 1과 비교예 1에서 얻은 각 PZT 박막 소자의 전기적 특성의 평가 결과를 나타낸다.
표 2
샘 플 tan δ(%) 비유전율 비 고
구현예 1의 PZT 박막 2.1 370 막 두께: 500㎚
비교예 1의 PZT 박막 4.3 510 막 두께: 500㎚
표 2의 tan δ와 비유전율은 1㎑와 0.1V에서 측정되었다.
상술한 표 2는 구현예 1의 PZT 박막 소자가 우수한 전기적 특성을 구비함을 나타낸다.
<구현예 2>
먼저, 구현예 1과 동일한 PLD법으로 Si 기판상에 두께 300㎚로 TAN 박막 (Ti0.7Al0.3N)을 에피택셜 성장시켰다. 그런 다음, rf 스퍼터링법에 의해 TAN 박막상에 두께 100㎚로 Pt 박막을 에피택셜 성장시킨 후에, PLD법으로 5 Torr의 압력(O2분위기), 500℃의 기판 온도, 5㎐의 레이저 사이클 주파수, 및 4.5 J/㎠ (KrF)의 레이저 에너지 밀도의 조건하에서 PLT(Pb0.9La0.1TiO3)를 약 600 내지 800㎚의 두께로 에피택셜 성장시켰다.
구현예 2에서, PLT 박막을 얻기 위한 타겟으로서는 조성식 Pb0.9La0.1TiO3으로 표현되는 세라믹 소결 타겟을 사용하였다.
도 11은 이같이 얻은 에피택셜 PLT 박막의 XRD 패턴을 나타낸다. 도 10은 본 발명의 강유전체 박막 소자를 제조방법을 이용하여 Si 기판상에 PLT 박막의 에피택셜 성장이 가능하다는 것을 나타낸다.
<구현예 3>
먼저, 구현예 1과 동일한 PLD법으로 Si 기판상에 두께 150㎚로 TAN 박막 (Ti0.99Al0.01N)을 에피택셜 성장시켰다. 그런 다음, rf 스퍼터링법에 의해 TAN 박막상에 두께 50㎚로 Pt 박막을 에피택셜 성장시킨 후에, PLD법으로 10-4Torr의 압력, 600℃의 기판 온도, 5㎐의 레이저 사이클 주파수, 및 4.5 J/㎠ (KrF)의 레이저 에너지 밀도의 조건하에서 BSTO(Ba0.7Sr0.3TiO3)를 약 50㎚의 두께로 에피택셜 성장시켰다. 상술한 BSTO 박막을 얻기 위한 타겟으로서는 조성식 Ba0.7Sr0.3TiO3으로 표현되는 세라믹 소결 타겟을 사용하였다.
도 12는 이같이 얻은 에피택셜 BSTO 박막의 XRD 패턴을 나타낸다. 도 13은 상술한 에피택셜 BSTO 박막을 이용하여 도시한 P-E 히스테리시스 곡선을 나타낸다. 이들 결과는 본 발명의 강유전체 박막 소자의 제조방법을 이용하여 Si 기판상에 BSTO 박막의 에피택셜 성장이 가능하다는 것도 나타낸다.
<구현예 4>
도 14a는 도 1에 도시된 강유전체 박막 소자가 커패시터로서 사용된 메모리 소자 60의 부분적인 개략도를 나타낸다. 도 14a에 나타낸 바와 같이, 메모리 소자 60은 Si 기판 61과, 전계효과 트랜지스터(FET) 62 및 커패시터 63을 포함한다. 상술한 FET 62는 소스(source) 64와, Si 기판 61에 형성된 드레인(drain) 65, 및 SiO2막 66을 통해 Si 기판 61상에 형성된 게이트(gate) 67을 포함한다. 게이트 67은 하나의 워드 라인(word line)으로서 사용되었다.
상술한 커패시터 63은 TiN 박막 70과, TiN 박막 70상의 Pt 박막 71과, Pt 박막 71상의 PZT 박막 72, 및 PZT 박막 72상의 상부측 전극 73을 포함한다. 상술한 TiN 박막 70은 드레인 65와 전기적으로 접촉하고 커패시터의 하부측 전극으로서 작용하기 위하여 Si 기판 61상에 형성된다.
상술한 메모리 소자 60은 소정의 구동 방법과 동작 전압에 따라서 DRAM (dynamic random access memory) 또는 영속성 기억장치(FeRAM)로 동작될 수 있다. 도 14b와 도 14c는 각각 DRAM과 FeRAM의 등가 회로를 나타낸다. 이들의 동작은 우수한 특성을 구비한 PZT 박막 72가 Si 기판 61상에 형성되기 때문에, 우수한 소자 특성을 구비한 메모리 소자를 실현할 수 있다.
이와 같이, 본 발명은 복잡한 다층 구조를 요구하지 않고 Si 기판상에 단순한 박막 구조로 고배향 성장되며 페로브스카이트 산화물의 강유전체 박막을 포함하는 강유전체 박막 소자를 제공한다.
이상에서, 본 발명을 특정 구현예들을 참조하여 설명하였지만, 본 발명의 기술적 요지를 벗어나지 않는 다양한 형태들이 첨부된 특허청구범위 내에서 가능하다. 따라서, 본 발명의 범위는 특허청구범위에 의해서만 제한된다.

Claims (27)

  1. 실리콘(Si) 기판과;
    상기 Si 기판상에서 성장되며 티타늄(Ti)이 알루미늄(Al)로 부분 치환된 에피택셜(epitaxial) TiN 박막과;
    상기 TiN 박막상에서 성장된 에피택셜 금속 박막; 및
    상기 금속 박막상에서 배향 성장되며 페로브스카이트(perovskite) 구조의 산화물로 조성된 강유전체 박막 소자로서,
    상기 TiN 박막에서 Ti 사이트(sites)에서 치환된 Al의 치환량은 Al 원자로 환산하여 약 1 내지 30%이며, 상기 TiN 박막의 산소 함유량은 산소 원자로 환산하여 약 5% 이하임을 특징으로 하는 강유전체 박막 소자.
  2. 제1항에 있어서, 상기 금속 박막의 금속은 Au, Pt, Pd, Rh, Ir 및 Ru로 이루어진 그룹에서 선택된 적어도 1종을 적어도 50% 이상을 포함하는 것을 특징으로 하는 강유전체 박막 소자.
  3. 제1항에 있어서, 상기 금속 박막은 Pt를 포함하는 것을 특징으로 하는 강유전체 박막 소자.
  4. 제3항에 있어서, 상기 Pt 박막은 스퍼터링법에 의해 형성된 박막임을 특징으로 하는 강유전체 박막 소자.
  5. 제3항에 있어서, 상기 TiN 박막의 두께에 대한 상기 Pt 박막의 두께 비율은 약 0.4 이하임을 특징으로 하는 강유전체 박막 소자.
  6. 제1항에 있어서, 상기 강유전체 박막은 Pb계 페로브스카이트 산화물 박막을 포함함을 특징으로 하는 강유전체 박막 소자.
  7. 제6항에 있어서, 상기 Pb계 페로브스카이트 산화물은 ABO3로 표현되는 산화물의 A 사이트의 구성원소로서 Pb 또는 Pb와 적어도 La를 포함하고 B 사이트의 구성원소로서 Ti, Zr, Mg 및 Nb 중의 적어도 1종을 포함하는 페로브스카이트 산화물임을 특징으로 하는 강유전체 박막 소자.
  8. 제7항에 있어서, 상기 강유전체 박막은 에피택셜 성장되는 것을 특징으로 하는 강유전체 박막 소자.
  9. 제8항에 있어서, 상기 강유전체 박막은 화학 기상 증착(CVD)에 의해 형성된 박막임을 특징으로 하는 강유전체 박막 소자.
  10. 제1항에 있어서, 상기 TiN 박막은 두께가 약 100 내지 1000㎚ 범위이고, 상기 금속 박막은 두께가 10 내지 200㎚ 범위이며, 상기 강유전체 박막은 두께가 50 내지 3000㎚ 범위임을 특징으로 하는 강유전체 박막 소자.
  11. 제1항에 있어서, 상기 TiN 박막의 두께에 대한 상기 금속 박막의 두께 비율은 약 0.5 이하이며, 상기 TiN 박막의 두께에 대한 상기 페로브스카이트 박막의 두께 비율은 약 3 이하임을 특징으로 하는 강유전체 박막 소자.
  12. 제1항에 있어서, 상기 TiN 박막은 레이저 증착법(pulsed laser deposition method) 또는 이온 빔 스퍼터링법에 의해 형성된 박막임으로 특징으로 하는 강유전체 박막 소자.
  13. 청구항1의 강유전체 박막 소자를 포함하는 커패시터; 및
    상기 커패시터에 전기적으로 접속된 전계효과 트랜지스터(FET)를 포함하는 것을 특징으로 하는 메모리 소자.
  14. 제13항에 있어서, 상기 메모리 소자는 DRAM(dynamic random access memory)임을 특징으로 하는 메모리 소자.
  15. 제13항에 있어서, 상기 메모리 소자는 영속성 기억 장치(non-volatile memory)임을 특징으로 하는 메모리 소자.
  16. 실리콘(Si) 기판상에서 티타늄(Ti)가 알루미늄(Al)로 부분 치환된 TiN 박막을 에피택셜 성장시키는 단계와;
    상기 TiN 박막상에서 금속 박막을 에피택셜 성장시키는 단계; 및
    상기 금속 박막상에서 페로브스카이트(perovskite)형 산화물의 강유전체 박막을 배향 성장시키는 단계를 포함하는 강유전체 박막 소자의 제조방법으로서,
    상기 TiN 박막에서 Ti 사이트(sites)에서 치환된 Al의 치환량은 Al 원자로 환산하여 약 1 내지 30%이며, 상기 TiN 박막의 산소 함유량은 산소 원자로 환산하여 약 5% 이하임을 특징으로 하는 강유전체 박막 소자의 제조방법.
  17. 제16항에 있어서, 상기 금속 박막이 Au, Pt, Pd, Rh, Ir 및 Ru로 이루어진 그룹에서 선택된 적어도 1종을 약 50% 이상을 포함하도록 성장되는 것을 특징으로 하는 강유전체 박막 소자의 제조방법.
  18. 제17항에 있어서, 상기 방법은 성장된 상기 금속 박막이 Pt 박막을 포함하는 것을 특징으로 하는 강유전체 박막 소자의 제조방법.
  19. 제18항에 있어서, 상기 모든 박막들은 상기 TiN 박막의 두께에 대한 Pt 박막의 두께 비율이 약 0.4 이하가 되도록 성장되는 것을 특징으로 하는 강유전체 박막 소자의 제조방법.
  20. 제18항에 있어서, 상기 Pt 박막은 약 0.01체적% 이하의 산소를 포함하는 아르곤(Ar) 가스 분위기에서 스퍼터링(sputtering)에 의해 형성되는 것을 특징으로 하는 강유전체 박막 소자의 제조방법.
  21. 제16항에 있어서, 상기 강유전체 박막으로서 Pb계 페로브스카이트 산화물 박막이 형성되는 것을 특징으로 강유전체 박막 소자의 제조방법.
  22. 제21항에 있어서, 상기 방법은 상기 Pb계 페로브스카이트 산화물이 ABO3로 표현되는 산화물의 A 사이트의 구성원소로서 Pb 또는 Pb와 적어도 La를 포함하고 B 사이트의 구성원소로서 Ti, Zr, Mg 및 Nb 중의 적어도 1종을 포함하는 것을 특징으로 하는 강유전체 박막 소자의 제조방법.
  23. 제22항에 있어서, 상기 방법은 상기 강유전체 박막이 에피택셜 성장됨을 특징으로 하는 강유전체 박막 소자의 제조방법.
  24. 제23항에 있어서, 상기 방법은 상기 강유전체 박막이 화학 기상 증착(CVD)에 의해 형성됨을 특징으로 하는 강유전체 박막 소자의 제조방법.
  25. 제16항에 있어서, 상기 방법은 상기 TiN 박막의 두께가 약 100 내지 1000㎚ 범위이고, 상기 금속 박막의 두께가 10 내지 200㎚ 범위이며, 상기 강유전체 박막의 두께가 50 내지 3000㎚ 범위가 되도록 성장시킴을 특징으로 하는 강유전체 박막 소자의 제조방법.
  26. 제16항에 있어서, 상기 방법은 상기 TiN 박막의 두께에 대한 상기 금속 박막의 두께 비율이 약 0.5 이하이며, 상기 TiN 박막의 두께에 대한 상기 페로브스카이트 박막의 두께 비율이 약 3 이하가 되도록 성장시킴을 특징으로 하는 강유전체 박막 소자의 제조방법.
  27. 제16항에 있어서, 상기 방법은 상기 TiN 박막이 10-6Torr 이하의 압력하의 레이저 증착법(PLD) 또는 10-3Torr 이하의 압력하의 이온빔 스퍼터링법(ion beam sputtering)에 의해 형성됨을 특징으로 강유전체 박막 소자의 제조방법.
KR1019990004495A 1998-02-13 1999-02-09 강유전체 박막 소자 및 그 제조방법 KR100348387B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10-48791 1998-02-13
JP4879198 1998-02-13
JP11015460A JPH11297966A (ja) 1998-02-13 1999-01-25 強誘電体薄膜素子及びその製造方法
JP11-15460 1999-01-25

Publications (2)

Publication Number Publication Date
KR19990072528A true KR19990072528A (ko) 1999-09-27
KR100348387B1 KR100348387B1 (ko) 2002-08-10

Family

ID=26351609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004495A KR100348387B1 (ko) 1998-02-13 1999-02-09 강유전체 박막 소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US6198120B1 (ko)
JP (1) JPH11297966A (ko)
KR (1) KR100348387B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719004B1 (ko) * 2004-04-23 2007-05-16 세이코 엡슨 가부시키가이샤 강유전체막 적층체, 강유전체 메모리, 압전 소자, 액체분사 헤드 및 프린터

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608459B2 (ja) * 1999-12-28 2005-01-12 株式会社村田製作所 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP2004006722A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
US7071007B2 (en) * 2002-12-06 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low voltage drive ferroelectric capacitor
US7247503B2 (en) * 2003-05-07 2007-07-24 Macronix International Co., Ltd. Method of laser annealing to form an epitaxial growth layer
JP4801078B2 (ja) 2005-09-01 2011-10-26 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609158A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置
JP3474352B2 (ja) 1996-03-18 2003-12-08 株式会社東芝 薄膜キャパシタ及び半導体装置
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719004B1 (ko) * 2004-04-23 2007-05-16 세이코 엡슨 가부시키가이샤 강유전체막 적층체, 강유전체 메모리, 압전 소자, 액체분사 헤드 및 프린터

Also Published As

Publication number Publication date
US6198120B1 (en) 2001-03-06
KR100348387B1 (ko) 2002-08-10
JPH11297966A (ja) 1999-10-29

Similar Documents

Publication Publication Date Title
KR100302970B1 (ko) 강유전체 박막 디바이스 및 이것의 제조방법
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5886867A (en) Ferroelectric dielectric for integrated circuit applications at microwave frequencies
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5825057A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
US5973911A (en) Ferroelectric thin-film capacitor
EP0732422B1 (en) Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US6146905A (en) Ferroelectric dielectric for integrated circuit applications at microwave frequencies
US20080123243A1 (en) Ferroelectric capacitor
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JPH0689986A (ja) 電子デバイスおよびその製造方法
JP3633304B2 (ja) 強誘電体薄膜素子の製造方法
JP4300765B2 (ja) 配向性強誘電体薄膜素子
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
KR20010045568A (ko) 후속 열처리에 의한 결함생성이 억제되는 커패시터 제조방법
JP2000091533A (ja) 強誘電体薄膜素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 17