KR100645204B1 - 강유전 박막의 형성 방법 - Google Patents

강유전 박막의 형성 방법 Download PDF

Info

Publication number
KR100645204B1
KR100645204B1 KR1020000083882A KR20000083882A KR100645204B1 KR 100645204 B1 KR100645204 B1 KR 100645204B1 KR 1020000083882 A KR1020000083882 A KR 1020000083882A KR 20000083882 A KR20000083882 A KR 20000083882A KR 100645204 B1 KR100645204 B1 KR 100645204B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
valence
bst
doping
Prior art date
Application number
KR1020000083882A
Other languages
English (en)
Other versions
KR20020054706A (ko
Inventor
장수익
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000083882A priority Critical patent/KR100645204B1/ko
Publication of KR20020054706A publication Critical patent/KR20020054706A/ko
Application granted granted Critical
Publication of KR100645204B1 publication Critical patent/KR100645204B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 우수한 절연 특성을 갖게 한 강유전 박막의 형성 방법에 관한 것으로, BST((Ba, Sr)TiO3)계의 강유전 박막 형성에 있어서, 박막 형성 후에 Ba 또는 Sr의 원자 반경을 기준으로 하여 원자가 2보다 큰 원자가를 갖는 원소를 도핑하여 상기 Ba 또는 Sr을 치환함으로써 포지티브 원자가를 갖는 메탈 공공을 형성하거나, Ti의 원자 반경을 기준으로 하여 원자가 3 이하를 갖는 원소를 도핑하여 상기 Ti를 치환함으로써 포지티브 원자가를 갖는 산소 공공을 형성함으로써 박막의 비저항을 높이는 것을 특징으로 한다.
BST

Description

강유전 박막의 형성 방법{Method for Forming BST Thin Film }
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 박막의 누설 전류를 감소시킴으로써 우수한 절연 특성을 갖게 한 강유전 박막의 형성 방법에 관한 것이다.
디램(DRAM)의 고집적화에 따라 좁은 면적에서 더욱 많은 셀을 제작해야 하므로 하나의 셀이 차지하는 면적은 급격히 줄어든다. 이에 따라 기존의 반도체 공정에서 사용되던 캐패시터 제조는 소자의 규모가 작아질수록 그 한계를 보이고 있다.
디램에서 소프트 에러를 방지하고 안정된 동작을 유지하기 위해서는 단위셀당 25∼30 fF의 정전용량이 필요하고 누설 전류는 충분히 낮아야 한다. 정전용량의 증가는 캐패시터의 면적 증가, 유전체 박막의 두께 감소와 고유전율 재료의 이용을 통하여 얻을 수 있다. 누설 전류는 디램의 재충전 시간을 결정하는 주요 인자이고 재충전 시간은 디램의 성능을 나타내는 지표의 하나이므로 매우 중요하다.
단위 셀당 정전 용량을 증가시키기 위해 캐패시터의 면적을 증가시키는 방법으로 트렌치(trench) 또는 적층 구조와 같은 3차원 구조를 사용할 수 있다. 그러 나, 기가 비트(Giga bit)급 디램에서 기존의 Si3N4/ SiO2(NO) 유전 박막을 이용한 3차원 구조의 제조는 필연적으로 제조 공정의 복잡화와 셀 영역과 주변 회로 영역의 높이 차이를 가져오게 되어 제품의 양산화에는 적용할 수 없었다. 또한, Si3N4/ SiO2(NO)의 박막화의 한계는 산화막 환산 두께(oxide equivalent thickness, tox, eq)로 약 40Å 정도이고, 이보다 얇은 두께에서는 누설전류의 증가와 항복 전압의 급격한 감소에 의해 소자의 신뢰성 문제가 심각해진다.
이러한 한계로 인해 일정한 면적에서 정전 용량을 증가시키는 방법으로 고유전율 재료를 이용하는 것이 중요하게 되었다. 따라서, 기가 비트급 디램의 극단적으로 작은 캐패시터 투영 면적에서 일정한 정전 용량을 확보하기 위해서는 고유전율 박막을 사용하여 셀 구조 및 공정을 단순화하는 것이 가장 유망한 방법이다.
많은 고유전율 재료들 중에서 페로브 스카이트 구조를 갖는 BST는 높은 유전율과 우수한 절연 특성을 가지며, ㎓까지의 고주파에서도 유전 분산과 유전 손실이 작고, 상온에서 고유전상으로 존재하여 피로나 열화등의 문제가 없으므로 높은 유전율과 낮은 누설전류 특성이 요구되는 차세대 기가 비트급 디램의 캐패시터용 재료로 가장 유망하다.
그러나, 상기와 같은 종래의 강유전 박막의 제조 방법은 다음과 같은 문제점이 있다.
BST 박막의 유전상수와 누설전류는 BST 박막의 제조 공정과 전극 물질의 종 류에 따라 현격한 차이가 보고되고 있다. BST 박막의 유전상수는 두께에 따라 감소하며 이는 기가 비트급 디램용으로서 관심이 있는 500Å 이하의 두께 영역에서는 특히 심각하다. 2000Å 이상의 두께 영역에서는 600∼800 정도의 높은 유전상수를 갖는 것으로 알려진 BST 박막이 그 두께가 400Å 이하가 되면 그 값이 200∼300 정도로 감소하여 산화막 환산 두께를 감소시키는데 장애 요인이 되고 있다. 또한, 누설전류가 SiN/ SiO2계 혹은 Ta2O5계와 같은 비정질 박막에 비하여 월등히 커서 허용 누설전류 범위 이내의 값을 얻을 수 있는 박막의 두께가 현재로서는 200∼300Å 정도로 제한되는 점이다
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 박막의 누설 전류를 감소시킴으로써 우수한 절연 특성을 갖게 한 강유전 박막의 형성 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 강유전 박막의 형성 방법은 박막 형성 후에 Ba 또는 Sr의 원자 반경을 기준으로 하여 원자가 2보다 큰 원자가를 갖는 원소를 도핑하여 상기 Ba 또는 Sr을 치환함으로써 포지티브 원자가를 갖는 메탈 공공을 형성하거나, Ti의 원자 반경을 기준으로 하여 원자가 3 이하를 갖는 원소를 도핑하여 상기 Ti를 치환함으로써 포지티브 원자가를 갖는 산소 공공을 형성함으로써 박막의 비저항을 높이는 것을 특징으로 한다.
본 발명의 강유전 박막의 형성 방법을 상세히 설명하면 다음과 같다.
[식 1]
OO -> 1/2O2 + 2e-
식 1과 같이, BST 박막을 제조하면서 열처리 공정에서 산소와 반응함으로 산소가 분자화되어 대기중으로 방출하면서 잉여 전자를 발생하게 되는 데, 상기 잉여 전자는 BST 박막이 N형의 전자 전도 특성을 갖게 하여 BST 박막의 유전 특성을 저하시킨다.
이와 같이 유전성이 저하된 BST 박막을 캐패시터의 유전물질로 사용하면, 상기 캐패시터는 누설 전류를 발생하게 되어 캐패시터 특성이 저하된다.
따라서, 상기 BST 박막 열처리 공정에서 형성된 잉여 전자를 없애기 위해 상기 BST의 Ba, Sr 이온을 대체하여 박막내의 존재하는 전자 농도를 줄여서 박막의 비저항을 높일 필요가 있다.
도핑 농도시 생성된 메탈 공공이 입계에 모이게 되면 높은 에너지 장벽을 형성하여 세라믹의 전기 전도도는 낮아진다. 이와 같은 특성을 이용하여 상기 BST의 Ba, Sr 이온을 의도적으로 Ba, Sr보다 원자가 높은 금속 이온과 산소의 결합물질로 도핑시켜 상기 Ba, Sr을 치환시킨다.
BST 박막은 BaTiO3 또는 SrTiO3 의 매트릭스 형태로 존재한다. 즉, 여러 산소원자 사이에, 금속 이온이 그 결합 구조를 맞춰 위치해 있는 것이다. 여기서 박막 형성시 발생한 잉여 전자를 상쇄시키기 위해 다음과 같이, 이러한 포지티브 원자가를 갖도록 Ba와 Si를 다른 금속과 치환한다.
[식 2]
M2O3 ------> 2MBa 0 + 3OO + VBa '``
2BaO(2SrO)
상기 식 2 에서처럼 원자가 3가를 갖는 금속은 하나의 공공을 가지며, Ba이 있던 자리에 치환된다. 원자가 2가 자리에 원자가 3가가 들어가게 되어, 상기 Ba 자리에는 금속 공공이 생기게 된다. 이 때 유의할 점은 물리적 치환이 가능하여야 하므로, 상기 금속은 Ba 또는 Sr과 원자 반경이 유사하여야 한다.
예를 들어, La 또는 Yi 이 사용된다.
[식 3]
La2O3 ------> 2LaBa 0 + 3OO + VBa '``
2BaO(2SrO)
또한, BST((Ba, Sr)TiO3) 박막의 제조 공정에서 나오는 잉여 전자를 상쇄하는 방법으로 산소 공공을 형성하는 방법도 있다.
이 때는 다음과 같이, Ti와 3가의 금속과 치환 반응을 시킨다.
[식 4]
M2O3 -------> 2MTi` + 3OO + VO 00
2TiO2
여기서, Ti은 원자가 4가를 가지고 있기 때문에 상기처럼 3가의 금속과 치환되게 되면, 치환되는 3가의 금속이 4가 자리에 들어가기 때문에, Ti 자리에 들어간 금속은 네거티브 성질을 갖게 되고 산소는 공공을 갖게 된다. 상기의 반응 역시 Ti와 원자 반경이 유사한 금속 원소를 사용하는 데, 예를 들어 Al이 있다.
[식 5]
Al2O3 ------> 2AlTi` + 3OO + VBa '00
2TiO2
상기와 같은 본 발명의 강유전 박막 형성 방법은 다음과 같은 효과가 있다.
BST ((Ba, Sr)TiO3) 박막 형성 공정 중 열처리시에 발생하는 잉여 전자를, Ba, Sr와 원자 반경이 유사한 금속 원소를 도핑 물질로 이용하여 상기 금속 원소를 Ba 또는 Sr과 치환하여 메탈 공공을 형성하거나 Ti와 원자 반경이 유사한 금속 원소를 도핑 물질로 이용하여 상기 금속 원소를 Ti와 치환하여 산소 공공을 형성하여 상기 잉여 전자와 상쇄시킬 수 있다.
이러한 상쇄작용으로 박막의 비저항이 증가하게 되어 상대적으로 누설 전류는 감소하게 된다. 따라서, BST 박막을 유전물질로 사용하는 캐패시터는 이러한 누설 전류 감소의 효과로, 디램 수율의 관건인 디램의 리프레쉬 특성을 개선시킬 수 있다.

Claims (4)

  1. BST((Ba, Sr)TiO3)계의 강유전 박막 형성에 있어서,
    박막 형성 후에 Ba 또는 Sr의 원자 반경을 기준으로 하여 원자가 2보다 큰 원자가를 갖는 원소를 도핑하여 상기 Ba 또는 Sr을 치환함으로써 포지티브 원자가를 갖는 메탈 공공을 형성하여 박막의 비저항을 높이는 것을 특징으로 하는 강유전 박막의 형성 방법.
  2. 제 1항에 있어서,
    도핑되는 물질로 La2O3 또는 Y2O3을 사용하는 것을 특징으로 하는 강유전 박막의 형성 방법.
  3. BST((Ba, Sr)TiO3)계의 강유전 박막 형성에 있어서,
    박막 형성 후에 Ti의 원자 반경을 기준으로 하여 원자가 3 이하를 갖는 원소를 도핑하여 상기 Ti와 치환함으로써 포지티브 원자가를 갖는 산소 공공을 형성함으로써 박막의 비저항을 높이는 것을 특징으로 하는 강유전 박막의 형성 방법.
  4. 제 3항에 있어서,
    도핑되는 물질로 Al2O3를 사용하는 것을 특징으로 하는 강유전 박막의 형성 방법.
KR1020000083882A 2000-12-28 2000-12-28 강유전 박막의 형성 방법 KR100645204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083882A KR100645204B1 (ko) 2000-12-28 2000-12-28 강유전 박막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083882A KR100645204B1 (ko) 2000-12-28 2000-12-28 강유전 박막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20020054706A KR20020054706A (ko) 2002-07-08
KR100645204B1 true KR100645204B1 (ko) 2006-11-10

Family

ID=27687439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083882A KR100645204B1 (ko) 2000-12-28 2000-12-28 강유전 박막의 형성 방법

Country Status (1)

Country Link
KR (1) KR100645204B1 (ko)

Also Published As

Publication number Publication date
KR20020054706A (ko) 2002-07-08

Similar Documents

Publication Publication Date Title
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100468852B1 (ko) 캐패시터 구조체 형성 방법
US9887083B2 (en) Methods of forming capacitors
KR100190558B1 (ko) 강유전체 및 이를 채용한 반도체장치의 커패시터
EP2151831B1 (en) Dielectric thin film composition showing linear dielectric properties
JP2012041633A (ja) Zr−Ge−Ti−OまたはHf−Ge−Ti−Oの誘電材料を備えた物質とその製造方法
US12015073B2 (en) Thin film structure including dielectric material layer and electronic device including the same
EP0571948A1 (en) Donor doped perovskites for thin film dielectrics
KR20070089638A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN114388693A (zh) 电介质材料以及包括其的器件和存储设备
KR100645204B1 (ko) 강유전 박막의 형성 방법
KR20210042745A (ko) 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
KR100549566B1 (ko) 반도체장치의 캐퍼시터 형성방법
KR100398661B1 (ko) 집적화 전자기소자용 박막 커패시터 제조 방법
US20220238633A1 (en) Thin film laminate structure, integrated device including the same, and method of manufacturing the thin film laminate structure
US20040245602A1 (en) Method of fabricating metal-insulator-metal capacitor (MIM) using lanthanide-doped HfO2
KR102646793B1 (ko) 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법
KR100538074B1 (ko) 반도체 소자의 캐패시터 제조 방법
TW319915B (ko)
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
JPH04167554A (ja) 薄膜コンデンサおよびその製造方法
KR20010064097A (ko) 반도체 소자의 고유전체 캐패시터 형성방법
KR20000038359A (ko) 디램 셀 캐패시터의 제조 방법
KR20000001103A (ko) 고유전체 및 그를 사용한 메모리소자의 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee